CN110166052B - 循序渐进式模数转换电路与相关方法 - Google Patents

Abstract

一种循序渐进式模数转换电路，其包含：一数模转换电路、一比较电路以及一逻辑电路。数模转换电路用以根据数字信号以及参考电压产生一转换电压，且数字信号由数字信号产生电路产生；比较电路耦接至数模转换电路，并且用以比较转换电压以及输入电压以产生比较结果，以及另用以接收一控制信号；逻辑电路耦接至比较电路，并对比较结果进行一逻辑转换操作以产生输出信号至数字信号产生电路以及比较电路；控制信号控制比较电路来使能/去使能循序渐进式模数转换电路。本发明能够有效节省进行模数转换的时间，并且有效节省功率。

Description

循序渐进式模数转换电路与相关方法

技术领域

本发明涉及一种循序渐进式(Successive Approximation Register,SAR)模数转换电路(Analog-to-digital converter,ADC)以及相关方法。

背景技术

在传统的循序渐进式模数转换电路中通常会利用一控制信号来使能/去使能该循序渐进式模数转换电路，然而，所采用的控制信号产生机制有可能会对该循序渐进式模数转换电路本身的操作速度造成影响，且另消耗额外功率，因此需要一种新的循序渐进式模数转换电路架构。

发明内容

本发明的目的之一在于提供一种循序渐进式模数转换电路以解决上述问题。

根据本发明的一实施例，揭露一种循序渐进式模数转换电路，包含：一数模转换电路(digital-to-Analog converter,DAC)、一比较电路以及一逻辑电路，其中该数模转换电路用以根据一数字信号以及一参考电压产生一转换电压，且该数字信号由耦接至该数模转换电路的一数字信号产生电路所产生；该比较电路耦接至该数模转换电路，并且该比较电路用以比较该转换电压以及一输入电压以产生一比较结果，以及还用以接收一控制信号；该逻辑电路耦接至该比较电路，并且该逻辑电路用以对该比较结果进行一逻辑转换操作以产生一输出信号至该数字信号产生电路以及该比较电路；其中该控制信号控制该比较电路来使能/去使能该循序渐进式模数转换电路。

根据本发明的一实施例，揭露一种应用于循序渐进式模数转换电路的方法，包含：根据一数字信号以及一参考电压产生一转换电压；利用一比较电路来比较该转换电压以及一输入电压以产生一比较结果，并接收一控制信号；利用一逻辑电路对该比较结果进行一逻辑转换操作以产生一输出信号；其中该控制信号用以来使能/去使能该循序渐进式模数转换电路。

附图说明

图1是搭配至少一个逻辑门来实现的循序渐进式模数转换电路的示意图。

图2是根据本发明一实施例的循序渐进式模数转换电路的示意图。

图3是根据本发明一实施例的接收控制信号的比较器的示意图。

图4是根据本发明另一实施例的接收控制信号的比较器的示意图。

附图标记说明：

10、20 循序渐进式模数转换电路

101、201 比较电路

102、202 逻辑电路

103、203 数字信号产生电路

104、204 数模转换电路

102_1、202_1 异或门

102_2 与门

201_1、201_2 比较器

LOGIC 逻辑信号

OUT、OUT1、OUT2 输出信号

COM 比较结果

IN 输入信号

TRFM 转换电压

REF 参考电压

DIGI 数字信号

MP1-MP5、MN1-MN8 晶体管

N1-N4 端点

VDD 供应电压

CTRL 控制信号

具体实施方式

参考图1，图1是搭配至少一个逻辑门来实现循序渐进式(SuccessiveApproximation Register,SAR)模数转换电路(Analog-to-digital converter,ADC)10的示意图，循序渐进式模数转换电路10包含一比较电路101、一逻辑电路102、一数字信号产生电路103以及一数模转换电路(digital-to-Analog converter,DAC)104，其中数字信号产生电路103用以接收逻辑电路102所产生的输出信号OUT，并借此产生一数字信号DIGI，而数模转换电路104根据数字信号DIGI以及一参考电压REF来执行一数模转换操作，并产生一转换电压TRFM予比较电路101，比较电路101根据数模转换电路104所产生的转换电压TRFM以及一输入电压IN来产生一比较结果COM，如图1所示，比较结果COM为一差动信号，并且由逻辑电路102所接收，则逻辑电路102包含一异或门102_1，其两个输入端用以接收比较结果COM，并且所产生的输出信号OUT并控制信号CTRL由逻辑电路102中的一与门102_2所接收以产生逻辑信号LOGIC，逻辑信号LOGIC反馈至比较电路101，其中控制信号CTRL即为用以使能/去使能循序渐进式模数转换电路10的控制信号，明显地，控制信号CTRL仅于操作开始及结束时作用，却必须在循序渐进式模数转换电路10对每一位元值执行模数转换操作时额外经过与门102_2的处理，造成操作时间上的缓慢并额外消耗功率，因此本申请提供一种新的循序渐进式模数转换电路架构，可以有效解决循序渐进式模数转换电路10所面临的上述问题。另外，在其他实施例中，与门102_2可用一或门来代替。需注意的是，本领域普通技术人员应能轻易理解逻辑电路102中的异或门102_1可以由数个或非门或者数个与非门来实现，因此虽然上述实施例述明为一异或门，但实际上可以为多个或非门或与非门，换句话说，本发明并不限定异或门102_1的实现方式。

图2是根据本发明一实施例的循序渐进式(Successive ApproximationRegister,SAR)模数转换电路(Analog-to-digital converter,ADC)20的示意图，如图2所示，循序渐进式模数转换电路20包含一比较电路201、一逻辑电路202、一数字信号产生电路203以及一数模转换电路(digital-to-Analog converter,DAC)204，其中如同图1所示的循序渐进式模数转换电路10，循序渐进式模数转换电路20的数字信号产生电路203用以接收逻辑电路202所产生的输出信号OUT，并借此产生一数字信号DIGI，而数模转换电路204根据数字信号DIGI以及一参考电压REF来执行一数模转换操作，并产生一转换电压TRFM予比较电路201，比较电路201根据数模转换电路104所产生的转换电压TRFM以及一输入电压IN来产生一比较结果COM，如图2所示，比较结果COM为一差动信号，并且由逻辑电路202所接收。与循序渐进式模数转换电路10不同的是，逻辑电路202仅包含一异或门202_1来对比较信号COM执行一逻辑转换操作，不再额外利用一与门接收输出信号OUT以及控制信号CTRL，相反地，比较电路201还用以接收控制信号CTRL，用以使能/去使能循序渐进式模数转换电路20。需注意的是，在其他实施例中，逻辑电路202也可使用或非门来替代异或门201_1，另外，输出信号OUT在传送至比较电路201之前，可另通过一非门来增加驱动负载能力，本领域普通技术人员应能轻易理解各个逻辑门的利用与实现方式，此并非本发明的一限制。在本实施例中，比较电路201包含比较器201_1以及201_2，控制信号CTRL可耦接至比较器201_1或201_2的其中之一来使能/去使能循序渐进式模数转换电路20，但比较电路201所包含的比较器的数量并非本发明的一限制，在其他实施例中，比较电路201可包含一个或多于两个的比较器，关于比较器201_1以及201_2的电路架构将于后续段落中讨论。另外，比较电路201可不仅包含比较器201_1以及201_2，于其他实施例中，比较电路201可于输出端还耦接多个缓冲电路以增加信号驱动负载的能力。需注意的是，本发明同样并不限定数字信号产生电路203以及数模转换电路204的电路架构，本领域普通技术人员应能轻易理解数字信号产生电路203以及数模转换电路204的多个实施方式，举例来说，数模转换电路204可以是一电容式数模转换电路，其包含多个电容以及多个相对应的开关，根据数字信号产生电路203所产生的数字信号DIGI来接通/关闭该多个开关以对该多个电容充放电，借此产生转换电压TRFM，关于电容式数模转换电路的实施方式为现有技术中的显著技术，详细内容在此省略。另外，如上所述，本领域普通技术人员应能轻易理解逻辑电路202中的异或门202_1可以由数个或非门或是数个与非门来实现，因此虽然上述实施例述明为一异或门，但实际上可以为多个或非门或与非门，换句话说，本发明并不限定异或门202_1的实现方式。

图3是根据本发明一实施例的接收控制信号CTRL的比较器201_1的示意图，如图3所示，比较器201_1包含P型金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)MP1-MP4以及N型金属氧化物半导体场效应晶体管MN1-MN4，其中P型金属氧化物半导体场效应晶体管(后续简称为晶体管)MP1的一源极耦接至一参考电压(如图3的一供应电压VDD)、一漏极耦接至晶体管MP2的一源极、而一栅极耦接至控制信号CTRL；晶体管MP2的一漏极耦接至一端点N1、一栅极耦接至逻辑电路202所产生的输出信号OUT；晶体管MP3的一源极耦接至端点N1、一漏极耦接至晶体管MN1的一漏极、一栅极耦接至输入信号IN；晶体管MP4的一源极耦接至端点N1、一漏极耦接至晶体管MN2的一漏极、一栅极耦接至转换电压TRFM，需注意的是，由于比较器201_1为差动输入，因此晶体管MP3的栅极同样可耦接至转换电压TRFM而MP4的栅极可耦接至输入电压IN，本领域普通技术人员应能轻易理解此信号连接方式并不影响电路操作，另外，如图3所示，晶体管MP3与MP4于漏极端分别产生输出信号OUT1与OUT2。晶体管MN1的一源极耦接至接地电压、一漏极耦接至晶体管MP3的一漏极、一栅极耦接至输出信号OUT；晶体管MN2的一源极耦接至接地电压、一漏极耦接至晶体管MP4的一漏极、一栅极耦接至输出信号OUT；晶体管MN3的一源极耦接至接地电压、一漏极耦接至晶体管MP3的一漏极、一栅极耦接至控制信号CTRL；晶体管MN4的一源极耦接至接地电压、一漏极耦接至晶体管MP4的一漏极、一栅极耦接至控制信号CTRL。如图3所示，晶体管MP1、MN3与MN4作为用以产生电流的电流产生电路，并且控制信号CTRL控制晶体管MP1、MN3与MN4开关状态，当需要使能循序渐进式模数转换电路20时，控制信号CTRL为逻辑低位(如逻辑值0)以导通晶体管MP1并关闭晶体管MN3与MN4，如此一来可使比较器201_1有充足驱动电流以正常操作；当需要去使能循序渐进式模数转换电路20时，控制信号CTRL为逻辑高位(如逻辑值1)以关闭晶体管MP1并导通晶体管MN3与MN4，如此一来可使比较器201_1因没有驱动电流而关闭，间接去使能循序渐进式模数转换电路20。需注意的是，本领域普通技术人员应能轻易理解比较器201_1可通过互补式金属氧化物半导体的方式实现，因此图3所示的电路架构中，P型金属氧化物半导体场效应晶体管与N型金属氧化物半导体场效应晶体管可作相对应的互换，如此一来为了使能/去使能循序渐进式模数转换电路20，控制信号CTRL的逻辑值也会因此改变，举例来说，控制信号CTRL为逻辑低位(如逻辑值0)以关闭晶体管MP1并导通晶体管MN3与MN4可使比较器201_1因没有驱动电流而关闭来去使能循序渐进式模数转换电路20，另一方面，控制信号CTRL为逻辑高位(如逻辑值1)以导通晶体管MP1并关闭晶体管MN3与MN4使比较器201_1有充足驱动电流以正常操作来使能循序渐进式模数转换电路20。图4是根据本发明另一实施例的接收控制信号CTRL的比较器201_2的示意图，如图4所示，比较器201_2包含晶体管MP1-MP5以及MN1-MN8，其中晶体管MP1的一源极耦接至供应电压VDD、一栅极耦接至控制信号CTRL、而一漏极耦接至晶体管MP2与MP3的源极；晶体管MP2的一漏极耦接至一端点N1，而一栅极耦接至一端点N2；晶体管MP3的一漏极耦接至端点N2，而一栅极耦接至端点N1；晶体管MP4的一源极耦接至供应电压VDD、一栅极耦接至比较电路201_1所产生的输出信号OUT1、而一漏极耦接至一端点N3；晶体管MP5的一源极耦接至供应电压VDD、一栅极耦接至比较电路201_1所产生的输出信号OUT2、而一漏极耦接至一端点N4；晶体管MN1的一源极耦接至端点N3、一栅极耦接至端点N2、而一漏极耦接至端点N1；晶体管MN2的一源极耦接至端点N4、一栅极耦接至端点N1、而一漏极耦接至端点N2；晶体管MN3的一源极耦接至接地电压、一栅极耦接至输出信号OUT1、而一漏极耦接至端点N3；晶体管MN4的一源极耦接至接地电压、一栅极耦接至输出信号OUT2、而一漏极耦接至端点N4；晶体管MN5的一源极耦接至端点N1、一栅极耦接至输出信号OUT1、而一漏极耦接至供应电压VDD；晶体管MN6的一源极耦接至端点N2、一栅极耦接至输出信号OUT2、而一漏极耦接至供应电压VDD；晶体管MN7的一源极耦接至接地电压、一栅极耦接至控制信号CTRL、而一漏极耦接至端点N1；晶体管MN8的一源极耦接至接地电压、一栅极耦接至控制信号CTRL、而一漏极耦接至端点N2。如同比较器201_1的描述，控制信号CTRL同样依据其逻辑值来控制晶体管MP1与MN7-MN8，详细操作在此省略以省篇幅。同样地，图4所示的电路架构中，P型金属氧化物半导体场效应晶体管与N型金属氧化物半导体场效应晶体管可作相对应的互换，如此一来为了使能/去使能循序渐进式模数转换电路20，控制信号CTRL的逻辑值也会因此改变。

简单归纳本发明，本发明提出一种循序渐进式模数转换电路，利用直接耦接控制信号至比较电路来省略至少一与门，如此一来将有效节省进行模数转换的时间，并且有效节省功率。

以上所述仅为本发明的较佳实施例，凡落在本发明申请权利要求书范围内的同等变化与修改均应属本发明的涵盖范围。

Claims (8)

1.一种循序渐进式模数转换电路，包含：

一数模转换电路，用以根据一数字信号以及一参考电压产生一转换电压，其中该数字信号由耦接至该数模转换电路的一数字信号产生电路所产生；

一比较电路，耦接至该数模转换电路，其中该比较电路用以比较该转换电压以及一输入电压以产生一比较结果，且还用以接收一控制信号；以及

一逻辑电路，耦接至该比较电路，其中该逻辑电路对该比较结果进行一逻辑转换操作以产生一输出信号至该数字信号产生电路以及该比较电路；

其中该控制信号控制该比较电路来使能/去使能该循序渐进式模数转换电路，其中该比较电路包含至少一比较器，该控制信号控制该至少一比较器中的其中之一来使能/去使能该循序渐进式模数转换电路，并且该逻辑电路不包含与门。

2.如权利要求1所述的循序渐进式模数转换电路，其中该至少一比较器包含一第一比较器以及一第二比较器，该控制信号控制该第一比较器中的至少一电流产生电路来使能/去使能该循序渐进式模数转换电路。

3.如权利要求2所述的循序渐进式模数转换电路，其中该第一比较器的该至少一电流产生电路包含至少一第一电流产生电路和至少一第二电流产生电路，当去使能该循序渐进式模数转换电路时，该控制信号关闭该至少一第一电流产生电路以停止提供电流，并接通该至少一第二电流产生电路。

4.如权利要求2所述的循序渐进式模数转换电路，其中该第一比较器的该至少一电流产生电路包含至少一第一电流产生电路和至少一第二电流产生电路，当使能该循序渐进式模数转换电路时，该控制信号接通该至少一第一电流产生电路，并关闭该至少一第二电流产生电路以停止提供电流。

5.如权利要求1所述的循序渐进式模数转换电路，其中该逻辑电路包含一或非门或一与非门。

6.一种应用于一循序渐进式模数转换电路的方法，包含：

根据一数字信号以及一参考电压产生一转换电压；

利用一比较电路来比较该转换电压以及一输入电压以产生一比较结果，并接收一控制信号；

利用一逻辑电路对该比较结果进行一逻辑转换操作以产生一输出信号；

其中该控制信号控制该比较电路来使能/去使能该循序渐进式模数转换电路，其中该比较电路包含至少一比较器，该控制信号控制该至少一比较器中的其中之一来使能/去使能该循序渐进式模数转换电路，并且该逻辑电路不包含与门。

7.如权利要求6所述的方法，其中该至少一比较器包含一第一比较器以及一第二比较器，该控制信号控制该第一比较器中的至少一电流产生电路来使能/去使能该循序渐进式模数转换电路。

8.如权利要求7所述的方法，其中该第一比较器的该至少一电流产生电路包含至少一第一电流产生电路和至少一第二电流产生电路，当去使能该循序渐进式模数转换电路时，该控制信号关闭该至少一第一电流产生电路以停止提供电流，并接通该至少一第二电流产生电路，或者，当使能该循序渐进式模数转换电路时，该控制信号接通该至少一第一电流产生电路，并关闭该至少一第二电流产生电路以停止提供电流。

Images