TW552695B - Integrated circuit having electrical connecting elements - Google Patents

Integrated circuit having electrical connecting elements Download PDF

Info

Publication number
TW552695B
TW552695B TW091104912A TW91104912A TW552695B TW 552695 B TW552695 B TW 552695B TW 091104912 A TW091104912 A TW 091104912A TW 91104912 A TW91104912 A TW 91104912A TW 552695 B TW552695 B TW 552695B
Authority
TW
Taiwan
Prior art keywords
electrical connection
connection element
interconnection
substrate surface
wiring
Prior art date
Application number
TW091104912A
Other languages
English (en)
Inventor
Dirk Toebben
Matthias Uwe Lehr
Jens Moeckel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW552695B publication Critical patent/TW552695B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

552695 發明説明 本發明關於一具有電連接元件之積體電路,其各具有一 第‘電狀態或一不同且能由加塵能量所導引之第二導電 狀態。 具有一第一狀態或一第二狀態之電連接元件也稱為保險 絲。在此情形’在例如雷射保險絲及電保險絲間作一區分 。雷射保險絲利用雷射光發射之光線來規劃。柏反地,電 保險絲利用流經保險絲之電流來規劃。在電保險絲的情形 ,保險絲及抗保險絲間作一區分,係依據是否電連接元件 在非規劃狀態之導通或非導通而定。保險絲通常僅一次可 規劃。 —例如積體電路中所使用的保險絲依序在功能性測試後, 藉由多餘功能區塊更換積體電路瑕疵功能區塊。雷射保險 絲通常以此方式設計,其首先形成一導電連接部。雷射保 險絲利用雷射方式來規·劃,藉此雷射光束破壞電導連接部 。由-般觀點,其可能由任何所須之導電材料形成保險絲 。例如’保險絲可由金屬所產生。⑽絲通常配置於基板 表面中所界定之區域”匕區域例如可稱為雷射保險絲機台 或保險絲台。g己置於保險絲台之保險絲通常彼此相隔一預 定距離。如果保險絲與緊鄰保險絲配置於特別小之距離,、 則其可能於保險絲規劃期間、經由吸收反射或直接的雷射光 而使緊鄰保險絲損壞。同樣地’丨可能對於已規劃保險絲 ’因於緊鄰其保險絲規劃期間,所解除材料隔斷而短路。 在保險絲間需配合相當大的距離將在未來發生問題因 為能用作積體電路的地區連續性的減少、,使得雷射保險絲
-4-
552695
險絲之情形問題為於保險絲規劃期間,雷射光束會損 壞配置於較深層接線平面之緊鄰保險絲的引線。 必須同樣地減少尺寸 先前技藝所習知,如果形成所謂的交錯保險絲,二緊 鄰保險絲間的距離可減少。在此情形,能利用雷射切斷之 材料衣以力帛-金屬層且導弓!雷射可規劃材料製作於配 置/、上方t帛一金屬化平面,及例如配置比第一金屬層 接近基板表面。該引線例如利用—接觸孔由第—接線平面 (第至屬層)導引至第二接線平面(第二金屬層)。就交錯保 本發明之目的係詳細敘述―節省空間之保險絲配置,且 以利用雷射來規劃之情形,避免損害緊鄰互連或保險絲。 如本發明之目的係利用具有電連接元件之積體電路來達 成’其各具有-第一導電狀態或一不同且能藉由加壓能量 所導引之第二導電狀態…,其包含: 一具有基板表面之基板,其具有一第一延伸方向及一第 二延伸方向,且垂直行進; 一第一電連接元件及一第二電連接元件,如第二方向所 示’其彼此接連配置於第一接線平面之基板表面上方; 一第二電連接元件及一第四電連接元件,大致如第二方 向所示,其彼此接連配置於基板表面上; 該第三電連接元件之一端及第四電連接元件之一端,沿 著來自第一電連接元件之一端及第二電連接元件之一端的 第一方向間隔,及 違第一電連接元件,如第二方向所示,係與第二電連接 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
552695 A7
552695
電連接儿件之互連能非常緊密地及彼此緊鄰接近製成。 在積體電路中…第—接線平面及―苐:接線平面配置 於基板上,該第一接線與基板表面之距離不同於第二接線 平面。朝向基板表面,第一接線平面與之相隔之距離大於 第二接線平面。第二接線平面定位比第一接線平面接近基 板表面。第一接線平面為方便起見位於積體電路最上層接 線平面。因為為互連能彼此在法險對於基板之方向彼此間 隔,這將致使互連節省空間之配置,其結果互連能相對於 基板表面彼此相互疊置,因此其可就需求單一互連之基板 表面以配置複數之互連。 第-電連接元件、第二電連接表面及第三電連接表面配 置於第-接線平面,第:互連配置於至少部份之第二接線 平面。這將使使連接至電連接元件之互連達成空間節省的 配置。 … 積體電路之進一步有㈣改良係提供㈣電連接元件沿 著第二方向彼此接續配置’在第一方向過程中電連接元件 各具有一第一引線及一第二引線’且複數電連接元件之第 -引線彼此連接。這將使其可能經由—共用端連接電連接 元件,藉此依據電連接元件所規劃之狀態’空間節省導引 電位出現於電連接元件之第二端’或當電連接元件中斷時 不出現。 在 件 積體電路進一步有m文良Κ共進一纟之連接元件,其 各情形至少彼此相隔該第一距離’且使其接續第一電連 及第二電連接元件配置,如第二方向所示。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 552695 A7 B7 五、發明説明(5 )
對於連接元件—行進於不同平面-之終端互連經由較 佺垂直導向之接點彼此連接。該接點導引通過一絕緣層, 其將接線平面彼此隔離。 各別之申請專利範圍附屬項係關於本發明進一步之有利 改良。 本發明參考示範實施例及圖型詳細敘述如下。 在圖式中:
裝 圖1表示一電連接元件及接觸連接該電連接元件之配置; 圖2表示一電連接元件之進一步配置,其與一不同配置之 互連接觸連接; 圖3表示一與互連接觸連接之電連接元件的進一步配置, 該互連配置於複數接線平面中; 圖4表示一部件經過具有一電連接元件及互連之基板; 圖)表不一進一步部件經過具有一電連接元件及互連之基 板,該互連配置於一第一接線平面及一第二接線平面中。
圖1圖不一具有基板表面1〇之基板5。該基板表面1〇具有 一第一延伸方向X及一第二延伸方向γ,其垂直該第一延伸 方向X配置。在基板表面10上,一第一電連接元件15及一第 二電連接元件20沿著或如第一方向γ所示,彼此接續配置。 這意謂著連接元件15之位置,藉由平行位移沿著方向γ由連 接元件20之位置顯現。此意謂著圖3之連接元件1 5的所 有:平圖示邊緣彼此平行行進’ @垂直圖示之邊緣沿彼此 對背之相等直線行進。 一第二電連接元件25及一第四電連接元泮Μ大致地以彼 IX 297公釐) -8 552695 A7 B7 五、發明説明(6 ) 此平行位移之方式沿第二方向γ配置於基板表面丨〇 ; 該第三電連接元件25及第四電連接元件3〇係沿第一方向X ’與第一電連接元件及第二電連接元件2〇間隔。連接元件 25、30之右手端及連接元件μ、2〇之左手端係彼此相隔一 距離。在此情形’連接元件25、30之左手端係配置於右側 及連接元件15、20之右手.端。 第一電連接元件15及第二連接元件2〇係沿第二方向γ相隔 一第一距離35。該第一電連接元件15係連接至一第一互連 40,其配置於基板1〇上。第二電連接元件係連接至一第 一互連45,其配置於基板1〇上。該第一互連4〇及第二互連 45配置於第三電連接元件以及第四電連接元件⑽間,且彼 此相隔一第二距離5〇。第二距離5〇小於第一距離35。 第三電連接元件25及第四電連接元件3〇大致沿該第二方 向Y,以彼此相對位移I方式配置。這意謂著,例如,第三 電連接元件25及第四電連接線3〇之距心間之連接線,具有 一相對於第二方向Y的角度,其可在〇。及45。之間。 配置於基板表面10上之電連接線具有一第一引線8〇及一 第二引線85,其大致上沿第一方向χ行進。如範例所示,該 弟一引線80能彼此連接,對於第三電連接元件25至緊鄰其 之連接元件。這具有之優點為如果其藉由一共用引線幾乎 半數保險絲台之引線能排除。 如圖1所不之電連接元件或保險絲係以矩陣型方式配置。 在此情形,矩陣坐標不會完全由保險絲所佔據,而一些保 險絲可節省,使得互連能配置於基板表面1〇上。 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公聲了 552695
圖-圖不如圖1之電連接元件的配置,然而其中連接至 電連接元件之互連以目π f^方式行進一第一接線平面 60及一第二接線平面65係配置於基板平面ι〇上。該第一接 線平面60與基板1 〇相隔一第三 與基板1 0相隔一第四距離7 5。 同於第四距離75。如範例,第 接元件20及第一互連4〇係配置 距離70,且第二接線平面65 在此情形,該第三距離70不 一電連接元件15、第二電連 於第一接線平面60,且第二 互連4:)配置於至少第二接線平面45中。一接觸插頭在該 第接線平面60及第二接線平面65間,配置作為第二互連 45内之連接元件。 再者,相反於圖1,該圖示表示第一互連4〇在第二互連45 上方行進,藉此致使基板表面丨〇之空間節省。在基板表面 之垂直平面圖,在第一下接線平面中行進之互連45係部份 由二終端互連-在第一上接線平面_至連接元件15、16所覆蓋 ’該連接元件直接緊鄰接線元件2〇配置。 圖j圖示本叙明之一進一步示範實施例。在此情形,連接 至電連接元件之互連係配置於第一接線平面6〇、一第二接 線平面65及一第三接線平面u〇。這使得用於電連接元件連 接之三互連一個在一個上方行進,且藉此配置於一節省空 間的方式。在一互連内,不同接線平面利用接觸插頭1〇〇彼 此連接。 圖4圖示一部件通過基板5。該基板5具有一基板表面⑺, 絕緣層1 05係配置其上。配置在絕緣層I 〇5上係一第一接線 平面60,其中例如配置第一電連接元件1 5及第一互連4〇 ^ -10 - 本紙浪尺度適用中國國家標準(CNS) A4規格(210X297公釐) 552695
該第一接線平面60與基板表面丨〇相隔一第三距離7〇。 圖5圖示一進一步部件通過基板5。該基板5具有一基板表 面1〇,絕緣層105配置其上。具第一互連4〇之第一電連接元 件15係圖示於絕緣層105上。一法線55至基板表面係圖示於 基板表面10,該法線垂直於基板表面1〇。第一電連接元件 b及第一互連14配置於第一線平面60中,其係與基板表面 1〇相隔一第三距離70。再者,圖示一第二接線平面65,其 與基板表面10相隔一第四距離75。絕緣層1〇5將接線平面6〇 、65彼此隔離。第二接線平面65經由接觸插頭1〇〇連接至第 一接線平面60及第一電連接元件15。在此情形,第三距離 70係大於第四距離75。接點1〇〇實質上沿法線行進,也就 是說導向垂直基板表面10。 許多配置係同樣可想像的,其中超過二或其它超過五個 電連接元件係配置於一組中,一組中之緊鄰電連接元件在 各情形係彼此相隔一對應第一距離35之距離。所有半導體 組件之接線平面能用於單獨連接元件之接線。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公贽) 552695 A7 B7 五、發明説明(9 參考符號表 5 基板 10 基板表面 X 第一方向 Y 第二方向 15 第一電連接元件 20 苐一電連接元件 25 第三電連接元件 30 第四電連接元件 35 第一距離 40 第一互連 45 第二互連 50 第二距離 55 正交於基板 60 第一接線平面 65 第二接線平面 70 第三距離 75 第四距離 80 第一引線 85 第二引線 90 互連 95 電連接元件 100 接觸插頭 105 絕緣層 I 10 第三接線平面。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. D2695
    種具有電連接元件之積體電路,各電連接元件具有一 第—导電狀態,或一不同且能籍由加壓能量所導引之第 一導€狀態,該積體電路包含: -一具有基板表面(1〇)之基板(5),其具有一第一延伸 方向(X)及一第二延伸方向(γ),且垂直行進; -一第一電連接元件(15)及一第二電連接元件(20),自 第二方向(Y)視之’其彼此接連配置於第一接線平面 (6〇)之基板表面(10)上方; -一第三電連接元件(25)及一第四電連接元件(30),自 第二方向(Y)大致視之,其彼此接連配置於基板表面 (1〇)上; -違第二電連接元件(25)之一端及第四電連接元件(3〇) 之一端係沿著來自第一電連接元件(丨5)之一端及第 二電連接元件(20)之一端的第一方向(X)而間隔,及 -该第一電連接元件(15),自第二方向(γ)視之,係與 第二電連接元件(20)相隔一第一距離(35); -一第一互連(40),其係配置於基板表面(1〇)上方,且 連接至第一電連接元件(15); -一第二互連(45) ’其係配置於基板表面(1〇)上方,且 連接至第二電連接元件(20); -該第一互連(40)及第二互連(45)係配置於第三電連接 元件(25)及第四電連接元件(30)之間,且其相隔一小 於第一距離(3 5)之第二距離(50); -且該第一互連(4〇)配置於第一接線平面(6〇)及第二互 ' -13- 本紙張尺度適财® ®家鮮(CNS) A4規格(21G X 297公楚) "----- 六、申請專利範圍 連(45)之至少部份配置於第二接線平面其係比 第一接線平面(60)定位接近基板表面(ι〇)。 2. 如申料利範圍糾項之積體電4,其特徵為該第一互連 (40)及第二互連(45)係以至少部份重疊之方式配置,其如 -法線(55)至基板之方向可看到,該法線係垂直基板表 面(10)配置。 3. 如申請專利範圍第丨或2項之積體電路,其特徵為該第二 互連(45)具有-第一部件,其連接至第二連接元件㈣及 行進於第一接線平面(6〇)中,及一第二部件,其行進於 第二接線平面(65),且其中第二互連(45)之第一及第二部 件透過由第至第一接線平面(60、65)行進之接點(1 〇〇) 彼此相互連接。 4. 如申請專利範圍第3項之積體電路,其特徵為第一該第一 及第二接線平面(60、65)由一絕緣層(1〇5)將彼此隔離, 且其中该接點(1〇〇)實質上以垂直基板(1〇)行進方向(55) 導引通過絕緣層(105)。 5. 如申請專利範圍第1或2項之積體電路,其特徵為複數電 連接元件彼此接續配置,如第二方向(Y)所示,在第一方 向(X)之過程中,該電連接元件各具有一第一引線(8〇)及 一第二引線(85),且複數電連接元件係彼此連接。 6. 如申請專利範圍第1或2項之積體電路,其特徵為進一步 之連接元件,其在各情形至少彼此相隔第一距離〇5), 當自第二方向(Y)視之,係接續該第一電連接元件(15)及 第二電連接元件(20)配置。 -14- 衣紙張尺度適用中國國家標準(CNS) A4規格(21G X 297公釐)
TW091104912A 2001-03-15 2002-03-15 Integrated circuit having electrical connecting elements TW552695B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10112543A DE10112543A1 (de) 2001-03-15 2001-03-15 Integrierte Schaltung mit elektrischen Verbindungselementen

Publications (1)

Publication Number Publication Date
TW552695B true TW552695B (en) 2003-09-11

Family

ID=7677616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104912A TW552695B (en) 2001-03-15 2002-03-15 Integrated circuit having electrical connecting elements

Country Status (7)

Country Link
US (1) US6803612B2 (zh)
EP (1) EP1368833B1 (zh)
JP (1) JP4050151B2 (zh)
KR (1) KR100567984B1 (zh)
DE (2) DE10112543A1 (zh)
TW (1) TW552695B (zh)
WO (1) WO2002075810A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488427A (zh) * 2008-01-16 2009-07-22 海力士半导体有限公司 具有切截区域的熔断器及具有该熔断器的熔断器组件结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
JP4511211B2 (ja) * 2004-02-12 2010-07-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5157090B2 (ja) * 2005-09-14 2013-03-06 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
KR100790995B1 (ko) * 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR101310243B1 (ko) * 2007-09-19 2013-09-24 지에스아이 그룹 코포레이션 고속 빔 편향 링크 가공
JP2009170903A (ja) * 2008-01-16 2009-07-30 Hynix Semiconductor Inc 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
US8599630B2 (en) 2008-01-16 2013-12-03 SK Hynix Inc. Semiconductor integrated circuit including column redundancy fuse block
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치
KR101110479B1 (ko) * 2009-07-06 2012-01-31 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
US20110210105A1 (en) * 2009-12-30 2011-09-01 Gsi Group Corporation Link processing with high speed beam deflection
DE102014104225A1 (de) * 2014-03-26 2015-10-01 Feaam Gmbh Elektrische Maschine

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5905295A (en) * 1997-04-01 1999-05-18 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
JP3099802B2 (ja) * 1998-04-09 2000-10-16 日本電気株式会社 半導体記憶装置
US5949323A (en) * 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
KR100275750B1 (ko) * 1998-11-05 2000-12-15 윤종용 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치
CN1167128C (zh) * 1999-04-14 2004-09-15 国际商业机器公司 电熔化熔断器及其阵列和排列
US6486527B1 (en) * 1999-06-25 2002-11-26 Macpherson John Vertical fuse structure for integrated circuits containing an exposure window in the layer over the fuse structure to facilitate programming thereafter
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
US6096580A (en) * 1999-09-24 2000-08-01 International Business Machines Corporation Low programming voltage anti-fuse
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488427A (zh) * 2008-01-16 2009-07-22 海力士半导体有限公司 具有切截区域的熔断器及具有该熔断器的熔断器组件结构

Also Published As

Publication number Publication date
WO2002075810A2 (de) 2002-09-26
WO2002075810A3 (de) 2003-07-24
DE10112543A1 (de) 2002-10-02
EP1368833B1 (de) 2005-05-25
EP1368833A2 (de) 2003-12-10
KR20030080248A (ko) 2003-10-11
US6803612B2 (en) 2004-10-12
JP2004527907A (ja) 2004-09-09
US20040057301A1 (en) 2004-03-25
DE50203196D1 (de) 2005-06-30
JP4050151B2 (ja) 2008-02-20
KR100567984B1 (ko) 2006-04-05

Similar Documents

Publication Publication Date Title
TW552695B (en) Integrated circuit having electrical connecting elements
US6690187B2 (en) Apparatus for testing reliability of interconnection in integrated circuit
EP2285195A1 (en) Socket, circuit board assembly, and apparatus having the same
CN107180810A (zh) 具有增大的附接角度的导电线的半导体装置和方法
CN103155147B (zh) 半导体装置的内部布线结构
JPS63256873A (ja) 配線パネルの電気的機能試験装置
JP5346044B2 (ja) 積層半導体基板およびその製造方法並びに積層チップパッケージの製造方法
CN108140577A (zh) 半导体器件及其制造方法
JP5536824B2 (ja) 半導体装置およびその製造方法
KR100798287B1 (ko) 적층 콘덴서
KR20090114770A (ko) 인터포저 칩 및 인터포저 칩을 갖는 멀티-칩 패키지
CN1568543B (zh) 半导体元件
US6693446B2 (en) Apparatus for testing reliability of interconnection in integrated circuit
US6506981B1 (en) Interconnect structure having fuse or anti-fuse links between profiled apertures
US10304777B2 (en) Semiconductor device having a plurality of semiconductor modules connected by a connection component
CN109511279A (zh) 电子模块
KR100413148B1 (ko) 다층 구조물 내에 매립된 동일 평면 프로그램가능 퓨즈
JPH11299056A (ja) 電気接続箱のバスバー構造
CN111081679B (zh) 具有熔断器可选择布线阵列的硅中介层
CN111081739B (zh) 显示面板及显示装置
JP3182943B2 (ja) ハイブリッドic
CN117594571A (zh) 测试键交叠结构及其制备方法
JP2006222317A (ja) 損傷検出装置、電子素子、及び素子集合体
KR20070115518A (ko) 반도체 소자의 퓨즈라인
JPH09120973A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees