TW544872B - Semiconductor integrated circuit device including nonvolatile semiconductor memory - Google Patents

Description

544872 A 7 B7 五、發明説明（彳） 〔技術領域〕 (請先閱讀背面之注意事項再填寫本頁) 本發明是有關含配置成陣列狀的非揮發性半導體記憶 裝置（特別是對一個字元閘極具有兩個的電荷儲存領域者 )之半導體積體電路裝置。 〔發明背景〕 就非揮發性半導體記憶裝置之一型態而言，例如有在 通道與閘極之間的閘極絕緣層爲由氧化矽層與氮化矽層的 層疊體所構成，且電荷會被捕捉於上述氮化矽層之 Μ 〇 N 〇 S 型（Metal Oxide Nitride Oxide Semiconductor)。 就Μ〇N〇S型的非揮發性半導體記憶裝置而言，例 如有第1 6圖所示之裝置（文獻：Y· Hayashi，et al，2000 Symposium on VLSI Technology Digest of Technical Papers p. 122-p.l23)。 此Μ〇N〇S型的記憶格1 0 0是在半導體基板1 〇 上經由第1閘極絕緣層1 2來形成字元閘極1 4。並且， 在字元閘極1 4的兩側分別配置有側壁狀的第1控制閘極 經濟部智慧財產局員工消費合作社印製 2 0及第2控制閘極3 0。而且，在第1控制閘極2 0的 底部與半導體基板1 〇之間存在第2閘極絕緣層2 2，在 第1控制閘極2 0的側面與字元閘極1 4之間存在側絕緣 層2 4。同樣的，在第2控制閘極3 0的底部與半導體基 板‘1 0之間存在第2閘極絕緣層3 2，在第2控制閘極 3 0的側面與字元閘極1 4之間存在側絕緣層3 4。而且 ，在鄰接的記憶格之呈對向的控制閘極2 0與控制閘極 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -4- 544872 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2) 3 0之間的半導體基板1 0中形成有構成源極領域或汲極 領域的雜質擴散層1 6，1 8。 如此一來，一個的記憶格1 0 0在字元閘極1 4的側 面具有兩個的Μ〇N 0 S型記憶元件。並且，這兩個的 Μ〇Ν〇S型記憶元件能夠獨立控制，因此記憶格1 〇 〇 可以記憶2位元的資訊。 此Μ〇Ν〇S型的記憶格動作會如以下所示進行。亦 即，記憶格1 0 0的一方控制閘極可在使另一方控制閘極 偏壓成過載電壓下，分別獨立選擇寫入及讀出。 有關寫入（程式）方面，是利用在第1 6圖所示CG 〔i + 1〕的左側之第2閘極絕緣層（〇Ν〇膜）3 2中 注入電子時的情況來進行說明。此情況，位元線（雜質擴 散層）1 8 ( D〔 i + 1〕）是被偏壓成4〜5 V的汲極 電壓。控制閘極3 0 ( C G〔 i + 1〕）爲了使熱電子（ h 〇 t e 1 e c t r ο η )注入控制閛極3 0 ( C G〔 i + 1〕）的左 側的第2閘極絕緣層3 2中，而被偏壓成5〜7 V。並且 ，連接於字元閘極1 4 ( G w〔 i〕及G w〔 i + 1〕） 的字元線爲了使寫入電流限定於預定値（〜1 〇 # A >， 而被偏壓成比字元閘極的臨界値稍微高的電壓。而I，ί空 制閘極2 0 ( C G〔 i〕）會被偏壓成過載電壓。無關記 憶狀態，可藉該過載電壓來使控制閘極2 0 ( C G t i ：] )下的通道導通。又，左側的位元線1 6 ( D〔 i ])會 被偏壓成接地電壓。而且，其他未被選擇之記憶格@ ^ Μ 閘極及擴散層會被設定成接地電壓。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210 X 297公釐） -5- 544872 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（3) 就消去而言，所被儲存的電荷（電子）是在藉熱空穴 (hot hole )的注入中被消去。熱空穴可藉B — B隧道來使 產生於位元擴散層1 8的表面。此刻，控制閘極的電壓 Vcg是被偏壓成負電壓（―5〜一 6V)，位元擴散層 的電壓是被偏壓成5〜6V。 就此文獻而言，上述Μ 0 N〇S型的記憶格，在一個 記憶格內具有可獨立控制的兩個程式處，可達成3 F 2的位 元密度（bit density)。 (槪要） 本發明之目的是在於提供一種包含具有兩個控制閘極 的Μ 0 N ◦ S型非揮發性半導體記憶裝置之半導體積體電 路裝置，爲側壁狀控制閘極的接觸構造。 本發明之半導體積體電路裝置，係屬具有非揮發性半 導體記憶裝置爲配置成複數行及列的格子狀之記憶格陣列 者，其特徵爲上述非揮發性半導體記憶裝置含： 經由第1閘極絕緣層來形成於半導體層上之字元閘極 ;及 構成上述半導體層中所形成的源極領域或汲極領域之 雜質擴散層；及 沿著上述字元閘極的一方側面及他方側面而分別形成 之側壁狀的第1及第2控制閘極； 又，上述第1控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -6- 544872 A7 B7 五、發明説明（4) 進行配置； (請先閲讀背面之注意事項再填寫本頁) 又，上述第2控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極 進行配置； 又，上述第1及第2控制閘極是分別連續配置於第1 方向，且鄰接於與上述第1方向交叉的第2方向之1組的 第1及第2控制閘極是連接於共通接觸部。 本發明之半導體積體電路裝置可取得以下的各種態樣 〇 (A )上述控制閘極是由接續於與上述雜質擴散層所 延伸的方向相同的方向上之導電層所構成。 (B )上述共通接觸部是以和上述第1及第2控制閘 極相同的過程來形成，因此與該第1及第2控制閘極接續 ，且同材質的導電層。 經濟部智慧財產局員工消費合作社印製 (C )上述共通接觸部可具有：形成於上述半導體層 上的絕緣層，及形成於該絕緣層上的導電層，及形成於該 導電層上的蓋層。又，上述絕緣層可利用和位於上述字元 閘極與上述控制閘極之間的上述側絕緣層相同的過程來形 成，可由第1氧化砂層，氮化砂層，及第2氧化砂層的層 疊體所構成。 (D )最好位於上述字元閘極與上述控制閘極之間的 上述側絕緣層的上端要比上述控制閘極還靠上述半導體層 的上方。藉此構成，可確實形成覆蓋上述控制閘極的絕緣 層。亦即，鄰接的上述第1及第2控制閘極是藉由埋入絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 544872 A7 B7 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 緣層來予以覆蓋，該埋入絕緣層是形成於呈對向的兩個上 述側絕緣層的彼此間，該兩個側絕緣層是連接於該第1及 第2控制閘極而配置。 (E )上述共通接觸部可鄰接於上述雜質擴散層的端 部而設置。又，上述共通接觸部，對複數配列的上述雜質 擴散層而言，可在該雜質擴散層的一方側端部與他方側端 部中交替設置。 (F )上述記憶格陣列可被分割成複數個區塊，且鄰 接於上述第1方向上的區塊之上述雜質擴散層可經由形成 於上述半導體層內的接觸用雜質擴散層來連接。 (G )上述第2閘極絕緣層可由第1氧化矽層，氮化 矽層，及第2氧化矽層的層疊體所構成。又，上述側絕緣 層可由第1氧化矽層，氮化矽層，及第2氧化矽層的層疊 體所構成。這些第2閘極絕緣層及側絕緣層可使用相同的 過程來形成。 〔實施例的詳細說明〕 經濟部智慧財產局員工消費合作社印製 第1圖是表示含本發明的非揮發性半導體記憶裝置之 半導體積體電路裝置的佈局模式平面圖。第2圖是表示沿 著第1圖之A — A線的部份模式剖面圖。 本實施形態之半導體積體電路裝置，是前述習知的非 揮發性半導體記憶裝置（記憶格）配置成複數行及列的格 子狀，而構成記憶格陣列者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 544872 A7 B7 五、發明説明（6) (裝置的構造） (請先閲讀背面之注意事項再填寫本頁) 首先，參照第1圖來說明有關本貫施形懸之半導體積 體電路裝置的佈局。 在第1圖中，顯示第1區塊B1及鄰接的第2區塊 B 2。第1區塊B 1與第2區塊B 2是根據元件分離領域 300而分離。在各區塊Bl， B2中設有延伸於行方向 (X方向）的複數條字元線5 0 ( W L )及延伸於列方向 (Y方向）的複數條位元線6 0 ( B L )。又，字元線 5 0是連接於字元閘極1 4，位元線6 0是利用雜質擴散 層1 6，1 8而構成。 經濟部智慧財產局員工消費合作社印製 第1及第2控制閘極2 0，3 0是分別由沿著列方向 ，亦即沿著字元閘極1 4的側面而延伸的導電層4 0所構 成。就本實施形態而言，是以能夠圍繞各雜質擴散層1 6 ，1 8之方式來形成構成第1及第2控制閘極2 0，3 0 的導電層4 0。第1，第2控制閘極2 0，3 0的一方端 部爲連續，另一方端部則是連接於1個共通接觸部2 0 0 。因此，各第1，第2控制閘極2 0，3 0是具有作爲記 憶格的控制閘極之機能，及作爲連接各控制閘極（配列於 列方向）的配線之機能。 單一的記憶格1 0 0是具有： 1個字元閘極1 4 ;及 位於該字元閘極1 4的兩側的半導體基板內之第1， 第2控制閘極2 0，3 0 ;及 位於這些控制閘極2 0，3 0的外側之雜質擴散層 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -9- 544872 A7 B7 五、發明説明（7) 1 6，1 8 ° (請先閱讀背面之注意事項再填寫本頁) 並且，雜質擴散層1 6 .，1 8是分別藉鄰接的記憶格 1 ◦ 0而共有。 在鄰接於列方向的區塊B 1及B 2中，雜質擴散層 1 6是在未具共通接觸部2 0 0的一側，藉由形成於半導 體基板內的接觸用雜質擴散層4 0 0而連接。並且，在此 接觸用雜質擴散層4 0 0上形成有與位元線6 0接觸的接 觸部2 5 0。同樣的，鄰接於列方向的雜質擴散層1 8是 藉由未圖示的接觸用雜質擴散層而連接。 其次，參照第2圖來說明有關半導體積體電路裝置的 剖面構造。 記憶格1 0 0是具有： 經由第1閘極絕緣層1 2而形成於半導體基板1 〇的 主面上的字元閘極1 4 ;及 形成於半導體基板1 〇內之構成源極領域或汲極領域 的雜質擴散層1 6 , 1 8 ;及 經濟部智慧財產局員工消費合作社印製 沿著字元閘極1 4的兩側而分別形成之側壁狀的第1 及第2控制閘極2 0，3 0。 就本實施形態而言，半導體基板1 0是具有：N型的 第1阱1 0 a，及形成於該第1阱1 〇 a內之P型的第2 阱10b。並且，第1阱l〇a是具有使第2阱10b從 半導體基板1 〇的其他領域電氣性分離之機能。 第1控制閘極2 0是經由第2閘極絕緣層2 2來配置 於半導體基板1 〇的第2阱1 〇 b，且經由側絕緣層2 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 544872 A7 B7 五、發明説明（8) 來配置於字元闕極1 4的一方側面。同樣的，第2控制閘 極3 0是經由第2閘極絕緣層2 2來配置於半導體基板 1 0的第2阱1 〇 b，且經由側絕緣層2 4來配置於字元 閘極1 4的另一方側面。又，第2閘極絕緣層2 2及側絕 緣層24是由：第1氧化砂層22a，氮化矽層22b， 及第2氧化矽層2 2 c所構成。又，第2閘極絕緣層2 2 具有作爲電荷的儲存領域之機能。又，第1氧化矽層 2 2 a主要具有令載流子（例如電子）通過的機能，亦即 具有作爲通道膜的機能，又，氮化矽層2 2 b主要具有捕 捉載流子的機能，亦即具有作爲電荷儲存層的機能。 又，形成於字元閘極1 4的兩側之側絕緣層2 4， 2 4是具有可分別電氣性分離字元閘極1 4與控制閘極 2 0 , 3 0之機能。因此，只要側絕緣層2 4具有該機能 ，其構造便可不用特別加以限定。在本實施形態中，側絕 緣層2 4與第2閘極絕緣層2 2是以相同的成膜過程來形 成，具有同樣的層構造。又，側絕緣層2 4是以其上端能 夠比控制閘極2 0，3 0還要靠半導體基板1 0的上方之 方式來形成。並且，在鄰接的第1控制閘極2 0與第2控 制閘極3 0之間形成有埋入絕緣層7 0。此埋入絕緣層 7 0是以能夠至少露出控制閘極2 0，3 0之方式來予以 覆蓋。 共通接觸部2 0 0是供以使電壓施加於控制閘極2 0 ，3 0者，是由形成於元件分離領域3 0 0上的絕緣層 210，導電層220及蓋層230所構成。又，絕緣層 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝· 、11 經濟部智慧財產局員工消費合作社印製 -11 - 544872 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9) 2 1 0是以和第2閘極絕緣層2 2及側絕緣層2 4同樣的 過程來形成，是由第1氧化矽層22 a，氮化矽層2 2b ，及第2氧化矽層2 2 c的層疊體所構成。又，導電層 2 2 0是以和第1，第2控制閘極2 0，3 0同樣的過程 來形成。並且，導電層220是與控制閘極20， 30連 接，而且具有相同的材質。又，蓋層2 3 0是例如由氮化 矽層等的絕緣層所構成。此蓋層2 3 0在控制閘極2〇， 3 0及導電層2 2 0的圖案形成中，是具有作爲光罩的機 會§ 。 在形成有記憶格1 〇 〇及共通接觸部2 0 0等的半導 體基板1 0上，形成有層間絕緣層。並且，在層間絕緣層 中，在到達共通接觸部200的導電層220之接觸孔內 充塡有導電層8 2，該導電層8 2是與形成於層間絕緣層 7 2上的配線層8 0連接。 若利用此實施形態的半導體積體電路裝置，則側壁狀 的控制閘極2 0，3 0會各一組與墊片狀的共通接觸部 2 0 0連接（接續於控制閘極2 0，3 0 )，因此可確實 地與控制閘極進行電氣性連接。亦即，由於本發明的控制 閘極具有側壁狀的形狀，其寬度通常小於〇 . 1 # m，因 此如何確保與這樣的控制閘極進行電氣性連接，將成爲重 要的課題。就本實施形態而言，是藉由上述的共通接觸部 來以最小限度的面積確保與控制閘極進行電氣性接觸。 (半導體積體電路裝置的製造方法） (請先閲讀背面之注意事項再填寫本頁) •裝'

P 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 544872 A7 B7 五、發明説明（β 其次，參照第3〜1 4圖來說明本實施形態之半導體 積體電路裝置的製造方法。各剖面圖是對應於沿著第1圖 之A — Α線的部份。在第3〜14圖中，實質上與第1圖 所示部份相同的部份賦予同一符號，並省略其說明。 (1)如第3及4圖所示，首先，在半導體基板10 的表面上，藉由L 0 C〇s法或深溝隔離法等來形成元件 分離領域3 0 0。接著，形成較深的N型第1阱1 〇 a及 比第1阱1 0 a還要淺的p型第2阱1 0 b。然後，在半 導體基板1 0內形成接觸用雜質擴散層4 0 0，該接觸用 雜質擴散層4 0 0是供以形成位元線6 0的接觸部2 1 0 〇 其次，在半導體基板1 〇的表面上形成第1閘極絕緣 層1 2，以及由摻雜多晶矽所構成的字元閘極層1 4 0， 及後述C Μ P過程中所形成的阻擋層S 1 0 〇。該阻擋層 S 1 0 0，例如可使用氮化矽層等。 字元閘極1 40及阻擋層S 1 0 0的層疊體，如第4 圖所示，除了開口部1 6 0，1 8 0以外，會全面性形成 於半導體基板10上。並且，開口部160，180會大 致對應於藉由離子植入而形成雜質擴散層1 6，1 8的領 域。其中，第4圖的Α — Α線是對應於第1圖的Α — Α線 。而且，在後述的過程中，會沿著開口部1 6 0，180 的緣部來形成側絕緣層及控制閘極。 (2 )如第5圖所示，在形成有字元閘極1 4 0及阻 擋層S 1 〇 〇的層疊體之半導體基板1 0上，會全面性的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝·

、1T 經濟部智慧財產局員工消費合作社印製 -13- 544872 A7 B7 五、發明説明（1) (請先閲讀背面之注意事項再填寫本頁) 依次堆積第1氧化矽層2 2 a，氮化矽層2 2 b，及第2 氧化矽層2 2 c。在此，第1氧化矽層2 2 a，例如可使 用熱氧化法來成膜。又，氮化矽層2 2 b，例如可在氨氣 的環境中進行退火後，藉由CVD法等來成膜。又，第2 氧化矽層2 2 c，可使用C V D法，例如高溫氧化法來成 膜。最好在使這些各層成膜後進行退火處理，而使各層緻 密化。 如第2圖所示，這些第1氧化矽層2 2 a ,氮化矽層 22b，及第2氧化矽層22c。是藉由之後的圖案形成 來構成控制閘極2 0 , 3 0的第2閘極絕緣層2 2及側絕 緣層2 4，以及共通接觸部2 0 0的絕緣層2 1 0。 (3 )如第6圖所示，在第2氧化矽層2 2 c上全面 性形成摻雜多晶矽層2 0 a ( 3 0 a )。並且，摻雜多晶 矽層2 0 a ( 3 0 a )是在圖案形成後構成控制閘極2 〇 ，3 0的導電層4 0 (參照第1圖），及構成共通接觸部 2〇0的導電層220 (參照第2圖）。 經濟部智慧財產局員工消費合作社印製 接著，在形成有共通接觸部的領域（以下稱爲「共通 接觸部的形成領域」2 0 0 a中形成光阻劑層R 1 〇〇。 就此實施形態而言，如第7圖所示，該光阻劑層R 1 〇 〇 是設在對應於共通接觸部的形成領域2 〇 〇 a的位置。 (4 )如第8圖所示，藉由各向異性蝕刻來對摻雜多 晶砂層2 0 a進行全面性蝕刻，藉此來形成第1及第2控 制鬧極2 0，3 0，以及共通接觸部的導電層2 2 〇 a。 亦即，在此過程中，是沿著字元閘極1 4 〇的開口部 本紙張尺度適用中國國家標準（CNS )八4規格（21〇χ 297公釐） -14- 544872 A7 B7 五、發明説明（d 1 6 0，1 8 0 (參照第4圖）的側面，在介著側絕緣層 (請先閲讀背面之注意事項再填寫本頁) 2 4的狀態下，將側壁狀的控制閘極2 〇，3 0形成於第 2閘極絕緣層2 2上。又，同時在光阻劑層R 1 〇 〇所被 遮蔽的部份形成有與控制閘極2 0，3 0連接之共通接觸 部的導電層2 2 0 a。接著，光阻劑層R 1 〇 〇是利用溶 解等方法來予以去除。 (5 )如第9圖所示，全面性的離子植入雜質，例如 N型雜質，藉此在第2阱1 0 b內形成構成源極或汲極領 域的雜質擴散層1 6，1 8。又，亦可配合所需來去除形 成雜質擴散層1 6，1 8的領域上之第2絕緣層。又，可 在雜質擴散層1 6，1 8的露出部份形成鈦，鈷等的矽化 物層。 (6 )如第1 〇圖所示，在形成有第1，第2控制閘 極20， 30及導電層220a等的半導體基板1〇上， 全面性形成氧化矽，氮化氧化矽等的絕緣層7 0 a。 經濟部智慧財產局員工消費合作社印製 (7 )如第1 1圖所示，利用C Μ P法來使絕緣層 7 0 a平坦化，直到阻擋層S 1 0 0露出爲止。此刻，形 成於字元閘極層1 4 0及阻擋層S 1 〇 〇的側面之側絕緣 層2 4會突出於比控制閘極2 0，3 0還要靠上方。並且 ，在挾持控制閘極2 0，3 0而呈對向的側絕緣層2 4， 2 4之間，形成有埋入絕緣層7 0。藉此過程，第1，第 2控制閘極2 0，3 0會藉由埋入絕緣層7 0來予以完全 覆蓋，同時構成共通接觸部的導電層2 2 0的至少一部份 會露出。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -15- 544872 A7 B7 五、發明説明（d (請先閱讀背面之注意事項再填寫本頁) (8 )如第1 2圖所示，在含平坦化的埋入絕緣層 7 0及阻擋層S 1 0 0的層疊體的表面全體形成氮化矽層 等的絕緣層2 3 0 a。接著，如第1 3圖所示，在共通接 觸部的形成領域2 0 0 a中形成光阻劑層R 2 0 0，且予 以作爲光罩來使絕緣層2 3 0 a形成圖案，而藉此來形成 蓋層2 3 0。其次，利用習知的方法來去除光阻劑層 R 2 0 0。 (9 )如第1 4圖所示，在形成導電層（由摻雜多晶 石夕層，金屬層或砂氧化物等的合金層所構成）之後，形成 光阻劑層R 3 0 0，藉由上述導電層的圖案形成來形成字 元線5 0。並且，當光阻劑層R 3 0 0或字元線5 0爲金 屬層時，予以作爲光罩來使字元閘極層1 4 0 (由摻雜多 晶砂所構成）形成圖案，而來形成陣列狀的字元閘極1 4 〇 接著，如第2圖所示，在以習知方法來形成層間絕緣 層7 2之後，形成與共通接觸部2 0 0連接的導電層8 2 及配線層8 0。 經濟部智慧財產局員工消費合作社印製 藉由以上的過程，可製造第1圖所示的半導體積體電 路裝置。 若利用此製造方法，則不須特別增加過程數，便可與 側壁狀的控制閘極2 0，3 0 —起形成共通接觸部2 0 0 。並且，共通接觸部2 0 0可以至少具有接近雜質擴散層 1 6，1 8的寬度大小，而能夠確保充分的接觸面積。因 此，即使是難以取得充分的接觸領域之側壁狀的控制閘極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 544872 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（ 2 0，3 0，照樣可以經由共通接觸部2 0 0來取得確實 的電氣性連接。 (變形例） 其次，參照第1 5圖來說明上述實施形態的變形例。 第1 5圖是表示上述實施形態的過程（3 )的平面圖，相 當於第7圖。在第15圖中，實質上與第7圖所示部份相 同的部份賦予同一符號，並省略其說明。 在第7圖所示的例子中，只在於對應於共通接觸部的 形成領域2 0 0 a部份形成光阻劑層R 1 〇 〇。相對的， 在第1 5圖所示的例子中，則是利用連續的光阻劑層 R 4 0 0來覆蓋複數存在於行方向之共通接觸部的形成領 域2 0 0 a。這與第7圖利用分離的光阻劑層R 1 〇 〇時 相較下，較能夠緩和光學微影成像之光的接近效果的影響 ，進而能夠執行更正確的圖案形成。 此例的情況，雖在共通接觸部的形成領域2 0 0 a以 外的部份也會有摻雜多晶矽層2 0 a ( 3 0 a )殘留，但 該不需要部份可在上述實施形態的過程（9 )中對字元閘 極1 4形成圖案時，以蓋層2 3 0作爲光罩來同時取除。 以上是針對本發明之一實施形態來加以說明，但本發 明並非只限於此，只要不脫離本發明的主旨範圍，亦可實 施其他種種的形態。例如，在上述實施形態中，雖是利用 隔板狀的半導體基板來作爲半導體層，但亦可使用S〇I 基板的半導體層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 批衣 、訂------ (請先閲讀背面之注意事項再填寫本頁) -17- 544872 A7 B7 五、發明説明（4 〔圖面之簡單說明〕 第1圖是表示本發明之實施形態的半導體積體電路裝 置的佈局模式平面圖。 第2圖是表示沿著第1圖之A - A線的部份模式剖面 圖。 第3圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第4圖是表示第3圖之半導體積體電路裝置的製造方 法之一過程的平面圖。 第5圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第6圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第7圖是表不第6圖之半導體積體電路裝置自勺方· 法之一過程的平面圖。 弟8圖是表市弟1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第9圖是表不弟1及2圖之半導體積體電路自勺_ 造方法之一過程的剖面圖。 第1 0圖是表不弟1及2圖之半導體積體電路裝置白勺 製造方法之一過程的剖面圖。 第1 1圖是表不弟1及2圖之半導體積體電路裝置白勺 製造方法之一過程的剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -18- 544872 A7 B7 五、發明説明（d 第1 2圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 第1 3圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖。 第1 4圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖。 第15圖是表示本發明之半導體積體電路裝置的製造 方法之一過程的變形例。 第1 6圖是表示習知之Μ〇N 0 S型記憶格的剖面圖 【符號之說明】 10:半導體基板 10a, 1 0 b :阱 1 2 :第1閘極絕緣層 1 4 :字元閘極 16， 18 :雜質擴散層 經濟部智慧財產局員工消費合作社印製 2 0 :第1控制閘極 2 0 a :摻雜多晶矽層 2 2 :第2閘極絕緣層 2 4 :側絕緣層 3 0 :第2控制閘極 3 0 a :摻雜多晶矽層 5 0 :字元線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -19- 544872 A7 B7 五、發明説明（〇 6 〇 : 位 元 線 7 0 ·· 埋 入 絕 緣 層 7 0 a ; 絕 緣 層 7 2 ·· 層 間 絕 緣 層 8 0 ： 配 線 層 1 〇 〇 ·· 記 憶 格 1 6 〇 > 1 8 0 開 □ 部 2 〇 0 ; 共 通 接 觸 部 2 〇 〇 a ; 共 通 接 觸 部 的形成領域 2 1 0 ； 絕 緣 層 2 2 〇 > 2 2 〇 a ； 導 電層 2 3 〇 ； 蓋 層 3 0 〇 ； 元 件分 離 領 域 4 0 0 接 觸 用 雜 質 擴 散層 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 S 1 0 0 :阻擋層 R 1 0 0 , R200, R300, R4〇0:光阻劑 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -20-

Claims (1)

1. 544872 六、申請專利範圍 1 …........ 第9 1 101475號專利申請案 中文申請專利範圍修正本 民國92年4月3日修正 1、 一種半導體積體電路裝置，係屬具有非揮發性半 導體記憶裝置爲配置成複數行及列的格子狀之記憶格陣列 者，其特徵爲上述非揮發性半導體記憶裝置含： 經由第1聞極絕緣層來形成於半導體層上之字元閘極 ;及 構成上述半導體層中所形成的源極領域或汲極領域之 雜質擴散層；及 沿著上述字元閘極的一方側面及他方側面而分別形成 之側壁狀的第1及第2控制閘極； 又，上述第1控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極· 進行配置； 又，上述第2控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極 進行配置； 又，上述第1及第2控制閘極是分別連續配置於第1 方向，且鄰接於與上述第1方向交叉的第2方向之1組的 第1及第2控制閘極是連接於共通接觸部。 2、 如申請專利範圍第1項之半導體積體電路裝置， 其中上述控制閘極是由接續於與上述雜質擴散層所延伸的 方向相同的方向上之導電層所構成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ " (請先閲讀背面之注意事項真填寫本貰) ▼装· .r 經濟部智慧財產局員工消費合作社印製 544872 ABICD 六、申請專利範圍 2 3、 如申請專利範圍第1或2項之半導體積體電路裝 置，其中上述共通接觸部是具有與上述第1及第2控制閘 極接續且同材質的導電層。 4、 如申請專利範圍第1或2項之半導體積體電路裝 ' 置，其中上述共通接觸部是具有：形成於上述半導體層上 的絕緣層，及形成於該絕緣層上的導電層，及形成於該導 電層上的蓋層。 5、 如申請專利範圍第4項之半導體積體電路裝置， 其中上述絕緣層是由第1氧化矽層，氮化矽層，及第Z氧 化矽層的層疊體所構成。 6、 如申請專列範圍第1或2項之半導體積體電路裝' 置，其中位於上述字元閘極與上述控制閘極之間的上述側 絕緣層的上端要比上述控制閘極還靠上述半導體層的上方 〇 7、 如申請專利範圍第1或2項之半導體積體電路裝 置，其中鄰接的上述第1及第2控制閘極是藉由埋入絕緣 層來予以覆蓋，該埋入絕緣層是形成於呈對向的兩個上述 側絕緣層的彼此間，該兩個側絕緣層是連接於該第1及第 2控制閘極而配置。 8、 如申請專利範圍第1或2項之半導體積體電路裝 置，其中上述共通接觸部是鄰接於上述雜賢擴散層的端部 而設置。 9、 如申請專利範圍第8項之半導體積體電路裝置， 其中上述共通接觸部，對複數配列的上述雜質擴散層而言 „----------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇x297公釐） -$ _ 544872 A8 B8 C8 D8 六、申請專利範圍 3 ，是在該雜質擴散層的一方側端部與他方側端部中交替設 置。 1 〇、如申請專利範圍第1或2項之半導體積體電路 裝置，其中上述記憶格陣列是被分割成複數個區塊，且鄰 接於上述第1方向上的區塊之上述雜質擴散層是經由形成 於上述半導體層內的接觸用雜質擴散層來連接。 11、如申請專利範圍第1或2項之半導體積體電路 裝置，其中上述第2閘極絕緣層是由第1氧化矽層，氮化 矽層，及第2氧化矽層的層疊體所構成。 _ 1 2、如申請專利範圍第1或2項之半導體積體電路 裝置，其中上述側絕緣層是由第1氧化矽層，氮化矽層， 及第2氧化矽層的層疊體所構成。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -3 -