TW535209B - Method of forming fine patterns in semiconductor device - Google Patents
Method of forming fine patterns in semiconductor device Download PDFInfo
- Publication number
- TW535209B TW535209B TW089126478A TW89126478A TW535209B TW 535209 B TW535209 B TW 535209B TW 089126478 A TW089126478 A TW 089126478A TW 89126478 A TW89126478 A TW 89126478A TW 535209 B TW535209 B TW 535209B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- layer
- hard mask
- mask layer
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 112
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910020776 SixNy Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract description 4
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000002917 insecticide Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
535209 _案號89126478 年 > 月〆7日 修正_· 五、發明說明（1) 發明之背景 / 1 .發明之領域 本發明係關於一種在半導體裝置形成微細圖案之方法， 尤指一種在半導體裝置形成微細圖案之方法，其可防止微 細圖案之線末端產生變圓。 2 .相關技藝之說明 藉照相平版印刷技術，在一半導體裝置形成各種圖案’ 為人們所熟知者。照相平版印刷技術通常包括在一層形成 一光敏抗姓劑層，在該處形成一圖案，諸如一絕緣層，或 一半導體晶圓之導電層，光敏抗蝕劑層之可溶性，藉光如 X -射線或紫外射線之照射予以改變，在使用光使光敏抗蝕 _ 劑層之預定部份曝光後，通過使巳曝光之光敏抗#劑層顯 像，除去具有較高可溶性之諸部份，藉以形成一光敏抗蝕 劑圖案，以及通過除去藉蝕刻形成圖案之該層之巳曝光部 份’形成各種圖案諸’如電配線或電極等步驟。 圖1 A及1 B為平面圖，供例示一種根據習知平版印刷過 ^ 程，在一半導體裝置形成圖案之方法，及圖1A為平面圖，-供部份示供在半導體基板形成一島狀型矩形圖案之光掩 模。. 請參照圖1 A，在一透明掩模基板1 0形成一光掩模（或屏 蔽）層圖案12，並且光掩蔽層圖案12對應於一有矩形形狀 φ 之島狀型圖案。 利用形成圖案之習知方法，使用光掩模，通過使一塗布 在晶圓（亦即半導體基板）之光敏抗蝕劑層曝光及顯像，形
(J:\68\68136.ptc 第5頁 535209
成一光敏抗蝕劑圖案。在該時間，在曝光過程時，可能在 三維方向，在光掩蔽層圖案1 2 a之邊緣發生光學衍射現％ 象。因而，在半導體基板2〇可能不形成希望之矩形圖案， 並如圖1 β中所示，獲得具有小大小，邊緣變圓之光敏抗蝕 劑圖案22 。 ~ 此種現象稱作光學接近效應，並且光學接近效應略微影 響周期性粒面型圖案，諸如線條/空間（在下文稱作” L / § ”） 圖案。然而，圖案邊緣之變圓，由於光學接近效應，島狀 圖案諸如動態隨機存取記憶體（dynamic random access memory，簡稱DR AM)之電容器電極或靜態隨機存取記憶體
(static random access memory ，簡稱SRAM)之閘電極， 隨電路操作而受到嚴重影響。 特別疋’當設計規定減少時，在形成在晶圓之矩形圖案 之線邊緣嚴重產生變圓，因而圖案之大小縮減，並且處理 容限大為減少。例如在SRAM裝置之閘電極之情形，在按照 作用部位（其為一下面之層）之延伸部份約為1 〇 〇毫微米 時，線邊緣之變圓變成約為70毫微米。因此，由於重/疊容 限變成約為3 0宅微米’並且不足夠抵靠閘電極之作用部 位，處理容限惡化，並且漏泄電流增加。 為防止產生圖案之線邊緣之變圓，利用一使入射光之相
移之相移掩模（P S Μ )，或應用一種饋給型光接攻補’方 法。根據饋給型光接近補償方法，在發生變圓之 3掩模之 光掩模層圖案之部份，形成一具有一種條形之次要圖^。 在相移掩模之情形，由於通過相移層之光具古 :二 Ν $相反於通
O:\68\68136.ptc 第6頁 535209 ^S 89126478
五、發明說明（3) 過相移掩模其他部位之 緣之變圓，同時可利用 比。 就饋給型光接近補償 計規定下應用於圖案時 可獲得抵靠下面層重疊 有設計規定約為0 . 1 2微 因此，人們開發若干 形成圖案之方法，俾加 圖2A至2D為剖面圖及 開公告1 9 9 9 - 0 1 5 4 6 2號（ 所揭示之習知雙倍曝光 之方法。 圖2 A為剖面圖，供示 之半導體基板50，塗布 之步驟。 圖2B為平面圖’供不 向延伸長之第一光掩模 驟。在圖2B中，參考圖 一第一巳曝光圖案。 圖2C為平面圖，供示 垂直方向之第二光掩模 驟。在圖2C中，參考圖 一第二巳曝光圖案。 &者之相位，無法加強圖案之線邊 &之衍射現象增加圖案影像之對 #法而論，在其在約0 · 1 5微米之設 ，加強變圓約3 0至4 0毫微米，藉以 $限，然而，變圓之改進可能限於 米圖案之情形。 $ @雙倍曝光過程，使用二光掩模 強圖案&、線$、緣< $蓃® ° 平面圖，供例示一種藉韓國專利公 _ _專利申請案1 9 9 7 - 0 3 7 5 8 8號）中 ^ 在半導體裝置形成微細圖案 在/在其上有一層5 2將行予以蝕刻 一光敏机姓劑層5 4 ’以供形成圖案 使用/有一光掩蔽層圖案在水平方 ，使光敏抗蝕劑層5 4初次曝光之步 號5 4 a表示第一光敏抗姓劑層5 4之 使用一有一光掩模層圖案延伸長在 ’使光敏抗姓劑層5 4二次曝光之步 號5 4b表示第一光敏抗蝕劑層54之
O:\68\68136.ptc 535209 _案號 89126478 夕/ 年 > 月 >7 日_i±i-_* 五、發明說明（4)
W 圖2 D為在圖2 C中沿線B所取之剖面圖，並示使光敏抗蝕 劑圖案5 4顯像，藉以形成一光敏抗蝕劑圖案5 4 c之步驟。 然後，在蝕刻層5 2使用光敏抗蝕劑圖案5 4 c作為蝕刻掩模 予以蝕刻5 2後，在半導體基板5 0形成希望之圖案。 根據習知之雙倍曝光方法，在曝光過程時可防止在光掩 模之光掩蔽層圖案邊緣之光學衍射現象，因而可在晶圓獲 得具有矩形形狀之希望圖案。然而，圖案之變圓係實際由 於潛像重疊在第一巳曝光圖案54a及第二巳曝光圖案54b， 在兩次曝光過程時彼此相交之部位而產生。 發明之概述 因此本發明之第一目的，為提供一種在一半導體裝置形 _ 成微細圖案之方法，其可防止產生圖案之線邊緣之變圓。 本發明之第二目的，為提供一種形成微細圖案，同時作 成圖案為在一半導體裝置形成一線條/空間圖案及一島狀 型圖案之方法，其可防止產生微細圖案之線邊緣之變圓。 要達成本發明之第一目的，本發明之較佳實施例提供一‘ 種在一半導體裝置形成微細圖案之方法。首先，在一半導· 體基板形成一將行予以蝕刻之層，以供形成一主圖案，並 .且然後在將行予以蝕刻之層形成一硬掩模層。將硬掩模層 作成圖案，藉以形成在第一方向界定主圖案之第一周邊部 份之第一硬掩模層圖案，並且然後將第一硬掩模層圖案作 φ 成圖案，藉以形成在第一及第二方向界定主圖案之第一及 第二周邊部份之第二硬掩模層圖案，第二硬掩模層圖案為 與主圖案完全相同。其後，蝕刻將行予以蝕刻之層，並使
O:\68\68136.ptc 第8頁 535209 一案號89126478 f/生X片 五、發明說明（5) 用第二硬掩模層圖案，藉以形成主圖 〜在硬掩模層形成第一光敏抗蝕劑圖 疋主圖案之第一周邊部份，並使用第 d硬掩模層，藉以形成第一硬掩模声 ^在所獲得之結構，包括第一硬掩^ 敏抗姓劑圖案，以在第二方向界定主 伤 並使用弟一光敏抗银劑圖案飯刻 藉以形成第二硬掩模層圖案。/ " 較佳為，硬掩模層係以在蝕刻過程 高於將行予以蝕刻之層者之材料所構 而且，要達成本發明之第一目的， 施例提供一種在一半導體裝置形成微 在半導體基板形成一將行予以蝕刻之 案。首先，在將行予以蝕刻之層形成 後將第一光敏抗蝕劑層塗布在硬掩模 一光掩蔽層圖案在第一方向延伸之第 敏抗姓劑層曝光及顯像，藉以形成一 案，並且然後蝕刻硬掩模層，及使用 藉以形成第一硬掩模層圖案。在除 後，將第二光敏抗蝕劑層塗布在所獲 硬掩模層圖案。通過使用—有第二^ 於第一方向之第二方向延伸之第二光 蝕劑層曝光及顯像，藉以形成第:光 然後姓刻第一硬掩模層圖案，並使用 曰 案。 案，以在第一方向界 ~光敏抗姓劑圖案蝕 圖案。 層圖案，形成第二光 圖案之第二周邊部 第一硬掩模層圖案， 時，具有蝕刻選擇性 成。 本發明之 細圖案之 層，以供 另一較佳實 方法，其中 形成一主圖 一硬掩模層，並且然 層。通過使用一有第 使第一光 一光掩模 第一光敏 第一光敏 去第一抗 得之結構 掩模層圖 掩模，使 敏抗Ί虫劑 第二光敏 抗蝕劑圖 抗蝕劑圖案 蝕劑圖案 ，包括第一 案在一垂直 第一光敏抗 圖案，並且 抗蝕劑圖
535209 _案號89126478 外年 > 月>^日_^_ 五、發明說明（6) 案，藉以形成一與主圖案完全相同之第二硬掩模層圖案。 在除去光敏抗蝕劑圖案後，蝕刻將行予以蝕刻之層，並使 用第二硬掩模層圖案，藉以形成主圖案。 要達成本發明之第二目的，本發明之又一較佳實施例提 供一種在半導體裝置形成微細圖案，作成圖案為同時形成 一線條/空間圖案及一島狀型圖案之方法。在半導體基板 形成一將行予以蝕刻之層，以供形成一主微細圖案。在將 行予以蝕刻之層形成一硬掩模層，並在硬掩模層形成第一 光敏抗蝕劑圖案，第一光敏抗蝕劑圖案予以作成圖案為在 一形成線條/空間圖案之第一部位形成線條/空間圖案，並 在一形成島狀圖案之第二部位，沿一第一方向延伸。然 後，蝕刻硬掩模層，並使用第一光敏抗蝕劑圖案，藉以形 成第一硬掩模層圖案。在除去第一光敏抗蝕劑圖案後，在 所獲得之結構，包括第一硬掩模層圖案，形成第二光敏抗 蝕劑圖案，第二光敏抗蝕劑圖案予以作成圖案為在第一部 位形成線條/空間圖案，並在第二部位沿一垂直於第一方 向之第二方向延伸。其後，蝕刻第一硬掩模層圖案，並使 用第二光敏抗蝕劑圖案，藉以形成一與該主微細圖案完全 相同之第二硬掩模層圖案。在除去第二光敏抗蝕劑圖案 後，蝕刻將行予以蝕刻之層，並使用第二硬掩模層圖案， 藉以形成主微細圖案。 根據本發明，在通過初次平版印刷過程初次姓刻硬掩模 層，藉以形成第一硬掩模層圖案後，通過二次平版印刷過 程二次蝕刻硬掩模層，藉以形成第二硬掩模層圖案。因
O:\68\68136.ptc 第10頁 535209 修正 案號 89126478 五、發明說明（7) 此，產生變圓之圖案之部份，可藉兩次平版印刷過程予以 切斷，並且由於在除去第一光敏抗蝕劑圖案後，形成第二 光敏抗蝕劑圖案，故潛像無法重疊第二光敏抗蝕劑圖案。 附圖之簡要說明 參照附圖詳細說明其較佳實施例，藉以將會更明白本發 明之以上諸多目的及優點，在附圖中： 圖1 A及1 B為平面圖，供例示一種根據習知平版印刷過 程，在半導體裝置形成圖案之方法；
圖2 A至2 D為剖面圖及平面圖，供示一種根據習知雙倍曝 光過程’在半導體裝置形成圖案之方法； 圖3為例示一塗覆第一光阻層之步驟的剖面圖； 圖4 A為顯示第一光阻層曝光和顯影之後的第一光阻層， 圖4B和4C為沿著圖4A中之A1至A2的線條所取得的剖面 圖 圖5 A係一顯示主要的餘刻後硬掩模層的平面圖，圖5 B和 5 C係沿著圖5 A中之A 1至A 2的線條所取得的剖面圖； 圖6 A為係一顯示在塗覆一第二光阻層之後的結果結構之 平面圖；圖6 B和6 C係沿著圖6 A中之A 1至A 2的線條所取得的 剖面圖；
圖7 A係一顯示在第二光阻層曝光和顯影之後的第二光阻 層之平面圖；圖7 B和7 C係沿著圖7 A中之A 1至A 2的線條所取 得的剖面圖， 圖8 A係一顯示在次要蝕刻硬掩模層之後的結果結構之平 面圖，圖8 B係沿著圖8 A中之A 1至A 2的線條所取得的剖面 圖；
O:\68\68136.ptc 第11頁 535209 案號 89126478 > 月一 修正 五、發明說明（8) 圖9 A係一顯示在触刻一要I虫刻層之後的結果結構之平面 圖，圖9 B係沿著圖9 A中之A 1至A 2的線條所取得的剖面圖； 圖1 0 A係一顯示由主要微影蝕刻製程所形成的第一光阻 圖案之平面圖； 圖1 0 B係一顯示由次要微影蝕刻製程所形成的第二光阻 圖案之平面圖；以及 圖1 0 C係一顯示利用第一光阻圖案和第二光阻圖案最終 形成的閘極圖案之平面圖。 元件符號對照表 10 透 明 掩 模 基 板 12 光 掩 蔽（或屏蔽）層圖案 12 光 掩 蔽 層 圖 案 20 半 導 體 基 板 22 敏 抗 1虫 劑 圖 案 50 半 導 體 基 板 52 層 54 光 敏 抗 Μ 劑 層 54 第 一 巳 曝 光 圖案
O:\68\68136.ptc 第12頁 535209 _案號89126478 夕/年Λ月日_^ 五、發明說明（9) 54 第 二 巳 曝 光 圖 案 54 光 敏 抗 1虫 劑 圖 案 100 半 導 體 基 板 1 02 層 102a 矩 形 圖 案 1 04 硬 掩 模 層 1 04a 第 一 硬 掩 模 層 圖 案 106 第 一 光 敏 抗 劑 層 106a 第 一 光 敏 抗 姓 劑 圖 案 108 第 二 光 敏 抗 Μ 劑 層 10 8a 第 二 光 敏 抗 姓 劑 圖 案 150 第 一 光 掩 模 152 第 -— 光 掩 蔽 層 圖 案 160 第 二 光 掩 模 162 第 二 光 掩 蔽 層 圖 案 200 第 一 光 敏 抗 蝕 劑 圖 案 202 第 二 光 敏 抗 姓 劑 圖 案 204 閘 圖 案 D 線 條/空間圖案 E 島 狀 型 圖 案 較佳實施例之說明 在下文，現將參照示本發明較佳實施例之附圖，更完全 說明本發明。 圖3至9 Β為剖面圖及平面圖，供例示一種根據本發明之
O:\68\68136.ptc 第13頁 535209
較佳實施例，在半導體裝置形成微細圖案之方法，及圖3 為剖面圖，供例示一塗布第一光敏抗蝕劑層之步驟。 明參照圖3 ’在一半導體基板1 〇 〇形成一將行予以蝕刻之 層1 〇 2 ’以供形成一主圖案後，在將行予以蝕刻之層丨〇 2形 成一有厚度約為1 0 0 0埃之硬掩模層1 〇 4。使用具有蝕刻選 擇性供任何蝕刻過程高於將行予以蝕刻之層丨〇 2者之材 料，形成硬掩模層1 〇 4。例如，在將行予以蝕刻之層丨〇 2係 由多晶矽或金屬矽化物所構.成時，硬掩模層丨〇 4係由氧化 矽（Si〇2)，氮化矽（SixNy)或羥基氮化矽 (SiOxNy)所構成。
隨後’藉旋塗方法將第一光敏抗蝕劑層丨〇 6塗布在硬掩 模層1 0 4。 圖4 A為平面圖，供示在第一光敏抗蝕劑層丨〇 6曝光及顯 像後之第一光敏抗蝕劑層1 06，以及圖4B及4C為在圖4人中 沿線A 1至A 2所取之剖面圖。 如圖4 D中所示，第一光敏抗蝕劑層丨〇 6使用一有第一光 掩模層圖案152在第一方向，例如水平方向延伸之第一光 掩模150予以曝光，俾在第一方向界定主圖案之第一周邊 部份。隨後，在藉顯像過程除去第一光敏抗蝕劑層1 0 6之 巳曝光部份時，如圖4 A中所示形成一沿第一方向延伸之第 一光敏抗钱劑圖案1 0 6 a。 較佳為，第一光掩模150之光掩蔽層圖案152具有寬度對 應於形成在半導體基板1〇〇之圖案之y-方向長度（請見圖9A 中之參考圖號102a)。第一光掩模150之光掩敝層圖案152
O:\68\68136.ptc 第14頁 535209 -—f號89126478 f /年 > 月>7曰 鉻心_ 五、發明說明（Γ〇 ~ ~ ' 也具有長度長於形成在半導體基板100之圖案之\_方向寬 度’因而第一光掩模丨5 〇之光掩蔽層圖案i 5 2具有在中心約 在圖案之X -方向右及左延伸長之條形狀。 圖5 A為平面圖，供示初次蝕刻硬掩模層1 〇 4，以及圖5 B 及5 C為在圖5 A中沿線A 1至A 2所取之剖面圖。 使用第一光敏抗蝕劑圖案1 〇 6 a作為一蝕刻掩模，藉以初 次I虫刻硬掩模層1 〇 4。然後，形成一第一硬掩模層圖案 104a，俾在第一方向界定主圖案之第一周邊部份。第一硬 掩模層圖案l〇4a在為水平方向之第一方向延伸。 圖6 A為平面圖，供示在塗布第二光敏抗蝕劑層丨〇 8後所 獲得之結構，以及圖6B及6C為在圖6A中沿線A1至A2所取之 剖面圖。 如以上所說明，在形成第一硬掩模層圖案1 〇 4 a後，藉灰 化及劃成條紋過程，除去第一光敏抗蚀劑圖案1 〇 6 a。隨 後，藉旋塗方法將第二光敏抗蝕劑層1 0 8塗布在所獲得之 結構。 圖7 A為平面圖，供示在第二光敏抗蝕劑層1 〇 8曝光及顯 像後之第二光敏抗蝕劑層108，以及圖7B及7C為在圖7A中 沿線A 1至A 2所取之剖面圖。 如圖7D中所示，使用^有一第二光掩模圖案162在垂直 於第一方向之第二方向例如垂直方向延伸之第二光掩模 1 6 0，使第二光敏抗蝕劑層1 0 8曝光，俾為在第二方向界定 主圖案之第二周邊部份。在此情形，第一光掩模150不同 於第二光掩模160，或第一光掩模150與第二光掩模16〇完
O:\68\68136.ptc 第15頁 535209 修正 案號 89126478 五、發明說明（12) 全相同。在第一光掩模1 5 0與第二光掩模1 6 0完全相同時， 根據使第一光掩模1 5 0旋轉一角度約9 0度，而獲得具有第 二光掩模層圖案1 6 2之第二光掩模1 6 0。因而，第二光掩蔽 層圖案160為約略垂直於第一光掩模150之第一光掩蔽層圖 案152。較佳為，第二光掩模160之第二光掩蔽層圖案162 具有寬度對應於形成在半導體基板1〇〇之圖案之X—方向長 度（請見圖9A中之參考圖號i〇2a)。第二光掩模160之第二 光掩蔽層圖案162也具有長度長於形成在半導體基板10〇之 圖案之X-方向寬度，因而第二光掩蔽層圖案162具有在中 心約在圖案之y -方向上下延伸長之條形狀。 然後’在藉顯像過程除去第二光敏抗蝕劑層1 〇 8之巳曝 光部份時’形成一在第二方向延伸之第二光敏抗蝕劑圖案 10 8a〔俾如圖7A中所示，在第二方向界定主圖案之第二周 邊部份。在本發明，由於第二光敏抗蝕劑圖案丨〇 8 a係在第 一光敏抗姓劑圖案1 〇 6 a後形成，根據初次曝光之潛像無法 重疊第二光敏抗蝕劑圖案丨〇 8 a。 圖8A為平面圖，供示在硬掩模層1〇4二次蝕刻後所獲得 之釔構」及圖8 B為在圖8 A中沿線a 1至a 2所取之剖面圖。 使用第二光敏抗蝕劑圖案1〇8a作為一蝕刻掩模二次蝕刻 弟一硬掩模層圖案1〇4a。然後，如圖8A中所示，形成一與 主圖案完全相同之矩形第二硬掩模層圖案1〇4b。 —通常，在圖案包括周期性形成之條諸如線條/空間時， 生圖案圖案邊緣之變圓。然而，第二光敏抗蝕劑圖 术 可切斷產生變圓之第一光敏抗蝕劑圖案1 〇 6 a之部
O:\68\68136.[
第16頁 535209 _案號 89126478 f/ ^—1 日__ 五、發明說明（13) 份，即使在通過初次平版印刷過程所形成之第一光敏抗蝕 劑圖案1 0 6 a之線邊緣產生變圓。因此，第二硬掩模層圖案 1 0 4 b之線邊緣無法具有變圓，因為使用第二光敏抗姓劑圖 案1 0 6 a作為蝕刻掩模形成第二硬掩模層圖案1 〇 4 b。 圖9 A為平面圖，供示在將行予以蝕刻之層1 〇 2蝕刻後所 獲得之結構，及圖9 B為在圖9 A中沿線A 1至A 2所取之剖面 圖。
如以上所說明，在形成第二硬掩模層圖案1 〇 4 b後，藉灰 化及劃成條紋過程除去第二光敏抗蝕劑圖案1 〇 6 b。隨後， 在將行予以蝕刻之層1 0 2使用第二硬掩模層圖案1 〇 4 b作為 蝕刻掩模蝕刻後，除去第二硬掩模層圖案1 〇 4 b。然後，如 圖9A中所示形成矩形圖案102a ^ 圖1 0 A至1 0 C為平面圖，供例示一種根據本發明另一較佳 實施例，形成SRAM裝置之閘之方法。 圖1 0 A為平面圖，供示藉初次照相平版印刷過程形成苐 一光敏抗蝕劑圖案2 0 0 ，圖1 0 B為平面圖，供示藉二次照才目 平版印刷過程形成第二光敏抗蝕劑圖案2 0 2，及圖1 〇 C為平 面圖，供示最後使用第一光敏抗蝕劑圖案2 0 0及第二光敏 抗蝕劑圖案2 0 2形成一閘圖案2 0 4。
如圖1 0C中所示，SRAM裝置之閘圖案2 0 4在一部位變成條 /空間圖案D ，並在另一部位變成島狀型圖案E。因而，第” 一光敏抗蝕劑圖案2 0 0及第二光敏抗蝕劑圖案2 0 2予以作成 圖案為在將會形成一線條/空間圖案不受光學接近效應影 響之部位形成線條/空間圖案。而且，第一光敏抗蝕劑圖
O:\68\68136.ptc 第17頁 535209 修正 案號 89126478 五、發明說明（14) 案2 0 0及第二光敏抗蝕劑圖案2 0 2予以作成圖案為在將會形 成具有其變圓之島狀型圖案之另一部位形成彼此垂直之圖 案。因此，可形成具有線邊緣之島狀型圖案E (請見圖1 0 C 中之’ F’），而無變圓，並可獲得具有島狀型圖案E及線條/ 空間圖案D之閘圖案2 0 4 。
如以上所說明，根據本發明，硬掩模層藉初次照相平版 印刷過程予以蝕刻，以形成第一硬掩模層圖案，並且然後 硬掩模層藉二次照相平版印刷過程予以蝕刻，以形成第二 硬掩模層圖案。因此，產生變圓之部份可通過兩次平版印 刷過程予以切斷，並且由於在除去第一光敏抗蝕劑圖案後 形成第二光敏抗蝕劑圖案，潛像無法重疊第二光敏抗蝕劑 圖案。 如以上所述，本發明之較佳實施例業經圖示及說明。雖 然本發明之較佳實施例巳予以說明，但請予瞭解，本發明 應該不限於此等較佳實施例，而且一般精於此項技藝者， 在如在下文申請專利範圍之本發明之精神及範圍内，可作 成各種變化及修改。
O:\68\68136.ptc 第18頁 535209 修正
O:\68\68136.ptc 第19頁
Claims (1)
- 535209 案號 89126478 曰 修正 申請專利範圍 1 . 一種在半導體裝置形成微細圖案之方法包含下列步 驟： 在一半導體基板形成一要蝕刻之層，用以形成一主圖 案； 在該要I虫刻 界定 第 結構 第二 一和 全相 而形2. 之方 擇性 3. 之方 化物 形成 該主 藉由 硬掩 移除 形成 上， 利用 硬掩 第二 同， 藉由 成該 如申 法， 高於 如申 法， 所構 一第一 圖案的 I虫刻該 模層圖 該第一 一第二 以於第 該第二 模層圖 週邊部 以及 I虫刻該 主圖案 請專利 其中該 該將行 請專利 其中在 成之情 之層上形成一硬掩模層； 光阻圖案於該硬掩模層，以於第一方向上 第一週邊部分； 硬掩模層並利用該第一光阻圖案而形成一 案； 光阻圖案； 光阻圖案於包括第一硬掩模層圖案的結果 二方向上界定該主圖案的第二週邊部分； 光阻圖案而形成一第二硬掩模層圖案，該 案在第一和第二方向上界定該主圖案的第 分，該第二硬掩模層圖案係與該主圖案完 要蝕刻之層，並使用該第二硬掩模層圖案 〇 範圍第1項的在半導體裝置形成微細圖案 硬掩模層係由一種在蝕刻過程具有蝕刻選 予以蝕刻之層者之材料所構成。 範圍第4項的在半導體裝置形成微細圖案 該將行予以蝕刻之層係由多晶矽或金屬矽 形，該硬掩模層係由氧化石夕（S i 0 2)，氣化Q:\68\68136.ptc 第20頁 535209 修正 案號 89126478 六、申請專利範圍 矽（SixNy)或羥基氮化矽（SiOxNy)所構成。 4 .如申請專利範圍第1項的在半導體裝置形成微細圖案 之方法，其中第二方向為垂直於第一方向。 一種在半導體裝置形成微細圖案之方法，包含下列步 驟： ， 在一半導體基板形成一要蝕刻之層，以供形成一主圖 案； 在該將行予以蝕刻之層形成一硬掩模層； 將一第一光敏抗蝕劑層塗布在該硬掩模層；通過使用一有第一光掩蔽層圖案在第一方向延伸之第 一光掩模，使該第一光敏抗蝕劑層曝光及顯像，藉以形成 一第一光敏抗蝕劑圖案； 蝕刻該硬掩模層及使用該第一光敏抗蝕劑圖案，藉以 形成一第一硬掩模層圖案； 除去該第一光敏抗蝕劑圖案； 將一第二光敏抗蝕劑層塗布在所獲得之結構，包括該 第一硬掩模層圖案； 通過使用一有第二光掩蔽層圖案在一垂直於第一方向 之第二方向延伸之第二光掩模，使該第二光敏抗蝕劑層曝 光及顯像，藉以形成一第二光敏抗蝕劑圖案；蝕刻該第一硬掩模層圖案及使用該第二光敏抗蝕劑圖 案，藉以形成一與該主圖案完全相同之第二硬掩模層圖 案； 除去該光敏抗蝕劑圖案；以及O:\68\68136.ptc 第21頁 535209 修正 案號 89126478 六、申請專利範圍 蝕刻該將行予以蝕刻之層及使用該第二硬掩模層圖 案，藉以形成該主圖案。 5 .如申請專利範圍第1項的在半導體裝置形成微細圖案 之方法，其中該第一光阻圖案係利用一具有在第一方向延 伸之第一光掩模層圖案之第一光掩模透過曝光和顯影該第 一光阻層而形成。 6 .如申請專利範圍第5項的在半導體裝置形成微細圖案 之方法，其中該第二光阻圖案係利用一具有在與第一方向 垂直之第二方向延伸之第二光掩模層圖案之第二光掩模透 過曝光和顯影該第二光阻層而形成。7. 如申請專利範圍第6項的在半導體裝置形成微細圖案 之方法，其中該第一光掩模及該第二光掩模為彼此完全相 同，並且該第二光掩模係藉使該第一光掩模旋轉一角度約 9 0度所獲得。 8. —種在半導體裝置形成微細圖案，作成圖案為同時形 成一線條/空間圖案及一島狀型圖案之方法，其包含下列 步驟： 在一半導體基板形成一將行予以姓刻之層，以供形成 一主微細圖案； 在該將行予以蝕刻之層形成一硬掩模層；在該硬掩模層形成一第一光敏抗蝕劑圖案，該第一光 敏抗蝕劑圖案予以作成圖案為在形成該線條/空間圖案之 第一部位形成該線條/空間圖案，並沿第一方向在形成該 島狀圖案之弟^一部位延伸，O:\68\68136.ptc 第22頁 535209 案號 89126478 f /年夂月 曰 修正 六、申請專利範圍 蝕刻該硬掩模層並使用該第一光敏抗蝕劑圖案，藉以 形成一第一硬掩模層圖案； 除去該第一光敏抗蝕劑圖案； 在所獲得之結構形成一第二光敏抗蝕劑圖案，包括該 第一硬掩模層圖案，該第二光敏抗蝕劑圖案予以作成圖案 為在第一部位形成該線滌/空間圖案，並在第二部位沿一 垂直於第一方向之第二方向延伸； 蝕刻該第一硬掩模層圖案並使用該第二光敏抗蝕劑圖 案，藉以形成一與該主微細圖案完全相同之第二硬掩模層 圖案； 除去該第二光敏抗蝕劑圖案；以及 蝕刻該將行予以蝕刻之層並使用該第二硬掩模層圖 案，藉以形成該主微細圖案。 9 .如申請專利範圍第8項的在半導體裝置形成微細圖， 作成圖案為同時形成一線條/空間圖案及一島狀型圖案之 方法，其中該硬掩模層係由一種在蝕刻過程時具有蝕刻選 擇性高於該將行予以蝕刻之層者之材料所構成。 1 0 .如申請專利範圍第9項的在半導體裝置形成微細圖， 作成圖案為同時形成一線條/空間圖案及一島狀型圖 案之方法，其中在該將行予以蝕刻之層係由多晶矽或金屬 矽化物所構..成之情形，該硬掩模層係由氧化矽（S i 02)，氮 化矽（SixNy)或羥基氮化矽（SiOxNy)所構成。O:\68\68l36.ptc 第23頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000067079A KR100669862B1 (ko) | 2000-11-13 | 2000-11-13 | 반도체 장치의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW535209B true TW535209B (en) | 2003-06-01 |
Family
ID=19698575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089126478A TW535209B (en) | 2000-11-13 | 2000-12-12 | Method of forming fine patterns in semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6571384B2 (zh) |
| JP (1) | JP3884934B2 (zh) |
| KR (1) | KR100669862B1 (zh) |
| TW (1) | TW535209B (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776813B2 (ja) * | 2001-06-12 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100470723B1 (ko) * | 2002-11-23 | 2005-03-10 | 삼성전자주식회사 | 메모리 셀의 도전성 패턴 형성 방법 |
| US8110345B2 (en) * | 2002-12-04 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High resolution lithography system and method |
| US7142282B2 (en) * | 2003-10-17 | 2006-11-28 | Intel Corporation | Device including contacts |
| US7071121B2 (en) * | 2003-10-28 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Patterned ceramic films and method for producing the same |
| US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| KR100685897B1 (ko) * | 2005-07-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴 형성방법 |
| JP2007123342A (ja) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | 半導体装置の製造方法。 |
| US7910289B2 (en) * | 2006-01-06 | 2011-03-22 | Texas Instruments Incorporated | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach |
| KR100767399B1 (ko) * | 2006-07-03 | 2007-10-17 | 삼성전자주식회사 | 핀-펫을 포함하는 반도체 장치의 제조 방법 |
| JP4987411B2 (ja) * | 2006-09-29 | 2012-07-25 | 東京応化工業株式会社 | パターン形成方法 |
| JP5000250B2 (ja) * | 2006-09-29 | 2012-08-15 | 東京応化工業株式会社 | パターン形成方法 |
| JP4237216B2 (ja) | 2006-10-05 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5106020B2 (ja) * | 2007-02-08 | 2012-12-26 | パナソニック株式会社 | パターン形成方法 |
| JP4927678B2 (ja) * | 2007-03-13 | 2012-05-09 | パナソニック株式会社 | パターン形成方法 |
| JP5233219B2 (ja) * | 2007-09-20 | 2013-07-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及びフォトマスクの設計方法 |
| JP5096860B2 (ja) * | 2007-10-04 | 2012-12-12 | パナソニック株式会社 | パターン形成方法 |
| EP2245512B1 (en) * | 2008-01-29 | 2019-09-11 | Brewer Science, Inc. | On-track process for patterning hardmask by multiple dark field exposures |
| KR100968414B1 (ko) * | 2008-08-29 | 2010-07-07 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| JP4891962B2 (ja) * | 2008-09-17 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US8563410B2 (en) * | 2009-11-25 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | End-cut first approach for critical dimension control |
| JP5661524B2 (ja) | 2011-03-22 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US8741776B2 (en) * | 2012-02-07 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning process for fin-like field effect transistor (finFET) device |
| KR101907693B1 (ko) * | 2012-02-24 | 2018-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치, 메모리 시스템 및 반도체 장치 제조 방법 |
| JP2014127566A (ja) * | 2012-12-26 | 2014-07-07 | Panasonic Corp | 不揮発性記憶装置の製造方法および不揮発性記憶装置 |
| US8993217B1 (en) | 2013-04-04 | 2015-03-31 | Western Digital (Fremont), Llc | Double exposure technique for high resolution disk imaging |
| CN106463350B (zh) * | 2014-06-13 | 2019-12-20 | 英特尔公司 | 通过选择性削减规则网格的垂直沟道晶体管制造工艺 |
| KR102519190B1 (ko) * | 2015-11-19 | 2023-04-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN106803494B (zh) * | 2016-12-28 | 2019-11-22 | 上海集成电路研发中心有限公司 | 一种鳍式场效应晶体管金属图案的制备方法 |
| CN107578987A (zh) * | 2017-08-16 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极双重曝光图案化方法 |
| CN109920730B (zh) | 2017-12-13 | 2021-04-20 | 联华电子股份有限公司 | 一种图案化方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| KR100237751B1 (ko) * | 1997-06-26 | 2000-01-15 | 김영환 | 반도체 장치의 미세구조 형성 방법 |
| KR19990015462A (ko) | 1997-08-06 | 1999-03-05 | 윤종용 | 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 |
| US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
| US5998069A (en) * | 1998-02-27 | 1999-12-07 | Micron Technology, Inc. | Electrically programmable photolithography mask |
| JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| TW415060B (en) * | 1998-08-31 | 2000-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned via hole in the multilevel interconnects |
| JP3775078B2 (ja) * | 1998-11-17 | 2006-05-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2000286336A (ja) * | 1999-01-13 | 2000-10-13 | Lucent Technol Inc | 集積回路の製造方法 |
| US6287732B1 (en) * | 1999-07-19 | 2001-09-11 | Marc David Levenson | Generic phase shift masks |
| US6312855B1 (en) * | 1999-11-22 | 2001-11-06 | United Microelectronics Corp. | Three-phase phase shift mask |
| TW436933B (en) * | 1999-12-30 | 2001-05-28 | Taiwan Semiconductor Mfg | Method for defining a pattern |
| US6294295B1 (en) * | 2000-03-06 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company | Variable transmittance phase shifter to compensate for side lobe problem on rim type attenuating phase shifting masks |
| JP2002023342A (ja) * | 2000-07-13 | 2002-01-23 | Shin Etsu Chem Co Ltd | 位相シフトマスクブランク、位相シフトマスク及びこれらの製造方法 |
| JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US6395636B1 (en) * | 2001-01-09 | 2002-05-28 | Honeywell International Inc. | Methods for improved planarization post CMP processing |
-
2000
- 2000-11-13 KR KR1020000067079A patent/KR100669862B1/ko not_active IP Right Cessation
- 2000-12-12 TW TW089126478A patent/TW535209B/zh not_active IP Right Cessation
-
2001
- 2001-05-03 US US09/847,290 patent/US6571384B2/en not_active Expired - Fee Related
- 2001-09-20 JP JP2001287009A patent/JP3884934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002175981A (ja) | 2002-06-21 |
| KR100669862B1 (ko) | 2007-01-17 |
| KR20020037096A (ko) | 2002-05-18 |
| US6571384B2 (en) | 2003-05-27 |
| US20020059557A1 (en) | 2002-05-16 |
| JP3884934B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW535209B (en) | Method of forming fine patterns in semiconductor device | |
| US7879727B2 (en) | Method of fabricating a semiconductor device including a pattern of line segments | |
| JP2707416B2 (ja) | 多層レジストパターン形成方法 | |
| JP2731516B2 (ja) | レジストパターン形成方法 | |
| TWI523074B (zh) | 製造半導體結構的方法 | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| US20120220133A1 (en) | Integrated Circuit Having Interleaved Gridded Features, Mask Set, and Method for Printing | |
| TW200409234A (en) | Method for manufacturing semiconductor device | |
| TW462073B (en) | Manufacturing method of semiconductor device | |
| US5853923A (en) | Double layer method for fabricating a rim type attenuating phase shifting mask | |
| KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20030077526A1 (en) | Two-exposure phase shift photolithography with improved inter-feature separation | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| JP3373147B2 (ja) | フォトレジスト膜及びそのパターン形成方法 | |
| US6821690B2 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
| TW202240282A (zh) | 圖案化製程 | |
| US6428938B1 (en) | Phase-shift mask for printing high-resolution images and a method of fabrication | |
| TWI249776B (en) | A semiconductor manufacturing method and an exposure mask | |
| TW201024914A (en) | The exposure mask and method for manufacturing semiconductor device using the same | |
| CN109935515B (zh) | 形成图形的方法 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JPH09190959A (ja) | レジストパタ−ンの形成方法 | |
| TW548718B (en) | Hole forming by cross-shape image exposure | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| CN112946995B (zh) | 掩膜版以及半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |