JP2000286336A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JP2000286336A
JP2000286336A JP2000004807A JP2000004807A JP2000286336A JP 2000286336 A JP2000286336 A JP 2000286336A JP 2000004807 A JP2000004807 A JP 2000004807A JP 2000004807 A JP2000004807 A JP 2000004807A JP 2000286336 A JP2000286336 A JP 2000286336A
Authority
JP
Japan
Prior art keywords
hard mask
trench
integrated circuit
dielectric layer
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000004807A
Other languages
English (en)
Inventor
Steven Alan Lytle
アラン ライトル スティーブン
Thomas Michael Wolf
マイケル ウルフ トーマス
Allen Yen
ヤン アレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000286336A publication Critical patent/JP2000286336A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B9/00Presses specially adapted for particular purposes
    • B30B9/02Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B15/00Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B30B15/08Accessory tools, e.g. knives; Mountings therefor
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11BPRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B1/00Production of fats or fatty oils from raw materials
    • C11B1/02Pretreatment
    • C11B1/04Pretreatment of vegetable raw material
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11BPRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B1/00Production of fats or fatty oils from raw materials
    • C11B1/06Production of fats or fatty oils from raw materials by pressing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 断面積が大きくそのため直列抵抗の小さい貫
通孔および貫通導体を積層構造体に形成すること。 【解決手段】 本発明は、別々のマスクに形成された2
つの細長いマスク開口を交差させて、このマスク開口の
少なくとも一方の開口を用いて貫通孔即ち接点が接続さ
れるべき導体の位置を規定することにより貫通孔あるい
は貫通導体の接点を形成するものである。本発明の方法
により、四角形の貫通孔が得られ、あるいは貫通導体と
導電体との間のより良好な整合が得られる。本発明の方
法によれば、このハードマスクと第2ホトレジストの両
方をマスクとして用い、これによりその下に形成される
金属への接点が形成され集積回路が形成される。本発明
の集積回路においては、少なくとも1つの相互接続は四
角形の断面をしており、この四角形は0.5μm以下の
特徴サイズである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路に関し、
特に集積回路リソグラフ技術に関する。
【0002】
【従来の技術】二重の食刻構造体は、半導体集積回路の
製造技術において公知である。代表的な二重食刻構造
は、2つのICレベルを含み、各レベルにトレンチある
いは貫通導体が形成され、それらが後の行程で導電材料
で充填されたものである。二重食刻技術を用いて多層の
相互接続構造を形成し、その構造体においては、2以上
のレベルで導体が形成され、これらのレベルの層の間に
延びる貫通導体により相互接続されている。このような
構造体を形成する際の問題点は、互いに層を正確に整合
させ、意図した通りに貫通導体でこれらの導体(層)を
接続することである。このような問題は、特徴物のサイ
ズが小さくなるにつれて難しくなっている。
【0003】正確な整合を行う技術は、貫通導体を最初
に形成する方法とトレンチを最初に形成する方法を含
む。前者の貫通導体を最初に形成する方法においては、
トレンチを形成する前に、貫通孔をエッチングする間、
高誘電率のエッチストップ層を用いることである。この
エッチストップ層を用いる点の不利な点は、導体間の浮
遊キャパシタンスが増加し、その結果回路性能が落ちる
点である。
【0004】後者のトレンチを最初に規定する方法にお
いては、トレンチが形成された後、接点と貫通孔とが形
成される。この方法は、焦点距離の深い光リソグラフ装
置を必要とすることである。しかし、現在の光レジスト
の処理における焦点深度が小さいことにより、所望の貫
通孔のサイズと形成を達成する際に、いわゆるレジスト
スカミング(浮き上がり)の問題がある。さらにまた、
焦点深度を深くする必要性は特徴物の大きさが小さくな
るにつれて達成が困難となる。
【0005】さらにまたこれらのプロセスを用いると、
本質的に内在する整合の問題が発生する。例えば光リソ
グラフ処理の間、貫通孔の不整合により貫通孔が形成さ
れるトレンチの大きさに局部的に変動が生ずる。さらに
また、貫通孔のトレンチレベルに対する不整合により、
貫通孔が小さくなり使用できない形状、例えば部分的に
重なったような場合には、半月形となってしまう。これ
に対する1つの解決方法は、不整合の許容差を補償する
ために貫通孔以上に幅の広いトレンチを形成することで
ある。しかしこれは特徴サイズが小型化する傾向には合
わないものである。
【0006】貫通孔が層間でその面積を増加させその結
果電気抵抗を減らすために貫通孔の断面が四角形である
ことが望ましい。しかし、四角形の開口を有するマスク
から四角形の貫通孔を形成する試みは、特徴物のサイズ
が0.5μm以下となると必ずしも成功しない。四角形
の開口を有するマスクから円形の貫通孔が生成されるが
これはフォトレジストの表面張力の影響によると思われ
る。このため貫通孔は、所望の断面積よりも小さくな
り、四角形の貫通孔よりも直列抵抗が高くなる。
【0007】
【発明が解決しようとする課題】したがって本発明の目
的は、断面積が大きくそのため直列抵抗の小さい貫通孔
および貫通導体を積層構造体に形成することである。
【0008】
【課題を解決するための手段】本発明は、別々のマスク
に形成された2つの細長いマスク開口を交差させて、こ
のマスク開口の少なくとも一方の開口を用いて貫通孔即
ち接点が接続されるべき導体の位置を規定することによ
り貫通孔あるいは貫通導体の接点を形成するものであ
る。本発明の方法により、四角形の貫通孔が得られ、あ
るいは貫通導体と導電体との間のより良好な整合が得ら
れる。
【0009】本発明の方法は、請求項1に記載した特徴
を有する。本発明の方法によれば、このハードマスクと
第2フォトレジストの両方をマスクとして用い、これに
よりその下に形成される金属への接点が形成され集積回
路が形成される。本発明によれば、二重食刻構造体の処
理が改善され、さらに一方向に自己整合した接点と貫通
孔のプロセスを使用することにより、従来の高誘電率の
エッチストップ層の使用を回避することができる。また
本発明によれば、少なくとも1つの接続構造を有する集
積回路が得られ、この集積回路においては、少なくとも
1つの相互接続は四角形の断面をしており、この四角形
は0.5μm以下の特徴サイズである。
【0010】
【発明の実施の形態】本発明は、別々のマスクに形成さ
れた2つの細長いマスク開口、即ちスリットを交差させ
て、このマスク開口の少なくとも一方を用いて貫通孔が
形成されるべき導体の位置を規定することにより、貫通
孔即ち貫通導体を形成するものである。各マスクのスリ
ットが長方形であり、各マスクのスリットが互いに直交
して交差している場合には、例えば下側のマスクの面の
X方向に延びたスリットであり、上側のマスクはY方向
に延びたスリットである場合には、この交差点がX1
1における四角形を規定する。
【0011】更に下側マスクが固定しており、上側マス
クがY方向を前後に移動する場合には、Y方向のスリッ
トの少なくとも一部がX方向のスリットと交差する限り
Y方向のスリットは自由に移動でき、そして交差するこ
とにより規定された四角形はX1,Y1にある。そのため
これらのマスクの組合わせは、Y方向でほぼ自己整合を
しており、この方向におけるマスクの位置は厳密である
必要はない。
【0012】図1において、例えば二酸化シリコン製の
誘電体1は、2本の導体3、5を有し、これらの導体
3,5は、例えば銅のような導電性材料で形成され、さ
らにその上に例えば窒化シリコン製のハードマスク7
と、さらにその上に第1ホストレジスト層9を有する。
この第1ホストレジスト層9は、図2に示すような光で
規定されたトレンチをエッチングするための第1細長開
口11を有する。窒化シリコン製のハードマスク7が全
部の厚さエッチングされて、二酸化シリコン製の誘電体
1が部分的にエッチングされる。「部分的」とは、導体
3,5に至るまで全てエッチングされるのではなく、第
1細長開口11を深くして図3に示すように、トレンチ
13が誘電体層1に食い込むまで形成することを意味す
る。
【0013】次に、図4に示すように、第1ホストレジ
スト層9を除去し、図5に示すように第2フォトレジス
ト層15を形成する。この第2フォトレジスト層15を
パターン化してトレンチ13に跨って第2細長開口17
と19を形成する(図6)。図6Cは、エッチングする
ために露出した二酸化シリコンの四角形の断面を示す。
エッチングは、二酸化シリコン製の誘電体1に対し選択
性を有するが、窒化シリコン製のハードマスク7または
第2フォトレジスト層15に対し選択性を有せず、この
ためトレンチ13の底部から導体3と5の上部まで第3
の四角形の開口18,20が形成される(図7)。
【0014】図8は、第3の四角形の開口18,20を
充填する金属化処理とその後の第2フォトレジスト層1
5とハードマスク7と過剰な金属を除去するための平面
化処理の後の構造体を示し、貫通導体21のような所望
の四角形の接続部が形成されていることを示す。この貫
通導体21はレベル間の相互接続を提供し、一方、接点
はボンドパッドあるいはボンドパッドを上にいただいて
ワイヤボンディング用のものである。導体3,5は、貫
通導体21と同一材料あるいは異なる材料で形成しても
よい。
【0015】本発明は一方向の自己整合技術を用いて、
小さな接点および貫通特徴物を規定するリソグラフ機能
を向上させるものである。上記のプロセスの流れは、エ
ッチストップ層としての高誘電率材料(窒化シリコン)
のような層を用いるのを回避できる。
【0016】本発明のプロセスは、ハードマスクとフォ
トレジスト層を用いて二重食刻プロセスで酸化物のトレ
ンチを形成した後、接点と貫通孔を規定する。トレンチ
をエッチングした後、従来のように円形のホールのよう
な接点あるいは貫通孔を規定する代わりに、誘電体層の
トレンチを横切るように、接点の幅と貫通孔のデザイン
ルールでスリットが形成される。接点または貫通孔の別
の寸法は、トレンチの幅により決定される。スリットの
幅とトレンチの幅の交差は、スリットの長さ方向のどこ
でも行われるために、本発明のプロセスは、スリットの
寸法に対しては、自己整合性を有する。
【0017】この本発明のプロセスは、少なくとも一方
向の整合性の問題を解決するが、その理由は1つのマス
クは、細長い開口の方向に沿ってスライドし、他のマス
クの細長い開口との交差点により規定された開口は、そ
の同じ場所に留まるからである。その後、ハードマスク
とフォトレジストに対し、高い選択性を有する異方性の
誘電体エッチングプロセスを用いて、前に形成した導電
材料の層まで接点あるいは貫通孔を形成する。このスリ
ットは、トレンチに直交しながらそれに横切り、スリッ
トがトレンチで平行でない限りいかなる角度でも形成で
きる。
【0018】このため、トレンチと貫通孔の交差により
規定された貫通孔の断面形状は、四角形である。スリッ
トとトレンチが等しい幅を有する場合には、この形状は
四角形となりそれらが異なる場合には長方形となりスリ
ットがトレンチに直交しない場合には、形状は平行四辺
形あるいは変形した菱形である。かくして接触面積は、
断面が円形のものに比べて最大となる。本発明の四角形
の貫通孔と接点の特徴サイズは、0.5μm以下であ
り、さらに0.25μmおよび0.18μm、0.16
μm、0.14μmが好ましくさらにはまた0.12μ
mも可能である。
【0019】このハードマスクは、第2フォトレジスト
層が堆積された後行われる選択性エッチングに対するエ
ッチストップ層として機能する。その理由はこのエッチ
ングプロセスは、誘電体層に対し選択性はあるが、ハー
ドマスクに対しては選択性がないからである。例えば、
誘電体層が二酸化シリコン製あるいは多硬質ガラス製の
場合には、ハードマスクは窒化シリコンのような層であ
り、これは二酸化シリコンを浸食するフッ素系のエッチ
ング剤例えばCH22,C482とを含有するプラズ
マに対し耐性を有する。
【0020】二酸化シリコンは、ベンジシクロブタン
(benzcyclobutane)とフッ化ポリマーのような低い誘
電率(k)のポリマーに対してはハードマスクとして機
能し、酸素プラズマエッチング剤は、二酸化シリコンは
浸食しないがポリマーをエッチングする。これに対し第
1フォトレジスト層の後行われるエッチングは、選択性
である必要はない。しかしこのエッチング剤は、ハード
マスクと二酸化シリコンに対しては、選択性を有しなけ
ればならない。
【0021】ホットリン酸プラスHFのようなエッチン
グ剤は、窒化シリコンとその下の二酸化シリコンの両方
をエッチングする。窒化シリコンは、誘電率(k)が
7.8で、二酸化シリコンは約4であり、一方、低誘電
率ポリマー材料の誘電率は2.7であり、多孔性ガラス
のkは2以下である。フッ化シリケートガラスは、低k
のアプリケーションに用いられ、誘電率は約3.5であ
る。
【0022】ハードマスクは本発明では除去されるのが
好ましいが、必ずしもこのことは必要ではなく、ハード
マスクは従来技術で通常使用されない材料、例えば導電
性材料を含む。有用なハードマスクは、酸素窒化シリコ
ン(silicon oxynitride),ソーダライムガラス,ボロ
シリケートガラス,リンシリケートガラス,ボロリンシ
リケートガラス,ポリシリコン,モリブデン,タンタル
チタンタングステンコバルトニッケルパラジウムプラチ
ナ硅化物および窒化物,モリブデン,タングステン,チ
タン−タングステン合金,アルミ合金,窒化アルミ,二
酸化チタン,窒化チタン,クロムを含む。
【0023】その後ハードマスクは、従来手法により除
去する。フォトレジストとハードマスクの除去は、別々
のステップを必要とすることなく、平面化処理の間行わ
れる。ハードマスクの除去は、低キャパシタンスを必要
とはしない集積回路に対しては選択的事項である。しか
し本発明においては、トレンチ構造の底部にはエッチス
トップ層は存在しない。このエッチストップ層の存在
は、従来の二重食刻形成技術を示すものである。
【0024】導電性材料は、タングステン,銅,アルミ
およびそれらの合金,ドープトポリシリコンを含む。こ
の金属化材料は、上記の材料と同一あるいは別のもので
もよく、また従来技術、例えば電界メッキ(PVD),
無電界メッキ(CVD)等により堆積される。
【0025】誘電体層が二酸化シリコンの場合には、下
のシリコンウェハの上に成長あるいは堆積した二酸化シ
リコンである。
【0026】
【発明の効果】本発明は、リソグラフの機能を向上させ
る。リソグラフプロセスにおいて、スリットを露光する
ことは、孔を露光することよりも難しくはない。リソグ
ラフプロセスのマージンは、より薄いレジスト層を使用
することにより得られる。
【0027】本発明により接点あるいは貫通開口の面積
を広げるために、擬似自己整合性である。一般的に、金
属ラインは、レベル間で互いに交差するよう形成され
る。接点あるいは貫通孔の長さを規定するトレンチ幅を
用いることにより、より大きなレベル間接点面積が得ら
れる。これにより貫通孔および後続の金属トレンチレベ
ルが不整合の許容差なく設計することができる。
【0028】フィールドの深さを必要としないが、その
理由は本発明の層の積層構造は、エッチストップ層を必
要としないためである。
【0029】本発明によりバックエンドのキャパシタン
スを減らすことができる。本発明は、従来の高誘電率の
エッチストップ層を必要としないためキャパシタンスを
低くできる。
【図面の簡単な説明】
【図1】本発明の一実施例によるハードマスクと第1フ
ォトレジストがその上に形成された2本の導体を有する
誘電体層の斜視図
【図2】第1フォトレジストが光で規定されたトレンチ
をエッチングするために開口を有する図1の構造体の一
部切り欠き斜視図
【図3】ハードマスクが完全にエッチングされ誘電体層
が部分的にエッチングされてトレンチが形成された図1
の構造体の斜視図
【図4】第1フォトレジスト層が除去された図3の構造
体の斜視図
【図5】A 第2フォトレジストが形成された図4の構
造体の斜視図 B 図5Aの断面図
【図6】A 第2フォトレジストが光で規定されたトレ
ンチに跨ってスリットを有する図5Aの構造体の斜視図 B 図6Aの断面図 C 図6Aの上面図
【図7】A 誘電体層がトレンチの底部から導体までエ
ッチングで形成された四角形の貫通孔を有する図6の構
造体の斜視図 B 図7Aの断面図 C 図7Aの断面図 D 図7Aの上面図
【図8】A 第2フォトレジスト層とハードマスクを除
去した金属化プロセスと平面化プロセス後の図7の構造
体の斜視図 B 図8Aの断面図
【図9】A 第2フォトレジスト層とハードマスクと誘
電体層の一部が除去された金属化プロセスと平面化プロ
セス後の図7の構造体の斜視図 B 図9Aの断面図
【符号の説明】
1 誘電体層 3,5 導体 7 ハードマスク 9 第1フォトレジスト層 11 第1細長開口 13 トレンチ 15 第2フォトレジスト層 17,19 第2細長開口 18,20 第3の四角形の開口 21,22 貫通導体
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Mountain Avenue, Murray Hill, New Je rsey 07974−0636U.S.A. (72)発明者 スティーブン アラン ライトル アメリカ合衆国、32835 フロリダ、オー ランド、キャニョン レーク サークル 7972 (72)発明者 トーマス マイケル ウルフ アメリカ合衆国、32819 フロリダ、オー ランド、オールド タウン ドライブ 8036 (72)発明者 アレン ヤン アメリカ合衆国、32836 フロリダ、オー ランド、エメラルド ウッド アベニュー 10432

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 (A) 導電性材料(3,5)の上に誘
    電体層(1)を有する基板を用意するステップと、 (B) 前記誘電体層(1)の上にハードマスク(7)
    を堆積するステップと、 (C) 前記ハードマスク(7)の上に第1フォトレジ
    スト層(9)を形成し、第1細長開口(11)を光で規
    定するステップと、 (D) トレンチ(13)を形成するために、前記第1
    細長開口をさらに深くするために、前記ハードマスク
    (7)をエッチングし、前記誘電体層(1)を部分的に
    エッチングするステップと、 前記トレンチ(13)は、誘電体層(1)内に底部を有
    し、 (E) 第1フォトレジスト層(9)を除去するステッ
    プと、 (F) 第2フォトレジスト層(15)を形成し、前記
    トレンチ(13)に跨って第2細長開口(17,19)
    を光で規定するステップと、 (G) 前記トレンチ(13)の底部から下の導電材料
    (3,5)まで前記露出した誘電体層(1)をエッチン
    グするステップとを有することを特徴とする集積回路の
    製造方法。
  2. 【請求項2】 (H) 前記第2フォトレジスト層(1
    5)を除去するステップをさらに有することを特徴とす
    る請求項1記載の方法。
  3. 【請求項3】 (I) 前記ハードマスク(7)を除去
    するステップをさらに有することを特徴とする請求項1
    記載の方法。
  4. 【請求項4】 (J) 金属化し平面化するステップを
    さらに有することを特徴とする請求項1記載の方法。
  5. 【請求項5】 前記誘電体層(1)は、二酸化シリコン
    製であることを特徴とする請求項1記載の方法。
  6. 【請求項6】 前記ハードマスク(7)は、窒化シリコ
    ン製であることを特徴とする請求項1記載の方法。
  7. 【請求項7】 前記(G)のステップにより下の導電材
    料(3,5)まで第3の開口(18,20)を形成し、
    前記第3の開口(18,20)を導電性材料で充填して
    接点または貫通導体(23,25)を形成することを特
    徴とする請求項1記載の方法。
  8. 【請求項8】 前記(G)のステップは、断面が四辺形
    の第3開口(18,20)を形成することを特徴とする
    請求項1記載の方法。
  9. 【請求項9】 前記(G)のステップは、断面が四角形
    の第3開口(18,20)を形成することを特徴とする
    請求項1記載の方法。
  10. 【請求項10】 前記(G)のステップは、断面が長方
    形の第3開口(18,20)を形成することを特徴とす
    る請求項1記載の方法。
  11. 【請求項11】 前記(G)のステップは、0.5μm
    以下の特徴サイズを有する第3開口(18,20)を形
    成することを特徴とする請求項1記載の方法。
  12. 【請求項12】 前記トレンチの底部にはエッチストッ
    プ層は堆積されないことを特徴とする請求項1記載の方
    法。
  13. 【請求項13】 (A) 二酸化シリコン製導電性材料
    の上に誘電体層(1)を有する基板を用意するステップ
    と、 (B) 前記誘電体層の上に窒化シリコン製ハードマス
    ク(7)を堆積するステップと、 (C) 前記ハードマスクの上にフォトレジスト層
    (9)を形成し、細長開口を光で規定するステップと、 (D) トレンチ(13)を形成するために前記第1細
    長開口を深くするために、前記ハードマスクをエッチン
    グし、前記誘電体層を部分的にエッチングするステップ
    と、 前記トレンチは、誘電体層(1)内に底部を有し、 (E) 第1フォトレジスト層(9)を除去するステッ
    プと、 (F) 第2フォトレジスト層(15)を形成し、前記
    トレンチに跨って第2細長開口(17,19)を光で規
    定するステップと、 (G) 前記トレンチ(13)の底部から下の導電材料
    (3,5)まで前記露出した誘電体層(1)をエッチン
    グするステップと (H) 前記第2フォトレジスト層(15)とハードマ
    スク(7)の両方を除去するステップを有することを特
    徴とする集積回路の製造方法。
  14. 【請求項14】 (A) 第1マスク(9)の第1細長
    開口(11)と、第2マスク(15)の第2細長開口
    (17,19)を交差させて貫通孔または接点(23,
    25)を形成するステップと、 (B) 貫通孔または接点(23,25)が接続される
    べき導体(3,5)の位置を規定するために、少なくと
    も1つのマスク開口を利用するステップを有することを
    特徴とする集積回路の製造方法。
  15. 【請求項15】 少なくとも1つの接続部(23,2
    5)を有し、 前記少なくとも1つの接続部は、その断面が四辺形であ
    り、この四辺形の特徴サイズは、0.5μm以下である
    ことを特徴とする集積回路。
  16. 【請求項16】 底部を有する少なくとも1つのトレン
    チ(13)を有し、トレンチの底部にはエッチストップ
    層が存在しないことを特徴とする請求項15記載の集積
    回路。
  17. 【請求項17】 前記接続部(23,25)の断面は、
    四角形であることを特徴とする請求項15記載の集積回
    路。
  18. 【請求項18】 前記接続部(23,25)の断面は、
    長方形であることを特徴とする請求項15記載の集積回
    路。
  19. 【請求項19】 前記接続部(23,25)は、接点ま
    たは貫通孔であることを特徴とする請求項15記載の集
    積回路。
  20. 【請求項20】 前記四角形の特徴サイズは、0.25
    μm以下であることを特徴とする請求項15記載の集積
    回路。
  21. 【請求項21】 少なくとも1つの接続部(23,2
    5)を有し、 前記少なくとも1つの接続部は、その断面が四辺形であ
    り、この四辺形の特徴サイズは、0.18μmないし
    0.14μmであることを特徴とする集積回路。
  22. 【請求項22】 前記四角形の特徴サイズは、0.18
    μmないし0.16μmであることを特徴とする請求項
    21記載の集積回路。
  23. 【請求項23】 少なくとも1つの接続部(23,2
    5)を有し、 前記少なくとも1つの接続部は、その断面が四辺形であ
    り、この四辺形の特徴サイズは、0.12μmであるこ
    とを特徴とする集積回路。
JP2000004807A 1999-01-13 2000-01-13 集積回路の製造方法 Pending JP2000286336A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11578099P 1999-01-13 1999-01-13
US60/115780 1999-01-13

Publications (1)

Publication Number Publication Date
JP2000286336A true JP2000286336A (ja) 2000-10-13

Family

ID=22363349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004807A Pending JP2000286336A (ja) 1999-01-13 2000-01-13 集積回路の製造方法

Country Status (3)

Country Link
JP (1) JP2000286336A (ja)
KR (1) KR20000053479A (ja)
TW (1) TW436994B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
JP2008021801A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置の製造方法、半導体装置、および露光マスクデータの作成方法
JP2013534045A (ja) * 2010-06-01 2013-08-29 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ ビア孔により接続された導体のネットワークを生成するリソグラフィ方法
KR101539415B1 (ko) * 2008-09-30 2015-07-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
JP2008021801A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置の製造方法、半導体装置、および露光マスクデータの作成方法
KR101539415B1 (ko) * 2008-09-30 2015-07-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들
JP2013534045A (ja) * 2010-06-01 2013-08-29 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ ビア孔により接続された導体のネットワークを生成するリソグラフィ方法

Also Published As

Publication number Publication date
KR20000053479A (ko) 2000-08-25
TW436994B (en) 2001-05-28

Similar Documents

Publication Publication Date Title
USRE36663E (en) Planarized selective tungsten metallization system
KR910006370B1 (ko) 반도체소자의 접속구멍형성방법
JP5334616B2 (ja) 相互接続を作製するための方法
JP2576820B2 (ja) コンタクト・プラグの製造方法
JPH09181180A (ja) 半導体集積回路及びその製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US20040232558A1 (en) Semiconductor device and method of manufacturing the same
US7160799B2 (en) Define via in dual damascene process
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
KR100410981B1 (ko) 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법
JP2000286336A (ja) 集積回路の製造方法
GB2325083A (en) A dual damascene process
US7132364B2 (en) Method for forming metal interconnect of semiconductor device
JP3253750B2 (ja) 半導体装置の製造方法
JP2002076117A (ja) 半導体装置
KR100324022B1 (ko) 반도체소자의금속전도선형성방법
KR100328557B1 (ko) 반도체 소자의 금속배선 형성방법
KR100364811B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
JP2005243978A (ja) 半導体素子の製造方法
KR20230098237A (ko) 자기-정렬된 상단 비아
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR101031480B1 (ko) 반도체소자의 콘택홀 형성방법
JPH08316309A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061213