KR20000053479A - 이중 다마신 공정에서 비아 규정 - Google Patents

이중 다마신 공정에서 비아 규정 Download PDF

Info

Publication number
KR20000053479A
KR20000053479A KR1020000001513A KR20000001513A KR20000053479A KR 20000053479 A KR20000053479 A KR 20000053479A KR 1020000001513 A KR1020000001513 A KR 1020000001513A KR 20000001513 A KR20000001513 A KR 20000001513A KR 20000053479 A KR20000053479 A KR 20000053479A
Authority
KR
South Korea
Prior art keywords
trench
photoresist
etching
dielectric
opening
Prior art date
Application number
KR1020000001513A
Other languages
English (en)
Inventor
라이틀스티븐알랜
울프토마스미첼
옌알런
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000053479A publication Critical patent/KR20000053479A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B9/00Presses specially adapted for particular purposes
    • B30B9/02Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B15/00Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B30B15/08Accessory tools, e.g. knives; Mountings therefor
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11BPRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B1/00Production of fats or fatty oils from raw materials
    • C11B1/02Pretreatment
    • C11B1/04Pretreatment of vegetable raw material
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11BPRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B1/00Production of fats or fatty oils from raw materials
    • C11B1/06Production of fats or fatty oils from raw materials by pressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 도전성 물질 상에 유전체 층을 구비하는 기판을 제공하는 단계, 유전체 층 상에 하드마스크를 증착하는 단계, 하드마스크 상에 제 1 포토레지스트를 공급하여 트렌치를 광학적 규정하는 단계, 기저부를 갖는 트렌치를 형성하도록 하드마스크를 에칭하고 유전체를 부분적으로 에칭하는 단계, 포토레지스트를 제거하는 단계, 제 2 포토레지스트를 공급하여 트렌치를 가로지르는 슬릿을 광학적 규정하는 단계, 유전체를 트렌치의 기저부에서 하부 도전성 물질까지 선택적으로 에칭하는 단계를 구비하는 집적 회로 제조 방법을 포함한다. 하드마스크와 제 2 포토레지스트 모두는 마스크로서 이용된다. 이후, 하부 금속에 대한 접속이 형성되고 그에 따라 집적 회로가 형성된다.

Description

이중 다마신 공정에서 비아 규정 {Define via in dual damascene process}
발명의 분야
본 발명은 일반적으로 집적 회로에 관한 것이며, 더욱 상세히 설명하자면, 집적 회로 리소그래피에 관한 것이다.
발명의 배경
이중 다마신 구조들은 반도체 집적 회로 제조에서 잘 알려져 있다. 통상적인 이중 다마신 구조는 2개의 IC 레벨들을 포함하는데 2개의 IC 레벨들 각각은 트렌치 또는 비아(via)로 형성되고, 2개의 IC 레벨들은 컨덕터를 다음에 채운다. 이중 다마신 기술은 2개 또는 그 이상의 레벨들의 IC 구조에서 컨덕터들에 멀티층 상호접속을 야기하기 위해 사용될 수 있고 층들 사이에 연장하는 비아들에 의해 상호접속될 수 있다. 이런 구조들을 야기하는데 직면하게 되는 문제점은 비아들이 의도된 바와 같이 컨덕터들을 연결하므로 한 층에 또 다른 층을 정확하게 정렬시킬 필요성이 있다는 것이다. 이 문제점은 형상 크기들을 줄이므로 악화된다.
정렬을 확실하게 하기 위해 알려진 기술들은 제 1 비아 규정 및 제 1 트렌치 규정 방법들을 포함한다. 제 1 비아 규정 방법에서, 종종 높은 유전 상수의 에칭 정지층은 트렌치 형성 후의 비아 에칭동안 사용된다. 불합리하게도, 사용하는 에칭 정지는 회로 성능을 줄이는, 컨덕터들 사이의 기생 캐패시던스를 증가시킬 수 있다. 제 1 트렌치 규정 방법에서, 컨택트들과 비아들은 트렌치 형성 후에 규정된다. 이는 포커스의 큰 깊이를 갖기 위해 포토리소그래픽 장치를 필요로 한다. 그러나, 현 포토 레지스트 공정들과 관련된 포커스의 작은 깊이는 원하는 비아 크기와 규정뿐만 아니라 소위 레지스트 스커밍(scumming)을 달성하는데 어려움들을 일으킨다. 더우기, 포커스의 큰 깊이에 대한 이런 필요성은 형상 크기들이 줄어들므로 달성하는데 어려움이 증가하게 된다.
또한, 이 공정들을 사용할 때 고유의 정렬 문제점들이 있다. 예를 들어, 포토리소그래피동안 비아의 부정렬은 비아들이 형성된 트렌치 크기내에서 위치 편향을 야기할 수 있다. 더우기, 트렌치 레벨에 관한 비아의 부정렬은 일부분이 포개진 경우에 반월형과 같은, 보다 작은 크기와 보기 드문 모양의 비아를 야기시킬 것이다. 하나의 가능한 해결책은 부정렬 허용을 고려한 비아보다 폭이 더 넓은 트렌치를 만드는 것이다. 그러나, 이는 보다 작은 형상 크기들을 따르는 트렌치에 모순된다. 또 다른 어려움은 이것이 층들 사이에, 영역을 증가시키고 전기적인 저항을 감소시키기 때문에, 정사각형 단면부의 비아들이 바람직하다는 사실이다. 그러나, 정사각형의 틈의 마스크들로부터 정사각형의 비아들을 만들기 위한 시도는 일반적으로 약 0.5미크론 또는 그 이하로 형상 크기들이 줄어들 때 실패한다. 특히, 둥근 비아들은 생산되는데, 이 효과는 포토레지스트 표면 응력 효과들로부터 생긴다고 여겨진다. 이는 원하는 단면의 영역보다 더 좁은 비아들과 정사각형 비아들의 경우보다 더 높은 직렬 저항을 야기한다.
본 발명에 따라 종래 기술의 문제점들은 2개의 연장된 마스크 개구들, 분리된 마스크에서 각각의 개구의 교차에 의해 비아 또는 컨택트를 규정함으로써, 그리고 그 비아 또는 컨택트가 연결될 위치를 규정하기 위한 마스크 개구들의 적어도 하나를 사용함으로써 처리된다.
본 발명의 실례가 되는 실시예는 기판을 제공하고, 도전 물질 위에 유전층을 포함하고, 유전층 위에 하드마스크를 증착하고, 하드마스크 위에 제 1 포토레지스트를 적용하고 트렌치를 광학적 규정하며, 하드마스크를 에칭하고 밑에 있는 트렌치를 형성하기 위해 유전체를 부분적으로 에칭하며, 하부의 도전 물질 아래의 밑에 있는 트렌치로부터 유전체를 선택적으로 에칭하는 것을 포함하는 집적 회로를 제조하기 위한 공정이다. 하드마스크와 제 2 포토레지스트 둘 다는 마스크로 사용되는데 하부 금속의 연결이 형성되고 집적 회로들이 거기에 만들어진다. 따라서, 본 발명은 이중 다마신 구조들의 공정을 향상시키기 위한 방법을 제공하고 한 방향으로 자기 정렬된 컨택트와 비아 공정의 사용으로 인해 종래 기술의 높은 유전 상수의 에칭 정지층의 소거를 더 제공한다. 또한, 본 발명에 따라서, 집적 회로는 적어도 한 연결을 포함하여 제공되는데, 적어도 한 연결은 실질적으로 4변형의 단면부를 갖으며, 4변형은 약 0.5미크론 또는 이하의 형상 크기를 갖는다.
본 발명은 첨부한 도면과 관련하여 판독할 때 다음의 상세한 설명이 잘 이해된다. 반도체 산업에서의 일반적인 실행에 따라, 도면의 다양한 형상들이 비례하지 않음이 강조된다. 이에 반하여, 다양한 형상들의 치수들은 명확하게 하기 위해 독단적으로 확장되거나 축소되지 않는다. 다음의 그림들은 도면에 포함된다.
도 1은 본 발명의 한 실시예를 위해 적용된 하드 마스크 및 제 1 포토레지스트를 갖는 2개의 컨덕터들을 포함하는 유전체의 원근도.
도 2는 제 1 포토레지스트가 광학적 규정된(photodefine) 트렌치를 에칭하기 개구를 갖고 있는 상기 실시예의 원근도 및 단면도.
도 3은 하드마스크가 완전히 에칭되고 유전체가 트렌치를 형성하기 위해 완전히 부분적으로 에칭되는 상기 실시예의 원근도.
도 4는 제 1 포토레지스트가 제거된 상기 실시예의 원근도.
도 5a는 제 2 포토레지스트가 적용된 상기 실시예의 원근도.
도 5b는 도 5a의 섹션도.
도 6a는 제 2 포토레지스트가 광학적 규정된 트렌치를 가로질러 슬릿들을 갖고 있는 상기 실시예의 원근도.
도 6b는 도 6a의 섹션도.
도 6c는 도 6a의 평면도.
도 7a는 유전체가 트렌치의 밑에서부터 컨덕터들까지의 에칭된 정사각형 비아들을 갖는 상기 실시예의 원근도.
도 7b는 도 7a의 섹션도.
도 7c는 도 7a의 섹션도.
도 7d는 도 7a의 평면도.
도 8a는 제 2 포토레지스트와 하드마스크가 제거된 금속화 및 평탄화 후의 상기 실시예의 원근도.
도 8b는 도 8a의 섹션도.
도 9a는 제 2 포토레지스트, 하드마스크 및 약간의 유전체가 제거된 금속화와 평탄화 후의 상기 실시예의 원근도.
도 9b는 도 9a의 섹션도.
상술한 바와 같이, 종래 기술의 문제들은 2개의 연장된 마스크 개구들 또는 슬릿들, 분리된 마스크에서 각각의 개구의 교차에 의한 비아 또는 컨택트를 규정함으로써, 그리고 그 비아 또는 컨택트가 연결될 컨덕터의 위치를 규정하기 위해 마스크 개구들 중 적어도 1개를 사용함으로써 해결된다. 각각의 마스크에서 슬릿이 연장된 직사각형이고 각각의 마스크에서 슬릿이 서로 수직으로 교차되는 경우, 상기 하부의 마스크는 마스크의 평면의 X 방향으로 연장하는 슬릿을 갖고 상부의 마스크는 Y 방향으로 연장하는 슬릿을 갖고, 교차는 X1, Y1에 위치한 정사각형으로 규정될 것이다. 게다가, 하부의 마스크가 고정되고 상부의 마스크가 Y 방향으로 앞뒤로 슬라이드하기 위해 고정되지 않은 경우, Y 방향에서 슬릿은 제약없이, Y 슬릿의 적어도 일부가 X 슬릿에 계속해서 교차하는 한 슬라이드될 수 있고, 교차에 의해 규정된 정사각형은 X1, Y1에서 유지된다. 그러므로, 결합된 마스크들은 Y 방향에서 준자기(semi-self) 정렬될 것이며, 이 방향에서 마스크 위치 결정은 보다 덜 위험하게 될 것이다.
이제 도면을 참조하여 설명하기로 한다. 전체 도면에 있어 동일한 도면 부호는 동일한 구성 요소를 지칭하는 것으로 한다. 도 1은 본 발명의 실시예에서 제 1 포토레지스트(9) 및 질화실리콘 등의 하드마스크(7)을 제공하고, 구리 등의 도전성 재료로된 2개의 도전체(3, 5)를 갖는 이산화실리콘 등의 유전체(1)를 도시하고 있는 사시도이다. 다음으로 제 1 포토레지스트는 도 2에 도시된 바와 같이 광학적으로 규정된 트렌치를 에칭하기 위해 제 1 길게 연장된 개구 또는 슬릿(11)을 갖는다. 그리고 도 3에 도시된 바와 같이 질화실리콘 유전체는 전체적으로 에칭되고 이산화실리콘 유전체는 트렌치(13)를 형성하도록 제 1 길게 연장된 개구(11)를 보다 깊게 하기 위하여 전체적으로 부분 에칭(여기서, "부분 에칭"이란 것은 도전성 재료(3, 5)에 대해 아래로 전혀 에칭되지 않음을 의미한다)된다. 제 1 포토레지스트(9)는 도 4에 도시된 바와 같이 제거되고, 제 2 포토레지스트(15)는 도 5a 및 도 5b에 도시된 바와 같이 제공된다. 제 2 포토레지스트는 도 6a 내지 도 6c에 도시된 바와 같이 트렌치(13)를 가로질러서 길게 연장된 개구(17, 19)들의 제 2 세트를 형성하도록 패터닝된다. 평면도인 도 6c는 에칭을 위해 노출된 이산화실리콘의 정사각형의 횡단면을 도시하고 있다. 이산화실리콘 유전체(1)에 대해서는 선택적이지만 질화실리콘 하드마스크(7) 또는 포토레지스트(15)에 대해서는 선택적이지 않은 에칭에 의해서 도 7a 내지 도 7d에 도시된 바와 같이 트렌치(13)의 바닥으로부터 도전체(3, 5)의 상부까지 정사각형의 제 3 개구들(18, 20)이 형성되게 된다. 도 8a 및 도 8b는 제 3 개구(18, 20)들을 충전하는 금속화, 및 제 2 포토레지스트, 하드마스크, 과잉 금속을 제거하여 비아 또는 컨택트(21, 22) 등의 원하는 정사각형 접속을 형성하는 평탄화 이후의 구조를 도시한다. 비아는 레벨들 간에 접속을 제공하고, 컨택트는 본드 패드일 수 있고 배선 접합 등을 위해 본드 패드로 상부에 있게 될 수 있다. 도전체(3, 5)는 비아 또는 컨택트(21, 22)와는 같거나 상이한 도전성 재료로 될 수 있다.
본 발명은 한 방향에서의 자기정렬에 의해 작은 컨택트 및 비아 특성을 규정할 수 있는 리소그래피 기능을 개선한다. 위의 공정 흐름은 종래의 이중 다마신 공정에서 행해지는 바와 같이 질화실리콘 등의 에칭 정지자로서 고유전 상수의 계층(interlayer)을 이용하는 것을 회피하는 것에 유의한다.
본 발명의 공정은 이중 다마신 공정에 따라 산화물 트렌치를 제조한 이후 컨택트 및 비아를 규정하기 위해 하드마스크 및 포토레지스트를 사용하는 단계를 포함한다. 트렌치 에칭 이후에, 종래 기술에서와 같이 라운드 홀로서 컨택트 또는 비아를 규정하는 대신에, 슬릿이 컨택트 또는 비아 설계 방식의 폭을 갖는 유전체 트렌치를 가로질러 프린트된다. 컨택트 또는 비아의 또다른 치수는 트렌치의 폭에 의해 규정된다. 트렌치의 폭 및 슬릿 폭의 교차부는 슬릿의 길이 어느 부분에서든지 발생할 수 있기 때문에, 본 발명의 공정은 슬릿의 치수에 있어 자기 정렬을 행한다. 이것은 하나의 마스크가 그것의 길게 연장된 개구의 방향을 따라 슬라이드되기 때문에 적어도 한 방향에서는 정렬의 문제를 해소하지만, 다른 마스크내에서의 길게 연장된 개구와의 교차부에 의해 규정되는 개구는 동일 장소에서 유지된다. 그리고, 높은 선택도(하드마스크 및 포토레지스트와 관련하여)의 이방성 유전체 에칭 공정은 이전 도전성 재료 레벨에 대해 아래로 컨택트 또는 비아를 규정하는데 사용된다. 슬릿은 트렌치에 대해 직각으로 가로지르는 것이 바람직하지만, 슬릿이 트렌치에 대해 평행하지 않는한 어떤 각이어도 된다. 트렌치의 교차부에 의해 규정된 비아의 횡단면 형상은 일반적으로 사변형이다. 이 형상은 슬릿 및 트렌치가 폭이 동일하면 정사각형, 폭이 같지 않으면 직사각형, 슬릿이 트렌치에 대해 직각이 안되면 평행사변형이나 장사방형이 된다. 이런 식으로, 컨택트 면적은 보다 많은 원형 횡단면에 비해 최대화된다. 본 발명의 사변형 비아 및 컨택트의 크기는 0.5마이크로미터 이하인데, 0.25가 양호하며 0.18 내지 0.16 및 0.14가 특히 didd호하고, 심지어 0.12마이크로미터도 가능하다.
하드마스크는 에칭이 하드마스크가 아니라 유전체에 대해 선택적이기 때문에 제 2 포토레지스트가 중착된 후에 발생하는 선택적 에칭을 위한 에칭 정지자로서 기능하도록 선택된다. 예를 들어, 유전체가 이산화실리콘이거나 나노포러스 글래스인 경우에, 하드마스크는 CH2F2, C4F8H2 등을 포함하는 플라즈마와 같은 이산화실리콘을 침식시키는 불소 함유 에천트에 대해 비교적 저항성이 있는 질화실리콘과 같은 층으로 될 수 있다. 반면에, 이산화실리콘은 산소 플라즈마 에천트가 실질적으로 비접촉된 상태로 이산화실리콘을 남기고 폴리머를 에칭할 때 벤즈시클로부탄 및 불소 함유 폴리머 등의 낮은 k 폴리머를 위한 하드마스크로서 기능할 수 있다. 대조적으로, 에천트가 하드마스크 및 이산화실리콘에 대해 실질적으로 선택적일 지라도 제 1 포토레지스트 이후에 생기는 에칭은 선택적일 필요는 없다. 핫 포스포릭 액시드 플러스 HF 등의 에천트는 질화실리콘 및 하부 이산화실리콘 양자 모두를 에칭한다. 질화실리콘은 이산화실리콘의 유전 상수가 약 4인 것에 비해 약 7.8의 유전 상수를 갖지만, 낮은 k 폴리머 재료는 약 2.7의 유전 상수를 갖고, 나노글래스는 약 2 이하의 k 값을 가질 수 있다는 것을 유의한다. 때로는 불소 함유 실리케이트 글래스가 낮은 k의 응용에 이용되고 약 3.5의 k 값을 갖는다.
하드마스크가 일반적으로 그리고 이점적으로 그러나 필연적이지는 않게 본 발명에서 제외되어 있기 때문에, 하드마스크는 도전성 재료 등의 종래에 보통 이용되지 않던 재료를 포함할 수 있다. 유용한 하드마스크는 실리콘 옥시니트리드, 소다라임 글래스, 보로실리케이트 글래스, 포스포실리케이트 글래스, 보로포스포실리케이트 글래스, 폴리실리콘, 및 몰리브데늄, 탄탈륨 티타늄 텅스텐 코발트 니켈 팔라듐 플라티늄 실리사이드 및 니트라이드, 몰리브데늄, 텅스텐, 티타늄 텅스텐 합금, 산화알루미늄, 질화알루미늄, 이산화 티타늄, 질화티타늄 및 크로뮴을 포함한다.
다음으로, 하드마스크는 종래 기술에 의해 제거될 수도 있다. 포토레지스트 및 하드마스크의 제거는 분리 단계를 필요로 하는 것보다는 오히려 평탄화 동안에 발생할 수 있다. 하드마스크의 제거는 저캐패시턴스를 요구하지 않는 집적 회로에 대해 선택적이다. 그러나, 일반적으로 트렌치 구조의 바닥에 에칭 정지층이 없음을 유의한다. 이 에칭 정지층의 존재는 종래의 이중 다마신 형성 기술을 종종 나타낸다.
도전성 재료는 텅스텐, 구리, 알루미늄, 및 이들의 합금과, 도핑된 폴리실리콘과 같은 금속을 포함한다. 금속화 재료는 위와 동일할 수도 상이할 수도 있고 전해 및 비전해 플레이팅법, 물리적 기상 증착법, 화학적 기상 증착법 등의 종래 기술에 의해 증착된다.
당업자는 유전체가 이산화실리콘인 경우에 일반적으로 하부 실리콘 웨이퍼 상에 증착 도는 성장된 이산화실리콘인 것을 이해할 것이다.
본 발명의 이점은 다음을 포함한다.
- 향상된 리소그래피 성능. 리소그래피 공정에 있어, 슬릿 노출 단계는 홀을 노출시키는 것보다 덜 위험적이다. 리소그래피 공정 마진은 박형화 레지스트의 이용을 통해 한층 강화될 수 있다.
- 증대된 컨택트 및 비아 면적에 대한 준자기정렬. 일반적으로, 금속선은 레벨들간에 서로 교차하게 설계된다. 컨택트 또는 비아의 길이를 규정하기 위해 트렌치 폭을 이용하면 층간 접촉 면적이 더 커진다. 이것은 또한 손상이 거의 없거나 전혀 없는 실질적으로 비정렬 허용오차 없이 비아 및 연이은 금속 트렌치 레벨을 설계할 수 있게 한다.
- 본 발명의 층들의 적층은 반드시 에칭 정지층을 필요로 하고 있지 않기 때문에 자계의 깊이가 깊어야 할 필요가 적다.
- 경감된 후부 캐패시턴스. 본 발명은 종래의 높은 유전 상수의 에칭 정지층이 불필요하기 때문에 회로 캐패시턴스를 적게 한다.
본 발명의 바람직하면서 대안적인 특성들 및 실시예들에 대해 기술하였으므로 당업자는 다음과 같은 발명의 상세한 설명을 더 잘 이해할 수 있다. 본 발명의 부가적인 특성들에 대해 하기에서 기술되며, 이것은 본 발명의 청구요지를 형성할 것이다. 이 때문에, 본 발명을 통해 구현된 개선된 리소그래피, 준자기정렬, 및 경감된 후부 캐패시턴스는 청구된 본 발명의 기본을 이룬다. 본 명세서의 개시 내용에 의해 당업자는 본 발명의 동일한 목적을 실행하기 위한 다른 구조들을 설계하거나 변형하기 위한 기초로서 상기의 개시된 개념 및 특정 실시예를 용이하게 이용할 수 있을 것이다. 또한 당업자는 본 발명의 의도 및 범위로부터 일탈하지 않으면서 최광의로 균등한 구성예들을 실현할 수 있을 것이다.

Claims (23)

  1. 집적 회로를 제조하는 방법에 있어서:
    도전성 물질(예컨대, 3,5) 상에 유전체 층(예컨대, 1)을 구비하는 기판을 제공하는 단계;
    유전체 층(예컨대, 1) 상에 하드마스크(예컨대, 7)를 증착하는 단계;
    하드마스크(예컨대, 7) 상에 제 1 포토레지스트(예컨대, 9)를 공급하여 적어도 하나의 제 1 확장 개구(예컨대, 11)를 광학적 규정하는 단계;
    유전체 층(예컨대, 1) 내에 기저부를 갖는 트렌치(예컨대, 13)를 형성하기 위해 적어도 하나의 제 1 확장 개구를 깊게 하도록 하드마스크(예컨대, 7)를 에칭하고 유전체 층(예컨대, 1)을 부분적으로 에칭하는 단계;
    제 1 포토레지스트(예컨대, 9)를 제거하는 단계;
    제 2 포토레지스트(예컨대, 15)를 공급하여, 적어도 하나의 트렌치(예컨대, 13)를 가로지르는 적어도 하나의 제 2 확장 개구(예컨대, 17,19)를 광학적 규정하는 단계; 및
    노출된 유전체(예컨대, 1)를 적어도 하나의 트렌치(예컨대, 13)의 기저부에서 하부 도전성 물질(예컨대, 3,5)까지 에칭하는 단계를 구비하는 집적 회로 제조 방법.
  2. 제 1 항에 있어서, 제 2 포토레지스트(예컨대, 15)를 제거하는 단계를 더 구비하는, 집적 회로 제조 방법.
  3. 제 1 항에 있어서, 하드마스크(예컨대, 7)를 제거하는 단계를 더 구비하는, 집적 회로 제조 방법.
  4. 제 1 항에 있어서, 금속화 및 평탄화 단계를 더 구비하는, 집적 회로 제조 방법.
  5. 제 1 항에 있어서, 유전체 층(예컨대, 1)은 2산화 규소인, 집적 회로 제조 방법.
  6. 제 1 항에 있어서, 하드마스크(예컨대, 7)는 질화 규소인, 집적 회로 제조 방법.
  7. 제 1 항에 있어서, 노출된 유전체(예컨대, 1)를 적어도 하나의 트렌치(예컨대, 13)의 기저부에서 하부 도전성 물질(예컨대, 3,5)까지 에칭하는 단계는 하부 도전성 물질(예컨대, 3,5)까지 적어도 하나의 제 3 개구(예컨대, 18,20)를 형성하고, 적어도 하나의 제 3 개구(예컨대, 18,20)는 컨택트 또는 비아(예컨대, 23,25)를 형성하도록 도전성 물질로 채워지는, 집적 회로 제조 방법.
  8. 제 1 항에 있어서, 노출된 유전체(예컨대, 1)를 에칭하는 단계는 실질적으로 사각형의 단면을 갖는 적어도 하나의 제 3 개구(예컨대, 18,20)를 형성하는, 집적 회로 제조 방법.
  9. 제 1 항에 있어서, 노출된 유전체(예컨대, 1)를 에칭하는 단계는 실질적으로 정사각형의 단면을 갖는 적어도 하나의 제 3 개구(예컨대, 18,20)를 형성하는, 집적 회로 제조 방법.
  10. 제 1 항에 있어서, 노출된 유전체(예컨대, 1)를 에칭하는 단계는 실질적으로 직사각형의 단면을 갖는 적어도 하나의 제 3 개구(예컨대, 18,20)를 형성하는, 집적 회로 제조 방법.
  11. 제 1 항에 있어서, 노출된 유전체(예컨대, 1)를 에칭하는 단계는 약 0.5 미크론 이하의 최소 배선폭을 갖는 적어도 하나의 제 3 개구(예컨대, 18,20)를 형성하는, 집적 회로 제조 방법.
  12. 제 1 항에 있어서, 트렌치의 기저부에는 에칭 정지층이 실질적으로 증착되지 않는, 집적 회로 제조 방법.
  13. 집적 회로를 제조하는 방법에 있어서:
    도전성 물질 상에 2산화 규소 유전체 층(예컨대, 1)을 구비하는 기판을 제공하는 단계;
    유전체 층상에 질화 규소 하드마스크(예컨대, 7)를 증착하는 단계;
    하드마스크 상에 제 1 포토레지스트(예컨대, 9)를 공급하여 적어도 하나의 확장 개구를 광학적 규정하는 단계;
    유전체 층(예컨대, 1) 내에 기저부를 형성하는 적어도 하나의 트렌치(예컨대, 13)를 형성하기 위해 적어도 하나의 확장 개구(예컨대, 11)를 깊게 하도록 하드마스크를 에칭하고 유전체를 부분적으로 에칭하는 단계;
    제 1 포토레지스트(예컨대, 9)를 제거하는 단계;
    제 2 포토레지스트(예컨대, 15)를 공급하여, 적어도 하나의 트렌치(예컨대, 13)를 가로지르는 적어도 하나의 제 2 확장 개구(예컨대, 17,19)를 광학적 규정하는 단계;
    유전체(예컨대, 1)를 트렌치(예컨대, 13)의 기저부에서 하부 도전성 물질(예컨대, 3,5)까지 선택적으로 에칭하는 단계; 및
    제 2 포토레지스트(예컨대, 15) 및 하드마스크(예컨대, 7)를 제어하는 단계를 구비하는 집적 회로 제조 방법.
  14. 제 1 마스크(예컨대, 9) 내의 제 1 확장 개구(예컨대, 11) 및 제 2 마스크(예컨대, 15) 내의 제 2 확장 개구(예컨대, 17,19)의 교차점에 비아 또는 컨택트(예컨대, 23,25)를 규정하는 단계, 및 비아 또는 컨택트(예컨대, 23,25)가 접속되는 도체(예컨대, 3,5)의 위치를 규정하도록 마스크 개구들 중 적어도 하나를 사용하는 단계를 구비하는 집적 회로 제조 방법.
  15. 적어도 하나의 접속부(예컨대, 23,25)를 구비하며, 상기 적어도 하나의 접속부는 실질적으로 사각형의 단면을 갖고, 상기 사각형은 약 0.5 미크론 이하의 최소 배선폭을 갖는, 집적 회로.
  16. 제 15 항에 있어서, 기저부(예컨대, 13)를 갖는 적어도 하나의 트렌치를 더 구비하며, 트렌치의 기저부에는 에칭 정지층이 실질적으로 없는, 집적 회로.
  17. 제 15 항에 있어서, 상기 적어도 하나의 접속부(예컨대, 23,25)는 실질적으로 정사각형 단면을 갖는, 집적 회로.
  18. 상기 적어도 하나의 접속부(예컨대, 23,25)는 실질적으로 직사각형 단면을 갖는, 집적 회로.
  19. 상기 적어도 하나의 접속부(예컨대, 23,25)는 컨택트 또는 비아인, 집적 회로.
  20. 상기 사각형은 약 0.25 미크론 이하의 최소 배선폭을 갖는, 집적 회로.
  21. 적어도 하나의 접속부(예컨대, 23,25)를 구비하며, 상기 적어도 하나의 접속부는 실질적으로 사각형의 단면을 갖고, 상기 사각형은 약 0.18 내지 약 0.14 미크론의 최소 배선폭을 갖는, 집적 회로.
  22. 제 21 항에 있어서, 상기 사각형은 약 0.18 내지 약 0.16 미크론의 최소 배선폭을 갖는, 집적 회로.
  23. 접속부를 구비하며, 상기 접속부(예컨대, 23,25)는 실질적으로 사각형의 단면을 갖고, 상기 사각형은 약 0.12 미크론의 최소 배선폭을 갖는, 집적 회로.
KR1020000001513A 1999-01-13 2000-01-13 이중 다마신 공정에서 비아 규정 KR20000053479A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11578099P 1999-01-13 1999-01-13
US60/115780 1999-01-13

Publications (1)

Publication Number Publication Date
KR20000053479A true KR20000053479A (ko) 2000-08-25

Family

ID=22363349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001513A KR20000053479A (ko) 1999-01-13 2000-01-13 이중 다마신 공정에서 비아 규정

Country Status (3)

Country Link
JP (1) JP2000286336A (ko)
KR (1) KR20000053479A (ko)
TW (1) TW436994B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
JP2008021801A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置の製造方法、半導体装置、および露光マスクデータの作成方法
DE102008049727A1 (de) * 2008-09-30 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias

Also Published As

Publication number Publication date
JP2000286336A (ja) 2000-10-13
TW436994B (en) 2001-05-28

Similar Documents

Publication Publication Date Title
KR101786222B1 (ko) 전도성 라인 위의 에칭 중단 층을 갖는 상호 접속 구조체
US6184128B1 (en) Method using a thin resist mask for dual damascene stop layer etch
US6066569A (en) Dual damascene process for metal layers and organic intermetal layers
US6156643A (en) Method of forming a dual damascene trench and borderless via structure
KR101401758B1 (ko) 자가정렬된 상호접속 및 블록킹 부분을 갖는 반도체 디바이스
US7141507B2 (en) Method for production of a semiconductor structure
US11929258B2 (en) Via connection to a partially filled trench
KR101422944B1 (ko) 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스
US6919265B2 (en) Semiconductor device with elongated interconnecting member and fabrication method thereof
US7087350B2 (en) Method for combining via patterns into a single mask
US6573187B1 (en) Method of forming dual damascene structure
US7160799B2 (en) Define via in dual damascene process
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
KR20000053479A (ko) 이중 다마신 공정에서 비아 규정
TW201937660A (zh) 圖案化用於敷金屬之介電層之方法及相關結構
CN114927464A (zh) 半导体互连结构及其制造方法
KR100707652B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7514356B2 (en) Ribs for line collapse prevention in damascene structures
KR20230098237A (ko) 자기-정렬된 상단 비아
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR100364811B1 (ko) 반도체 소자의 이중 다마신 형성방법
CN111261579A (zh) 电子元件及其制造方法
JP2005243978A (ja) 半導体素子の製造方法
KR19990074930A (ko) 반도체 장치의 금속배선 형성방법
KR19980038891A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application