JP2013534045A - ビア孔により接続された導体のネットワークを生成するリソグラフィ方法 - Google Patents
ビア孔により接続された導体のネットワークを生成するリソグラフィ方法 Download PDFInfo
- Publication number
- JP2013534045A JP2013534045A JP2013512839A JP2013512839A JP2013534045A JP 2013534045 A JP2013534045 A JP 2013534045A JP 2013512839 A JP2013512839 A JP 2013512839A JP 2013512839 A JP2013512839 A JP 2013512839A JP 2013534045 A JP2013534045 A JP 2013534045A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- network
- etched
- etching
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title description 2
- 125000006850 spacer group Chemical group 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000011810 insulating material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000001459 lithography Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 147
- 238000010894 electron beam technology Methods 0.000 claims description 15
- 229910052500 inorganic mineral Inorganic materials 0.000 claims description 14
- 239000011707 mineral Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims 1
- 230000000295 complement effect Effects 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Abstract
−基板への犠牲層の堆積およびエッチングするステップと、
−このようにエッチングされた犠牲層の要素の全ての縁に沿ってスペーサを形成し、次いで当該層の除去するステップと、
−マスキング層のエッチングを実行するステップとを含んでいる。
次いで、一方が第2のネットワークの導体の深さを画定し、他方がビア孔の所望の位置で必要とされる補完的な深さを画定する連続する2段の深さまで、絶縁層のエッチングを2回連続的に実行する。一方のエッチングはマスキング層(110)により画定されて第2のネットワークの導体の位置に対応し、他方はスペーサ、およびリソグラフィによりエッチングされた層内の開口部の両方により画定され、ビア孔の位置に対応している。エッチングの順序は重要でない。最後に、2回のエッチングに続いて、基板の絶縁材料内へエッチングされた領域が、導体とビア孔を同時に形成する導電材料(130)で埋められる。
Description
−基板上に犠牲層を形成するステップと、
−第1の細片に沿って犠牲層のエッチングを行なうステップと、
−このようにエッチングされた犠牲層の縁の全てに沿ってスペーサを形成するステップと、
−求める高密度ラインを形成すべくスペーサだけを残すように犠牲層を除去するステップと、である。
−基板上に第1のネットワークの導体を形成するステップと、
−第1のネットワークの導体を覆う絶縁材料を堆積するステップと、
−絶縁材料の上に鉱物マスク層を堆積するステップと、
−犠牲層を堆積して第1の部分パターンに従い当該層をエッチングするステップと、
−このようにエッチングした犠牲層の要素の縁にスペーサを形成して、当該スペーサが第2の部分パターンを画定する自由領域を残すステップと、
−スペーサだけを残すように犠牲層を除去するステップと、
−スペーサにより保護された鉱物マスク層をエッチングし、当該エッチングにより第2のネットワークの導体の位置を画定するステップと、
−絶縁材料の第1の深さまでの第1のエッチングを行なうステップと、
−絶縁材料の第2の深さまでの第2のエッチングを行なうステップとを含んでいて、
−一方のエッチングは、鉱物マスクの構成により画定されると共に第2のネットワークの導体の位置に対応し、他方のエッチングは、リソグラフィによりエッチングされた層内に形成された開口部およびスペーサにより画定された第2の部分パターンの両方に囲まれていて、開口部は、導電ビア孔の位置を画定すると共に少なくとも2個の対向する縁上でスペーサに囲まれ、
−最後に、絶縁材料内にエッチングされた領域の導電材料による埋め込みが、エッチング除去された領域から溢れ出すことなく、材料の表面と同一平面となって、当該材料が第2のネットワークの導体および導電ビア孔の両方を形成する。
Claims (10)
- 絶縁層(108)により分離された導体の2個の重なり合うネットワークを、前記絶縁層内で前記導体が互いに交差する位置において第1のネットワークの導体を第2のネットワークの導体に接続する導電ビア孔(Va,Vb)と共に、基板内に形成するリソグラフィ方法であって、
−前記基板上に前記第1のネットワークの導体(102)を形成するステップと、
−前記第1のネットワークの前記導体を覆う絶縁材料を堆積して前記絶縁層(108)を形成するステップと、
−前記絶縁材料の上に鉱物マスク層(110)を堆積するステップと、
−犠牲層(112)を堆積して第1の部分パターンに従い前記層をエッチングを行なうステップと、
−このようにエッチングした前記犠牲層の要素の縁にスペーサ(116)を形成して、前記スペーサが第2の部分パターンを画定する自由領域を残すステップと、
−前記スペーサだけを残すように前記犠牲層(112)を除去するステップと、
−前記スペーサにより保護されていない箇所で前記鉱物マスク層をエッチングし、前記エッチングにより前記第2のネットワークの前記導体の位置を画定するステップと、
−前記絶縁材料の第1の深さまでの第1のエッチングを行なうステップと、
−前記絶縁材料の第2の深さまでの第2のエッチングを行なうステップとを含み、
−一方のエッチングが、前記鉱物マスク(110)の構成により画定されると共に前記第2のネットワークの前記導体の位置に対応し、他方のエッチングが、リソグラフィ(120)によりエッチングされた層内に形成された開口部(122)および前記スペーサ(116)により画定された前記第2の部分パターンの両方に囲まれていて、前記開口部が、導電ビア孔の位置を画定すると共に少なくとも2個の対向する縁上でスペーサに囲まれ、
−前記絶縁材料内にエッチングされた領域の導電材料(130)による埋め込みが、エッチング除去された領域から溢れ出すことなく、前記材料の表面と同一平面となり、前記材料が前記第2のネットワークの前記導体および前記導電ビア孔の両方を形成する方法。 - リソグラフィ(120)によりエッチングされた層が、前記絶縁材料の2回のエッチングの前に堆積され、開口部のパターンに従い露出され、続いて導電ビア孔の位置を画定すべく前記絶縁材料の前記第1のエッチングが実行され、リソグラフィによりエッチングされた前記層が除去され、前記第2のネットワークの前記導体の位置を画定すべく前記第2のエッチングが実行されることを特徴とする、請求項1に記載の方法。
- 前記スペーサが前記第2のエッチングの前に除去されることを特徴とする、請求項2に記載の方法。
- 前記絶縁材料の前記第1のエッチングが、前記第2のネットワークの前記導体の位置を画定すべく鉱物マスクのエッチングの後で実行され、次いでリソグラフィ(120)によりエッチングされた前記層が堆積されて開口部(122)のパターンに従いエッチングされ、次いで前記導体ビア孔の位置を画定すべく前記絶縁材料の前記第2のエッチングが実行され、これに続いて前記フォトレジストおよび前記スペーサが除去されることを特徴とする、請求項1に記載の方法。
- リソグラフィによりエッチングされた前記層が、イオンまたは電子または光子照射に感光するフォトレジストであり、その厚さが前記スペーサの高さより薄いことを特徴とする、請求項1〜4のいずれか1項に記載の方法。
- リソグラフィによりエッチングされた前記層が、非感光層と感光層の重ね合せからなり、前記非感光層の厚さが前記スペーサの高さより薄いことを特徴とする、請求項5に記載の方法。
- 前記絶縁材料がシリコンウェハ上に堆積された低誘電率の誘電材料であることを特徴とする、請求項1〜6のいずれか1項に記載の方法。
- 前記導電材料(130)が銅であり、エッチング除去された領域から溢れ出すことなく、前記絶縁材料の表面層と同一平面上であることを特徴とする、請求項1〜7のいずれか1項に記載の方法。
- 前記犠牲層(112)を除去する前記ステップと、前記鉱物マスク層(110)の前記エッチングとの間に、前記スペーサの位置以外の追加的な領域内で前記マスクを保護すべく追加的なリソグラフィステップが提供されることを特徴とする、請求項1〜8のいずれか1項に記載の方法。
- 前記追加的なリソグラフィステップが、前記スペーサの高さ以下の厚さを有する電子ビームに感光する層を用いることを特徴とする、請求項9に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1002307A FR2960700B1 (fr) | 2010-06-01 | 2010-06-01 | Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias |
FR1002307 | 2010-06-01 | ||
PCT/EP2011/058600 WO2011151244A1 (fr) | 2010-06-01 | 2011-05-25 | Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013534045A true JP2013534045A (ja) | 2013-08-29 |
JP5879656B2 JP5879656B2 (ja) | 2016-03-08 |
Family
ID=43419071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512839A Expired - Fee Related JP5879656B2 (ja) | 2010-06-01 | 2011-05-25 | ビア孔により接続された導体のネットワークを生成するリソグラフィ方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8889550B2 (ja) |
EP (1) | EP2577723B1 (ja) |
JP (1) | JP5879656B2 (ja) |
KR (1) | KR101747481B1 (ja) |
FR (1) | FR2960700B1 (ja) |
WO (1) | WO2011151244A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3001306A1 (fr) | 2013-01-18 | 2014-07-25 | Commissariat Energie Atomique | Procede de fabrication d'un reseau de conducteurs sur un substrat au moyen de copolymeres a blocs |
CN105518837B (zh) | 2013-09-27 | 2019-04-16 | 英特尔公司 | 用于后段(beol)互连的自对准过孔及插塞图案化 |
KR102629208B1 (ko) * | 2016-09-22 | 2024-01-29 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
EP3367428A1 (en) | 2017-02-23 | 2018-08-29 | IMEC vzw | Method for blocking a trench portion during patterning of trenches in a dielectric material, and corresponding semiconductor structure |
CN112951726B (zh) * | 2019-12-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN114927533A (zh) * | 2022-04-29 | 2022-08-19 | 无锡变格新材料科技有限公司 | 网格导电结构及其制备方法、触控模组及显示模组 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236928A (ja) * | 1992-12-14 | 1994-08-23 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
JP2000286336A (ja) * | 1999-01-13 | 2000-10-13 | Lucent Technol Inc | 集積回路の製造方法 |
US20030119307A1 (en) * | 2001-12-26 | 2003-06-26 | Applied Materials, Inc. | Method of forming a dual damascene structure |
JP2005150493A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 半導体装置の製造方法 |
US20060046201A1 (en) * | 2004-09-02 | 2006-03-02 | Sandhu Gurtej S | Method to align mask patterns |
JP2008218573A (ja) * | 2007-03-01 | 2008-09-18 | Toshiba Corp | 不揮発性半導体メモリの製造方法 |
JP2008311623A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JP2009506576A (ja) * | 2005-08-31 | 2009-02-12 | マイクロン テクノロジー, インク. | ピッチ増倍コンタクトを形成する方法 |
JP2010056443A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583460B1 (en) * | 2000-08-29 | 2003-06-24 | Micron Technology, Inc. | Method of forming a metal to polysilicon contact in oxygen environment |
JP2002086336A (ja) | 2000-09-11 | 2002-03-26 | Disco Abrasive Syst Ltd | 円筒ころ軸受研磨装置 |
TW200507171A (en) * | 2003-08-05 | 2005-02-16 | Nanya Technology Corp | Method for preventing short-circuits of conducting wires |
KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
FR2901909B1 (fr) * | 2006-05-30 | 2008-10-24 | Commissariat Energie Atomique | Memoire de donnees inscriptible et lisible par micropointes, structuree en caissons, et procede de fabrication |
US7666578B2 (en) * | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
KR100791948B1 (ko) * | 2006-09-27 | 2008-01-04 | 삼성전자주식회사 | 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법 |
DE102006056620B4 (de) * | 2006-11-30 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur und Verfahren zu ihrer Herstellung |
KR100799077B1 (ko) * | 2006-12-11 | 2008-01-28 | 동부일렉트로닉스 주식회사 | 금속 배선 및 그 형성 방법 |
US7470616B1 (en) * | 2008-05-15 | 2008-12-30 | International Business Machines Corporation | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention |
JP5465897B2 (ja) * | 2009-03-05 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP4901898B2 (ja) * | 2009-03-30 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
KR101604040B1 (ko) * | 2009-08-26 | 2016-03-16 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
DE102010003560B4 (de) * | 2010-03-31 | 2018-04-05 | Globalfoundries Dresden Module One Llc & Co. Kg | Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist |
US8404582B2 (en) * | 2010-05-04 | 2013-03-26 | International Business Machines Corporation | Structure and method for manufacturing interconnect structures having self-aligned dielectric caps |
US8765599B2 (en) * | 2012-01-06 | 2014-07-01 | GlobalFoundries, Inc. | Semiconductor devices having dielectric caps on contacts and related fabrication methods |
-
2010
- 2010-06-01 FR FR1002307A patent/FR2960700B1/fr not_active Expired - Fee Related
-
2011
- 2011-05-25 WO PCT/EP2011/058600 patent/WO2011151244A1/fr active Application Filing
- 2011-05-25 US US13/701,011 patent/US8889550B2/en active Active
- 2011-05-25 EP EP11724393.1A patent/EP2577723B1/fr not_active Not-in-force
- 2011-05-25 JP JP2013512839A patent/JP5879656B2/ja not_active Expired - Fee Related
- 2011-05-25 KR KR1020127034284A patent/KR101747481B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236928A (ja) * | 1992-12-14 | 1994-08-23 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
JP2000286336A (ja) * | 1999-01-13 | 2000-10-13 | Lucent Technol Inc | 集積回路の製造方法 |
US20030119307A1 (en) * | 2001-12-26 | 2003-06-26 | Applied Materials, Inc. | Method of forming a dual damascene structure |
JP2005150493A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 半導体装置の製造方法 |
US20060046201A1 (en) * | 2004-09-02 | 2006-03-02 | Sandhu Gurtej S | Method to align mask patterns |
JP2009506576A (ja) * | 2005-08-31 | 2009-02-12 | マイクロン テクノロジー, インク. | ピッチ増倍コンタクトを形成する方法 |
JP2008218573A (ja) * | 2007-03-01 | 2008-09-18 | Toshiba Corp | 不揮発性半導体メモリの製造方法 |
JP2008311623A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JP2010056443A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2577723A1 (fr) | 2013-04-10 |
EP2577723B1 (fr) | 2014-07-02 |
WO2011151244A1 (fr) | 2011-12-08 |
US8889550B2 (en) | 2014-11-18 |
US20130072017A1 (en) | 2013-03-21 |
FR2960700B1 (fr) | 2012-05-18 |
KR101747481B1 (ko) | 2017-06-14 |
FR2960700A1 (fr) | 2011-12-02 |
JP5879656B2 (ja) | 2016-03-08 |
KR20130122539A (ko) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983953B2 (ja) | ピッチを2倍にするリソグラフィ方法 | |
JP5879656B2 (ja) | ビア孔により接続された導体のネットワークを生成するリソグラフィ方法 | |
TW201721716A (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
KR20130070351A (ko) | 반도체장치 제조 방법 | |
KR20080034234A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
US20170170118A1 (en) | Local interconnect structure including non-eroded contact via trenches | |
KR20180082851A (ko) | 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
KR100919349B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20060114431A (ko) | 반도체소자의 제조방법 | |
TW200828502A (en) | Method for fabricating landing plug contact in semiconductor device | |
KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
KR100745898B1 (ko) | 반도체 소자의 형성 방법 | |
CN109494149B (zh) | 半导体结构的制作方法 | |
KR20120004109A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
KR20100026190A (ko) | 반도체 장치 제조 방법 | |
TWI769363B (zh) | 平面化半導體結構的方法 | |
CN111986989B (zh) | 半导体结构及其形成方法 | |
KR100399963B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
TW200411830A (en) | Method for fabricating semiconductor device | |
TW202109624A (zh) | 積體電路的製作方法 | |
KR101095041B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
TWI482238B (zh) | 半導體孔洞結構 | |
KR20080062011A (ko) | 반도체 소자의 제조방법 | |
US20130341762A1 (en) | Semiconductor hole structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5879656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |