JP3884934B2 - 半導体装置のパターン形成方法 - Google Patents
半導体装置のパターン形成方法 Download PDFInfo
- Publication number
- JP3884934B2 JP3884934B2 JP2001287009A JP2001287009A JP3884934B2 JP 3884934 B2 JP3884934 B2 JP 3884934B2 JP 2001287009 A JP2001287009 A JP 2001287009A JP 2001287009 A JP2001287009 A JP 2001287009A JP 3884934 B2 JP3884934 B2 JP 3884934B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hard mask
- mask layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 91
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 229920002120 photoresistant polymer Polymers 0.000 claims description 94
- 238000005530 etching Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000007261 regionalization Effects 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001459 lithography Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004380 ashing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。より詳細には、パターンのライン末端部（即ち、ラインエッジ）がラウンディングされることを防止することができるパターン形成方法に関する。
【０００２】
【従来の技術】
半導体装置の各種パターンは、リソグラフィー（Ｌｉｔｈｏｇｒａｐｈｙ）技術により形成される。リソグラフィー技術は、絶縁層や導電層上にフォトレジスト膜を形成する段階（ａ）と、このフォトレジスト膜の所定部分にＸ線や紫外線を照射して、その部位の溶解度を変化させる段階（ｂ）と、露光されたフォトレジスト膜を現像して高い溶解度を有する部位を除去することにより、フォトレジストパターンを形成する段階（ｃ）と、パターンが形成される層の露出された部位をエッチングして、配線や電極などの各種パターンを形成する段階（ｄ）とを具備する。
【０００３】
図１及び図２は、従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【０００４】
図１は、半導体基板上に直四角形のアイランド（ｉｓｌａｎｄ）形パターンを形成するために使用されるフォトマスクを部分的に図示した平面図として、透明なマスク基板１０上に直四角形のアイランド形パターンを有する遮光膜パターン１２が形成されている。
【０００５】
従来のパターン形成方法によると、フォトマスクを露光させ、ウェーハ（即ち、半導体基板）上に塗布されているフォトレジスト膜の溶解度を変化させた後、このフォトレジスト膜を現像して所定のパターンを形成する。
【０００６】
しかし、前記露光のときに、遮光膜パターンの末端部又はラインエッジ１２ａで３次元的光学回折現象が発生する。これにより、図２に図示したように、半導体基板２０上には具現しようとする直四角形のパターン２４が形成されず、末端部又はラインエッジがラウンドされたフォトレジストパターン２２となる。
【０００７】
このような３−Ｄ現象を光近接効果（Ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ）というが、ライン／スペース（以下、“Ｌ／Ｓ”とする）パターンのような周期的なグレーンタイプのパターンでは、光近接効果の影響が激しくない。しかし、ダイナミックランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＤＲＡＭ）装置のキャパシタの電極やスタティックランダムアクセスメモリ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＳＲＡＭ）装置のゲート電極のようなアイランド形パターンでは、光近接効果によるパターンのラインエッジのラウンディングが回路動作に激しい影響を及ぼす。
【０００８】
特に、素子のデザインルールが減少するにつれて、このようなラウンディングが激しく発生し、その結果パターンサイズが減少し、工程マージンが急激に減少される。例えば、ＳＲＡＭ装置のゲート電極の場合、ラインエッジのラウンディングが約７０ｎｍであるとき、その下層である活性領域に対する拡張マージンが約３０ｎｍ程度で相当に小さくなる。従って、ゲート電極の活性領域に対するオーバーラップマージンが足りなく、工程マージンが低下され、リーク電流が増加する。
【０００９】
上述したパターンのラインエッジラウンディングを防止するために、従来は入射光の位相を反転させる位相反転マスク（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓｋ；ＰＳＭ）を使用したり、フォトマスクの遮光膜パターンのうち、ラウンディング現象が発生する部分に棒形補助パターンを形成するフィード（ｆｅｅｄ）形光近接補正方法を使用したりしている。
【００１０】
位相反転マスクの場合は、位相反転膜を通過した光と残り部位を通過した光が互いに逆位相であるために、光の回折特性を利用してパターンイメージのコントラストを増加させることができる反面、パターンのラインエッジラウンディングは完全に除去されない。
【００１１】
フィード形光近接補正方法の場合は、０．１５μｍデザインルールのパターンに適用する際は、ラウンディングが３０〜４０ｎｍ程度で改善されオーバーラップマージンが増加されるが、０．１２μｍのデザインルールを有するパターンでは、ラウンディングの改善に限界を示す。
【００１２】
従って、パターンのラインエッジラウンディングを改善するために、２枚のフォトマスクを使用する二重露光方法によりパターンを形成する方法が開発された。
【００１３】
図３乃至図６は、韓国特許第９７−３７５８８号に開示されている従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図及び平面図である。
【００１４】
図３は、パターンを具現する被エッチング層５２が形成されている半導体基板５０上に塗布されたフォトレジスト層５４の断面図である。
【００１５】
図４は、縦方向に延びるパターン５４ａが形成されている第１フォトマスクを通じて露光されたフォトレジスト層５４の平面図である。
【００１６】
図５は、横方向に延びるパターン５４ｂが形成されている第２フォトマスクを通じて露光されたフォトレジスト層５４の平面図である。
【００１７】
図６は、図５の切断線２−２による断面図であり、前記フォトレジスト層５４を現像して得られたフォトレジストパターン５４ｃを示す。このようにして形成されたフォトレジストパターン５４ｃをエッチングマスクに利用して、前記被エッチング層５２をエッチングすることにより半導体基板５０上に所望する所定パターンを形成する。
【００１８】
しかしながら、上述した従来の二重露光方法は、光学回折現象を防止することができるが、二度の露光工程の間に２次露光パターン５４ｂと１次露光パターン５４ａが互いに交差される領域で、潜在イメージ（ｌａｔｅｎｔ ｉｍａｇｅ）が重畳されるために、パターンのラウンディングが発生する。
【００１９】
【発明が解決しようとする課題】
従って、本発明の第１目的は、パターンのラインエッジラウンディングを防止することができる半導体装置のパターン形成方法を提供することである。
【００２０】
本発明の第２目的は、ライン／スペースパターンとアイランド形パターンにより同時にパターニングされるパターンを形成する場合において、前記パターンのラインエッジにラウンディングが発生することを防止することができる半導体装置のパターン形成方法を提供することである。
【００２１】
【課題を解決するための手段】
前記した第１目的を達成するための本発明は、半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、被エッチング層上にハードマスク層を形成する段階と、ハードマスク層をパターニングしてアイランド形パターンの第１方向の第１外郭を限定する第１ハードマスク層パターンを形成する段階と、第１ハードマスク層パターンをパターニングして、アイランド形パターンの第１方向及び第２方向で第１外郭及び第２外郭を限定し、アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、第２ハードマスク層パターンを用いて被エッチング層をエッチングして、アイランド形パターンを形成する段階とを具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２２】
前記第１ハードマスク層パターンは、ハードマスク層上にアイランド形パターンの第１方向の第１外郭を限定する第１フォトレジストパターンを形成し、第１フォトレジストパターンを用いて、ハードマスク層をエッチングして形成する。
【００２３】
前記第２ハードマスク層パターンは、第１ハードマスク層パターンが形成されている半導体基板上に、アイランド形パターンの第２方向の第２外郭を限定する第２フォトレジストパターンを形成した後、第２フォトレジストパターンをマスクに用いて、第１ハードマスク層パターンをエッチングして第２ハードマスク層パターンを形成する。
【００２４】
望ましくは、ハードマスク層は、任意のエッチング工程に対して、被エッチング層より高いエッチング選択比を有する物質で形成する。
【００２５】
また、本発明の第１目的は、半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、被エッチング層上にハードマスク層を形成する段階と、ハードマスク層上に第１フォトレジスト層を塗布する段階と、第１方向に延びる第１遮光膜パターンが形成された第１フォトマスクを用いて、第１フォトレジスト層を露光及び現像して第１フォトレジストパターンを形成する段階と、第１フォトレジストパターンをマスクに用いて、ハードマスク層をエッチングして、第１ハードマスク層パターンを形成する段階と、第１フォトレジストパターンを除去する段階と、第１ハードマスク層パターンが形成された半導体基板上に、第２フォトレジスト層を塗布する段階と、第１方向と垂直である第２方向に延びる第２遮光膜パターンが形成された第２フォトマスクを用いて、第２フォトレジスト層を露光及び現像して第２フォトレジストパターンを形成する段階と、第２フォトレジストパターンをマスクに用いて第１ハードマスク層パターンをエッチングして、アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、第２フォトレジストパターンを除去する段階と、第２ハードマスク層パターンを用いて被エッチング層をエッチングして、前記アイランド形パターンを形成する段階とを具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２６】
前記第２目的を達成するための本発明は、ライン／スペースパターン及びアイランド形パターンを同時にパターニングしてアイランド形パターンを含む所定パターンを形成する方法において、半導体基板上に前記所定パターンを形成する被エッチング層を形成する段階と、前記被エッチング層上にハードマスク層を形成する段階と、前記ハードマスク層上に、前記ライン／スペースパターンが形成される第１領域では、ライン／スペースパターンによりパターニングされながら、前記アイランド形パターンが形成される第２領域では第１方向に延びる第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをマスクに用いて、前記ハードマスク層をエッチングして第１ハードマスク層パターンを形成する段階と、前記第１フォトレジストパターンを除去する段階と、前記第１ハードマスク層パターンが形成された前記半導体基板上に、前記第１領域では前記ライン／スペースパターンによりパターニングされながら、前記第２領域では前記第１方向と垂直である第２方向に延びる第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをマスクに用いて、前記第１ハードマスク層パターンをエッチングして、前記所定パターンと同一な第２ハードマスク層パターンを形成する段階と、前記第２フォトレジストパターンを除去する段階と、前記第２ハードマスク層パターンを用いて、前記被エッチング層をエッチングして、前記所定パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２７】
本発明によると、一番目のリソグラフィー工程によりハードマスク層を１次エッチングして、第１ハードマスク層パターンを形成した後、二番目のリソグラフィー工程によりハードマスク層を２次エッチングして、第２ハードマスク層パターンを形成する。従って、二度のリソグラフィー工程によりパターンのラウンディングが発生する領域がカッティングされ、第１フォトレジストパターンを除去した後、第２フォトレジストパターンを形成するために、１次及び２次潜在イメージが重畳されない。
【００２８】
特に、本発明は、被エッチング層により形成する所定パターンとして、０．１５μｍ以下のデザインルールのパターン、さらには０．１２μｍ以下のデザインルールを有する微細なパターンにおいて好適であり、このようなデザインルールにおけるパターンにおいてラインエッジのラウンディングが発生することを防止することができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施の形態をより詳細に説明する。
【００３０】
図７乃至図２５は、本発明による半導体装置のパターン形成方法を説明するための断面図及び平面図である。
【００３１】
図７は、第１フォトレジスト層を塗布する段階を図示した断面図である。
【００３２】
まず、半導体基板１００上に所定パターンを形成するための被エッチング層１０２を形成した後、被エッチング層１０２上にハードマスク層１０４を約１０００Åの厚さで形成する。
【００３３】
ハードマスク層１０４は、任意のエッチング工程に対して、被エッチング層１０２より高いエッチング選択比を有する物質で形成する。例えば、被エッチング層１０２をポリシリコン又はメタルシリサイドで形成する場合、ハードマスク層１０４はシリコンオキサイド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）で形成する。
【００３４】
続いて、ハードマスク層１０４上に第１フォトレジスト層１０６をスピンコーティング方により塗布する。
【００３５】
続いて、図８〜図１０に示すように、第１フォトレジスト層１０６を露光及び現像して第１フォトレジストパターン１０６ａを得る。なお、図８は、第１フォトレジストパターン１０６ａの平面図であり、図９及び図１０は、各々図８の切断線４−４及び４′−４′による断面図である。
【００３６】
この工程は、図１１に示すように、形成する所定パターンの第１方向の第１外郭を限定するために、第１方向、例えば、横方向（即ち、ｘ方向）に延びる第１遮光膜パターン１５２を有する第１フォトマスク１５０を利用して、第１フォトレジスト層１０６を露光し、続いて、現像工程として、第１フォトレジスト層１０６の露光された領域を除去すると、図８に図示したように、第１方向に延びる第１フォトレジストパターン１０６ａが形成される。
【００３７】
望ましくは、第１フォトマスク１５０の第１遮光膜パターン１５２は、半導体基板１００上に形成されるパターン（図２４の参照符号１０２ａ）のｙ方向（即ち、縦方向）の長さに該当する幅を有する。また、第１フォトマスク１５０の第１遮光膜パターン１５２は半導体基板１００上に形成されるパターンのｘ方向の幅よりさらに長い長さを有し、パターンを中心としてｘ方向に沿って左右に長く延びるストライプ形状で形成される。
【００３８】
図１２は、ハードマスク層１０４を１次エッチングした後の平面図であり、図１３及び図１４は、各々図１２の切断線５−５及び５′−５′による断面図である。
【００３９】
第１フォトレジストパターン１０６ａをエッチングマスクに用いて、ハードマスク層１０４を１次エッチングすることにより、第１ハードマスク層パターン１０４ａを形成する。続いて、第１フォトレジストパターン１０６ａをエッシング及びストリップ工程により除去する。第１ハードマスク層パターン１０４ａは所定パターンの第１方向の第１外郭を限定し、第１方向即ち、横方向に延びる。
【００４０】
上述したように、第１フォトレジストパターン１０６ａを除去した後、この結果物である半導体基板上に、例えば、スピンコーティング方式により第２フォトレジスト層１０８を塗布する。
【００４１】
図１５は、第２フォトレジスト層１０８が塗布された結果物である半導体基板を示した平面図である。図１６及び図１７は、各々図１５の切断線６−６及び６′−６′による断面図である。
【００４２】
図１８は、第２フォトレジスト層１０８を露光及び現像した後の平面図であり、図１９及び図２０は各々図１８の切断線７−７及び７′−７′による断面図である。
【００４３】
この工程は、図２１に示すように、所定パターンの第２方向への第２外郭を限定するために、第１方向に対して垂直である第２方向、例えば、横方向又はｙ方向に延びる第２遮光膜パターン１６２が形成されている第２フォトマスク１６０を利用して、第２フォトレジスト層１０８を露光する。
【００４４】
この時、第１フォトマスク１５０及び第２フォトマスク１６０は相異するマスクでありうるし、同一なマスクでありうる。第１フォトマスク１５０と第２フォトマスク１６０に同一なマスクを使用する場合は、第１フォトマスク１５０を９０°回転させ、第２遮光膜パターン１６２を有する第２フォトマスク１６０を得ることができる。従って、第２遮光膜パターン１６２は第１フォトマスク１５０の第１遮光膜パターン１５２に垂直する。望ましくは、第２フォトマスク１６０の第２遮光膜パターン１６２は半導体基板１００上に形成されるパターン（図２４の参照符号１０２ａ）のｘ方向の長さに該当する幅と、パターンのｘ方向の幅よりさらに長い長さを有し、パターンを中心にｙ方向で上下へ長く延びるストライプ形状で形成される。
【００４５】
続いて、現像工程により第２フォトレジスト層１０８の露光された領域を除去すると、図１８に図示したように、前記第２方向に延びる第２フォトレジストパターン１０８ａが形成され、所定パターンの第２方向の第２外郭を限定する。本発明では、第１フォトレジストパターン１０６ａを除去した後、第２フォトレジストパターン１０８ａを形成するために、１次露光ときに発生した潜在イメージが第２フォトレジストパターン１０８ａと重畳されない。
【００４６】
図２２は、ハードマスク層１０４を２次エッチングした後の平面図であり、図２３は、図２２の切断線８−８による断面図である。
【００４７】
第２フォトレジストパターン１０８ａをエッチングマスクに用いて、第１ハードマスク層パターン１０４ａを２次エッチングする。そうすると、図２２に示したように所定パターンと同一な直四角形の第２ハードマスク層パターン１０４ｂが形成される。
【００４８】
一般的に、ライン／スペースパターンのようにストライプが周期的に形成されるパターンでは、ラインエッジのラウンディングが発生しない。アイランド形パターンの場合、第１ハードマスク層パターン１０４ａで一番目リソグラフィー工程を通じて、ラウンディングが発生した部分を第２フォトレジストパターン１０８ａがカッティングする。従って、第２フォトレジストパターン１０８ａをエッチングマスクに用いて形成される第２ハードマスク層パターン１０４ｂのラインエッジにはラウンディングが発生しない。
【００４９】
上述したように、本実施の形態は、第２ハードマスク層パターン１０４ｂを形成した後、第２フォトレジストパターン１０８ａをエッシング及びストリップ工程により除去する。続いて、第２ハードマスク層パターン１０４ｂをエッチングマスクに用いて、被エッチング層１０２をエッチングした後の、第２ハードマスク層パターン１０４ｂを除去する。これにより、図２４および２５に示すように、被エッチング層１０２をエッチングした後にアイランド形パターン、すなわちアイランド形に被エッチング層の一部が残った直四角形パターン１０２ａが形成される。そしてこの直四角形パターン１０２ａにはラウンディングが発生しない。なお、図２４は被エッチング層１０２をエッチングした後、直四角形パターン１０２ａが形成された結果物の平面図であり、図２５は図２４の切断線９−９による断面図である。
【００５０】
図２６乃至図２８は、本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【００５１】
図２６は、一番目のリソグラフィー工程で形成される第１フォトレジストパターン２００を図示した平面図である。図２７は、二番目リソグラフィー工程で形成される第２フォトレジストパターン２０２を図示した平面図である。また、図２８は、第１フォトレジストパターン２００と第２フォトレジストパターン２０２をエッチングマスクに用いて最終的で形成されるゲートパターン２０４を図示した平面図である。
【００５２】
図２８に図示すように、ＳＲＡＭ装置のゲートパターン２０４は、一部の領域がライン／スペースパターン（Ｄ）で形成され、他の領域がアイランド形パターン（Ｅ）で形成される。
【００５３】
第１フォトレジストパターン２００と第２フォトレジストパターン２０２は、光近接効果の影響を及ぼさないライン／スペースパターンが形成される領域ではライン／スペースパターンによりパターニングされる。また、第１フォトレジストパターン２００と第２フォトレジストパターン２０２は、アイランド形パターンが形成される領域では、互いに垂直したパターンによりパターニングされる。その結果、ラウンディングが発生しないラインエッジ（図２８のＦ参照）を有するアイランド形パターン（Ｅ）が形成され、ライン／スペースパターン（Ｄ）とアイランド形パターン（Ｅ）のゲートパターンが得ることができる。
【００５４】
以上、本発明の実施の形態を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【００５５】
【発明の効果】
本発明によると、一番目のリソグラフィー工程によりハードマスク層を１次エッチングして、第１ハードマスク層パターンを形成した後、二番目のリソグラフィー工程によりハードマスク層を２次エッチングして、第２ハードマスク層パターンを形成する。従って、二度のリソグラフィー工程によりパターンのラウンディングが発生する領域がカッティングされ、第１フォトレジストパターンを除去した後、第２フォトレジストパターンを形成するために、１次露光による潜在イメージが第２フォトレジストパターンと重畳することがない。これにより、ラインエッジにラウンディングが発生しないアイランド形のパターンを具現することができる。
【図面の簡単な説明】
【図１】 従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【図２】 従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【図３】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図である。
【図４】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための平面図である。
【図５】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための平面図である。
【図６】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図である。
【図７】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図８】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図９】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１０】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１１】 本発明による半導体装置のパターン形成方法を説明するためにフォトマスクを示す図である。
【図１２】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１３】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１４】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１５】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１６】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１７】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１８】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１９】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２０】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２１】 本発明による半導体装置のパターン形成方法を説明するためにフォトマスクを示すである。
【図２２】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図２３】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２４】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図２５】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２６】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【図２７】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【図２８】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【符号の説明】
１００ 半導体装置
１０２ 被エッチング層
１０４ ハードマスク層
１０６ 第１フォトレジスト層
１０８ 第２フォトレジスト層
１５０ 第１フォトマスク
１５２ 第１遮光膜パターン
１６０ 第２フォトマスク
１６２ 第２遮光膜パターン
２００ 第１フォトレジストパターン
２０２ 第２フォトレジストパターン
２０４ ゲートパターン
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。より詳細には、パターンのライン末端部（即ち、ラインエッジ）がラウンディングされることを防止することができるパターン形成方法に関する。
【０００２】
【従来の技術】
半導体装置の各種パターンは、リソグラフィー（Ｌｉｔｈｏｇｒａｐｈｙ）技術により形成される。リソグラフィー技術は、絶縁層や導電層上にフォトレジスト膜を形成する段階（ａ）と、このフォトレジスト膜の所定部分にＸ線や紫外線を照射して、その部位の溶解度を変化させる段階（ｂ）と、露光されたフォトレジスト膜を現像して高い溶解度を有する部位を除去することにより、フォトレジストパターンを形成する段階（ｃ）と、パターンが形成される層の露出された部位をエッチングして、配線や電極などの各種パターンを形成する段階（ｄ）とを具備する。
【０００３】
図１及び図２は、従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【０００４】
図１は、半導体基板上に直四角形のアイランド（ｉｓｌａｎｄ）形パターンを形成するために使用されるフォトマスクを部分的に図示した平面図として、透明なマスク基板１０上に直四角形のアイランド形パターンを有する遮光膜パターン１２が形成されている。
【０００５】
従来のパターン形成方法によると、フォトマスクを露光させ、ウェーハ（即ち、半導体基板）上に塗布されているフォトレジスト膜の溶解度を変化させた後、このフォトレジスト膜を現像して所定のパターンを形成する。
【０００６】
しかし、前記露光のときに、遮光膜パターンの末端部又はラインエッジ１２ａで３次元的光学回折現象が発生する。これにより、図２に図示したように、半導体基板２０上には具現しようとする直四角形のパターン２４が形成されず、末端部又はラインエッジがラウンドされたフォトレジストパターン２２となる。
【０００７】
このような３−Ｄ現象を光近接効果（Ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ）というが、ライン／スペース（以下、“Ｌ／Ｓ”とする）パターンのような周期的なグレーンタイプのパターンでは、光近接効果の影響が激しくない。しかし、ダイナミックランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＤＲＡＭ）装置のキャパシタの電極やスタティックランダムアクセスメモリ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＳＲＡＭ）装置のゲート電極のようなアイランド形パターンでは、光近接効果によるパターンのラインエッジのラウンディングが回路動作に激しい影響を及ぼす。
【０００８】
特に、素子のデザインルールが減少するにつれて、このようなラウンディングが激しく発生し、その結果パターンサイズが減少し、工程マージンが急激に減少される。例えば、ＳＲＡＭ装置のゲート電極の場合、ラインエッジのラウンディングが約７０ｎｍであるとき、その下層である活性領域に対する拡張マージンが約３０ｎｍ程度で相当に小さくなる。従って、ゲート電極の活性領域に対するオーバーラップマージンが足りなく、工程マージンが低下され、リーク電流が増加する。
【０００９】
上述したパターンのラインエッジラウンディングを防止するために、従来は入射光の位相を反転させる位相反転マスク（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓｋ；ＰＳＭ）を使用したり、フォトマスクの遮光膜パターンのうち、ラウンディング現象が発生する部分に棒形補助パターンを形成するフィード（ｆｅｅｄ）形光近接補正方法を使用したりしている。
【００１０】
位相反転マスクの場合は、位相反転膜を通過した光と残り部位を通過した光が互いに逆位相であるために、光の回折特性を利用してパターンイメージのコントラストを増加させることができる反面、パターンのラインエッジラウンディングは完全に除去されない。
【００１１】
フィード形光近接補正方法の場合は、０．１５μｍデザインルールのパターンに適用する際は、ラウンディングが３０〜４０ｎｍ程度で改善されオーバーラップマージンが増加されるが、０．１２μｍのデザインルールを有するパターンでは、ラウンディングの改善に限界を示す。
【００１２】
従って、パターンのラインエッジラウンディングを改善するために、２枚のフォトマスクを使用する二重露光方法によりパターンを形成する方法が開発された。
【００１３】
図３乃至図６は、韓国特許第９７−３７５８８号に開示されている従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図及び平面図である。
【００１４】
図３は、パターンを具現する被エッチング層５２が形成されている半導体基板５０上に塗布されたフォトレジスト層５４の断面図である。
【００１５】
図４は、縦方向に延びるパターン５４ａが形成されている第１フォトマスクを通じて露光されたフォトレジスト層５４の平面図である。
【００１６】
図５は、横方向に延びるパターン５４ｂが形成されている第２フォトマスクを通じて露光されたフォトレジスト層５４の平面図である。
【００１７】
図６は、図５の切断線２−２による断面図であり、前記フォトレジスト層５４を現像して得られたフォトレジストパターン５４ｃを示す。このようにして形成されたフォトレジストパターン５４ｃをエッチングマスクに利用して、前記被エッチング層５２をエッチングすることにより半導体基板５０上に所望する所定パターンを形成する。
【００１８】
しかしながら、上述した従来の二重露光方法は、光学回折現象を防止することができるが、二度の露光工程の間に２次露光パターン５４ｂと１次露光パターン５４ａが互いに交差される領域で、潜在イメージ（ｌａｔｅｎｔ ｉｍａｇｅ）が重畳されるために、パターンのラウンディングが発生する。
【００１９】
【発明が解決しようとする課題】
従って、本発明の第１目的は、パターンのラインエッジラウンディングを防止することができる半導体装置のパターン形成方法を提供することである。
【００２０】
本発明の第２目的は、ライン／スペースパターンとアイランド形パターンにより同時にパターニングされるパターンを形成する場合において、前記パターンのラインエッジにラウンディングが発生することを防止することができる半導体装置のパターン形成方法を提供することである。
【００２１】
【課題を解決するための手段】
前記した第１目的を達成するための本発明は、半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、被エッチング層上にハードマスク層を形成する段階と、ハードマスク層をパターニングしてアイランド形パターンの第１方向の第１外郭を限定する第１ハードマスク層パターンを形成する段階と、第１ハードマスク層パターンをパターニングして、アイランド形パターンの第１方向及び第２方向で第１外郭及び第２外郭を限定し、アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、第２ハードマスク層パターンを用いて被エッチング層をエッチングして、アイランド形パターンを形成する段階とを具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２２】
前記第１ハードマスク層パターンは、ハードマスク層上にアイランド形パターンの第１方向の第１外郭を限定する第１フォトレジストパターンを形成し、第１フォトレジストパターンを用いて、ハードマスク層をエッチングして形成する。
【００２３】
前記第２ハードマスク層パターンは、第１ハードマスク層パターンが形成されている半導体基板上に、アイランド形パターンの第２方向の第２外郭を限定する第２フォトレジストパターンを形成した後、第２フォトレジストパターンをマスクに用いて、第１ハードマスク層パターンをエッチングして第２ハードマスク層パターンを形成する。
【００２４】
望ましくは、ハードマスク層は、任意のエッチング工程に対して、被エッチング層より高いエッチング選択比を有する物質で形成する。
【００２５】
また、本発明の第１目的は、半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、被エッチング層上にハードマスク層を形成する段階と、ハードマスク層上に第１フォトレジスト層を塗布する段階と、第１方向に延びる第１遮光膜パターンが形成された第１フォトマスクを用いて、第１フォトレジスト層を露光及び現像して第１フォトレジストパターンを形成する段階と、第１フォトレジストパターンをマスクに用いて、ハードマスク層をエッチングして、第１ハードマスク層パターンを形成する段階と、第１フォトレジストパターンを除去する段階と、第１ハードマスク層パターンが形成された半導体基板上に、第２フォトレジスト層を塗布する段階と、第１方向と垂直である第２方向に延びる第２遮光膜パターンが形成された第２フォトマスクを用いて、第２フォトレジスト層を露光及び現像して第２フォトレジストパターンを形成する段階と、第２フォトレジストパターンをマスクに用いて第１ハードマスク層パターンをエッチングして、アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、第２フォトレジストパターンを除去する段階と、第２ハードマスク層パターンを用いて被エッチング層をエッチングして、前記アイランド形パターンを形成する段階とを具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２６】
前記第２目的を達成するための本発明は、ライン／スペースパターン及びアイランド形パターンを同時にパターニングしてアイランド形パターンを含む所定パターンを形成する方法において、半導体基板上に前記所定パターンを形成する被エッチング層を形成する段階と、前記被エッチング層上にハードマスク層を形成する段階と、前記ハードマスク層上に、前記ライン／スペースパターンが形成される第１領域では、ライン／スペースパターンによりパターニングされながら、前記アイランド形パターンが形成される第２領域では第１方向に延びる第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをマスクに用いて、前記ハードマスク層をエッチングして第１ハードマスク層パターンを形成する段階と、前記第１フォトレジストパターンを除去する段階と、前記第１ハードマスク層パターンが形成された前記半導体基板上に、前記第１領域では前記ライン／スペースパターンによりパターニングされながら、前記第２領域では前記第１方向と垂直である第２方向に延びる第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをマスクに用いて、前記第１ハードマスク層パターンをエッチングして、前記所定パターンと同一な第２ハードマスク層パターンを形成する段階と、前記第２フォトレジストパターンを除去する段階と、前記第２ハードマスク層パターンを用いて、前記被エッチング層をエッチングして、前記所定パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法により達成することができる。
【００２７】
本発明によると、一番目のリソグラフィー工程によりハードマスク層を１次エッチングして、第１ハードマスク層パターンを形成した後、二番目のリソグラフィー工程によりハードマスク層を２次エッチングして、第２ハードマスク層パターンを形成する。従って、二度のリソグラフィー工程によりパターンのラウンディングが発生する領域がカッティングされ、第１フォトレジストパターンを除去した後、第２フォトレジストパターンを形成するために、１次及び２次潜在イメージが重畳されない。
【００２８】
特に、本発明は、被エッチング層により形成する所定パターンとして、０．１５μｍ以下のデザインルールのパターン、さらには０．１２μｍ以下のデザインルールを有する微細なパターンにおいて好適であり、このようなデザインルールにおけるパターンにおいてラインエッジのラウンディングが発生することを防止することができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施の形態をより詳細に説明する。
【００３０】
図７乃至図２５は、本発明による半導体装置のパターン形成方法を説明するための断面図及び平面図である。
【００３１】
図７は、第１フォトレジスト層を塗布する段階を図示した断面図である。
【００３２】
まず、半導体基板１００上に所定パターンを形成するための被エッチング層１０２を形成した後、被エッチング層１０２上にハードマスク層１０４を約１０００Åの厚さで形成する。
【００３３】
ハードマスク層１０４は、任意のエッチング工程に対して、被エッチング層１０２より高いエッチング選択比を有する物質で形成する。例えば、被エッチング層１０２をポリシリコン又はメタルシリサイドで形成する場合、ハードマスク層１０４はシリコンオキサイド（ＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）で形成する。
【００３４】
続いて、ハードマスク層１０４上に第１フォトレジスト層１０６をスピンコーティング方により塗布する。
【００３５】
続いて、図８〜図１０に示すように、第１フォトレジスト層１０６を露光及び現像して第１フォトレジストパターン１０６ａを得る。なお、図８は、第１フォトレジストパターン１０６ａの平面図であり、図９及び図１０は、各々図８の切断線４−４及び４′−４′による断面図である。
【００３６】
この工程は、図１１に示すように、形成する所定パターンの第１方向の第１外郭を限定するために、第１方向、例えば、横方向（即ち、ｘ方向）に延びる第１遮光膜パターン１５２を有する第１フォトマスク１５０を利用して、第１フォトレジスト層１０６を露光し、続いて、現像工程として、第１フォトレジスト層１０６の露光された領域を除去すると、図８に図示したように、第１方向に延びる第１フォトレジストパターン１０６ａが形成される。
【００３７】
望ましくは、第１フォトマスク１５０の第１遮光膜パターン１５２は、半導体基板１００上に形成されるパターン（図２４の参照符号１０２ａ）のｙ方向（即ち、縦方向）の長さに該当する幅を有する。また、第１フォトマスク１５０の第１遮光膜パターン１５２は半導体基板１００上に形成されるパターンのｘ方向の幅よりさらに長い長さを有し、パターンを中心としてｘ方向に沿って左右に長く延びるストライプ形状で形成される。
【００３８】
図１２は、ハードマスク層１０４を１次エッチングした後の平面図であり、図１３及び図１４は、各々図１２の切断線５−５及び５′−５′による断面図である。
【００３９】
第１フォトレジストパターン１０６ａをエッチングマスクに用いて、ハードマスク層１０４を１次エッチングすることにより、第１ハードマスク層パターン１０４ａを形成する。続いて、第１フォトレジストパターン１０６ａをエッシング及びストリップ工程により除去する。第１ハードマスク層パターン１０４ａは所定パターンの第１方向の第１外郭を限定し、第１方向即ち、横方向に延びる。
【００４０】
上述したように、第１フォトレジストパターン１０６ａを除去した後、この結果物である半導体基板上に、例えば、スピンコーティング方式により第２フォトレジスト層１０８を塗布する。
【００４１】
図１５は、第２フォトレジスト層１０８が塗布された結果物である半導体基板を示した平面図である。図１６及び図１７は、各々図１５の切断線６−６及び６′−６′による断面図である。
【００４２】
図１８は、第２フォトレジスト層１０８を露光及び現像した後の平面図であり、図１９及び図２０は各々図１８の切断線７−７及び７′−７′による断面図である。
【００４３】
この工程は、図２１に示すように、所定パターンの第２方向への第２外郭を限定するために、第１方向に対して垂直である第２方向、例えば、横方向又はｙ方向に延びる第２遮光膜パターン１６２が形成されている第２フォトマスク１６０を利用して、第２フォトレジスト層１０８を露光する。
【００４４】
この時、第１フォトマスク１５０及び第２フォトマスク１６０は相異するマスクでありうるし、同一なマスクでありうる。第１フォトマスク１５０と第２フォトマスク１６０に同一なマスクを使用する場合は、第１フォトマスク１５０を９０°回転させ、第２遮光膜パターン１６２を有する第２フォトマスク１６０を得ることができる。従って、第２遮光膜パターン１６２は第１フォトマスク１５０の第１遮光膜パターン１５２に垂直する。望ましくは、第２フォトマスク１６０の第２遮光膜パターン１６２は半導体基板１００上に形成されるパターン（図２４の参照符号１０２ａ）のｘ方向の長さに該当する幅と、パターンのｘ方向の幅よりさらに長い長さを有し、パターンを中心にｙ方向で上下へ長く延びるストライプ形状で形成される。
【００４５】
続いて、現像工程により第２フォトレジスト層１０８の露光された領域を除去すると、図１８に図示したように、前記第２方向に延びる第２フォトレジストパターン１０８ａが形成され、所定パターンの第２方向の第２外郭を限定する。本発明では、第１フォトレジストパターン１０６ａを除去した後、第２フォトレジストパターン１０８ａを形成するために、１次露光ときに発生した潜在イメージが第２フォトレジストパターン１０８ａと重畳されない。
【００４６】
図２２は、ハードマスク層１０４を２次エッチングした後の平面図であり、図２３は、図２２の切断線８−８による断面図である。
【００４７】
第２フォトレジストパターン１０８ａをエッチングマスクに用いて、第１ハードマスク層パターン１０４ａを２次エッチングする。そうすると、図２２に示したように所定パターンと同一な直四角形の第２ハードマスク層パターン１０４ｂが形成される。
【００４８】
一般的に、ライン／スペースパターンのようにストライプが周期的に形成されるパターンでは、ラインエッジのラウンディングが発生しない。アイランド形パターンの場合、第１ハードマスク層パターン１０４ａで一番目リソグラフィー工程を通じて、ラウンディングが発生した部分を第２フォトレジストパターン１０８ａがカッティングする。従って、第２フォトレジストパターン１０８ａをエッチングマスクに用いて形成される第２ハードマスク層パターン１０４ｂのラインエッジにはラウンディングが発生しない。
【００４９】
上述したように、本実施の形態は、第２ハードマスク層パターン１０４ｂを形成した後、第２フォトレジストパターン１０８ａをエッシング及びストリップ工程により除去する。続いて、第２ハードマスク層パターン１０４ｂをエッチングマスクに用いて、被エッチング層１０２をエッチングした後の、第２ハードマスク層パターン１０４ｂを除去する。これにより、図２４および２５に示すように、被エッチング層１０２をエッチングした後にアイランド形パターン、すなわちアイランド形に被エッチング層の一部が残った直四角形パターン１０２ａが形成される。そしてこの直四角形パターン１０２ａにはラウンディングが発生しない。なお、図２４は被エッチング層１０２をエッチングした後、直四角形パターン１０２ａが形成された結果物の平面図であり、図２５は図２４の切断線９−９による断面図である。
【００５０】
図２６乃至図２８は、本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【００５１】
図２６は、一番目のリソグラフィー工程で形成される第１フォトレジストパターン２００を図示した平面図である。図２７は、二番目リソグラフィー工程で形成される第２フォトレジストパターン２０２を図示した平面図である。また、図２８は、第１フォトレジストパターン２００と第２フォトレジストパターン２０２をエッチングマスクに用いて最終的で形成されるゲートパターン２０４を図示した平面図である。
【００５２】
図２８に図示すように、ＳＲＡＭ装置のゲートパターン２０４は、一部の領域がライン／スペースパターン（Ｄ）で形成され、他の領域がアイランド形パターン（Ｅ）で形成される。
【００５３】
第１フォトレジストパターン２００と第２フォトレジストパターン２０２は、光近接効果の影響を及ぼさないライン／スペースパターンが形成される領域ではライン／スペースパターンによりパターニングされる。また、第１フォトレジストパターン２００と第２フォトレジストパターン２０２は、アイランド形パターンが形成される領域では、互いに垂直したパターンによりパターニングされる。その結果、ラウンディングが発生しないラインエッジ（図２８のＦ参照）を有するアイランド形パターン（Ｅ）が形成され、ライン／スペースパターン（Ｄ）とアイランド形パターン（Ｅ）のゲートパターンが得ることができる。
【００５４】
以上、本発明の実施の形態を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【００５５】
【発明の効果】
本発明によると、一番目のリソグラフィー工程によりハードマスク層を１次エッチングして、第１ハードマスク層パターンを形成した後、二番目のリソグラフィー工程によりハードマスク層を２次エッチングして、第２ハードマスク層パターンを形成する。従って、二度のリソグラフィー工程によりパターンのラウンディングが発生する領域がカッティングされ、第１フォトレジストパターンを除去した後、第２フォトレジストパターンを形成するために、１次露光による潜在イメージが第２フォトレジストパターンと重畳することがない。これにより、ラインエッジにラウンディングが発生しないアイランド形のパターンを具現することができる。
【図面の簡単な説明】
【図１】 従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【図２】 従来のリソグラフィー工程による半導体装置のパターン形成方法を説明するための平面図である。
【図３】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図である。
【図４】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための平面図である。
【図５】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための平面図である。
【図６】 従来の二重露光方法による半導体装置のパターン形成方法を説明するための断面図である。
【図７】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図８】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図９】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１０】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１１】 本発明による半導体装置のパターン形成方法を説明するためにフォトマスクを示す図である。
【図１２】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１３】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１４】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１５】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１６】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１７】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図１８】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図１９】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２０】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２１】 本発明による半導体装置のパターン形成方法を説明するためにフォトマスクを示すである。
【図２２】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図２３】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２４】 本発明による半導体装置のパターン形成方法を説明するための平面図である。
【図２５】 本発明による半導体装置のパターン形成方法を説明するための断面図である。
【図２６】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【図２７】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【図２８】 本発明の望ましい実施の形態によるＳＲＡＭ装置のゲート形成方法を説明するための平面図である。
【符号の説明】
１００ 半導体装置
１０２ 被エッチング層
１０４ ハードマスク層
１０６ 第１フォトレジスト層
１０８ 第２フォトレジスト層
１５０ 第１フォトマスク
１５２ 第１遮光膜パターン
１６０ 第２フォトマスク
１６２ 第２遮光膜パターン
２００ 第１フォトレジストパターン
２０２ 第２フォトレジストパターン
２０４ ゲートパターン
Claims (13)
- 半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、
前記被エッチング層上にハードマスク層を形成する段階と、
前記ハードマスク層をパターニングして前記アイランド形パターンの第１方向の第１外郭を限定する第１ハードマスク層パターンを形成する段階と、
前記第１ハードマスク層パターンをパターニングして、前記アイランド形パターンの第１方向及び第２方向へ前記第１外郭及び第２外郭を限定し、前記アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、
前記第２ハードマスク層パターンを用いて前記被エッチング層をエッチングして、前記アイランド形パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法。 - 前記第１ハードマスク層パターンを形成する段階は、
前記ハードマスク層上に前記アイランド形パターンの第１方向の第１外郭を限定する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクに用いて、前記ハードマスク層をエッチングする段階と、を具備することを特徴とする請求項１に記載の半導体装置のパターン形成方法。 - 前記第２ハードマスク層パターンを形成する段階は、
前記第１ハードマスク層パターンを含む前記半導体基板上に、前記アイランド形パターンの第２方向の第２外郭を限定する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをマスクに用いて、前記第１ハードマスク層パターンをエッチングする段階と、を具備することを特徴とする請求項１に記載の半導体装置のパターン形成方法。 - 前記ハードマスク層は、任意のエッチング工程に対して、前記被エッチング層より高いエッチング選択比を有する物質で形成することを特徴とする請求項１に記載の半導体装置のパターン形成方法。
- 前記ハードマスク層は、シリコンオキサイド（ＳｉＯ２）、シリコンナイトライド（ＳｉＮ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）よりなる群から選択されたいずれか一つで形成し、前記被エッチング層は、ポリシリコン又はメタルシリサイドで形成することを特徴とする請求項４に記載の半導体装置のパターン形成方法。
- 前記第２方向は、前記第１方向に対して垂直であることを特徴とする請求項１に記載の半導体装置のパターン形成方法。
- 半導体基板上にアイランド形パターンを形成する被エッチング層を形成する段階と、
前記被エッチング層上にハードマスク層を形成する段階と、
前記ハードマスク層上に第１フォトレジスト層を塗布する段階と、
第１方向に延びる第１遮光膜パターンが形成された第１フォトマスクを用いて、前記第１フォトレジスト層を露光及び現像して第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクに用いて前記ハードマスク層をエッチングして、第１ハードマスク層パターンを形成する段階と、
前記第１フォトレジストパターンを除去する段階と、
前記第１ハードマスク層パターンが形成された前記半導体基板上に第２フォトレジスト層を塗布する段階と、
前記第１方向と垂直である第２方向に延びる第２遮光膜パターンが形成された第２フォトマスクを用いて、前記第２フォトレジスト層を露光及び現像して第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをマスクに用いて前記第１ハードマスク層パターンをエッチングして、前記アイランド形パターンと同一な第２ハードマスク層パターンを形成する段階と、
前記第２フォトレジストパターンを除去する段階と、
前記第２ハードマスク層パターンを用いて前記被エッチング層をエッチングして、前記アイランド形パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法。 - 前記ハードマスク層は、任意のエッチング工程に対して、前記被エッチング層より高いエッチング選択比を有する物質で形成することを特徴とする請求項７に記載の半導体装置のパターン形成方法。
- 前記ハードマスク層は、シリコンオキサイド（ＳｉＯ２）、シリコンナイトライド（ＳｉＮ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）よりなる群から選択されたいずれか一つで形成し、前記被エッチング層は、ポリシリコン又はメタルシリサイドで形成することを特徴とする請求項８に記載の半導体装置のパターン形成方法。
- 前記第１フォトマスクと第２フォトマスクは、互いに同一なマスクとして、前記第２フォトマスクは前記第１フォトマスクを９０°回転させたことを特徴とする請求項７に記載の半導体装置のパターン形成方法。
- ライン／スペースパターン及びアイランド形パターンを同時にパターニングしてアイランド形パターンを含む所定パターンを形成する方法において、
半導体基板上に前記所定パターンを形成する被エッチング層を形成する段階と、
前記被エッチング層上にハードマスク層を形成する段階と、
前記ハードマスク層上に、前記ライン／スペースパターンが形成される第１領域では、ライン／スペースパターンによりパターニングされながら、前記アイランド形パターンが形成される第２領域では第１方向に延びる第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクに用いて、前記ハードマスク層をエッチングして第１ハードマスク層パターンを形成する段階と、
前記第１フォトレジストパターンを除去する段階と、
前記第１ハードマスク層パターンが形成された前記半導体基板上に、前記第１領域では前記ライン／スペースパターンによりパターニングされながら、前記第２領域では前記第１方向と垂直である第２方向に延びる第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをマスクに用いて、前記第１ハードマスク層パターンをエッチングして、前記所定パターンと同一な第２ハードマスク層パターンを形成する段階と、
前記第２フォトレジストパターンを除去する段階と、
前記第２ハードマスク層パターンを用いて、前記被エッチング層をエッチングして、前記所定パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法。 - 前記ハードマスク層は任意のエッチング工程に対して、前記被エッチング層より高いエッチング選択比を有する物質で形成することを特徴とする請求項１１に記載の半導体装置のパターン形成方法。
- 前記ハードマスク層は、シリコンオキサイド（ＳｉＯ２）、シリコンナイトライド（ＳｉＮ）、シリコンオキシナイトライド（ＳｉＯｘＮｙ）よりなる群から選択されたいずれか一つで形成し、前記被エッチング層はポリシリコン又はメタルシリサイドで形成することを特徴とする請求項１２に記載の半導体装置のパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000067079A KR100669862B1 (ko) | 2000-11-13 | 2000-11-13 | 반도체 장치의 미세패턴 형성방법 |
| KR2000P67079 | 2000-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175981A JP2002175981A (ja) | 2002-06-21 |
| JP3884934B2 true JP3884934B2 (ja) | 2007-02-21 |
Family
ID=19698575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287009A Expired - Fee Related JP3884934B2 (ja) | 2000-11-13 | 2001-09-20 | 半導体装置のパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6571384B2 (ja) |
| JP (1) | JP3884934B2 (ja) |
| KR (1) | KR100669862B1 (ja) |
| TW (1) | TW535209B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170059363A (ko) * | 2015-11-19 | 2017-05-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776813B2 (ja) * | 2001-06-12 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100470723B1 (ko) * | 2002-11-23 | 2005-03-10 | 삼성전자주식회사 | 메모리 셀의 도전성 패턴 형성 방법 |
| US8110345B2 (en) | 2002-12-04 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High resolution lithography system and method |
| US7142282B2 (en) * | 2003-10-17 | 2006-11-28 | Intel Corporation | Device including contacts |
| US7071121B2 (en) * | 2003-10-28 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Patterned ceramic films and method for producing the same |
| US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| KR100685897B1 (ko) * | 2005-07-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴 형성방법 |
| JP2007123342A (ja) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | 半導体装置の製造方法。 |
| US7910289B2 (en) * | 2006-01-06 | 2011-03-22 | Texas Instruments Incorporated | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach |
| KR100767399B1 (ko) * | 2006-07-03 | 2007-10-17 | 삼성전자주식회사 | 핀-펫을 포함하는 반도체 장치의 제조 방법 |
| JP4987411B2 (ja) * | 2006-09-29 | 2012-07-25 | 東京応化工業株式会社 | パターン形成方法 |
| JP5000250B2 (ja) * | 2006-09-29 | 2012-08-15 | 東京応化工業株式会社 | パターン形成方法 |
| JP4237216B2 (ja) | 2006-10-05 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5106020B2 (ja) * | 2007-02-08 | 2012-12-26 | パナソニック株式会社 | パターン形成方法 |
| JP4927678B2 (ja) * | 2007-03-13 | 2012-05-09 | パナソニック株式会社 | パターン形成方法 |
| JP5233219B2 (ja) * | 2007-09-20 | 2013-07-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及びフォトマスクの設計方法 |
| JP5096860B2 (ja) * | 2007-10-04 | 2012-12-12 | パナソニック株式会社 | パターン形成方法 |
| US8133659B2 (en) * | 2008-01-29 | 2012-03-13 | Brewer Science Inc. | On-track process for patterning hardmask by multiple dark field exposures |
| KR100968414B1 (ko) * | 2008-08-29 | 2010-07-07 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| JP4891962B2 (ja) * | 2008-09-17 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US8563410B2 (en) * | 2009-11-25 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | End-cut first approach for critical dimension control |
| JP5661524B2 (ja) | 2011-03-22 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US8741776B2 (en) * | 2012-02-07 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning process for fin-like field effect transistor (finFET) device |
| KR101907693B1 (ko) * | 2012-02-24 | 2018-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치, 메모리 시스템 및 반도체 장치 제조 방법 |
| JP2014127566A (ja) * | 2012-12-26 | 2014-07-07 | Panasonic Corp | 不揮発性記憶装置の製造方法および不揮発性記憶装置 |
| US8993217B1 (en) | 2013-04-04 | 2015-03-31 | Western Digital (Fremont), Llc | Double exposure technique for high resolution disk imaging |
| WO2015191096A1 (en) | 2014-06-13 | 2015-12-17 | Intel Corporation | Vertical channel transistors fabrication process by selective subtraction of a regular grid |
| CN106803494B (zh) * | 2016-12-28 | 2019-11-22 | 上海集成电路研发中心有限公司 | 一种鳍式场效应晶体管金属图案的制备方法 |
| CN107578987A (zh) * | 2017-08-16 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极双重曝光图案化方法 |
| CN109920730B (zh) | 2017-12-13 | 2021-04-20 | 联华电子股份有限公司 | 一种图案化方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| KR100237751B1 (ko) * | 1997-06-26 | 2000-01-15 | 김영환 | 반도체 장치의 미세구조 형성 방법 |
| KR19990015462A (ko) | 1997-08-06 | 1999-03-05 | 윤종용 | 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 |
| US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
| US5998069A (en) * | 1998-02-27 | 1999-12-07 | Micron Technology, Inc. | Electrically programmable photolithography mask |
| JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| TW415060B (en) * | 1998-08-31 | 2000-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned via hole in the multilevel interconnects |
| JP3775078B2 (ja) * | 1998-11-17 | 2006-05-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2000286336A (ja) * | 1999-01-13 | 2000-10-13 | Lucent Technol Inc | 集積回路の製造方法 |
| US6287732B1 (en) * | 1999-07-19 | 2001-09-11 | Marc David Levenson | Generic phase shift masks |
| US6312855B1 (en) * | 1999-11-22 | 2001-11-06 | United Microelectronics Corp. | Three-phase phase shift mask |
| TW436933B (en) * | 1999-12-30 | 2001-05-28 | Taiwan Semiconductor Mfg | Method for defining a pattern |
| US6294295B1 (en) * | 2000-03-06 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company | Variable transmittance phase shifter to compensate for side lobe problem on rim type attenuating phase shifting masks |
| JP2002023342A (ja) * | 2000-07-13 | 2002-01-23 | Shin Etsu Chem Co Ltd | 位相シフトマスクブランク、位相シフトマスク及びこれらの製造方法 |
| JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US6395636B1 (en) * | 2001-01-09 | 2002-05-28 | Honeywell International Inc. | Methods for improved planarization post CMP processing |
-
2000
- 2000-11-13 KR KR1020000067079A patent/KR100669862B1/ko not_active IP Right Cessation
- 2000-12-12 TW TW089126478A patent/TW535209B/zh not_active IP Right Cessation
-
2001
- 2001-05-03 US US09/847,290 patent/US6571384B2/en not_active Expired - Fee Related
- 2001-09-20 JP JP2001287009A patent/JP3884934B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170059363A (ko) * | 2015-11-19 | 2017-05-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102519190B1 (ko) | 2015-11-19 | 2023-04-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6571384B2 (en) | 2003-05-27 |
| JP2002175981A (ja) | 2002-06-21 |
| KR100669862B1 (ko) | 2007-01-17 |
| KR20020037096A (ko) | 2002-05-18 |
| TW535209B (en) | 2003-06-01 |
| US20020059557A1 (en) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884934B2 (ja) | 半導体装置のパターン形成方法 | |
| US7494765B2 (en) | Method for patterning photoresist pillars using a photomask having a plurality of chromeless nonprinting phase shifting windows | |
| US8158306B2 (en) | Method and system for combining photomasks to form semiconductor devices | |
| JP2003124339A (ja) | 半導体装置およびその製造方法 | |
| JP5233219B2 (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
| KR100590360B1 (ko) | 방사 패터닝 툴 그리고 방사 패터닝 툴을 형성하기 위한방법 | |
| US6905899B2 (en) | Methods for forming a photoresist pattern using an anti-optical proximity effect | |
| KR101656456B1 (ko) | 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법 | |
| US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
| US7818711B2 (en) | System and method for making photomasks | |
| US6428938B1 (en) | Phase-shift mask for printing high-resolution images and a method of fabrication | |
| US6440613B1 (en) | Method of fabricating attenuated phase shift mask | |
| US20060194397A1 (en) | Application of single exposure alternating aperture phase shift mask to form sub 0.18 micron polysilicon gates | |
| JP3449857B2 (ja) | ハーフトーン位相シフトマスクとその製造方法 | |
| US20020106567A1 (en) | Phase-shifting mask and method of forming pattern using the same | |
| US5942355A (en) | Method of fabricating a phase-shifting semiconductor photomask | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
| JP2007048925A (ja) | パターン形成方法および半導体装置の製造方法 | |
| JP2006047564A (ja) | フォトマスク及びその製造方法 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| CN112946995A (zh) | 掩膜版以及半导体结构的形成方法 | |
| JP2005259991A (ja) | パターン形成方法 | |
| KR100906049B1 (ko) | 위상 반전 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |