TW521395B - A method of preparing a relaxed SiGe layer on an insulator and a SiGe/Si heterostructure and a multiple layer substrate using the method to form - Google Patents

A method of preparing a relaxed SiGe layer on an insulator and a SiGe/Si heterostructure and a multiple layer substrate using the method to form Download PDF

Info

Publication number
TW521395B
TW521395B TW090125554A TW90125554A TW521395B TW 521395 B TW521395 B TW 521395B TW 090125554 A TW090125554 A TW 090125554A TW 90125554 A TW90125554 A TW 90125554A TW 521395 B TW521395 B TW 521395B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
relaxed
sige
patent application
Prior art date
Application number
TW090125554A
Other languages
English (en)
Inventor
Jack Oon Chu
David R Dimilia
Lijuan Huang
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW521395B publication Critical patent/TW521395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

521395 A7 B7 五、發明説明（1 ) 發明範疇 本發明係有關轉移SiGe層至第二基板上，以及形成可應 用於微電子及光電子用途之新穎材料結構。特別絕緣層結 構上的應變Si/SiGe層可用於製造高速裝置如互補金氧半導 體（CMOS)電晶體、調變攙雜場效電晶體（MODFETs)、高電 子活動性電晶體（HEMTs)及兩極電晶體（BTs) ; SiGe層於Si之 非同質結構可用以製造光偵測器，用以提供基於矽之遠紅 外光偵測而用於通訊、監視及醫療應用。 發明背景 用於微電子用途，需要高載子活動性。發現於應變 Si/SiGe通道的電子活動性顯著高於於本體Si的電子活動性 。例如於室溫於應變Si之電子活動性測量値約爲3000平方 厘米/伏特秒，相較於於本體石夕爲400平方厘米/伏特秒。同 理，電洞於具有高鍺濃度（60%〜80% )之應變SiGe之活動性 高達800平方厘米/伏特秒，其數値約爲電洞於本體矽活動 性150平方厘米/伏特秒之五倍。此等材料用於業界現況矽 裝置預期可獲得遠較高的性能，特別遠較高的操作速度。 但MODFETs及HBTs之下方導電基板或於CMOS下方導電基 板與主動裝置區域的交互作用爲非期望，其將限制高速裝 置的完整實施。爲了解決該問題，提出一種絕緣層以隔離 SiGe裝置層與基板。因此，需要有可於絕緣體材料上製造 應變Si/SiGe的技術。 目前有兩種技術可用於製造絕緣層上SiGe (SGOI)。一種 技術係透過SIMOX，報告於T. Mizuno等人之公開文獻，名 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 521395 A7 B7 五、發明説明（2 ) 稱「藉SIMOX技術製造高效應變-Si p-MOSFETs於絕緣層上
SiGe基板」，IEDM，99-934。但此種方法有若干限制，原 因在於氧的植入除了由於晶格不匹配所造成的既有缺陷之 外，更進一步謗生鬆弛SiGe層的損傷。以及氧植入後需要 高溫退火（> 1100°C )來形成氧化物對應變Si/SiGe層有害， 原因在於鍺於高於600°C溫度時有擴散以及聚結傾向，此 等效應以鍺含量高於10%時變得更爲顯著。 第二種製造絕緣層上的SiGe之方法係透過藉助於蝕刻擋 止層進行選擇性蝕刻。J.O. Chu及K.E. Ismail之美國專利第 5,906,951號，於1999年5月獲頒專利，説明一種於氫氧化鉀 帶有P++攙雜SiGe蝕刻擋止層，利用晶圓黏結以及背側晶圓 蝕刻方法，以移轉SOI基板上之應變Si/SiGe層。但於氫氧 化鉀SiGe對p++攙雜SiGe蝕刻擋止層的蝕刻，選擇性隨著蝕 刻擋止層的攙雜濃度低於1019/立方厘米而銳減，因此若由 於p++蝕刻擋止層中攙雜劑的變化造成蝕刻無法於p++SiGe蝕 刻擋止層被一致的停止，則應變Si/SiGe層也可接受氫氧化
鉀蝕刻。此外，由於SiGe蝕刻擋止層係以約5 X 1019至約5 X 102G/立方厘米範圍之硼重度攙雜，因此於加熱處理期間可 能發生應變Si/SiGe的自動攙雜。 用於光纖應用，SiGe/Si非同質接面二極體爲於300K解調 1,3 - 1.6微米光的良好選擇。提示使用30%至50%鍺而達成 於預定1.3-1.6微米波長的吸收，且需要低度缺陷如於SiGe 層的異位來提升光偵測器敏感度。業界現況技術以高反應 性、低雜訊以及快速反應達成SiGe/Si非同質接面二極體的 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
線 521395 A7 B7 五、發明説明（3 ) 方式係形成100週期SiGe/Si應變層超晶格。但由於量子大小 效應，合金的表現不再如同本體材料。量子大小效應的淨 結果爲於比預期更短的波長（1.1- 1.3微米）出現吸收。因此 需要具有預定鍺含量及低缺陷的本體SiGe合金來製造可吸 收1.3 - 1.6微米範圍之光的光偵測器。 本發明提供一種使用回蝕刻方法轉移低度缺陷SiGe層至 預定基板上之方法，但未使用任何額外重度攙雜蝕刻擋止 層。本發明之關键特色爲SiGe層係作爲於其上方生長磊晶 應變Si/SiGe之該層，但於若干特定蝕刻辦法中本身也作爲 蝕刻擋止層。換言之，本例中SiGe層爲自我蝕刻擋止層。 結果絕緣層上應變Si/SiGe或SiGe/Si非同質結構之製法大爲 簡化，應變Si/SiGe或SiGe/Si非同質結構品質顯著改進。 發明概要 根據本發明，説明一種轉移低度缺陷SiGe本體層至第二 基板上以及形成絕緣層上應變Si/SiGe (SGOI)或SiGe/Si非同 質結構之方法。此種辦法包含下列步驟··選擇半導體基板 ，形成Sii-xGex之第一蟲晶等級層於半導體基板上，形成第 二鬆弛Si^Gey於第一等級SikGex層上，選擇第二基板，黏 結第一基板至第二基板而形成接合基板，由第一基板背側 拋光及拋光以移除大部分第一基板，蚀刻第一基板之其餘 材料以及利用SiGe高度選擇性濕蝕刻法擋止於Sh_xGex，應 用化學機械拋光（CMP)以移除分等級Sh_xGex層之缺陷部分 ，藉CMP製程步驟平滑該SikGex層表面，生長應變Si/SiGe 層於SikGex層之平滑該表面用於微電子用途之MOSFET、 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 521395 A7 B7 五、發明説明（4 ) MODFET、HEMT或BT，或生長SiGe光偵測器用於光電子用 本發明提供一種使用回蝕刻方法轉移低度缺陷SiGe層至 預定基板上之方法，但未使用任何額外重度攙雜蝕刻擋止 層。本發明之關键特色爲，SiGe層係作爲於其上方生長系 晶應變Si/SiGe之該層，同時於某些蚀刻解決之道也作爲触 刻擋止層本身。換言之本例中SiGe層爲自行蚀刻擋止。結 果絕緣層上應變Si/SiGe或SiGe/Si非同質結構之製法大爲簡 化，應變Si/SiGe或SiGe/Si非同質結構品質顯著改良。 圖式之簡單説明 後文將有關非限制性具體實施例以及參照附圖説明本發 明之進一步細節，附圖中： 圖1爲具有磊晶生長分級Sii-xGex以及鬆弛Si^yGey層之第 一基板之剖面圖。 圖2爲圖1所示第一半導體基板黏結至帶有或未帶有絕緣 層之第二基板之剖面圖。 圖3爲圖2所示第一基板由背側藉拋光及拋光減薄之剖面 圖。 圖4爲圖3所示基板於藉高度選擇性濕蝕刻方法蚀刻且止 於分級Si1-xGex層步驟後剩餘部分之剖面圖。 圖5爲得自圖4蝕刻移除剩餘之SikGex層以及使用化學機 械平面化（CMP)處理平滑該之SipyGey層之剖面圖。 圖6爲得自圖5之磊晶生長應變Si/SiGe層或於平滑該Si^yGey 層上磊晶生長之p-i-n光偵測器之剖面圖。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 521395 A7 B7 五、發明説明（5 ) 較佳具體實施例之詳細説明 現在將就上圖説明具體實施例，具體實施例係有關使用 SiGe作爲蝕刻擋止層藉助於表面平面化、晶圓黏結及選擇 性濕蝕刻處理，而形成絕緣體材料上之單晶應變Si/SiGe層 (SGOI)或於矽層上之SiGe層。 現在參照圖1，顯示本發明之部分具體實施例之剖面圖 ，包含基板10及多層20、30及40。基板10爲適合於其上形 成磊晶層之單晶材料如Si、SiGe、SiGeC、SiC等。SikGexi 磊晶分級層20形成於基板10上表面12上。分級層20之上表 面22實質爲鬆弛或完全鬆弛。鬆弛原因可能爲LeGoues等人 於1997年8月19日獲頒的美國專利第5,659，187號（以引用方 式併入此處）所述的經修改的法蘭克理得（Frank-Read)機制 。分級SiGe層20之形成方法敘於LeGoues等人之美國專利第 5,659，187號。層20及層30 (容後詳述）可於UHV CVD方法製 成，敘於B.S.Meyerson於1994年3月29日獲頒之美國專利第 5,298,452號，以引用方式併入此處。於層20，Ge濃度X可 由零至0.2至0.5範圍之値。層20之厚度係於約3000埃至1000 毫微米之範圍。 磊晶層30實質或完全由鬆弛Sh-yGey組成，且係形成於層 20上表面22上。層30之厚度爲200毫微米至1000毫微米。層 30之鍺含量係選擇匹配層20上表面22之晶體晶格常數，讓 層30爲鬆弛或實質不含應變。於層30之錯含量y係等於或 約爲上表面22之X値。y値係於约0.2至約0.5之範圍。封裝 層40可形成於鬆弛層30上。封裝層40可透過PECVD、 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 521395 A7 B7 五、發明説明（6 ) LPCVD、UHV CVD或懸塗技術形成於層40之上表面32上。 封裝層4 0具有上表面4 2。封裝材料例如爲矽、二氧化矽 、多晶矽、氮化矽、低k介電材料如仿鑽石碳（DLC)、氟化 仿鑽石碳（FDLC)、矽、碳、氧及氫聚合物或前述任兩種或 兩種以上材料的組合。碎、碳、氧及氬聚合物之一例爲 SiCOH，述於Grill等人之專利申請案第09/107567號，申請曰 1998年6月29日，名稱「氫化氧化矽碳材料」（代理人檔案 編號YOR919980245US1)，以引用方式併入此處。形成層40 之沉積溫度低於900°C。封裝層厚度爲約5毫微米至約500毫 微米。封裝層40之功能係保護層30上表面32或提供隔離層。 圖2中，第二基板80黏結至層30上表面32或黏結至層40 上表面42。於晶圓黏結前，層30上表面32或層40上表面42 藉化學機械平面化或抛光（CMP)處理抛光而平滑該表面42 成爲平坦面，具有表面粗度以均方根（RMS)表示爲約0.3毫 微米至約1毫微米之範圍。基板80可爲半導體如Si、SiGe、 SiGeC、SiC、藍寶石、玻璃、陶瓷或金屬，其上表面90已 經如前文拋光而提供具有RMS於約0.3毫微米至約1毫微米 範圍之光滑上表面90。 爲了進一步説明拋光以降低表面粗度，可參照D.F. Canaperi之申請案第09/675841，申請曰2000年9月29曰，名 稱「使用化學機械拋光（CMP)平滑該晶圓用於黏結之方法 」（代理人檔案編號YOR920000683US1)，以引用方式併入 此處。 有關黏結晶圓而提供黏結結構之進一步説明可參考D.F. -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 521395 A7 _B7 ___ 五、發明説明（7 )
Canaperi等人之申請案第09/675840號，申請日2000年9月29 曰，名稱「藉氫謗生層轉移技術製備絕緣層上應變Si/SiGe 」（代理人檔案編號YOR92〇000345US1)，以引用方式併入 此處。藉晶圓黏結及氫氣植入謗生成轉移之SGOI製法述於 申請案第09/675840號。此種方法比較先前技藝可製造具有 較高鍺含量之絕緣層上的SiGe。進一步，此種方法由於可 消除錯誤匹配異位，故比較先前技藝可減少SiGe層的缺陷 含量。但使用此種方法，轉移SiGe層相當薄（< 1微米），由 於氫的植入以及於500°C至600°C退火謗生成轉移，故仍然 難以達成高鍺含量層。 圖1所示層40頂面42上下顚倒，且讓表面42接觸基板8 0 表面90。二表面42及90藉晶圓黏結辦法接合在一起。接合 後的表面42及90於約20°C至約500°C範圍之溫度退火約2小 時至約50小時時間。另一具體實施例係使用中間層如鍺或 金屬材料’中間層或金屬材料具有低熔點或與矽交互作用 而形成矽化物，此種材料可爲鎢（W)、鈷（c〇)、鈦（Ti)等以 於100°C至80(TC範圍之退火溫度達成高黏結強度。退火可 爲爐退火或快速加熱退火。 圖3顯示使用拋光或抛光與拋光處理的組合移除大部分 第一基板10，厚度爲約6〇〇微米至約75〇微米。第一基板1〇 之剩餘層70之厚度爲約5〇微米至約1〇〇微米。 圖4顯示層7〇的移除，例如使用濕蝕刻法移除，濕蝕刻 方法係於伸乙基二胺，焦兒茶酚，吡畊，水（EPPW或EDP) 之溶液’於約90°C至約120°C之溫度進行，·或於20%氫氧化 -10 - 本紙張尺度適用中國國家襟準(CNS) A4規格(210X297公釐） 521395 A7 B7 _.____ 五、發明説明（8 ) 鉀於約70 °C至約85°C ;或於另一種TMAH (氫氧化四甲基銨 (CH3)4NOH)之有機矽蝕刻溶液進行。矽（1〇〇)對SikGedyW.b〜 0.3)於EPPW之蝕刻選擇性經實驗決定爲50-1800之範圍。 Si(100)對SikGeJysOJ〜0·3)於氫氧化鉀之蝕刻選擇性經實 驗測定於350-1280之範圍，以及Si(100)對Sii-xGedy^OJ〜〇.3) 於TMAH之蝕刻選擇性經實驗測得爲50-115之範圍。1995年 12月19曰頒與H· Naruse之美國專利第5,476,813號案之先前 技藝，氫氧化鉀，重鉻酸鉀及丙醇之混合溶液用於選擇性 蝕刻矽，同時止於SiGe層。但達成的選擇性遠較低約爲I7至 20。本發明中，EPPW、KOH或TMAH比較Sii-yGe/yXi.l)具有遠 更南的银刻速率，結果蚀刻過程止於鬆弛Si i-yGey而無需使 用任何額外蝕刻擋止層如p++SiGe蝕刻擋止，述於1999年5 月25日頒與J.O· Chu等人之美國專利第5,906,951號。 圖5顯示絕緣層上SiGe層或SiGe/Si非同質結構經施加CMP 處理步驟而移除分階級3丨1_5^6\層20後之剖面圖。結構於頂 上有鬆弛Si1-yGey層30。化學機械平面化（CMP)處理用以移 除分級20，以及調整轉移後鬆弛Sh-yGey層30厚度 。最終接觸拋光與清潔用來平滑該及清潔表面用於應變 Si/SiGe層的磊晶生長、或視需要用以沉積n+以層以形成p-i-n 光偵測器。 於圖6，應變Si/SiGe層60或n+义層經磊晶生長或形成於 SiGe層30上。用於應變後si/SiGe層的磊晶生長，於應變 Si/SiGe層60生長之前可能視需要需於層30上方磊晶生長 SiGe緩衝層72。 -11 - 本纸張尺度適用中國國家襟準(CNS) A4規格(21〇 X 297公釐） 521395 A7 B7 五 發明説明（9 ) 需注意於附圖中類似的元件或組件係以類似且對應的參 考編號標示。 雖然已經説明一種使用晶圓黏結以及濕蝕刻形成應變Si 或SiGe於絕緣層上SiGe (SGOI)或應變SiGe/Si非同質結構之 方法，但熟諳技藝人士顯然易知可做修改與變化而未偏離 本發明之廣義範圍，本發明之範圍僅受隨附之申請專利範 圍所限。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. D8 κ、申請專利範圍 1 ·广種製備一絕緣層上一鬆弛SiGe層或一 SiGe/si#同質結 構之方法，包含下列步驟： 形成分級Sii-xGex羞晶層於一第一單晶半導體基板 上， 形成一鬆弛Sh-yGey磊晶層於該分級Sii xGex層上， 平滑该鬆弛Sli-yGey磊晶層表面以提供表面粗度於約 〇 · 3毫微米至約1毫微米均方根（RMS)之範圍， 選擇一第一基板，該第二基板帶有或未帶有絕緣層， 茲絕緣層具有主面之表面粗度係於約〇 3毫微米至約i 毫微米RMS之範圍， 黏結於第一基板上的鬆弛Sil-yGey磊晶層頂面至第二基 板頂面，該黏結步驟包括退火步驟以形成跨黏結介面 夠強的接合力以形成單一機械結構。 2. 如申請專利範圍第1項之方法，進一步包括平滑該第二 基板上鬆弛Si^yGey層上表面，藉此可生長額外磊晶層。 3. 如申請專利範圍第2項之方法，進一步包括生長胃選自 SlwGey、Si、SiC、Ge、GeC及SiNyGeyC組成的組群之材料 之磊晶層之步驟。 4 ·如申請專利範圍第3項之方法，其 T料係選 擇y値以提供應變層或減少SiGe之帶胳，、，A义 V陳以允許吸收紅外 光範圍（波長>1微米）之光。 步包括移除該第— 如申請專利範圍第1項之方法，進_ 基板之步驟。 "13- 521395 A8 B8 C8 ______ D8 六、申請專利範圍 ' " 6 ·如申請專利範圍第1項之方法，其中該第二基板上之該 低缺陷鬆弛Si^yGey層經由形成於該第一基板上之該層 結構決定具有厚度約50毫微米至約1〇〇〇毫微米之範圍。 7 ·如申請專利範圍第1項之方法，其中該選自矽、二氧化 石夕、多晶碎及四氮化三；?夕組成的組群之材料製成的封 裝層係形成於該第一基板之該鬆弛SiGe層表面上。 8 ·如申請專利範圍第7項之方法，其中該封裝層係於約 400°C至約900°C範圍之溫度形成及退火。 9·如申請專利範圍第1項之方法，其中該第一基板係選自 Si、SiGe、SiGeC、SiC、GaAs或 InP組成的組群。 10·如申請專利範圍第1項之方法，其中該平滑步骤進一步 包括化學機械平面化（CMP)以平滑該鬆弛SiiyGey層表面 以提供表面粗度於約0.3毫微米至約1毫微米rmS範圍之 步驟。 11.如申請專利範圍第1項之方法，其中於形成鬆弛sii yGey 蟲晶層步驟後進一步包括形成封裝層之步驟。 12·如申請專利範圍第11項之方法，其中該平滑步驟進一步 包括化學機械平面化(CMP)以平滑該鬆弛層表面以提供 表面粗度於約0.3毫微米至約1毫微米rmS範圍之步驟。 13.如申請專利範圍第1項之方法，其中該絕緣層係形成於 該第二基板上用以形成絕緣層上應，以及導電 層係形成於該第二基板用以形成p_i_n SiGe/Si非同質二極 體0 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 521395 C8
    14. 如申請專利範圍第13項之方法，其中該絕緣層包括一 種選自 Si02、Si3N4、Al2〇3、LiNb〇3、低 k材料，此處!^係 小於3 · 2或兩種或兩種材料以上的組合組成的組群之材 料。 15. 如申請專利範圍第13項之方法，其中該導電層包括重 度攙雜p+石夕或p+多晶石夕。 16·如申請專利範圍第13項之方法，其中該絕緣層係經由 一種選自PECVD、LPCVD、UHVCVD及旋塗技術組成的 組群之方法形成。 17.如申請專利範圍第13項之方法，其中該絕緣層係於約 400°C至約900°C範圍之溫度製成。 18·如申請專利範圍第i項之方法，其中該第二基板係選自 Si、SiGe、SiGeC、SiC、GaAs、inp、藍寶石、玻璃、石 英、LiNb03及PLZT組成的組群。 19·如申請專利範圍第1項之方法，其中該第一基板上該第 一 Sh-yGey鬆弛層之平滑頂面係與該第二基板上絕緣層 頂面緊密接觸。 20. 如申請專利範圍第18項之方法，其中選自Ge、Al、W、Co 、及Ti組成的組群之中間媒介層可用以提升黏結介面。 21. 如申請專利範園第1項之方法，其中該退火步驟包括加 熱處理週期以形成強力黏結於黏結介面，該加熱處理 係選自爐退火及/或快速熱退火（RTA)組成的組群。 22·如申请專利範圍第21項之方法，其中該退火步驟包括 ______________· 15 - 本紙張尺度適财a S家標準(CNS) A4規格(210X297公lY 521395 ABCD 六、申請專利範圍 選自空氣、氮氣及氬氣組成的組群之退火周圍空氣。 23. 如申請專利範圍第21項之方法，其中該退火步驟包括 加熱至約100°C至約800°C範圍之溫度之步驟。 24. 如申請專利範圍第5項之方法，其中一高度選擇性濕蝕 刻法用以移除該第一基板之矽基材。 25. 如申請專利範圍第24項之方法，其中使用EPPW、KOH 或TMAH作爲濕蚀刻劑。 26. 如申請專利範圍第24項之方法，其中於EPPW、KOH或 TMAH之濕蝕刻係於約70°C至約120°C範圍之溫度進行。 27. 如申請專利範圍第24項之方法，其中該化學機械拋光 (CMP)步驟包括移除分階級，以及拋光暴露出 之鬆弛Sh-yGey層以提供於約0.3毫微米至約1毫微米範圍 之平滑度。 28. 如申請專利範圍第24項之方法，其中一鬆弛Sii_yGey層 可於平滑後的鬆弛Si^yGey層頂面上磊晶生長。 29. 如申請專利範圍第26項之方法，其中該磊晶生長鬆弛 Sh-yGey層之步驟包括生長至約50毫微米至約500毫微米 厚度。 30. 如申請專利範圍第24項之方法，進一步包括生長應變Si 層或應變SiGe層或沉積n+多晶碎層於平滑後之鬆弛 Sii-yGey層之步驟。 31. —種用以形成積體電路之多層基板，包含： 一含碎基板， -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 521395 A8 B8 C8
    一氧化矽層於該含矽基板上，以及—鬆弛siiyGey層於 該氧化矽層上。 32.如申請專利範圍第31項之多層基板，其中該氧化矽層 具有嵌置上表面粗度於約〇·3毫微米至約i毫微米RMs之 範圍。 33·如申請專利範圍第31項之多層基板，其中該鬆弛Sii yGey 層具有嵌置下表面粗度於約〇·3毫微米至約i毫微米rms 之範圍。 34·如申叫專利範圍第31項之多層基板，其中該氧化石夕層 及鬆弛Sii-yGey層係以化學方式黏結在一起。 35.如申請專利範圍第34項之多，層基板，其中該黏結至鬆 他Sli-yGey層之氧化矽層具有嵌置表面粗度於約〇.3亳微 米至約1毫微米RMS之範圍。 36·如申請專利範圍第31項之多層基板，其中該鬆弛sil yGey 層具有y値於約0.2至約0.5之範圍。 37·如申請專利範圍第31項之多層基板，進一步包括應變 暴日日含石夕層於鬆弛Si卜yGey層上〇 38. —種用於形成積體電路之多層基板，包含： 一石夕基板，以及 一鬆弛SibyGey層於矽基板上，該鬆弛Sil.yGey層係化學 黏結至矽基板。 39·如申請專利範圍第38項之多層基板，其中該鬆弛Si!-yGey 層具有嵌置下表面粗度於約0.3毫微米至约1毫微米RMS •17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    裝 訂
    521395 A8 B8 C8 D8 、申請專利範圍 之範圍。 40. 如申請專利範圍第38項之多層基板，其中該黏結至鬆 弛Si^yGey層之該矽基板具有嵌置表面粗度於約0.3毫微 米至約1毫微米RMS之範圍。 41. 如申請專利範圍第38項之多層基板，其中該鬆弛Si:.yGey 層具有y値於約0.2至約0.5之範圍。 42. 如申請專利範圍第38項之多層基板，進一步包括應變 磊晶含矽層於該鬆弛Si^yGey層上。 -18- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW090125554A 2000-10-19 2001-10-16 A method of preparing a relaxed SiGe layer on an insulator and a SiGe/Si heterostructure and a multiple layer substrate using the method to form TW521395B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/692,606 US6890835B1 (en) 2000-10-19 2000-10-19 Layer transfer of low defect SiGe using an etch-back process

Publications (1)

Publication Number Publication Date
TW521395B true TW521395B (en) 2003-02-21

Family

ID=24781275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090125554A TW521395B (en) 2000-10-19 2001-10-16 A method of preparing a relaxed SiGe layer on an insulator and a SiGe/Si heterostructure and a multiple layer substrate using the method to form

Country Status (9)

Country Link
US (4) US6890835B1 (zh)
EP (1) EP1327263A1 (zh)
JP (1) JP2004512683A (zh)
KR (1) KR100613182B1 (zh)
CN (1) CN100472748C (zh)
AU (1) AU2001287881A1 (zh)
IL (2) IL155395A0 (zh)
TW (1) TW521395B (zh)
WO (1) WO2002033746A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503899B (zh) * 2009-01-21 2015-10-11 Freescale Semiconductor Inc 結合金屬鍺矽材料之基板
TWI698960B (zh) * 2015-06-01 2020-07-11 環球晶圓股份有限公司 製造絕緣體上半導體之方法
TWI788869B (zh) * 2021-06-04 2023-01-01 合晶科技股份有限公司 高電子遷移率電晶體及其複合基板

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7157119B2 (en) 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US6936869B2 (en) * 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
US7029980B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
JP2005109346A (ja) 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4700324B2 (ja) * 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
US20060124961A1 (en) * 2003-12-26 2006-06-15 Canon Kabushiki Kaisha Semiconductor substrate, manufacturing method thereof, and semiconductor device
ATE552611T1 (de) * 2004-01-16 2012-04-15 Ibm Verfahren zur erzeugung von dünnen sgoi-wafern mit hoher relaxations- und niedriger stapelfehlerdefektdichte
US7064396B2 (en) 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
US7495266B2 (en) * 2004-06-16 2009-02-24 Massachusetts Institute Of Technology Strained silicon-on-silicon by wafer bonding and layer transfer
US7241647B2 (en) 2004-08-17 2007-07-10 Freescale Semiconductor, Inc. Graded semiconductor layer
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
KR100612892B1 (ko) * 2004-11-12 2006-08-14 삼성전자주식회사 반도체 기판 및 그 제조방법
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US7282402B2 (en) 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
US8007675B1 (en) * 2005-07-11 2011-08-30 National Semiconductor Corporation System and method for controlling an etch process for a single crystal having a buried layer
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US7923353B2 (en) * 2006-03-27 2011-04-12 Okmetic Oyj Gettering method and a wafer using the same
WO2007122507A1 (en) * 2006-04-24 2007-11-01 Berg Soeren Hybrid wafers
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
DE102006020825A1 (de) * 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
KR100765024B1 (ko) * 2006-06-21 2007-10-09 닛산 지도우샤 가부시키가이샤 반도체 장치의 제조 방법
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
US7893475B2 (en) * 2007-01-24 2011-02-22 Macronix International Co., Ltd. Dynamic random access memory cell and manufacturing method thereof
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
WO2009084284A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
GB2467935B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
GB2467934B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell
GB2501432B (en) * 2009-02-19 2013-12-04 Iqe Silicon Compounds Ltd Photovoltaic cell
JP5397079B2 (ja) * 2009-08-11 2014-01-22 ソニー株式会社 映像信号処理装置、エンハンスゲイン生成方法およびプログラム
US20110086444A1 (en) * 2009-10-14 2011-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for producing substrates free of patterns using an alpha stepper to ensure results
JP2011254051A (ja) * 2010-06-04 2011-12-15 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
CN102376876B (zh) * 2010-08-05 2013-09-18 中芯国际集成电路制造(上海)有限公司 相变非易失性存储器及其加工方法
US8486744B2 (en) * 2010-09-28 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bonding in wafer level packaging
FR2977073B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
CN102299093A (zh) * 2011-06-30 2011-12-28 上海新傲科技股份有限公司 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底
CN103717351A (zh) * 2011-08-01 2014-04-09 巴斯夫欧洲公司 一种制造半导体装置的方法，其包括在具有3.0至5.5的pH值的CMP组合物的存在下化学机械抛光元素锗及/或Si1-xGex 材料
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN102637607B (zh) * 2011-12-29 2016-02-24 上海新傲科技股份有限公司 三维封装方法
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
EP3161877B1 (en) * 2014-06-26 2022-01-19 Soitec Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
CN105845546B (zh) 2015-01-15 2019-11-05 联华电子股份有限公司 照光的外延制作工艺
CN105990472A (zh) * 2015-02-04 2016-10-05 深圳市立洋光电子有限公司 一种硅衬底led发光芯片的表面处理方法
US10418273B2 (en) * 2015-10-13 2019-09-17 Nanyang Technological University Method of manufacturing a germanium-on-insulator substrate
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
KR101889352B1 (ko) 2016-09-13 2018-08-20 한국과학기술연구원 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN107302037B (zh) * 2017-06-12 2019-05-17 北京工业大学 基区Ge组分分段分布的SiGe/Si异质结光敏晶体管探测器
US11056382B2 (en) 2018-03-19 2021-07-06 Globalfoundries U.S. Inc. Cavity formation within and under semiconductor devices
CN108878263B (zh) * 2018-06-25 2022-03-18 中国科学院微电子研究所 半导体结构与其制作方法
US20220130866A1 (en) * 2019-03-04 2022-04-28 Board Of Regents, The University Of Texas System Silicon-On-Oxide-On-Silicon
US11923237B2 (en) * 2021-08-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559700B2 (ja) * 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
US5298452A (en) 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
US5240876A (en) 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
CA2062134C (en) 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JPH07187892A (ja) 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
JPH0515453A (ja) 1991-07-09 1993-01-26 Matsushita Electric Ind Co Ltd 給湯装置
JPH0515453U (ja) * 1991-08-05 1993-02-26 横河電機株式会社 Ｓｏｉ基板
JPH06112451A (ja) 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP2959352B2 (ja) * 1993-08-10 1999-10-06 信越半導体株式会社 半導体ウエーハの製造方法及びｓｉｍｓによる分析方法
JP2980497B2 (ja) 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
JPH08148659A (ja) * 1994-11-24 1996-06-07 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JP3441277B2 (ja) * 1995-12-26 2003-08-25 株式会社東芝 半導体装置およびその製造方法
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
DE69836216T2 (de) * 1997-12-09 2007-08-30 Seiko Epson Corp. Herstellungsverfahren einer elektrooptischen Vorrichtung
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
US6521041B2 (en) * 1998-04-10 2003-02-18 Massachusetts Institute Of Technology Etch stop layer system
JP2000031491A (ja) * 1998-07-14 2000-01-28 Hitachi Ltd 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
WO2000028598A1 (en) * 1998-11-10 2000-05-18 Biocrystal Limited Methods for identification and verification
CN1168147C (zh) * 1999-01-14 2004-09-22 松下电器产业株式会社 半导体结晶的制造方法
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3607194B2 (ja) * 1999-11-26 2005-01-05 株式会社東芝 半導体装置、半導体装置の製造方法、及び半導体基板
US6550353B2 (en) * 2000-06-07 2003-04-22 The Gates Corporation Geared drive ring coupler
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US6891209B2 (en) * 2001-08-13 2005-05-10 Amberwave Systems Corporation Dynamic random access memory trench capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503899B (zh) * 2009-01-21 2015-10-11 Freescale Semiconductor Inc 結合金屬鍺矽材料之基板
TWI698960B (zh) * 2015-06-01 2020-07-11 環球晶圓股份有限公司 製造絕緣體上半導體之方法
TWI788869B (zh) * 2021-06-04 2023-01-01 合晶科技股份有限公司 高電子遷移率電晶體及其複合基板

Also Published As

Publication number Publication date
IL155395A0 (en) 2003-11-23
KR20030051714A (ko) 2003-06-25
US7786468B2 (en) 2010-08-31
US20090267052A1 (en) 2009-10-29
CN100472748C (zh) 2009-03-25
AU2001287881A1 (en) 2002-04-29
US20050104067A1 (en) 2005-05-19
EP1327263A1 (en) 2003-07-16
WO2002033746A1 (en) 2002-04-25
KR100613182B1 (ko) 2006-08-17
JP2004512683A (ja) 2004-04-22
US6890835B1 (en) 2005-05-10
US7427773B2 (en) 2008-09-23
US20090026495A1 (en) 2009-01-29
IL155395A (en) 2007-05-15
CN1531751A (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
TW521395B (en) A method of preparing a relaxed SiGe layer on an insulator and a SiGe/Si heterostructure and a multiple layer substrate using the method to form
US6524935B1 (en) Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP4975513B2 (ja) シリコン（Ｓｉ）ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ
US6323108B1 (en) Fabrication ultra-thin bonded semiconductor layers
US7358152B2 (en) Wafer bonding of thinned electronic materials and circuits to high performance substrate
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
TW201807839A (zh) 用於功率及rf應用的工程基板結構
TWI698960B (zh) 製造絕緣體上半導體之方法
TWI709175B (zh) 絕緣體覆矽鍺結構
TW200830551A (en) Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
WO2002047127A3 (en) Pyroelectric device on a monocrystalline semiconductor substrate
WO2004073043A2 (en) Semiconductor-on-insulator article and method of making same
WO2003009357A3 (en) Epitaxial semiconductor on insulator (soi) structures and devices
JPWO2020014441A5 (zh)
JPH07153928A (ja) 半導体基板およびその製造方法
Reiche et al. Heterogeneous substrates for high-temperature and optical applications
Singh et al. Wafer bonding and layer transfer approach for strained silicon-on-insulator (SSOI) fabrication

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees