TW516218B - Semiconductor device and method of manufacturing such a semiconductor device - Google Patents

Semiconductor device and method of manufacturing such a semiconductor device Download PDF

Info

Publication number
TW516218B
TW516218B TW090108121A TW90108121A TW516218B TW 516218 B TW516218 B TW 516218B TW 090108121 A TW090108121 A TW 090108121A TW 90108121 A TW90108121 A TW 90108121A TW 516218 B TW516218 B TW 516218B
Authority
TW
Taiwan
Prior art keywords
gate
layer
gate structure
semiconductor device
access
Prior art date
Application number
TW090108121A
Other languages
English (en)
Inventor
Nicole Anne Helena Freddy Wils
Michiel Slotboom
Franciscus Petrus Widdershoven
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW516218B publication Critical patent/TW516218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

516218 五、發明說明 (1) 本發明 係關 取記憶元 件之 該半導 體裝 導體裝置 中， 括控制閑 極之 閘極介電 質自 極作為可 儲存 有實質上 扁平 延伸。存 取閘. 疊閘極結 構及 之最外侧壁下 在〉及極上 方， 體本體内 ，而 習知半 導體 敫在此等 閘極 石夕層之光 刻佈 暴露至光 線， 方向反射 在多 導致佈型 多晶 Μ 一…----—一_____ 本發明係關 該半導體梦 衣置。 導體裝置中，σ美國專利5_，6 0 7,871號已知，在已知半 括控制閘極之門2 =除記憶兀件包括源極及汲極，及自包 閘極介電質自^ 造由絕緣之存取閘極。閘極構造係藉 極作為可儲存雷#體本體電絕緣，閘極介電質設有漂浮閘 有實質上扁平# : ^式之資料的電荷儲存區。存取閘極具 ^卞衣面部公，命#，π。. 記憶元件之半：2包括設在表面之半導體本體及非可抹 延伸。存取.二二W，貫買上平行於半導體本體之表面 疊閘極結構及毗鄰=:布型的多晶矽層提供，該多晶矽層重 之最外侧壁下方。T極結構，並伸出到達實質上閘極結構 在汲極上方，1=閘極結構之間，佈型的多晶矽層配 體而被内。源極設於半導 敷，由於在閘極構造之位置及塗 -層之光刻佈表面狀態，多晶 暴露至光線，俾可开彡占:形成於夕^曰矽層頂端上之光阻層 方向反射在多晶;^ ^㈣案時’ |露的光線會以傾斜 導致佈型多晶矽芦：π ί面上。結果’防蝕圖案會變形， 與上他缺點在於，源極 串話在發生於佈型多^:成 丨“件之操作期間， 王％仰型夕晶矽層與汲極之間。 上述非可抹除記憶元件包存取電晶 體’該漂浮問極電晶體包括漂浮閑極，其上；
第5頁 516218 五、發明說明（2) 式之資料。如 晶體來取代上 控制間極，其 極介電質包括 在該電荷陷阱 度，而且僅在 此等不同狀況 存二個位元。 是否漂浮閘 況’或閘極介 並無不同。此 體裝置内。 本發明為其 憶元件之半導 成，且在操作 根據本發明 包括源極與汲^ 之閘極構造電 自半導體本體 可儲存電荷形 份，實質上平 其抵住閘極構 用傳導層之光 線不會以傾斜 目的及其他 體裝置，該 期間可使上 之半導體装 極之非可抹 絕緣之存取 電絕緣，閘 式之資料， 行於半導體 造配置而不 刻佈型形成 方向反射在 表面設-有 控制閘極 極介電質 區，其中 平表面部 有塊狀’ 取閘極利 阻層之光 ，可形成 熟悉此技藝者已知，可使用所謂電荷陷阱電 述漂浮閘極電晶體。該電荷陷阱電晶體包括 係藉閘極介電質自半導體本體電絕緣，該閘 可儲存電荷之交互分開的陷阱中心之分佈。 電晶體中’電荷無法僅被提供遍及通道之長 通迢之源極侧或僅在通道之汲極側上。因為 可在讀取過程中區分，所以每記憶元件可儲 極用於電荷儲存，如習知半導體裝置之情 電質包括交互分開的陷阱中心，對上述缺少 等缺點亦發生於具有電荷陷阱電晶體之半每 事物，提供一種具有非可抹除記 記憶元件可更容易又精確地製 述串話問題消除。 置包括半導體本體，其 除記憶元件，及自包括 閘極，閘極構造係藉閘 極介電質設有電荷儲存 存取閘極具有實質上扁 本體之表面延伸，及具 會重疊閘極構造。當存 時，發射以佈贺覆蓋光 傳導層之表面上。因此
第6頁 516218
五、發明說明（3) 具有較大形穩精確度之存取閘極。此外，源極與；:及極可以 單一步驟藉使用閘極構造與存取閘極一起作為光罩形成。 以此方式，可消除沒極（傳導層提供）與存取閘極間之串 話0 電荷儲存區可例如藉漂浮閘極形成。在另一具體例中’ 電荷儲存區包括交互分開的陷阱中心之分佈。設有交互分 開的陷阱中心之分佈的閘極介電質，例如，可為氧化矽 層’具有污染物，例如，分佈於其内之金屬粒子，污染物 提供陷阱中心。然而，更廣泛方式為使用閘極介電質，包 括具有二種不同物質之雙層，其形成邊界層供應交互分^ 的陷解中心。為了增加與標準CM〇s加工之相容性，雙層哥 有利地由氧化矽層與毗鄰氮化矽層所形成。 所在根據本發明之半導體之另一具體例中，存取閘極之實 =^扁平表面部份大體上位於閘極構造之頂表面部份之相 ^ =度以此方式，閘極構造與存取閘極之組合構造實質 上扁平。 " 若非 為2-電 之間極 需之程 之程式 根據 請專利 本發 可 晶 構 式 電 本 範 明 抹 體 造 電 壓 發 圍 亦 除記(2T) 之侧 壓低 ，先 明之 内。 關於 情 元 0 於 前 半 元件 件時 若存 存取 存取 導體 包 5 取 電 電 裝 祜一存取閘極 _, 存取閘極可有利地設在毗鄰源極 電晶體設於源極之侧時，轉換所 晶體設於沒極之侧時，轉換所兩 晶體可用較薄閘極介電質制、生而 置之另外有利具體例述於：：申 種製造 包括表面設有非可抹除記憶元
516218 五、發明說明（4) 之半導體本體之半導體裝置的方法。 該方法自美國專利5，6 〇 7 , 8 7 1號可知。名 半導體本體在塗敷傳導層，即，多晶石夕層 閘極構造與赴鄰閘極構造之間。多晶石夕層 式為，其重®閘極構造及毗鄰閘極構造並 此等閘極構造之最外側壁下方。在多晶石夕 導體本體設有源極，其對準於已佈型多晶 此法之缺點為，由於在閘極構造之位置 極構造頂端上之多晶矽層之大表面狀態， 佈型困難。/ §形成在多晶矽層頂端上之光 線，俾可形成防钱圖案時，暴露的光線會 2晶矽f之表面上。結果，防蝕圖案會 勺、夕晶矽層之不良形穩精確度。由於佈型 口口及=上方，上述方法之其他缺點 且在記憶元件之操作期間， 的=日日矽層與汲極之間。 點ί ΐ i票浮閘極電晶體之半導體裝置 法γ a :岌造具有電荷陷阱電晶體之半 除ΐ ϊ明i其目的及其他事物，提供一種 ί半導體的方法，該方法可更 2:作期間可使上述串話之問題消除 半導^ *本發明之方法中，包括控制閘之 體本體之表面，閘極構造係藉閘極介 .已知方法中， 前，設有没極在 隨後被佈型之方 伸出到達實質上 層之佈型後，半 層 〇 及塗敷在此等閘 多晶石夕層之光刻 阻層被暴露至光 以傾斜方向反石 變形，導致佈型 的多晶碎層配置 極與汲極無法以 串話發生於佈型 之方法的上述缺 導體裝置之方 製造具有非可抹 容易又精確地實 閘極構造形成於 電質自半導體本 516218 五、發明說明（5) 體電絕緣，該閘極介電質設 荷形式之資料，之後，卩：,何儲存區，其中可儲存電 面位於實質上相同或高於門閘極構造之傳導層的上表 敷傳導層，該傳導層㈣構造之頂表面部份的厚度塗 上除去，直到暴“ = 化ΐ王;在其厚度之-部份 問極構造之傳導層之區±。閘極構造伸出在田比鄰 實質上具有扁平表面。因此罩日寺’傳導層 時，該光阻層係用暴露 : ’、猎/儿積光阻層塗敷 反射在傳導層之表面：ί:佈光線不會以傾斜方向 度之存取閘極。此外岸 y风八有較大形穩精確 極構造與存取閘極一起作為二2I以早一步驟藉使用㊉ 没極與（傳導層提供）存取閑極以此方式，可消除 内㈣本發明方法之其他有利具體例述於依申請專利範圍 △麥,¾下述之具體例及附圖當可 態樣。在附圖中： 务月之此等及其.他 圖1顯示根據本發明之毗鄰非可抹 體例之概略截面圖， ’、° 凡件之第一具 圖2至7顯示使用根據本發明之方法 抹除記憶元件之連續階段之概略截面圖，s《毗鄰非可 圖8顯示根據本發明之毗 體例之概略截面圖， 了抹除5己疋件之第二具 圖9至14顯示使用根據本發明之方法製造圖8之赴鄰非可
第9頁 516218 五、發明說明（6) 抹除記憶元件之連續階段之概略截面圖。 圖1顯示第一傳導型之半導體本體丨，在本實例中，例 如，P型傳導性之矽本體。半導體本體丨之表面2設有非可 抹除記憶元件，該記憶元件包括相對第二傳導型，在本實 例中η型傳導率之源極3及没極4。在本實例中源極3與汲極 4設有伸出部份5。於記憶元件之伸長源極3, 5與伸長;及極 4,5之間，半導體本體1之表面2設有漂浮閘極電晶則及存 取電晶體7。漂序閘極電晶體6包括閘極構造8，該閑極構 造8依序包括控制閘極9。傳導物質之層 ^ ^ ^ 1. ^ f ,, 1 ； ΐί ΐ所Γ: ί=成漂浮閑極。漂浮閘極10作用如電7# 1存區’其上可儲存電射形成之資料。漂 閘極9可由例如摻雜填之多晶石夕所組成。或者 ^威
SixGei_x可用於漂浮閘〇及控制閘極9，： 二份， 範圍為約。.6m之間。漂浮閘 2 峰門=ί ΐ Γ” , 介電質12自控制閘極9絕缘。潆 汙閘極介電質11與閘極間介 、、、巴、、彖一 成。或者，漂浮閑介電久二12均可由例如氧化石夕組 明顯高於氧化發者之介f物;;f Fa1 ^電f 12可由介電常數 矽（Si〇N)及氧化秒盘&化貝’如氧化钽、氧化鋁或氮化 括邊緣層i 3作為最工；化=)之中間物。問極構造8包 石夕所细成。存取電晶象層13最好由氮化石夕或氧化 電質15自半導體本體有Ϊ取閑極14，其係藉閘極介 之多晶石夕’非晶石取閑極14可由例如摻雜石舞 ^ x 11 (x代表矽之部份，範圍為約0 · 516218 五、發明說明（7) 6Λ! 2)-所組成。閘極介電質15可由例如化石夕，或介電 吊數月α南於乳化矽者之介電物質如氧化釦、氧化 :::二：取電晶體7及存取閘極14係藉絕緣物質 如乳化夕或亂化石夕自閘極構造8 π 。 、 塊狀，其係抵住閘極構迕8 s w 、、、巴、’、子取閘極1 4具有 取間極]4且右^ 置而不會重疊問極構造8。存 取閘極14具有貫質上扁平表面部份w : 體本體1之表面2延伸。存敗 —、貝上千仃於丰v 17 ’源極3及汲極4設有全屬：化1貫質上扁平表面部份 欽。在本實例中，存化物18，如低歐姆相… 於實質上與閘極構造心表面之/質上扁平表面部份17位 在上述非可抹除；咅元 極3之問極構造8之側、存取閘極14設有在她鄰$ 極4之閘極構造8之側。或^；，J取閘極14亦可設在批鄰汲 個存取閘極取代—個，該可抹除記憶元件可包括二 側。具有三個存取電晶體之；::設在閘極構造8之任-電晶體（3T)元件。非可技^ 抹除記憶元件經常稱為3〜 一部份，該矩陣嵌人CM0S^二二件可為記憶元件矩陣..之 豎非可抹除記憶體之部份1 積體電路内，或可為獨 圖2至7顯示使用根據本♦ 除記憶元件之連續階段之概 ^衣造圖1之毗鄰非可抹 製造開始用第一傳導型之半導^。 — 中，例如p型傳導性之矽 -、本體1 (圖2 )，在本實例 包括漂浮閘極介電質11，、、#…〜&體本體1之表面2設有 閘極構造8之堆疊，嗜間/7F /予甲極1 0，閘極間介電質1 2及 亥閑極構造8依序包括控制閘極9及絕 516218 五、發明說明（8) 緣層13，絕緣層13為閘極構造8之最上厣。 ^ ^ 般方式藉沉積不同層，隨後佈型此等層曰形11。堆豐可以一 在次一步驟（圖3)中，半導體本體 有介電層19，在製程之較後階段 2之暴露部份設 極介電質15。然後，閘極構造8之側 1供=；；電^體7之閉 質16，以自閘極構造8電絕緣存取閘極ΐ4，= ς 傳娜之上表面24位於實質上相同 頂表面部份23之高度的厚度塗敷。-於閘極構造8之 參照圖4，傳導層2〇係利用平面化處 邱
份上除去’直到暴露閘極構造8為 ；：f L 化處理’問極構造8有最好包括絕緣層平5 絕緣層1 3係由對平面化處理且道、二層，该 大電阻之物質所+ /、有季乂用於傳V層2 0之物質更 撞；。若平面化處理期間作為阻 石夕或氮化μ έΒ : 傳層％，絕緣層13最好由氧化 傳導i 20厚二之Ϊ :化學一機械磨光（CMP)最好用以除去 ."丰又0卩份。為此目的，可使用市售淤漿。 、;次:步驟（圖5)中，佈型傳導層20，同時使用光水罩21 伸出在崎二該光罩21自閘極構造8 利用光刻法佈型。^此曰傳¥層20之區上。傳導層20最好 端上，該光阻層俜：用;：，光阻層沉積在傳導層2°之頂 之後除去#道;f 暴露至光線佈型，以形成光罩21， 至以遮f部份。由於在光阻層利用暴露 运2 0之貫質上扁平表面，光線不會以傾 第12頁 516218 五、發明說明（9) 斜方向反射在傳導層2〇之表面上。因 y 大形穩精確度之存取閘極1 4 (圖6 )，存取=具有相當 介電質15自半導體本體！絕緣 ：’ ：14係错閑極 g 1 Q ^ ^ ^ 及闲極介電質1 5係由介雷 層19k供。在存取閘極14之形成後，半 ^電 係使用閘極構造8與存取閘極1 4 一起作A _ " 义面2 輕诏夏例如磷或砷之自行對準植田 大士备7丨丄, 促1八弟一對置傳導型， 在本貝例中η型之源極/汲極伸出部份5 隨:”：壁隔片m系以已知…例如，利用 =化石夕層圖7)，沉積或各向異性回㈣成。&側壁‘ .之形&成後，第二傳導型，在本實例中η型之高度摻雜 源極3及高度摻雜汲極4係利用較重劑量，例如，磷或砷$ 自行對準植入，使用閘極構造8，存取閘極丨4及侧壁隔片 22作為光罩形成在側壁隔片22之對置側上。然後，半導體 本體1實施自行對準矽化物製程，亦稱為矽化物製程，以 提供存取閘極14、源極3及汲極4之實質上扁平表面部份17 有金屬矽化物1 8，例如，矽化鈦，其結果示於圖丨。 最後’半導體裝置可藉傳統CMOS製程流動步驟（圖未示） 供氧化物沉積、接觸分辨率及用一層或多層金屬層之金屬 化完成。 圖8顯示第一傳導型之半導體本體1，在本實例中，例 如’P型傳導率之矽本體。半導體本體1之表面2設有非可 抹除記憶元件，該記憶元件包括對置第二傳導型，在本實 例中η型傳導率之源極3及汲極4。在本實例中，源極3與汲 極4 a又有伸出部份5。在記憶元件之伸長源極3，5與伸長没
第13頁 516218 發明說明（10) ，5之間，半導體本體ί之彳表面2設有電荷陷阱電g -存取電晶體7。雷荇PA ^电何1曰I开电晶體6及 M ,.. 電曰阱電晶體6包括閘極構造8，兮M n ”係错間極介電質2 5自半導體 包亥間極 -5 ^非晶矽或ShGeh可用於及控制閘極9 ,、且 :S份思範圍為約°.6與1之間。在A中門 疊亦稱為切層27之堆4，該堆 毗鄰半導胃t i * 物氧化物）。在氮化矽層2 了盎 區之氣切層26間之界面，具有電荷儲； 3笔何儲存區包括可儲在雷Α々丄 π Γ居存 分佈。可知僅一厗筠 口 父互分開陷畊中心之 已足豹、查5丨士 θ化石夕層與其頂端上之氮化矽屄之谁1 已足夠達到相同功效。或 虱化y層之堆豐 佈的閘極介電質可為例如氧化矽声2分開陷阱中心之分 子之污染物。閘極構迕8 m ㈢人例如分佈其内金屬粒 層，該絕緣層=: ;、包括絕緣層13作為最上 體7具有存取閘極14，二藉石夕另或二化矽所組成。存取電晶 本體1電絕緣，存取閘極14;由例二 電質15自半導體 晶矽，非晶矽或SixG所组 ’乜雜有例如磷之多 圍為約0.6與1之間。另X一門=入;;中X代表矽之部份’範 或介電常數明顯高於氧化“：：1 5可由例如氧化矽， ^呂或氮化石夕所組成。㈣電晶；17電物質，如氧化組、氧 絕緣物質1 6例如氧化放式體7以及存取閘極1 4係藉 取閘極U具有塊狀，其係抵住=自閘極構造8電絕緣。存 閘極構造8。#取閘極14 ?構造“己置而不會重疊 啕貝貝上扁平部份17，實質上
第14頁 516218 五、發明說明（li) 平行於半導體本體1之表面2延伸。存取閘極μ之實質上扁 平表面部份1 7，源極3及汲極4設有金屬矽化物丨8，例如， 矽化鈦之低歐姆相。在本具體例中，存取閘極丨4之實^上 扁平表面部份17位於實質上與閘極構造8之頂表面部^分胃23 相同高度。 在上述非可抹除記憶元件中，在毗鄰源極3之閘極構造8 之侧設置存取閘極1 4。顯然，亦可在毗鄰汲極4之閘極構 造8之側設置存取閘極丨4。或者，非可抹除記憶元件可包 括二個存取閘極取代一個，該存取閘極設在閘極構造8之 $側。具有二個存取電晶體之非可抹除記憶元件經常 …、—電晶體（3T)元件。非可抹除記憶元件可為記憶元件$ =陣的部份，該矩陣嵌入CM0S或BICM0S積體電路^或可 獨豎非可抹除記憶體之部份。 …、 =9—至Η—顯示使用根據本發明之方法製造圖8之毗鄰非可 示5己fe元件之連續階段之概略截面圖。 開始用第一傳導型之半導體本體丨（圖9)，在本實例 極構型：導率之矽本體。半導體本體1之表面2設有閘 ，閘極構造8係藉閘極介電質25自半導體本體工 其間ί奇Ϊ本實例中’問極介電質25為二層氧化石夕層26與 化物-氧/層27之堆5，該堆4亦稱細q(氧化物-氮 其包括ΛΓρ λ包括閉極介電質25與間極構造8之堆壘， 藉沉積二η : 絕緣層13作為最上層，可以-般方式 ^ 同層’隨後佈型此等層俾可形成堆壘。 步驟（圖10)中，半導體本體i之表面2的暴露部份
516218
五、發明說明（12) 設有介電層1 9，在製程之較後階段提供存取電晶體7之另 一閘極介電質1 5。然後，閘極構造8之側壁部份覆蓋有浐 緣物質1 6 ’以自閘極構造8電絕緣存取閘極丨4，其將於： 程之較後階段提供。然後，傳導層2 〇以使毗鄰閘極、^ 之傳導層20之上表面位於實質上相同或高於閘極構^ 頂表面部份23南度之厚度塗敷。 參照圖1 1 ， 份上除去，直 化處理，閘極 緣層1 3係由對 電阻之物質所 層。若多晶石夕 或氮化矽所組 導層20厚度之 在次一步驟 以提供存取電 伸出在田比鄰閘 利用光刻法佈 端上，該光阻 之後除去傳導 至光線佈型時 斜方向反射在 大形穩精確度 閘極介電質1 5 傳導層2 0係利用平面化處理在其厚度之一音 到暴露閘極構造8為止。為了精確停止平面P 構造8最好包括絕緣層丨3作為最上層，該絕 平面化處理具有較用於傳導層2〇之物質更^大 組成。絕緣層1 3在平面化處理期間作為阻系 應用於傳導層2 0時，絕緣層丨3最好由氧化石^ 成。化學一機械磨光（CMP)最好用以除去傳 一部份。為此目的，可使用市售淤漿。 (圖12)中，佈型傳導層2〇，同時使用光罩21 晶體7之存取閘極14，該光罩21自閘極構造8 極構造8之傳導層20之區上。傳導層2〇最好 型:為此目的，光阻層沉積在傳導層2〇之頂 層係利用暴露至光線佈型，以形成光罩2 1， :2 〇之末遮罩部份。由於在光阻層利用暴露 ¥層20之實質上扁平表面，光線不會以傾 ::層20之表面上。因此，可形成具有相當 ^存取閘極丨4(圖13)，存取閘極14係藉另一 自半導體本體1絕緣，該閘極介電質15係由
516218 五、發明說明（13) 介電層19提供。在存取閘極14之形成後，半 表面2係使用閘極構造8與存取閘極丨4 一起作二 體1之 相當輕劑量例如磷或砷之自行對準植入提供第$ ^ ’利用 型，在本實例中η型之源極/汲極伸出部份/、。 一 置傳導 隨後，側壁隔片22係以已知方式，例如， 或氧化矽層（圖1 4)之沉積或各向異性回钱。：矽層 片22之形成後，第二傳導型，在本實例中η型之言壁隔 源極3及高度摻雜汲極4係利用較重劑量，例如，门碟又或；雜 自行對準植入，使用閘極構造8，存取閑極14及側壁1隔之 22作為光罩形成在側壁隔片22之對置侧上。然後， - ^體1實施自行對準矽化物製程，亦稱為矽化物製程，、以， 二供存取閘極14、源極3及汲極4之實質上扁平表面部： 有，屬矽化物1 8，例如，矽化鈦，其結果示於圖8。 最後，半導體裝置可藉傳統CM0S製程流動步驟（圖未示） 供2化物沉積、接觸分辨率及用一層或多層金屬層之金屬 化完成。 ^知本發明不限於上述具體例，熟悉此技藝者在本發明 之範圍内了對其作各種改變。例如，源極與沒極可視需要 =植入而不用伸出部份。在上述具體例中，存取閘極之實 質亡爲平表面部份位於與閘極構造之頂表面部份實質上相 ，高度。或者’存取閘極之實質上扁平表面部份可低於或 回=問極構造之頂表面部份定位。較前情況可例如藉實施 傳‘層热罩钱刻處理獲得，該處理最好在傳導層之平面化 後及佈型刖以各向同性方式實施。較後情況則可例如在傳
516218
第18頁

Claims (1)

  1. 516218 __案號 90108121 六、申請專利範圍 Ιί年" 月 U 修正 1· 一種半導體裝置，包括一半導體本體（1)，其表面（2) 設有一包括源極（3 )與汲極（4)之非可抹除記憶元件，及存 取閘極（1 4 )，其係與包括控制閘極（9 )之閘極構造（8)電氣 絕緣，閘極構造（8)係藉設有可儲存電荷形式之資料的電 荷儲存區之閘極介電質（11，2 5 )自半導體本體（1 )電絕緣， 及存取閘極（14)具有實質上扁平表面部份（17)其實質上平 行於半導體本體（1)之表面（2)延伸並具有區塊形狀’該區 塊係抵住閘極構造（8 )配置而不會重疊閘極構造（8 ) ° 2·如申請專利範圍第1項之半導體裝置，其中電荷儲存 區係由設在閘極構造（8)與半導體本體（1)間且在所有側上 皆由電絕緣物質環繞並形成漂浮閘極之傳導物質層（1 〇)所 形成。 3 ·如申請專利範圍第1項之半導體裝置，其中電荷儲存 區包括交互分開陷阱中心之分佈。 4 ·如申請專利範圍第3項之半導體裝置，其·中閘極介電 質（25 )包括形成供應交互分開陷阱中心（t rapp i ng centers)之邊界層之二種不同物質的雙層。 5 _如申請專利範圍第4項之半導體裝置，其中雙層係藉 氧化矽層（2 6 )及毗鄰氮化矽層（2 7 )形成。
    6·如申請專利範圍第1、2、3、4或5項之半導體裝置 其中存取閘極（14)設有毗鄰源極（3)之閘極構造（8)之側° 7 ·如申請專利範圍第1、2、3、4或5項之半導體裝置’門 其中非可抹除記憶元件包括另一存取閘極，該另/存取^ 極係自閘極構造電絕緣並具有區塊形狀，該區塊係牴住在
    O:\70\70432-91110l.ptc 第20頁 516218 -__ 案號901〇8i91 年丨/月/曰 膝 六、申請專利範圍 設有前者存取閘極之側對置之側的閘極構造配置，另一存 取閘極具有實質上扁平表面部份，實質上平行於半導體本 體之表面延伸。 8.如申請專利範圍第1、2、3、4或5項之半導體裝置， 其中存取閘極（1 4 )之實質上扁平表面部.份（1 7 )位於實質上 與閘極構造（8 )之頂表面部份（2 3 )相同高度。 9 ·如申請專利範圍第1、2、3、4或5項之半導體裝置， 其中存取閘極（1 4 )之實質上扁平表面部份（1 7 )設有金屬矽 化物（1 8 )。
    1 〇 ·如申請專利範圍第1、2、3、4或5項之半導體裝置， 其中閘極構造（8 )包括絕緣層（1 3 )作為最上層。 <1 11· 一種製造半導體裝置之方法，該半導體裝置包括半 導體本體（1 )，其表面（2 )設有非可抹除記憶元件，包括控 制閘極（9 )之閘極構造（8 )藉該方法形成在半導體本體（1) 之表面（2)，閘極構造（8)係藉閘極介電質（11,25)與半導 體本體（1 )電絕緣，該閘極介·電質（1 1，2 5 )設有可儲存電荷 形式之資料的電荷儲存區，其後，傳導層（2 〇)係以使毗鄰 閘極構造（8 )之傳導層（2 〇 )之上表面（2 4 )位於實質上相同 或高於閘極構造（8 )之頂表面部份（2 3 )之高度，該傳導層 (2 0 )係利用平面化處理在其厚度之一部份上除去，直到胃暴 露閘極構造（8 )為止，之後佈型傳導層（2 〇 )，同時使用光、 罩（2 1 )以提供存取閘極（丨4 )，該光罩（2丨）自閘極構 伸出在®比鄰閘極構造（8 )之傳導層（2 〇 )之區上方。 1 2 ·如申清專利範圍第11項之方法，其中光罩（2 1 )係藉
    516218 ____案號 90108121 Ά LJ一一-—--- 六、申請專利範圍 沉積光阻層而施加，該光阻層係利用暴露至光線佈%裂。 1 3·如申請專利範圍第1 1或1 2頊之方法/二中在設 取閘極（14)後，半導體本體（1)之表面向（2)設有源極（、3)、/ 及汲極（4 )，同時使用閘極構造（8 )及存取閘極（1 4 )作為光 罩。 · 1 4.如申請專利範圍第1 1或1 2項之方法，其中閘極構造 (8 )設有絕緣層（1 3 )作為最上層，該絕緣層（1 3 )係由具有 - 對平面化處理較用於傳導層（2 〇 )之物質更大電阻之物質組 成。 1 5 ·如申請專利範圍第1 4項之方法，其中氧化矽或氮化 石夕作為絕緣層施加及傳導層係藉沉積多晶矽層施加。 1 6 ·如申請專利範圍第11或1 2項之方法，其中化學一機 械磨光（C Μ P )作為平面化處理施加。
TW090108121A 2000-03-08 2001-04-04 Semiconductor device and method of manufacturing such a semiconductor device TW516218B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200831 2000-03-08
EP00201929 2000-05-31
EP00203561 2000-10-13

Publications (1)

Publication Number Publication Date
TW516218B true TW516218B (en) 2003-01-01

Family

ID=27223253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108121A TW516218B (en) 2000-03-08 2001-04-04 Semiconductor device and method of manufacturing such a semiconductor device

Country Status (7)

Country Link
US (2) US6642103B2 (zh)
EP (1) EP1183732A1 (zh)
JP (1) JP2003526924A (zh)
KR (1) KR100841891B1 (zh)
CN (1) CN100565882C (zh)
TW (1) TW516218B (zh)
WO (1) WO2001067517A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US7473959B2 (en) * 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
EP1417704B1 (en) * 2001-08-06 2009-02-04 Nxp B.V. Method of manufacturing a non-volatile memory transistor with an access gate on one side of a control gate/floating-gate stack using a spacer
JP2003188290A (ja) * 2001-12-19 2003-07-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100444604B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US7829411B2 (en) * 2002-02-01 2010-11-09 Nxp B.V. Method and device to form high quality oxide layers of different thickness in one processing step
US6878591B2 (en) * 2002-02-07 2005-04-12 Silicon Storage Technology, Inc. Self aligned method of forming non-volatile memory cells with flat word line
EP1339107B1 (de) * 2002-02-25 2011-11-30 Infineon Technologies AG Feldeffekttransistor
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR20040111581A (ko) * 2002-05-07 2004-12-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 제조 방법
KR100471165B1 (ko) * 2002-05-07 2005-03-08 삼성전자주식회사 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
KR100435261B1 (ko) * 2002-08-07 2004-06-11 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US7214579B2 (en) 2002-10-24 2007-05-08 Nxp Bv. Self-aligned 2-bit “double poly CMP” flash memory cell
JP3927156B2 (ja) * 2003-02-26 2007-06-06 株式会社東芝 不揮発性半導体記憶装置
JP2006519491A (ja) * 2003-02-26 2006-08-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ラテラルセレクトゲートを有する不揮発性メモリ・セルの製造方法
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
US6962852B2 (en) * 2003-03-19 2005-11-08 Promos Technologies Inc. Nonvolatile memories and methods of fabrication
US6995060B2 (en) * 2003-03-19 2006-02-07 Promos Technologies Inc. Fabrication of integrated circuit elements in structures with protruding features
US6962851B2 (en) * 2003-03-19 2005-11-08 Promos Technologies, Inc. Nonvolatile memories and methods of fabrication
US7214585B2 (en) * 2003-05-16 2007-05-08 Promos Technologies Inc. Methods of fabricating integrated circuits with openings that allow electrical contact to conductive features having self-aligned edges
US6902974B2 (en) * 2003-05-16 2005-06-07 Promos Technologies Inc. Fabrication of conductive gates for nonvolatile memories from layers with protruding portions
US6974739B2 (en) * 2003-05-16 2005-12-13 Promos Technologies Inc. Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US7101757B2 (en) * 2003-07-30 2006-09-05 Promos Technologies, Inc. Nonvolatile memory cells with buried channel transistors
US7052947B2 (en) * 2003-07-30 2006-05-30 Promos Technologies Inc. Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates
US7060565B2 (en) * 2003-07-30 2006-06-13 Promos Technologies Inc. Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US6992370B1 (en) * 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
US7358134B2 (en) * 2003-09-15 2008-04-15 Powerchip Semiconductor Corp. Split gate flash memory cell and manufacturing method thereof
EP1665373A2 (en) * 2003-09-16 2006-06-07 Koninklijke Philips Electronics N.V. Manufacture of a non-volatile memory device with a single access gate and differently doped source and drain
US7569882B2 (en) 2003-12-23 2009-08-04 Interuniversitair Microelektronica Centrum (Imec) Non-volatile multibit memory cell and method of manufacturing thereof
US7279736B2 (en) * 2003-12-26 2007-10-09 Dongbu Electronics Co., Ltd. Nonvolatile memory device and methods of fabricating and driving the same
KR20050071956A (ko) * 2004-01-05 2005-07-08 삼성전자주식회사 반도체 메모리 소자 및 제조 방법
KR100655283B1 (ko) * 2004-10-13 2006-12-11 삼성전자주식회사 이이피롬 장치 및 그 제조 방법
JP4541220B2 (ja) * 2005-04-13 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100683389B1 (ko) * 2005-09-20 2007-02-15 동부일렉트로닉스 주식회사 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
US7700439B2 (en) * 2006-03-15 2010-04-20 Freescale Semiconductor, Inc. Silicided nonvolatile memory and method of making same
JP5086626B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
WO2009104688A1 (ja) * 2008-02-20 2009-08-27 日本電気株式会社 不揮発性記憶装置およびその製造方法
US7611941B1 (en) * 2008-06-18 2009-11-03 Infineon Technologies Ag Method for manufacturing a memory cell arrangement
US8101492B2 (en) * 2009-09-23 2012-01-24 Infineon Technologies Ag Method for making semiconductor device
US8951864B2 (en) * 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
US8895397B1 (en) * 2013-10-15 2014-11-25 Globalfoundries Singapore Pte. Ltd. Methods for forming thin film storage memory cells
US9397176B2 (en) * 2014-07-30 2016-07-19 Freescale Semiconductor, Inc. Method of forming split gate memory with improved reliability
US9425044B2 (en) * 2014-08-18 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Composite spacer for silicon nanocrystal memory storage
US9379121B1 (en) * 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9406812B1 (en) * 2015-01-12 2016-08-02 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
CN107768375B (zh) * 2017-09-26 2020-02-21 上海华力微电子有限公司 一种分裂栅的栅极形成方法
US11018151B2 (en) 2018-09-26 2021-05-25 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10985171B2 (en) 2018-09-26 2021-04-20 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10700090B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
US10700078B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
CN110379708B (zh) * 2019-07-22 2021-08-13 上海华力微电子有限公司 闪存的分裂栅极的制造方法
CN110417811B (zh) * 2019-08-22 2021-08-10 上海兆芯集成电路有限公司 比特流编码压缩的方法及装置
KR102479666B1 (ko) 2021-05-07 2022-12-21 주식회사 키파운드리 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2597719B2 (ja) 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
JPH04359476A (ja) 1991-06-05 1992-12-11 Oki Electric Ind Co Ltd 不揮発性半導体メモリの書き換え方法
US5278439A (en) 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
JP3221754B2 (ja) * 1992-12-15 2001-10-22 ローム株式会社 半導体装置
US5422504A (en) * 1994-05-02 1995-06-06 Motorola Inc. EEPROM memory device having a sidewall spacer floating gate electrode and process
US5429969A (en) * 1994-05-31 1995-07-04 Motorola, Inc. Process for forming electrically programmable read-only memory cell with a merged select/control gate
JP2658907B2 (ja) * 1994-09-29 1997-09-30 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
KR0142601B1 (ko) 1995-02-28 1998-07-01 김주용 플래쉬 이이피롬 셀의 제조방법
US5703388A (en) * 1996-07-19 1997-12-30 Mosel Vitelic Inc. Double-poly monos flash EEPROM cell
US5907775A (en) * 1997-04-11 1999-05-25 Vanguard International Semiconductor Corporation Non-volatile memory device with high gate coupling ratio and manufacturing process therefor
JPH1187664A (ja) * 1997-04-28 1999-03-30 Nippon Steel Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN100565882C (zh) 2009-12-02
US20020137290A1 (en) 2002-09-26
EP1183732A1 (en) 2002-03-06
US6642103B2 (en) 2003-11-04
CN1364314A (zh) 2002-08-14
US6885058B2 (en) 2005-04-26
JP2003526924A (ja) 2003-09-09
KR20020008177A (ko) 2002-01-29
KR100841891B1 (ko) 2008-06-30
WO2001067517A1 (en) 2001-09-13
US20040014274A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
TW516218B (en) Semiconductor device and method of manufacturing such a semiconductor device
TW561532B (en) Salicided gate for virtual ground arrays
TWI249241B (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
TW587331B (en) Double densed core gates in SONOS flash memory
TW540141B (en) Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array
US7399672B2 (en) Methods of forming nonvolatile memory devices
TW498557B (en) A method of manufacturing a semiconductor device
TW569437B (en) Nonvolatile memory structures and fabrication methods
TWI235462B (en) Nonvolatile memory and manufacturing method thereof
TWI297932B (en) Method for fabricating semiconductor device
JPH0677438A (ja) ストレージセルアレイと周辺回路をもつ不揮発性半導体メモリー装置の製造方法及びその構造
TW200405476A (en) Method of fabricating 1T1R resistive memory array
TW200306001A (en) Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source line and floating gate, and a memory array made thereby
TW200539355A (en) Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell
CN110506339A (zh) 降低非易失性存储器中电荷损失的方法
TW475259B (en) Low cost mixed memory integration with feram
TWI229924B (en) Method of manufacturing non-volatile memory cell
TWI306670B (en) Memory device
TW200816493A (en) Integrated circuit memory system employing silicon rich layers
JPH07115143A (ja) 不揮発性メモリの製造方法
TW564524B (en) Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region
TW541686B (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP3867378B2 (ja) 半導体不揮発性記憶装置の製造方法
US20060199359A1 (en) Local-length nitride sonos device having self-aligned ono structure and method of manufacturing the same
TW439229B (en) Method for fabricating NOR flash memory device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees