TW515904B - Timing calibration method and semiconductor device testing apparatus with timing calibration function - Google Patents

Description

515904 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1 ) 【發明所屬技術領域】 本發明係關於例如，可測試合載有半導體存儲器或邏 輯電路等之半導體元件是否正常動作之半導體元件測試裝 置之時序校正方法、以及裝備有可實現該時序校正方法之 構成之半導體元件測試裝置。 【習知技術說明】 在圖7顯示一般性半導體元件測試裝置之槪略構成。 通常半導體元件測試裝置乃由：以其控制器動作之電腦系 統1 0、與型樣產生器1 1、腳端資料選擇器1 2、波形 格式器群1 3、時序校正器群1 4、驅動器群1 5、輸出 腳端群1 6、元件電源1 7、邏輯比較器1 8、不良解析 存儲器1 9等加以構成、被測試半導體元件〇 U T即自元 件電源1 7接受電源供應而呈動作狀態、被測試半導體元 件D U T之輸入腳端或輸入兼輸出腳端則被裝設於輸出腳 端群1 6、被供應向該輸出腳端群輸出之測試型樣信號（ T P S )。 型樣產生器1 1係輸出多數通道分之測試型樣資料（ 丁 P D )。該多數通道分之測試型樣資料卻在腳端資料選 擇器1 2以被測試半導體元件D U T之各腳端資料被分發 至各腳端。 波形格式器群1 3具有足夠被測試半導體元件〇 υ τ 之輸入腳端數之通道數波形格式器群13 (13-1 ，13-2，13—3···)、並在測試多數元件時、更 本纸張尺度適用中國國家標準（〇、5)八4規格（210'乂297公4) (請先閲讀背面之注意事項再填寫本頁) 裝·

、1T 線 -4 - 515904 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明（2 ) 具有該通道數之多數倍波形格式器、將以各腳端資料予以 分發之測試型樣資料整形爲一致於被測試半導體元件 D ϋ T之各規格（例如振幅値）之波形測試型樣信號（ τ P S )、將該測試型樣信號透過時序校正器群1 4 ( 14—1 ， 14—2，14—3···)及驅動器群15 (15—1， 15—2， 15-3···)予以輸出至輸 出腳端群16(P1，P2，P3···)。 在此、各輸出腳端係經過波形格式器與時序校正器及 驅動器之串聯電路被供應測試型樣信號、且將該路線稱爲 半導體元件測試裝置之各通道測試型樣信號傳送通路。 被測試半導體元件D U T爲存儲器時、該測試型樣信 號即被寫入於被測試半導體元件D U T。被寫入於被測試 半導體元件D U T之測試型樣信號乃自被測試半導體元件 D U T被予以讀出、該被讀出之輸出資料（〇P D )則在 邏輯比較器1 8與期待値資料（E P D )相比較。 在邏輯比較器1 8檢出不一致時、係將發生該不一致 之地址與發生不一致之測試型樣等予以存儲於不良解析存 儲器1 9、利用爲不良解析或不良救濟處理等。 被測試半導體元件D U T之測試項目中乃有尋問被測 試半導體元件D U T之應答性之測試。該測試則可舉藉在 此未特別圖示之時序發生器所發生時序信號，例如將對被 測試半導體元件D U T施加之測試型樣信號之相位予以移 動於自基準相位位置前進之方向或遲慢之方向、以尋問到 何種相位範圍內可進行正常寫入之測試、或尋問自讀取指 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 515904 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（3 ) 令信號施加時序後需經多少時序才可輸出讀取信號之測試 等。 欲進行該等測試、以其前提條件卻需能將由波形格式 器群1 3與時序校正器群1 4及驅動器群1 5所構成各自 通道之測試型樣信號傳送通路之信號傳播時間値予以整齊 於所定値。 將各自通道之測試型樣信號傳送通路之信號傳播時間 値予以整齊於所定値之作業稱爲時序校正。而爲進行該時 序校正即設有時序校正器群1 4、腳端選擇裝置2 1、時 序測定器2 2。 圖8爲顯示本案發明讓受人之設備內，在本案發明前 所試辦之時序校正模式之連接狀態。時序校正模式係在輸 出腳端群1 6連接腳端選擇裝置2 1、藉該腳端選擇裝置 2 1將輸出腳端群1 6中之腳端一個一個選擇予以連接於 時序測定器2 2。 時序測定器2 2乃可使用示波器或此種半導體元件測 試裝置所裝備之時序測定手段。 在時序校正模式、各波形格式器（13 - 1 ，13 — 2，1 3 - 3 · · ·)即自腳端資料選擇裝置所分配之測 試型樣資料（T P D )生成所定週期之校正用脈衝信號 P T。 以時序測定器2 2採用示波器時、則將一輸出腳端， 例如圖8之輸出腳端P 1預先設定爲基準腳端、對該基準 腳端，經波形格式器1 3 - 1與時序校正器1 4 一 1及驅 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） L--------^------、玎------i (請先閱讀背面之注意事項再填寫本頁) -6 - 經濟部智慧財4¾員工消費合作社印製 515904 A7 _B7___ 五、發明説明（4 ) 動器1 5 - 1所成測試型樣信號傳送通路予以傳送如圖9 所示所定週期之校正用脈衝信號P T、且以示波器顯示畫 面（〇S D )上之時間軸之橫軸X軸上刻度測定該所傳送 之校正用脈衝信號之上升時序、將該刻度位置設定爲基準 相位位置（R P P )、並對基準腳端以外之剩餘輸出腳端 亦經各測試型樣信號傳送通路予以傳送校正用脈衝、促使 欲輸出校正用脈衝列之上升時序一致於其基準相位位置地 調整時序校正器群14之各延遲時間而進行時序校正。 圖1 0爲腳端選擇裝置2 1內部之電路構造一例示。 本例則顯示予以設成由繼電器開關R S 1 — 1至R S 4 — 1之選擇切換，可將輸出腳端16 (PI ，P2，P3 • ··) 一個一個連接於輸出端子之電路構造之情形。圖 1 0所示例子即顯示繼電器開關R S 1 — 1 ，R S 2 - 1 ，R S 3 — 1 ，R S 4 - 1均被連接於接點（a )側、以 選擇輸出腳端P 1之狀態。該等繼電器開關之串聯電路乃 成爲腳端選擇裝置之該輸出腳端P1所需之腳端選擇路線 。本腳端選擇裝置之特徵卻在考慮無論選擇那一輸出腳端 P 1〜P 1 6之狀態下、藉將各輸出腳端P 1〜p 1 6至 輸出端子之各腳端選擇路線予以設成等線路長、促使不管 選擇那一輸出腳端P 1〜P 1 6在腳端選擇裝置2 1內均 呈延遲時間相等之點。 況且，腳端選擇裝置2 1內之各信號導體係由印刷配 線所形成、尤其爲防止高速脈衝信號之波形劣化等以獲得 特性阻抗、而由微帶線路構造予以製成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） I----K——：ίι裝------訂------線 (讀先閲讀背面之注意事項再填寫本頁) 經濟部智惡財產笱員工消費合作钍印製 515904 A7 B7_ 五、發明説明（5 ) 惟、欲將該等腳端選擇路線之信號傳播延遲時間全部 整齊於所定値相當困難、實際上各腳端選擇路線間雖稍些 卻發生延遲時間差。 在腳端選擇裝置2 1之各腳端之選擇狀態下、設腳端 選擇裝置2 1內之各腳端選擇路線間發生信號之傳播時間 差時、其時間差在時序校正時即被加算於時序校正器群 1 4之校正値內、致雖進行時序校正，卻有腳端選擇裝置 21內部之延遲時間差反而以時序誤差被加算之缺點。 圖1 1爲顯示其情形。在圖1 1 ，T S爲顯示調整時 序校正器群1 4將至達對應各輸出腳端之各通道時序測定 器之全信號傳送路線的延遲時間予以整合於所定時間之該 所定時間。在該所定時間T S內、設腳端選擇裝置2 1內 之各腳端選擇路線間有延遲時間差時、各通道之全信號傳 送路線之延遲時間內涵則爲，圖示半導體元件之信號傳送 通路所致之延遲時間（T X 1 ，T X 2 ，丁 X 3 · ·.) 與施加斜線之腳端選擇裝置2 1內之腳端選擇路線所致t 延遲時間（T A 1 ，T A 2，T A 3 · · ·)的和。如腳 端選擇裝置2 1內之延遲時間（TA1 ，TA2 ，TA3 ..·)存在有長短時間差時、半導體元件測試裝置側之 各測試型樣信號傳送通路之延遲時間（T X 1 ，T X 2 ’ TX3 ...)即被抄寫入腳端選擇裝置21內之各腳端 選擇路線延遲時間之參差不齊所致之時間差。 因此、在時序校正後將腳端選擇裝置2 1予以拆卸之 狀態下、各測試型樣信號傳送通路之延遲時間（T X 1 ’ 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I * 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) -8- 經濟部智慧財4局8工消費合作社印製 515904 Α7 Β7 五、發明説明（6 ) ΤΧ2，ΤΧ3·..)卻成含有腳端選擇裝置21之延 遲時間差、難以說成被進行正確之時序校正。 又、以腳端選擇裝置2 1除圖1 0所示構造之外、亦 存在有由X - Υ - Ζ驅動機構將探頭（觸頭）予以移動於 X - Υ - Ζ方向、藉探頭促使時序測定器2 2之輸入端子 連接於輸出腳端群1 6之構造的腳端選擇裝置。此構造之 腳端選擇裝置，在使探頭移動於X - Υ - Ζ方向時、由於 連接於探頭與時序測定器間之電纜（同軸電纜）之彎曲變 化、致因該彎曲變化俾使電纜之延遲時間發生變動現象' 而產生與上述同樣不妥。 【發明之槪述】 爲解決上述問題、本發明係以提供一種腳端選擇裝置 2 1內各腳端選擇路線之信號傳播延遲時間差在半導體元 件測試裝置之時序校正時不會以誤差被抄寫入之半導體元 件測試裝置之時序校正方法、及一種裝備有可實現該時序 校正方法之構成之半導體元件測試裝置爲目的。 爲達成上述目的、本發明之第一面、乃在將測試型樣 信號透過多數測試型樣信號傳送通路分別予以輸出至多數 輸出腳端、且使用之以測試該輸出腳端所裝設被測試半導 體元件之半導體元件測試裝置、提案一種具： 將上述多數輸出腳端透過對應各輸出腳端所設之腳端 選擇路線一個一個予以連接於時序測定器、 藉上述時序測定器、將各腳端選擇路線之信號傳播延 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I»n I I - ip - n I n I I n ϋ T _ I I I n ϋ ，T务 (請先閱讀背面之注意事項再填寫本頁) -9- 515904 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（7 ) 遲時間予以預先設定並存儲於存儲手段、 由上述時序測定器進行測定對應各輸出腳端之上述測 試型樣信號傳送通路與上述腳端選擇路線之串聯電路的總 信號傳播延遲時間値、 自該測定値減去上述所存儲各腳端選擇路線之信號傳 播延遲時間値、 促使該等差異延遲時間値在所有腳端通道一致於所定 値地進行調整上述各測試型樣信號傳送通路之時序校正器 延遲時間、 等步驟、而可校正上述多數測試型樣信號傳送通路之 信號傳播延遲時間値間參差不齊之時序校正方法。 本發明之第二面、係在將測試型樣信號透過多數測試 型樣信號傳送通路分別予以輸出至多數輸出腳端、且使用 之以測試該輸出腳端所裝設被測試半導體元件之半導體元 件測試裝置、提案一種具： 將上述多數輸出腳端透過對應各輸出腳端所設之腳端 選擇路線一個一個予以連接於時序測定器、 藉上述時序測定器、將各腳端選擇路線之信號傳播延 遲時間予以預先設定並存儲於存儲手段、 將該等輸出腳端中之一設定爲基準腳端、將對應該基 準腳端之腳端選擇路線之信號傳播延遲時間値設爲基準値 、以求取與上述基準腳端以外之剩餘輸出腳端之腳端選擇 路線之信號傳播延遲時間値間之偏差値、 由上述時序測定器進行測定對應各輸出腳端之上述測 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 批衣 訂 n 線 (讀先閲讀背面之注意事項再填寫本頁) -10- 515904 A7 B7 經濟部智慧財產笱員工消費合作社印製 五、發明説明（8 ) 試型樣信號傳送通路與上述腳端選擇路線之串聯電路的總 信號傳播延遲時間値、 以計算對應上述測定之基準腳端之總信號傳播延遲時 間値與對應基準腳端以外之剩餘輸出腳端之總信號傳播延 遲時間値之差異延遲時間値、 促使該等差異延遲時間値一致於上述偏差値地進行調 整上述各測試型樣信號傳送通路之時序校正器之延遲時間 > 等步驟、而可校正上述多數測試型樣信號傳送通路之信號 傳播延遲時間値間參差不齊之時序校正方法。 本發明之第三面、則在具備： 型樣產生器、與 將該型樣產生器所輸出含測試型樣資料，地址信號， 控制信號之輸出信號予以分配給對應於被測試半導體元件 之輸入端子腳端之通道之腳端資料選擇器、與 將由該腳端資料選擇器分配給各通道之腳端資料加以 整形爲具一致於被測試半導體元件規格之波形之測試型樣 信號之格式器群、與 校正各測試型樣信號傳送通路之信號傳播延遲時間所 需之時序校正器群。與 將該時序校正器群所輸出測試型樣信號予以輸出至輸 出腳端群之驅動器群、與 可控制本測試裝置之動作之電腦系統、與 可測定施加於上述輸出腳端之測試型樣信號施加時序 (請先閲讀背面之注意事項再填寫本頁) -裝· ,ιτ 線 本纸張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -11 · 515904 A7 _B7_五、發明説明（9 ) 之時序測定器、與 在時序校正模式被連接於上述輸出腳端群、且對各腳 端 腳 之 中 群 端 腳 出 輸端 將腳 成之 形器 以出 予測 端序 時 述 上 於 接 連 擇 選 置 裝 擇 選 端 腳 之 線 路 擇 選 置 裝 試 測 件 元 獲 導 半 之 ： 式有 模具 正統 校系 序腦 時電 有述 持上 TL 11311 且種 成一 構案 所提 傳 號 信 之 線 路 擇 選 端5盥( 各、 內段 置手 裝儲 擇存 選之 端果 腳結 述定 ,1—一 1 孭 儲間 存時 可遲 延 摺 樣端 型腳 試及 測路 之通 群送 端傳 腳號 出信 輸樣 述型 上試 於測 加之 施端 定腳 測出 器輸 定應 測對 序所 時過 由透 信 自擇 、 選 間端 時腳 遲述 延上 播之 傳應 號對 信儲 全存 之所 時段 送手 傳儲 被存 路述 電上 聯去 串減 之値 線定 路測 擇等 選該 與 段 手 算 減 之 間 時 遲 延 線 路 (請先閲讀背面之注意事項再填寫本頁) .裝· 經濟部智慧財產笱員工消费合作社印製 値遲 間延 時之 遲群 延器 異正 差校 之序 得時 所述 果上 結整 算調 °彐|| /Λ 之値 段定 、 手所段 算之手 減定制元 該設控體 由 先序導 使預時半發樣 俾於之之本型 束間 收時 置 裝 試 測 件 備 具 在 乃 面與 四、 第器 之生 明產 ，件 號元 信體 址導 地半 ’ 試 料測 資被 樣於 型應 試對 測給 含配 出分 輸以 所予 器號 生信之 產出端 樣輸腳 型之子 該號端 將信入 制輸 控之 與 器 擇 選 料 資 端 腳 之 道 通 以樣 加型 料試 資測 端之 腳形 之波 道之 通格 各規 給件 配元 分體 器導 擇半 選試 料測 資被 端於 腳致 該 一 由具 將爲 形 整 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 線 -12- 經濟部智慧財產笱S工消費合作钍印製 515904 A7 B7_ 五、發明説明（1〇) 信號之格式器群、與 校正各測試型樣信號傳送通路之信號傳播延遲時間所 需之時序校正器群。與 將該時序校正器群所輸出測試型樣信號予以輸出至輸 出腳端群之驅動器群、與 可控制本測試裝置之動作之電腦系統、與 可測定施加於上述輸出腳端之測試型樣信號施加時序 之時序測定器、與 在時序校正模式被連接於上述輸出腳端群、且對各腳 端予以形成將輸出腳端群中之腳端——選擇連接於上述時 序測出器之腳端選擇路線之腳端選擇裝置、 所構成且持有時序校正模式之半導體元件測試裝置、 提案一種上述電腦系統具有： 可存儲上述腳端選擇裝置內各腳端選擇路線之信號傳 播延遲時間測定結果之存儲手段、與 將上述輸出腳端群中之任一設定爲基準腳端、以求取 上述存儲手段所存儲該基準腳端之延遲時間値與其他腳端 之延遲時間値之偏差値的偏差値算出手段、與 由時序測定器測定施加於上述輸出腳端群之測試型樣 信號透過所對應輸出腳端之測試型樣信號傳送通路及腳端 選擇路線之串聯電路被傳送時之全信號傳播延遲時間、且 俾使對於該等測定値中對應基準腳端之測定値之對應於其 他腳端之測定値分別一致於上述偏差値算出手段所算出偏 差値而調整上述各時序校正器之延遲時間之時序控制手段 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

It I— I 訂— — — ^ (請先閲讀背面之注意事項再填寫本頁) -13- 515904 A7 ______B7 五、發明説明（11) 之半導體元件測試裝置。 【圖示之簡單說明】 圖1爲本發明申請專利範圍第1項所提案之時序校正 方法說明用圖。 圖2爲可實現本發明第一面所提案之時序校正方法之 半導體元件測試裝置一實施例說明用方塊圖。 圖3爲圖2所示半導體元件測試裝置之主要部分構成 說明用方塊圖。 圖4，5爲本發明第二面所提案之時序校正方法說明 用圖。 圖6爲可實現本發明第二面所提案之時序校正方法之 半導體元件測試裝置主要部分構成說明用方塊圖。 圖7爲自以往即被使用之半導體元件測試裝置說明用 方塊圖。 圖8爲在圖7所示習知半導體元件測試裝置，於本案 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 之 。 用 圖吏 塊W 方方 W正㈣校 說序 去 ^ 時 方匕。Ή Μ目 校㉟示 序^顯 時IU面 之^書一 辦述用 試上明 初示說 最所示 內 8 例 備圖 一 設爲器 之 9 定 人圖測 受序 讓時 說 之 示 例 一 成 構 部 內 置 裝 擇 選 端 腳 示 所 8 圖 爲。 ο 圖 1 接 圖連 用 明 圖 用 明 說 點 缺 之 法 方 辦 試 之 初 最 述 上 示 所 8 圖 爲 圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 515904 經濟部智慈財4局8工消费合作社印^ A7 B7 五、發明説明（12) 主要元件對照表 1 1 :型樣產生器 1 2 :腳端資料選擇器 1 3 :波形格式器群 1 4 :時序校正器群 1 5 :驅動器群 1 6 :輸出腳端群 1 7 :元件電源 1 8 :邏輯比較器 1 9 :不良解析存儲器 2 1 :腳端選擇裝置 2 2 :時序測定器 1 0 :電腦系統 1 0 A :存儲手段 1 0 B :減算手段 1 0 C :時序控制手段 1 0 D :偏差値算出手段 【本發明之詳細說明】 在圖1顯示本發明第一面所提案之時序校正方法。又 、在各圖示附上同一符號或參考數字即指同一物件。 在圖1、T C係顯示作爲測試型樣信號傳送通路之目 標之延遲時間。在此予以表記爲校正目標値。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公慶） L--------批衣------、玎------^ (請先閱讀背面之注意事項再填寫本頁) -15- 515904 A7 B7 五、發明説明（13) TA1 ，ΤΑ2 ，ΤΑ3 ，· · ·爲顯示腳端選擇裝 (請先閱讀背面之注意事項再填寫本頁) 置2 1之各腳端選擇路線之延遲時間。本發明乃預先測定 該等延遲時間（TA1，TA2，TA3，· · ·）求出 之、且將其測定値存儲於控制半導體元件測試裝置之電腦 之存儲手段、而作爲因時序校正用程序被起動而讀出之既 知時間値所賦予者。 丁 1 ，T2 ，T3 ， · · ·爲顯示各通道Ν〇· 1 ， Ν〇· 2 ，Ν〇· 3 ，. · ·之全信號傳送路線之延遲時 間測定値。該延遲時間測定値之內涵爲具既知値之腳端選 擇裝置2 1之各腳端選擇路線之延遲時間（ΤΑ 1， T A 2，T A 3，·..）與半導體元件測試裝置側之信 號傳送通路之延遲時間（TX1 ，丁 X2 ，丁 X3 ，· · · )的和（T1=TA1+TX1 ，T2 = TA2+TX2 ’T3 = TA3+TX3，· ·.）。 本發明申請專利範圔第1項所提案之時序校正方法、 乃自該全信號傳送路線之延遲時間測定値τ 1，T 2， 經濟部智慧財產苟員工消費合作社印製 T 3 ’···分別減去既知之腳端選擇路線之延遲時間（ TA1’TA2，TA3，· · ·）、如其差異値（ TX1’TX2，TX3， ···）與目標値TC一致（ TX1=TC’TX2 = TC，TX3 = TC，· · ·） 即保持其原樣、如不一致（TX1妾TC，TX2#TC ，TX3 矣 TC，· · ·）時、則俾使呈 TX1=TC， TX2=TC，TX3 = TC，· · ·之關係而調整時序 校正群14之各通道ν〇· 1 ，Ν〇· 2 ，Ν〇· 3 ， 本紙張尺度適用中國國家標準（CNS) Μ規格（21Gx297公董） -16- 515904 Α7 Β7 五、發明説明（14) • ••延遲時間、以進行時序校正。 因此、如圖2所示、時序測定器2 2具有測定各通道 之全信號傳送路線之延遲時間測定値T 1 ，T 2，T 3， • · ·，即向電腦系統1 0轉送延遲時間測定値T 1 ， T 2，T 3，· · ·之功能。又、電腦系統1 0乃實施自 接到之延遲時間測定値T 1 ，T 2，T 3，...分別減 去各通道所存儲之腳端選擇裝置21側腳端選舉路線之延 遲時間ΤΙ，T2，T3，· · ·減算處理。差異値 ΤΧΐ=τΐ-ΤΑ1 ， ΤΧ2 = Τ2 — ΤΑ2 ，丁 Χ3 =丁 3 — ΤΑ3 ，· ··如不一致於目標値TC時、電腦 系統1 0則調整所對應時序校正器群1 4之可變延遲元件 之延遲時間、促使ΤΧ1 ，ΤΧ2 ，ΤΧ3 ，· ··呈一 致於目標値T C之延遲時間Τ X 1 ’ ，Τ X 2 ’ ， ΤΧ3’ ，· ··而進行時序校正。此種時序校正卻由電 腦系統1 0實行時序校正程序而自動進行。 藉將所有通道之延遲時間差異ΤΧ1，ΤΧ2， ΤΧ3，· · ·予以調整一致於校正目標値TC之延遲時 間 ΤΧ1’ ，ΤΧ2’ ，ΤΧ3’ ，···、所有半導體 元件測試裝置之各型樣信號傳送通路之延遲時間即被校正 於校正目標値T C。 圖3爲顯示實現時序校正方法所需新設於電腦系統 1 0之構成。電腦系統1 0係存儲有實行測試之測試程序 ，實行時序校正之時序校正程序等、且裝備有實行該等程 序之手段（圖3爲電腦系統10Χ)。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -----L---,rl^ — — (請先閱讀背面之注意事項再填寫本頁) 、?Τ 線 經濟部智慧財產局員工消費合作社印製 -17· 515904 經濟部智慧財產笱員工消費合作社印紫 A7 B7 五、發明説明（15) 本發明即以除該等程序外，尙附加有存儲手段1 〇 A ，與減算手段1 〇 B (含減算處理實行程序），以及時序 控制手段1 0 C之構成爲特徵。 存儲手段1 0A卻被存儲上述腳端選擇裝置2 1之各 腳端選擇路線之延遲時間（TA1，TA2，TA3， • · ·)。又減算手段1 Ο B乃進行自各通道所測定之延 遲時間（T1，T2，T3，· · ·）減去腳端選擇裝置 2 1內之各腳端選擇路線之延遲時間（ΤΑ1 ，ΤΑ2， ΤΑ3， · · ·）之、ΤΧ1=( 丁 1-ΤΑ1)， ΤΧ2 = (Τ2-ΤΑ2) ，ΤΧ3=(Τ3 - ΤΑ3) ，· · ·之減算處理。 時序控制手段1 0 C則調整時序校正器群1 4之各延 遲時間促使減算結果Τ X 1 ，Τ X 2，Τ X 3，· · · 一 致於目標値T C。 茲使用圖4及圖5說明本發明第二面所提案之時序校 正方法。在本發明第二面、亦預先測定腳端選擇裝置2 1 內之各腳端選擇路線之延遲時間（ΤΑ1 ，ΤΑ2， Τ A 3 ，· . ·）、將測定結果存儲於電腦系統1 0之存 儲手段。與其同時、將輸出腳端中之一腳端設定爲基準之 腳端、以求取對應該基準腳端之腳端選擇路線之延遲時間 與其他腳端之腳端選擇路線之延遲時間之偏差値（△丁1 ，ΔΤ2，ΔΤ3，...)、予以存儲於存儲手段。在 圖4所示之例、即顯示將通道Ν〇· 1之輸出腳端設爲基 準腳端、以所對應腳端選擇路線之延遲時間ΤΑ 1爲基準 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I~ 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) -18- 515904 A7 B7 經濟部智慧財/i^a(工消費合作社印製 五、 發明説明 (16) 1 I 將 與 其 他 腳端選擇路 線 之 延遲時間之時間 差作 爲 偏 差 値 1 1 I ( Δ T 1 T A 2 - T A 1 ，△ T 2 = T A 3 - T A 1 1 I Δ 丁 3 — 丁 A 4 - T A 1 • · ·)之情形。 請 1 在 時 序 校正時、促 使 時 序測定器2 2所 測定 各 通 道 延 先 閲 1 | 讀 1 I 遲 時 間 ( 如 上述，各通 道 之 半導體元件測試 裝置 之 延 遲 時 背 面 1 I 間 T X 1 ， T X 2，T X 3 ，T X 4，. · •與 腳 端 選 擇 1 裝 事 1 置 內 之 各 腳端選擇路 線 之延遲時間T A 1， T A 2 項 再 I : T 填 1 A 3 T A 4 ， —— • 之 和）T 1，T 2 ，T 3 T 4 寫 本 裝 • • • 與 上述作爲基 準 之 通道延遲時間T 1之 差 異 呈 上 頁 1 1 述 各 偏 差 値 (0，△ T 1 ， △ T 2，△ T 3 ， · • • ) Λ 1 1 而 校 正 時 序 校正器群1 4 之 各延遲時間（T X 1 j T X 2 1 I 丁 X 3 ， ·卜 則 如 圖5所示，半導 體元 件 測 試 裝 1 訂 I 置 之 各 型 樣 信號傳送通j 路- 之被校正延遲時間（ ：T X 1 y 1 1 I T X 2 T X 3，T X 4 ， • · ·)即一致 於所 定 巨 標 値 1 1 丁 C 〇 1 | 因 此 J 電腦系統1 0 如 圖6所示、除了 可存 儲 腳 端 選 線 I 擇 裝 置 2 1 內之各腳端: 選i 澤路線之延遲時間T ' A 1 1 1 I T A 2 T A 3，· · • 之 存儲手段1 0 A 之外 Λ 尙 設 有 1 可 算 出 對 應 該存儲手段 1 0 . \所存儲延遲時間T A 1 j 1 T A 2 y T A3，·· • 中 之基準腳端之腳 端選 擇 路 線 之 Γ 1 延 遲 時 間 例如以T A 1 爲 基準之與其他延 遲時 間 之 偏 差 1 I 値 Δ T 1 ， △ 丁 2，△ T 3 ，· · ·之偏差値算 \手 :段 1 1 I 1 〇 D 以 及促使自時 序 測 定器2 2送來之 對應 基 準 腳 端 1 1 之 全 信 號 傳 送路線之總 延 遲 時間測定値（例 如T 1 ) 與 對 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - 515904 A7 _B7 __ 五、發明説明（17) 應其他輸出腳端之全信號傳送路線之總延遲時間測定値 丁 2 ，T3 ，T4，· · ·時間差，一致於偏差値算出手 段10D算出之偏差値ΔΤ1，ΔΤ2，ΔΤ3，· · · 而調整時序校正器群14之各延遲時間之時序控制手段 1 0 C。 如上說明、依據本發明係能阻止時序校正時所使用腳 端選擇裝置2 1各腳端選擇路線延遲時間之偏差値被抄寫 入時序校正結果、而可使半導體元件測試裝置之各測試型 樣傳送通路之延遲時間予以整齊於所定値。 其結果、可提高半導體元件測試裝置之時序校正精確 度、而獲得能提高半導體元件測試裝置測試結果之信賴性 之優點。 I n I I I (請先閲讀背面之注意事項再填寫本頁) 線 經濟部智慈財產笱員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公廣） -20-

Claims (1)

1. 515904 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 , 一種時序校正方法，係在將測試型樣信號透過多 數測試型樣信號傳送通路分別輸出至多數輸出腳端’且使 用之對其輸出腳端所裝設被測試半導體元件進行測試β 7半 導體元件測試裝置，可校正上述多數測試型樣信號傳送通 路之信號傳播延遲時間値間之參差不齊，其特徵在於具有 將上述多數輸出腳端透過對應各輸出腳端所設腳端選 擇路線——連接於時序測定器， 藉上述時序測定器預先測定各腳端選擇路線之信號傳 播延遲時間，而予以存儲於存儲手段， 且由上述時序測定器進行測定對應各輸出腳端之上述 測試型樣信號傳送通路與上述腳端選擇路線之串聯電路之 總信號傳播延遲時間値， 自該測定値減去上述存儲之各腳端選擇路線之信號傳· 播延遲時間値， 促使該等差異之延遲時間値在所有通道一致於所定値 而進行調整上述各測試型樣信號傳送通路之時序校正器延 遲時間 等步驟。 2 _ —種時序校正方法，係在將測試型樣信號透過多 數測試型樣信號傳送通路分別輸出至多數輸出腳端，且使 用之對其輸出腳端所裝設被測試半導體元件進行測試之半 導體兀件測試裝置，可校正上述多數測試型樣信號傳送通 路之信號傳播延遲時間値間之參差不齊，其特徵在於具有 本紙張尺度適用中國國家揉準（CNS) ^祕（21GX297公董）~ -- ϋϋ iiiB βϋ · 1· SB ipci iB (請先閱讀背面之注意事項再填寫本頁) --訂 LP 0 11 mMaKBB —BBB n emaBMM —I—- _ _-i ΛΕΒΜΙ -21 - 515904 ABCD 六、申請專利範圍 將上述多數輸出腳端透過對應各輸出腳端所設腳端選 (請先閲讀背面之注意事項再填寫本頁) 擇路線一一連接於時序測疋器’ 藉上述時序測定器預先測定各腳端選擇路線之信號傳 播延遲時間，而予以存儲於存儲手段， 將該等輸出腳端中之一設定爲基準腳端，將對應該基 準腳端之腳端選擇路線之信號傳播延遲時間値設爲基準値 ，以求取與上述基準腳端以外之剩餘輸出腳端之腳端選擇 路線之信號傳播延遲時間値間之偏差値， ' 由上述時序測定器進行測定對應各輸出腳端之上述.測 試型樣信號傳送通路與上述腳端選擇路線之串聯電路之總 信號傳播延遲時間値， 以計算對應上述測定之基準腳端之總信號傳播延遲時 間値與對應基準腳端以外之剩餘輸出腳端之總信號傳播延· 遲時間値之差異延遲時間値， 經濟部智慧財產局員工消費合作社印製 促使該等差異延遲時間値一致於上述偏差値而進行調 整上述各測試型樣信號傳送通路之時序校正器之延遲時 間 等步驟。 3 . —種半導體元件測試裝置，係具有： 型樣產生器，與 將該型樣產生器所輸出含測試型樣資料，地址信號， 控制信號之輸出信號予以分配給被測試半導體元件之輸入 端子腳端所對應通道之腳端·資料選擇器，與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 22- 515904 A8 B8 C8 D8 _______ 六、申請專利範圍 (請先聞讀背面之注意事項再填寫本頁) 將由該腳端資料選擇器分配給各通道之腳端資料加以 整形爲具一致於被測試半導體元件規格之波形之測試型樣 信號之格式器群，與 校正各測試型樣信號傳送通路之信號傳播延遲時間所 需之時序校正器群，與 將該時序校正器群所輸出測試型樣信號予以輸出至輸 出腳端群之驅動器群，與 可控制測試裝置之動作之電腦系統，與 可測定施加於上述輸出腳端之測試型樣信號施加時序 之時序測定器，與 在時序校正模式被連接於上述輸出腳端群，且對各腳 端予以形成將輸出腳端群中之腳端——選擇連接於上述時 序測出器之腳端選擇路線之腳端選擇裝置， 所構成且持有時序校正ί吴式’其特徵在於： 上述電腦系統具有， 可存儲上述腳端選擇裝置內各腳端選擇路線之信號傳 播延遲時間測定結果之存儲手段，與 經濟部智慧財產局員工消費合作社印製 由時序測定器測定施加於上述輸出腳端群之測試型樣 信號透過所對應輸出腳端之測試型樣信號傳送通路及腳端 選擇路線之串聯電路被傳送時之全信號傳播延遲時間，並 自該等測定値減去上述存儲手段所存儲對應之上述腳端選 擇路線延遲時間之減算手段，與 俾使以該減算手段之運算結果所得之差異延遲時間値 收束於預先設定之所定値而調整上述時序校正器群之延遲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -23- 515904 Α8 Β8 C8 D8 六、申請專利範圍 時間之時序控制手段。 4 · 一種半導體元件測試裝置，係具有： (請先閱讀背面之注意事項再填寫本頁) 型樣產生器，與 將該型樣產生器所輸出含測試型樣資料，地址信號， 控制信號之輸出信號予以分配給被測試半導體元件之輸入 端子腳端所對應通道之腳端資料選擇器，與 將由該腳端資料選擇器分配給各通道之腳端資料加以 整形爲具一致於被測試半導體元件規格之波形之測試型樣 信號之格式器群，與 、 校正各測試型樣信號傳送通路之信號傳播延遲時間所 需之時序校正器群，與 將該時序校正器群所輸出測試型樣信號予以輸出至輸 出腳端群之驅動器群，與 可控制測試裝置之動作之電腦系統，與 可測定施加於上述輸出腳端之測試型樣信號施加時序 之時序測定器，與 經濟部智慧財產局員工消費合作社印製 在時序校正模式被連接於上述輸出腳端群，且對各胎p 端予以形成將輸出腳端群中之腳端——選擇連接於上述時 序測出器之腳端選擇路線之腳端選擇裝置， 所構成且持有時序校正模式，其特徵在於： 上述電腦系統具有， 可存儲上述腳端選擇裝置內各腳端選擇路線之信號傳 播延遲時間測定結果之存儲手段，與 將上述輸出腳端群中之任一設定爲基準腳端，以求φ 一 24- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部智慧財產局員工消費合作社印製 515904 A8 B8 C8 D8 六、申請專利範圍 上述存儲手段所存儲其基準腳端之延遲時間値與其他腳端 之延遲時間値之偏差値之偏差値算出手段，與 由時序測定器測定施加於上述輸出腳端群之測試型樣 信號透過所對應其輸出腳端之測試型樣信號傳送通路及腳 端選擇路線之串聯電路被傳送時之全信號傳播延遲時間， 且俾使對於該等測定値中對應基準腳端之測定値之對應其 他腳端之測定値分別一致於上述偏差値算出手段所算出偏 差値而調整上述各時序校正器之延遲時間之時序控制手段 Ο · 5 . —種時序校正方法，係在具有各由波形格式器， 時序校正器，驅動器及輸出腳端之串聯電路所成多數測試 型樣傳送通路，且將被測試半導體元件裝設於上述多數輸 出腳端，藉經過上述信號傳送路線傳送之測試型樣信號予 以測試之半導體元件測試裝置，可校正上述各測試型樣信. 號傳送通路之信號傳播延遲時間値間之參差不齊，其特徵 在於具有： 將上述各輸出腳端透過其腳端對應之腳端選擇路線一 一選擇連接於時序測定器， 將該等腳端選擇路線之信號傳播延遲時間値（T A 1 ，T A 2，T A 3，. ·.）以時序測定器予以預先測定 ，並存儲於存儲手段， 且由時序測定器測定各輸出腳端對應之測試型樣信號 傳送通路與腳端選擇路線之串聯電路之總信號傳播延遲時 間値（T 1，T 2，T 3，· ·. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -n Ϊ— I H . -25- 515904 A8 B8 C8 D8 六、申請專利範圍 自該測定之各輸出腳端之總信號傳播延遲時間値（ (請先閲讀背面之注意事項再填寫本頁) ΤΙ ，T2，T3，...）分別減去上述存儲之對應各 輸出腳端之腳端選擇路線之信號傳播延遲時間（T A 1 ， TA2，TA3，. ·.）， 促使所得差異之信號傳播延遲時間値（τ X 1， Τ X 2，τ X 3，·..）收束於預先設定之所定値（ ΤΧ1， ，TX2， ，TX3’ ，...=TC )而調 整上述所有測試型樣信號傳送通路之時序校正器之延遲時 間 _ 等步驟。 6 . —種時序校正方法，係在具有各由波形格式器， 時序校正器，驅動器及輸出腳端之串聯電路所成多數測試 型樣傳送通路，且將被測試半導體元件裝設於上述多數腳 端通道之輸出腳端，藉經過上述測試型樣信號傳送通路傳. 送之測試型樣信號予以測試之半導體元件測試裝置，可校 正上述各測試型樣信號傳送通路之信號傳播延遲時間値間 之參差不齊、其特徵在於具有： 經濟部智慧財產局員工消費合作社印製 將上述各輸出腳端透過其腳端對應之腳端選擇路線一 一選擇連接於時序測定器， 將該等腳端選擇路線之信號傳播延遲時間値（T A 1 ，T A 2，Τ A 3，...）予以預先測定並存儲.， 將該等輸出腳端中之一（P 1 )設定爲基準腳端，將 該基準腳端選擇性連接於上述時序測定器之腳端選擇路線 之信號傳播延遲時間値（T A 1 )作爲基準値，以求取與 本紙張尺度適用中國國家襟準（CNS ) A4規格（210X297公釐） -26- 515904 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 上述基準腳端以外之剩餘輸出腳端之腳端選擇路線之信號 傳播延遲時間値（T A 2，τ A 3，...）間之偏差値 (△丁 1=ΤΑ2-ΤΑ1，ΔΤ2 = ΤΑ3 - TA1， ...)’ 促使對應上述基準腳端之測試型樣.信號傳送通路及上 述腳端選擇路線之串聯電路之總信號傳播延遲時間値（ Τ 1 )，與對應基準腳端以外之剩餘輸出腳端之信號傳送 通路及腳端選擇路線之串聯電路之總信號傳播延遲時間値 (Τ 2，Τ 3，· · ·)之差異延遲時間値，呈分別一致 於該剩餘輸出腳端之上述偏差値之（Τ 2 - Τ 1 =△ Τ 1 ，ΤΑ3— ΤΑ1=ΔΤ12，’_.·)而進行調整上述 所有測試型樣信號傳送通路之時序校正器之延遲時間， 等步驟。 經濟部智慧財產局員工消費合作社印製 7 · —種半導體元件測試裝置，係具有各由波形格式· 器，時序校正器，驅動器及輸出腳端之串聯電路所成多數 測試型樣傳送通路，且將被測試半導體元件裝設於上述多 數腳端通道之輸出腳端，藉經過上述測試型樣信號傳送通 路傳送之測試型樣信號予以進行測試者，其特徵在於更具 有： 將測試裝置予以控制於測試模式及校正模式之電腦系 統，與 在校正上述各測試型樣信號傳送通路之信號傳播延遲 時間値間之參差不齊之時序校正模式時所使用之時序測定 器，與 本^張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -27 - 515904 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 具有連接上述各輸出腳端及上述時序測定器之多數腳 端選擇路線，且一^ 一'選擇該腳朗選擇路線將各輸出腳卿一^ 一連接於上述時序測定器之腳端選擇裝置’ 上述時序測定器則接收透過對應於上述各輸出腳端之 測試型樣信號傳送通路及腳端選擇路線之串聯電路分別予 以傳送之時序校正用脈衝信號、以測定該等各串聯電路之 總信號傳播延遲時間値（τ 1，T 2，τ 3，· · ·）， 而上述電腦系統乃具有： 可存儲預先所測定，透過上述各腳端選擇路線予以傳 送之時序校正用脈衝信號之各腳端選擇路線之信號傳播延 遲時間値（T A 1 ，T A 2，Τ A 3，· ·.）的存儲手 段，與 自上述時序測定器所接收對應於上述各輸出腳端之串 聯電路之總信號傳播延遲時間値（Τ 1 ，T 2，. . ·） 減去上述存儲手段所存儲對應各輸出腳端之腳端選擇路線 之信號傳播延遲時間値（T A 1 ，Τ A 2，. . ·）的減 算手段，與 促使以該減算手段之運算結果所得差異之信號傳播延 遲時間値（Τ X 1 ，Τ X 2，· ·.）收束於預先設定之 所定値（TX1， ，TX2’ ，ΤΧ3’ ，...二 TC )而調整上述各時序校正器之延遲時間之時序控制手段。 8 . —種半導體元件測試裝置，係具有各由波形格式 器，時序校正器，驅動器及輸出腳端之串聯電路所成多數 測試型樣傳送通路，並具多數腳端通道，且將被測試半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ϋΗΒην SIC ΒΒΐ.·ί33 II lal —βΒϋ OHRMBIBB 一"J. BBOBmMB -115 ΒΗϋπΗβ --- I (請先閎讀背面之注意事項再填寫本頁) -28- 515904 A8 B8 C8 D8 ___ 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 體元件裝設於上述多數輸出腳端，藉經過上述測試型樣信 號傳送通路傳送之測試型樣信號予以進行測試者，其特徵 在於更具有： 將測試裝置予以控制於測試模式及校正模式之電腦系 統，與 在校正上述各測試型樣信號傳送通路之信號傳播延遲 時間値間之參差不齊之時序校正模式時所使用之時序測定 器，與 具有連接上述各輸出腳端及上述時序測定器之多數腳 端選擇路線，且——選擇該腳端選擇路線將各輸出腳端一 一連接於上述時序測定器之腳端選擇裝置’ 上述時序測定器則接收透過對應於上述各輸出腳端之 測試型樣信號傳送通路及腳端選擇路線之串聯電路分別予 以傳送之時序校正用脈衝信號，以測定該等各串聯電路之· 總信號傳播延遲時間値（τ 1，T 2，τ 3，...）， 而上述電腦系統乃具有： 經濟部智慧財產局員工消費合作社印製 可存儲預先所測定，透過上述各腳端選擇路線予以傳 送之時序校正用脈衝信號之各腳端選擇路線之信號傳播延 遲時間値（T A 1 ，T A 2，T A 3，· ·.）的存儲手 段，與 將該等輸出腳端中之一（P 1 )設定爲基準腳端’以 求取上述存儲手段所存儲該基準腳端之腳纟而選擇路線之信 號傳播延遲時間値（T A 1 )，與上述基準腳端以外之剩 餘輸出腳端之腳端選擇路線之信號傳播延遲時間値（ -29- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 515904 A8 B8 C8 D8 六、申請專利範圍 TA2，TA3，· · ·）之偏差値（八丁1=丁六2 — TA1 ，ΔΤ2==ΤΑ3— TA1 ，· · ·）之偏差値算 出手段，與 計算對應上述基準腳端之測試型樣信號傳送通路及腳 端選擇路線之串聯電路之總信號傳播延遲時間値（Τ 1 ) ，與對應基準腳端以外之剩餘輸出腳端之信號傳送通路及 腳端選擇路線之串聯電路之總信號傳播延遲時間値（Τ 2 ，Τ 3，. · ·）之差，促使該差異値呈分別一致於該剩 餘輸出腳端之上述偏差値算出手段所算出偏差値之C Τ 2 一 Τ1=ΔΤ1，ΤΑ3— ΤΑ1=ΔΤ2’ . _ ·)而 進行調整上述各時序校正器之延遲時間之時序控制手段。’ BRI- flat §ai > ί-ϋ BB—ff mBnmKe eBnms Hi 8H —Bi8 iJS5 im§ &ϋ·-s m jit —IBB Im -e-E-i§ eBeBB Φ i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 30