DE10136443A1 - Taktkalibrierverfahren und Halbleiterbauelement-Testgerät mit Taktkalibrierfunktion - Google Patents

Abstract

Signalfortpflanzungszeiten (TA1, TA2, TA3...) jeweiliger Pin-Auswahlwege einer Pin-Auswahlvorrichtung, die selektiv Aufgabe-Pins eines Halbleiterbauelementtestgeräts mit einer Zeitlagemeßvorrichtung verbindet, werden vorab gemessen, und die gemessenen Werte werden gespeichert. Zum Zeitpunkt der Zeitlagekalibrierung werden Kalibrierimpulse über jeweilige Testmustersignalfortpflanzungswege und jeweilige Pin-Auswahlwege an Zeitlagekalibratoren übertragen, um Laufzeitwerte (T1, T2, T3...) jeweiliger Kanäle zu messen. Die bekannten Werte (TA1, TA2, TA3...) werden von den jeweiligen der gemessenen Werte (T1, T2, T3...) subtrahiert. Eine Zeitlagekalibrierung wird durch Anpassen der Laufzeitwerte der Zeitlagekalibratoren der jeweiligen Testmustersignalübertragungswege derart ausgeführt, daß jede der jeweiligen Differenzen zwischen den bekannten Werten (TA1, TA2, TA3...) und den gemessenen Werten (T1, T2, T3...) zu einem konstanten Wert (TC) wird.

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung

Die vorliegende Erfindung betrifft ein Zeitlagekalibrierverfahren eines Halbleitertestgeräts und betrifft des weiteren ein Halbleiterbauelementtestgerät mit der Zeitlagekalibrierfunktion, das ein Halbleiterbauelement wie beispielsweise einen Speicher, eine Logikschaltung etc. testen kann.

2. Beschreibung des technischen Hintergrunds

Fig. 7 zeigt ein kurz dargestelltes allgemein bekanntes Halbleiterbauelementtestgerät. Das Halbleiterbauelementtestgerät umfaßt ein Computersystem 10, das als Controller des Halbleiter­ bauelementtestgeräts arbeitet, einen Mustergenerator 11, einen Pin-Datenselektor 12, eine Wellenformformatierergruppe 13, eine Zeitlagekalibratorengruppe 14, eine Treibergruppe 15, eine Ausgabe-Pin-Gruppe 16, eine Bauelementstromversorgungsquelle 17, einen Logikkomparator 18 und einen Fehleranalysespeicher 19. Ein im Test befindliches Halbleiterbauelement, das nach­ stehend als DUT bezeichnet wird, wird bei Empfang einer Speisespannung von der Bauelement­ stromversorgungsquelle 17 in seinen Betriebszustand versetzt, und an die Ausgabe-Pin-Gruppe 16 gelieferte Testmustersignale (TPS) werden an Eingabe-Pins oder Eingabe/Ausgabe-Pins für die Verwendung sowohl zur Signaleingabe als auch zur Ausgabe aus dem DUT geliefert.

Der Mustergenerator 11 gibt die Testmusterdaten (TPD) für eine Mehrzahl von Kanälen aus. Diese Testmusterdaten werden auf die jeweiligen Eingabe-Pins als jeweilige Pin-Daten für das DUT verteilt.

Die Wellenformformatierergruppe 13 umfaßt Wellenformformatierer (13-1, 13-2, 13-3, . . .) in einer Anzahl, die zum Abdecken der Anzahl an Kanälen entsprechend den Eingabe-Pins des DUTs ausreicht. Wenn eine Mehrzahl von DUTs gleichzeitig getestet wird, müssen Wellenform­ formatierer, deren Anzahl gleich der Anzahl an Bauelementen multipliziert mit der Anzahl an Kanälen ist, vorgesehen werden. Alle als Pin-Daten verteilte Testmusterdaten werden zu einem Testmustersignal (TPS) mit einer Wellenform geformt, die Standardanforderungen (beispielsweise Amplitudenwert) des zu testenden Halbleiterbauelements DUT erfüllt, und dieses Testmuster­ signal wird über die Zeitlagekalibratorgruppe 14 (14-1, 14-2, 14-3, . . .) und die Treibergruppe 15 (15-1, 15-2, 15-3, . . .) an die Ausgabe-Pin-Gruppe 16 (P1, P2, P3, . . .) geliefert.

Nachstehend werden nun die einzelnen Signalübertragungskanäle, durch die die einzelnen Testmustersignale von dem Wellenformformatierer über die Zeitlagekalibratoren und die Treiber an die einzelnen Ausgabe-Pins geliefert werden, als Testmustersignalübertragungswege der einzelnen Kanäle des Halbleiterbauelementtestgeräts bezeichnet.

In dem Fall, in dem das DUT ein Speicher ist, wird das Testmustersignal am Ausgabe-Pin an den Eingabeanschluß des DUTs angelegt und wird in den Speicher des DUTs geschrieben oder gespeichert. Das so in das DUT geschriebene Testmustersignal wird dann an dessen Ausgabe­ anschluß als Ausgabedaten (OPD) aus ihm ausgelesen, welche wiederum von dem Logikkompa­ rator 18 mit einem Erwartungswertdatenelement (EPD) verglichen werden.

Wenn eine Nicht-Übereinstimmung durch den Logikkomparator 18 festgestellt wird, wird die Adresse des Speichers, bei der die Nicht-Übereinstimmung festgestellt wurde, das Testmuster, durch das die Nicht-Übereinstimmung verursacht wurde, etc. in dem Fehleranalysespeicher 19 gespeichert und bei einer Fehleranalyse, einer Fehlerbehebungsverarbeitung oder dergleichen verwendet.

Unter den Testgrößen eines zu testenden Halbleiterbauelements DUT gibt es einen Test zum Untersuchen der Antwortcharakteristika des DUT, der beispielsweise die Untersuchung eines Phasentoleranzbereichs, in dem das DUT seinen Betriebszustand beibehalten kann, indem die Phase des an einen Eingabeanschluß des DUT anzulegenden Testmustersignals bezüglich einer Referenzphasenposition zu einer Voreilrichtung oder einer Nacheilrichtung hin durch Variieren der Zeitlage eines von einem Zeitlagegenerator (in den Zeichnungen nicht gezeigt) erzeugten Zeitlagesignals verschoben wird, oder eine andere Untersuchung einer Marginalzeitlagever­ zögerung bei einer Ausgabezeitlage der ausgelesenen Daten bezüglich einer Zeitlage umfaßt, mit der ein Lesebefehlssignal an das DUT angelegt wird.

Wenn der Test dieses Typs ausgeführt wird, ist es erforderlich, daß jeweilige Signalfort­ pflanzungszeitwerte für jeweilige Testmustersignalübertragungswege, deren jeder aus einem Wellenformformatierer, einem Zeitlagekalibrator und einem Treiber gebildet ist, so ausgerichtet sind, daß sie den gleichen konstanten Wert aufweisen. Der Vorgang zum Ausrichten der jeweiligen Signalfortpflanzungszeitwerte jeweiliger Testmustersignalübertragungswege auf einen konstanten Wert wird als Zeitlagekalibrierung bezeichnet. Um diesen Zeitlagekalibriermodus auszuführen, ist eine spezielle Anordnung vorgesehen, welche die Zeitlagekalibratorengruppe 14, eine Pin-Auswahlvorrichtung 21 und eine Zeitlagemeßvorrichtung 22 enthält.

Fig. 8 zeigt ein zuvor entwickeltes Testgerät innerhalb einer Anlage der Anmelderin der vorliegenden Erfindung und zeigt einen Anschlußzustand des Testgeräts in dessen Zeitlage­ kalibriermodus, wobei die Pin-Auswahlvorrichtung 21 an eine Gruppe 16 von Ausgabe-Pins P1, P2, P3, . . . angeschlossen ist und jeder der Ausgabe-Pins in seiner Ausgabe-Pin-Gruppe 16 durch die Pin-Auswahlvorrichtung 21 an die Zeitlagemeßvorrichtung 22 selektiv anschließbar ist.

Als Zeitlagemeßvorrichtung 22 zur Verwendung im Zeitlagekalibriermodus kann beispielsweise ein Oszilloskop oder irgendeine andere Zeitlagemeßanordnung, die gewöhnlich bei einem Halbleiterbauelementtestgerät eingesetzt wird, verwendet werden.

Im Zeitlagekalibriermodus des in Fig. 8 gezeigten Testgeräts erzeugt der Mustergenerator 11 Zeitlagekalibrierimpulsdaten TPD, die dazu bestimmt sind, einen Zeitlagekalibrierimpuls PT mit einer vorbestimmten konstanten Dauer an den jeweiligen Wellenformformatierern zu bilden.

Der Pin-Datenselektor 12 verteilt die Zeitlagekalibrierimpulsdaten TPD aus dem Mustergenerator auf die jeweiligen Wellenformformatierer (13-1, 13-2, . . .), so daß der Zeitlagekalibrierimpuls (PT) von jedem der jeweiligen Wellenformformatierer erzeugt wird und über jeweilige Testmuster­ signalübertragungswege an die jeweiligen der Ausgabe-Pins (P1, P2, . . .) übertragen wird.

Nun sei einer der Ausgabe-Pins, beispielsweise P1 in Fig. 8, als Referenzausgabe-Pin angenommen.

Das Zeitlagekalibrierimpulssignal (PT) mit der konstanten Dauer, wie in Fig. 9 gezeigt, wird über einen Referenztestmustersignalübertragungsweg, der sich aus einer Reihenschaltung aus einem Wellenformformatierer 13-1, einem Zeitlagekalibrator 14-1 und einem Treiber 15-1 zusammen­ setzt, an den vorbestimmten Referenzausgabe-Pin übertragen, P1 in Fig. 8, und wird dann von einer Pin-Auswahlvorrichtung 21 selektiv an die Zeitlagemeßvorrichtung 22 übertragen.

Fig. 10 zeigt ein Beispiel der internen Schaltungsstruktur der Pin-Auswahlvorrichtung 21. Bei diesem Beispiel ist ein Fall einer Schaltungsstruktur gezeigt, bei der der Referenzausgabe-Pin P1 der Ausgabe-Pin-Gruppe 16 durch Schaltoperationen von Relaisschaltern RS1-1 bis RS4-1 mit dem Ausgabeanschluß TOU verbunden werden kann. In dem Beispiel von Fig. 10 ist ein Zustand gezeigt, bei dem die Relaisschalter RS1-1, RS2-1, RS3-1 und RS4-1 mit einer Kontaktseite (a) verbunden sind, was als Pin-Auswahlweg für den Referenzausgabe-Pin P1 in der Pin-Auswahl­ vorrichtung 21 bezeichnet wird.

Im Fall der Verwendung eines Oszilloskops als Zeitlagemeßvorrichtung 22 wird eine Anstiegs­ zeitlage des so übertragenen Zeitlagekalibrierimpulses PT unter Verwendung einer Skala auf der lateralen X-Achse gemessen, die eine Zeitachse auf dem Anzeigeschirm (OSD) des Oszilloskops ist, und jene Skalenposition wird als Referenzphasenposition (RPP) bestimmt (vgl. Fig. 9). Die Zeitlagekalibrierimpulse (PT) werden über die entsprechenden Testmustersignalübertragungswege an die jeweiligen verbleibenden Ausgabe-Pins P2, P3, . . . übertragen und des weiteren selektiv nacheinander an das Oszilloskop übermittelt. Die entsprechenden Laufzeitwerte der Zeitlage­ kalibratoren 14-2, 14-3, . . . in den jeweiligen Testmustersignalübertragungswegen für die verblei­ benden Ausgabe-Pins P2, P3, . . ., die nicht der Referenzausgabe-Pin P1 sind, werden angepaßt, um die Zeitlagekalibrierung so auszuführen, daß eine Anstiegszeitlage der ausgegebenen Impuls­ folge an jedem der verbleibenden Ausgabe-Pins mit der Referenzphasenposition (RPP) überein­ stimmt.

Die Charakteristik dieser Pin-Auswahlvorrichtung 21 besteht darin, daß berücksichtigt wird, daß immer dann, wenn irgendeiner der Ausgabe-Pins P1 bis P16 ausgewählt wird, die Leitungslänge des Pin-Auswahlwegs von den einzelnen Ausgabe-Pins P1 bis P16 zum Ausgabe-Anschluß TOU untereinander gleich sein sollte, und daß somit selbst dann, wenn ein beliebiger der Ausgabe-Pins P1 bis P16 ausgewählt ist, der Laufzeitwert in der Pin-Auswahlvorrichtung gleich einem konstanten Wert ist.

Die Signalleiter in der Pin-Auswahlvorrichtung 21 sind durch gedruckte Verdrahtung gebildet und als Mikrostreifenleitungsstruktur aufgebaut, so daß eine spezielle charakteristische Impedanz erzielt werden kann, um speziell zu verhindern, daß eine Wellenform eines sehr schnellen Impulssignals verschlechtert wird.

Es ist jedoch schwierig, alle Signalfortpflanzungslaufzeitwerte jener Pin-Auswahlwege gleich einem konstanten Wert zu machen, und in der Realität tritt unweigerlich eine geringfügige Differenz des Laufzeitwegs zwischen den Pin-Auswahlwegen auf.

Wenn angenommen wird, daß eine Differenz des Laufzeitwerts zwischen den Pin-Auswahlwegen in der Pin-Auswahlvorrichtung 21 existiert, wird diese Zeitdifferenz fälschlicherweise zu dem Zeitlagekalibrierwert hinzuaddiert oder ihm hinzugefügt, was durch die Zeitlagekalibratoren 14 festgelegt und in ihnen ausgeführt wird, wenn die Zeitlagekalibrierung abgeschlossen wird. Somit besteht in diesem Fall der Nachteil, daß die interne Differenz der Laufzeitwerte der Pin- Auswahlwege der Pin-Auswahlvorrichtung 21 als Zeitlagefehler zu dem Zeitlagekalibrierwert hinzuaddiert wird.

Fig. 11 zeigt den vorgenannten Nachteil. In Fig. 11 repräsentiert das Bezugszeichen T5 einen konstanten Laufzeitwert, an den die jeweiligen Laufzeitwerte der jeweiligen Kanäle in gleicher Weise angepaßt werden sollen. Wie zuvor angenommen, weisen die jeweiligen Pin-Auswahlwege für die jeweiligen Ausgabe-Pins Laufzeitwerte (TA1, TA2, TA3, . . .) auf, die sich geringfügig voneinander unterscheiden.

Im Kalibriermodus werden jedoch die Laufzeitwerte der jeweiligen verbleibenden Kanäle so angepaßt, daß sie gleich der konstanten Zeit T5 sind, indem die jeweiligen Kalibratoren 14-1, 14- 2, 14-3, . . . angepaßt werden.

Wie aus Fig. 11 ersichtlich, sind in der Aufschlüsselung die Laufzeitwerte jeweiliger Kanäle Summen aus durch die jeweiligen Signalübertragungswege des Halbleiterbauelementtestgeräts verursachten entsprechenden Laufzeitwerten (TX1, TX2, TX3, . . .) und aus durch die jeweiligen Pin-Auswahlwege in der Pin-Auswahlvorrichtung 21 verursachten entsprechenden Laufzeitwerten (TA1, TA2, TA3, . . .) (schraffierte Abschnitte). Wenn die durch die jeweiligen Pin-Auswahlwege für die verbleibenden Ausgabe-Pins P2, P3, . . . in der Pin-Auswahlvorrichtung 21 verursachten Laufzeitwerte TA2, TA3, . . . entweder länger oder kürzer als derjenige (TA1) des Referenz-Pin- Auswahlwegs sind, spiegeln sich die durch die Laufzeitwertstreuung der jeweiligen Pin- Auswahlwege in der Pin-Auswahlvorrichtung 21 verursachten Zeitdifferenzen in den durch die jeweiligen Testmustersignalübertragungswege für die verbleibenden Ausgabe-Pins verursachten Laufzeitwerten (TX2, TX3, . . .) wider.

Daher enthalten in dem Zustand, in dem die Pin-Auswahlvorrichtung 21 nach der Zeitlagekalibrierung entfernt wird, die durch die jeweiligen Testmustersignalübertragungswege verursachten Laufzeitwerte (TX1, TX2, TX3, . . .) die jeweiligen der Laufzeitwertdifferenzen der Pin-Auswahlvorrichtung 21, und somit kann kaum davon gesprochen werden, daß die Zeitlagekalibrierung korrekt ausgeführt wird.

Im übrigen kann als Pin-Auswahlvorrichtung 21, zusätzlich zu der in Fig. 10 gezeigten Konfiguration, eine andere Pin-Auswahlvorrichtung mit einer Struktur vorgesehen sein, bei der eine Sonde verwendet wird, die in den zueinander orthogonalen X-, Y- und Z-Richtungen durch einen X-Y-Z-Orthogonalantriebsmechanismus bewegbar ist, und bei der ein Eingabeanschluß der Zeitlagemeßvorrichtung 22 durch die Sonde mit der Ausgabe-Pin-Gruppe 16 verbunden wird. Selbst bei der Pin-Auswahlvorrichtung mit dieser Struktur ändert sich, wenn die Sonde in der X-, Y- oder Z-Richtung bewegt wird, die Krümmung des Kabels (Koaxialkabel), das die Sonde mit der Zeitlagemeßvorrichtung verbindet. Es tritt das Phänomen auf, daß der Laufzeitwert des Kabels aufgrund der Änderung der Krümmung geändert wird, und daher besteht ein ähnliches Problem wie in dem oben beschriebenen Fall.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, ein Zeitlagekalibrierverfahren eines Halbleiter­ bauelementtestgeräts vorzuschlagen, mit dem das oben beschriebene Problem gelöst wird, und bei dem sich die Signalfortpflanzungslaufzeitwertdifferenzen in der Pin-Auswahlvorrichtung 21 nicht als Fehler bei der Zeitlagekalibrierung des Halbleiterbauelementtestgeräts widerspiegeln, und ein Halbleiterbauelementtestgerät zu schaffen, das eine Anordnung zur Realisierung dieses Kalibrierverfahrens enthält.

Um die obige Aufgabe zu lösen, wird gemäß einem ersten Aspekt der vorliegenden Erfindung ein Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät geschaffen, das eine Mehrzahl von Testmustersignalübertragungswegen, durch die Testmustersignale an Ausgabe-Pins übertra­ gen werden, aufweist und ein im Test befindliches Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet, wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt: selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeßvor­ richtung über einen jeweiligen Pin-Auswahlweg, der dem jeweiligen Ausgabe-Pin entspricht; Messen von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher; Messen von Gesamt­ signalfortpflanzungslaufzeitwerten durch jeweilige Serienschaltungen mittels der Zeitlagemeßvor­ richtung, von denen jede sich aus einem der Testmustersignalübertragungswege und einem der Pin-Auswahlwege entsprechend dem jeweiligen der Ausgabe-Pins zusammensetzt; Subtrahieren der gespeicherten Werte der jeweiligen Pin-Auswahlwege von den entsprechenden Gesamtsignal­ fortpflanzungslaufzeitwerten, um dadurch Differenzlaufzeitwerte zu gewinnen; und Anpassen von Laufzeitwerten von Zeitlagekalibratoren in den jeweiligen Testmustersignalübertragungswegen derart, daß jene jeweiligen Differenzlaufzeitwerte entsprechend allen Ausgabe-Pins mit einem vorbestimmten Wert übereinstimmen, wodurch ein Unterschied in den Signalfortpflanzungslauf­ zeitwerten der jeweiligen Testmustersignalübertragungswege kalibriert wird.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät geschaffen, das eine Mehrzahl von Testmustersignalübertra­ gungswegen, durch die Testmustersignale an Ausgabe-Pins übertragen werden, aufweist und ein im Test befindliches Halbleiterbauelement unter Verwendung der so übertragenen Testmuster­ signale testet, wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt: selektives Verbin­ den der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeßvorrichtung über einen jeweiligen Pin-Auswahlweg, der dem jeweiligen Ausgabe-Pin entspricht; Messen von Signalfort­ pflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege mittels der Zeitlagemeßvorrich­ tung und Speichern der Meßwerte in einem Speicher; Bestimmen eines der Ausgabe-Pins als Referenzausgabe-Pin und Berechnen von Werten der Abweichung zwischen dem Laufzeitwert durch den Pin-Auswahlweg für den Referenzausgabe-Pin als einem Referenzwert und jeweiliger Laufzeitwerte durch verbleibende Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; Messen von Gesamtsignalfortpflanzungslaufzeitwerten durch jeweilige Serienschaltungen mittels der Zeitlagemeßvorrichtung, von denen jede sich aus einem der Testmustersignalübertragungswege und einem der Pin-Auswahlwege zusammensetzt; Berechnen von Werten der Abweichung zwischen dem Gesamtsignalfortpflanzungslaufzeitwert für den Referenzausgabe-Pin und dem jeweiligen der Gesamtsignalfortpflanzungslaufzeitwerte; und Anpassen von Signalfortpflanzungslaufzeitwerten von Zeitlagekalibratoren in den jeweiligen Testmustersignalübertragungswegen für die verbleibenden Ausgabe-Pins derart, daß jene Abweichungswerte der Gesamtlaufzeitwerte für die jeweiligen verbleibenden Ausgabe-Pins mit den jeweiligen der entsprechenden Abweichungswerte übereinstimmen, wodurch die Differenz in den Signalfortpflanzungslaufzeitwerten der jeweiligen Testmustersignalübertragungswege kalibriert wird.

Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus geschaffen, umfassend: einen Mustergenerator; einen Pin- Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin-Kanäle entspre­ chend Ausgabe-Pins verteilt; Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor verteilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt; Zeitlagekalibrato­ ren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmustersignalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind; Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist; ein Compu­ tersystem, das den Betrieb des Testgeräts steuert; eine Zeitlagemeßvorrichtung, die die angeleg­ ten Zeitlagen der an die jeweiligen Ausgabe-Pins angelegten Testmustersignale mißt; und eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeit­ lagemeßvorrichtung verbinden; wobei das Computersystem umfaßt: eine Speicheranordnung zum Speichern von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege; eine Subtrahieranordnung zum Subtrahieren der gespeicherten Laufzeitwerte durch die jeweiligen Pin- Auswahlwege von entsprechenden Gesamtlaufzeitwerten, die mittels der Zeitlagemeßvorrichtung durch jeweilige Serienschaltungen der Testmustersignalübertragungswege und der Pin-Auswahl­ wege entsprechend den jeweiligen Ausgabe-Pins gemessen werden; und eine Zeitlagesteueran­ ordnung zum Steuern der Signalfortpflanzungslaufzeitwerte der jeweiligen Zeitlagekalibratoren derart, daß die als Ergebnisse der Subtrahieranordnung gewonnenen Differenzlaufzeitwerte zum Konvergieren zu einem vorbestimmten konstanten Wert hin gebracht werden.

Gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus geschaffen, umfassend: einen Mustergenerator; einen Pin- Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin-Kanäle entspre­ chend Ausgabe-Pins verteilt; Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor verteilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt; Zeitlagekalibrato­ ren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmustersignalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind; Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist; ein Compu­ tersystem, das den Betrieb des Testgeräts steuert; eine Zeitlagemeßvorrichtung, die die angeleg­ ten Zeitlagen der an die jeweiligen Ausgabe-Pins angelegten Testmustersignale mißt; und eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrichtung verbinden; wobei das Computersystem umfaßt: eine Speicheranordnung zum Speichern von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege; eine Rechenanordnung zum Berechnen von Werten der Abweichung zwischen dem in der Speicheranordnung gespeicherten Laufzeitwert des Pin-Auswahlwegs für einen der Ausgabe-Pins, der als Referenzausgabe-Pin bestimmt ist, und den in der Speicheranordnung gespeicherten jeweiligen Laufzeitwerten der Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; und eine Zeitlagesteueranordnung zum Steuern der Laufzeitwerte des jeweiligen Zeitlagekalibrators derart, daß die Werte der Abweichung zwischen dem Gesamtsignal­ fortpflanzungslaufzeitwert für den Referenzausgabe-Pin und den jeweiligen Gesamtsignalfort­ pflanzungslaufzeitwerten für die verbleibenden Ausgabe-Pins mit den jeweiligen der entsprechen­ den Abweichungswerte übereinstimmen, wodurch die Differenz der Signalfortpflanzungslaufzeit­ werte der jeweiligen Testmustersignalübertragungswege kalibriert wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Diagramm zur Erläuterung eines Zeitlagekalibrierverfahrens, das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagen wird;

Fig. 2 ist ein Blockschaltbild zur Erläuterung einer Ausführungsform eines Halbleiterbau­ elementtestgeräts, mit dem das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagene Zeitlagekalibrierverfahren realisiert wird;

Fig. 3 ist ein Blockschaltbild zur Erläuterung einer Anordnung eines wesentlichen Teils des in Fig. 2 gezeigten Halbleiterbauelementtestgeräts;

Fig. 4 und 5 sind Diagramme zur Erläuterung des gemäß dem zweiten Aspekt der vorliegen­ den Erfindung vorgeschlagenen Zeitlagekalibrierverfahrens;

Fig. 6 ist ein Blockschaltbild zur Erläuterung einer Anordnung eines wesentlichen Teils des Halbleiterbauelementtestgeräts, mit dem das gemäß dem zweiten Aspekt der vorliegen­ den Erfindung vorgeschlagene Zeitlagekalibrierverfahren realisiert wird;

Fig. 7 ist ein Blockschaltbild zur Erläuterung eines Halbleiterbauelementtestgeräts, das bisher benutzt worden ist;

Fig. 8 ist ein Blockschaltbild zur Erläuterung eines Halbleiterbauelementtestgeräts zum Ausführen eines Zeitlagekalibrierverfahrens, das zuvor innerhalb der Anlage der Anmel­ derin entwickelt wurde;

Fig. 9 ist ein Diagramm eines Anzeigeschirms zur Erläuterung eines Beispiels einer Zeitlage­ meßvorrichtung, die bei dem in Fig. 8 gezeigten Halbleiterbauelementtestgerät zum Ausführen der Zeitlagekalibrierung verwendet wurde, das zuvor innerhalb der Anlage der Anmelderin entwickelt wurde;

Fig. 10 ist ein Anschlußdiagramm zur Erläuterung eines Beispiels der internen Anordnung einer in Fig. 8 gezeigten Pin-Auswahlvorrichtung; und

Fig. 11 ist ein Diagramm zur Erläuterung eines Nachteils der in Fig. 8 gezeigten zuvor entwickelten Anordnung.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Fig. 1 zeigt ein Zeitlagekalibrierverfahren, das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagen wird. Im übrigen bezeichnet in jeder der Zeichnungen ein Element, an dem das gleiche Bezugszeichen oder die gleiche Bezugszahl angebracht ist, das gleiche Element.

In Fig. 1 repräsentiert das Bezugszeichen TC die Länge einer Laufzeit, die für jeden der Testmustersignalübertragungswege angestrebt wird. Hier wird dies als Kalibrierzielwert bezeichnet.

Die Bezugszeichen TA1, TA2, TA3, . . . repräsentieren Laufzeiten jeweiliger Pin-Auswahlwege einer Pin-Auswahlvorrichtung 21. Bei der vorliegenden Erfindung werden jene Laufzeiten (TA1, TA2, TA3, . . .) vorab gemessen, und die Meßwerte werden beispielsweise in einem Speicher eines Computersystems zum Steuern eines Halbleiterbauelementtestgeräts gespeichert. Jene gespeicherten Laufzeitwerte werden aus dem Speicher ausgelesen, wenn ein Zeitlagekalibrier­ programm aktiviert wird, und sind als bekannte Zeitwerte gegeben.

Die Bezugszeichen T1, T2, T3, . . . repräsentieren Meßwerte von Laufzeiten des Kanals Nr. 1, des Kanals Nr. 2 bzw. des Kanals Nr. 3 . . . In der Aufschlüsselung ergeben sich die jeweiligen Meßwerte jener Laufzeiten als Summen der entsprechenden Laufzeitwerte (TA1, TA2, TA3, . . .) jeweiliger Pin-Auswahlwege der Pin-Auswahlvorrichtung 21, die bekannte Werte besitzt, und der entsprechenden Laufzeitwerte (TX1, TX2, TX3, . . .), die von den jeweiligen Signalübertragungs­ wegen des Halbleiterbauelementtestgeräts verursacht werden.

Bei dem gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagenen Zeitlagekalibrier­ verfahren werden die bekannten Werte (TA1, TA2, TA3, . . .) von dem jeweiligen der gemessenen Laufzeitwerte (T1, T2, T3, . . .-) subtrahiert. Wenn jeder der Differenzwerte (TX1, TX2, TX3, . . .) mit dem Zielwert TC übereinstimmt (TX1 = TC, TX2 = TC, TX3 = TC, . . .1, wird der Wert belassen, wie er ist. Wenn ein jeweiliger der Differenzwerte mit dem Zielwert TC nicht übereinstimmt (TX1 ≠ TC, TX2 ≠ TC, TX3 ≠ TC, . . .), werden die Laufzeiten der jeweiligen Kanäle Nr. 1, Nr. 2, Nr. 3 . . . der Zeitlagekalibratorgruppe 14 so eingestellt, daß die Beziehungen von TX1 = TC, TX2 = TC, TX3 = TC, . . . hergestellt werden. Somit ist die Zeitlagekalibrierung ausgeführt.

Um diesen Prozeß auszuführen, weist die in Fig. 2 gezeigte Zeitlagemeßvorrichtung 22 die Funktion auf, die gemessenen Laufzeitwerte (T1, T2, T3, . . .), wenn sie gemessen worden sind, an das Computersystem 10 zu übermitteln. Außerdem führt das Computersystem 10 einen Rechenprozeß aus, um die gespeicherten Laufzeiten TA1, TA2, TA3, . . . der Pin-Auswahlvor­ richtung 21 Kanal für Kanal von dem jeweiligen der gemessenen Laufzeitwerte (T1, T2, T3, . . .) zu subtrahieren. Wenn ein jeweiliger der Differenzwerte (TX1, TX2, TX3, . . .) mit dem Zielwert TC nicht übereinstimmt, steuert das Computersystem die Laufzeiten der entsprechenden einstell­ baren Verzögerungselemente der Zeitlagekalibratorgruppe 14, um die Zeitlagekalibrierung so auszuführen, daß die Werte (TX1, TX2, TX3, . . .) zu TX1', TX2' bzw. TX3', . . . werden, von denen jeder mit dem Zielwert TC übereinstimmt. Dieser Zeitlagekalibrierprozeß wird automatisch ausgeführt, wenn das Computersystem das Zeitlagekalibrierprogramm ausführt.

Wenn die Laufzeitwertdifferenzen (TX1, TX2, TX3, . . .) aller Kanäle auf die jeweiligen der Laufzeitwerte (TX1', TX2', TX3', . . .) eingestellt sind, von denen jeder mit dem Zielwert TC übereinstimmt, sind alle Laufzeiten der Mustersignalübertragungswege des Halbleiterbauelement­ testgeräts auf den Kalibrierzielwert TC eingestellt bzw. an ihn angepaßt.

Fig. 3 zeigt eine Anordnung, die in dem Computersystem neu vorgesehen ist, um das vorgenannte Zeitlagekalibrierverfahren zu realisieren. Obwohl dies nicht dargestellt ist, ist das Computersystem 10 in herkömmlicher Weise mit einem Testprogramm zum Ausführen eines Tests, einem Zeitlagekalibrierprogramm zum Ausführen eines Zeitlagekalibrierprozesses etc. ausgestattet.

Die vorliegende Erfindung zeichnet sich durch die Anordnung aus, bei der ein Speicher 10A, eine Subtrahieranordnung 10B und eine Zeitlagesteueranordnung 10C zusätzlich zu jenen Programmen im Computersystem 10 vorgesehen sind.

Die vorgenannten Laufzeitwerte (TA1, TA2, TA3, . . .) der jeweiligen Pin-Auswahlwege der Pin- Auswahlvorrichtung 21 werden in dem Speicher 10A gespeichert. Des weiteren subtrahiert die Subtrahieranordnung 10B die jeweiligen der Laufzeitwerte (TA1, TA2, TA3, . . .) der Pin- Auswahlvorrichtung 21 von den Kanal für Kanal gemessenen Laufzeitwerten (T1, T2, T3, . . .), um Berechnungsprozesse TX1 = (T1 - TA1), TX2 = (T2 - TA2), TX3 = (T3 - TA31, . . . auszuführen.

Die Zeitlagesteueranordnung 10C steuert die jeweiligen Laufzeiten der Zeitlagekalibratorgruppe 14 so, daß jedes der Subtraktionsergebnisse (TX1, TX2, TX3, . . .) mit dem Zielwert TC überein­ stimmt.

Das gemäß dem zweiten Aspekt der vorliegenden Erfindung vorgeschlagene Zeitlagekalibrier­ verfahren wird unter Verwendung von Fig. 4 und 5 erläutert. Gemäß dem zweiten Aspekt der vorliegenden Erfindung werden die Laufzeitwerte (TA1, TA2, TA3, . . .) der jeweiligen Pin- Auswahlwege der Pin-Auswahlvorrichtung 21 gemessen, und die Meßergebnisse werden in dem Speicher des Computersystems 10 gespeichert. Dabei wird einer der Kanäle als Referenzkanal bestimmt, und Werte (ΔT1, ΔT2, ΔT3, . . .) der Abweichung zwischen der Laufzeit des Pin- Auswahlwegs jenes Kanals und der Laufzeiten der Pin-Auswahlwege der anderen Kanäle werden ermittelt und in dem Speicher gespeichert. Bei dem in Fig. 4 gezeigten Beispiel wird der Kanal Nr. 1 als Referenzkanal bestimmt. Fig. 4 zeigt einen Fall, bei dem Differenzen zwischen der Laufzeit des Pin-Auswahlwegs des Kanals Nr. 1 als Referenzwert und den Laufzeiten der Pin- Auswahlwege der anderen Kanäle als die Abweichungswerte (ΔT1, ΔT2, ΔT3, . . .) ermittelt werden.

Zum Zeitpunkt der Zeitlagekalibrierung stimmt, wenn die Laufzeiten der Zeitlagekalibratorgruppe 14 so eingestellt werden, daß die Differenzen zwischen den von der Zeitlagemeßvorrichtung 22 gemessenen Laufzeitwerten (T1, T2, T3, T4, . . .) der jeweiligen Kanäle (wie oben ausgeführt, sind jene Summen aus den Laufzeitwerten (TX1, TX2, TX3, TX4, . . .) der Signalübertragungs­ wege der jeweiligen Kanäle des Halbleiterbauelementtestgeräts und den entsprechenden Laufzeitwerten (TA1, TA2, TA3, TA4, . . .) der Pin-Auswahlwege der Pin-Auswahlvorrichtung) und dem Laufzeitwert T1 des Referenzkanals zu den vorgenannten Abweichungswerten (0, Δt1, ΔT2, ΔT3, . . .) werden sollten, wie in Fig. 5 gezeigt, jeder der angepaßten Laufzeitwerte (TX1', TX2', TX3', TX4', . . .) der jeweiligen Mustersignalübertragungswege in dem Halbleiterbauele­ menttestgerät mit dem konstanten Zielwert TC überein.

Aus diesem Grund sind, wie in Fig. 6 gezeigt, zusätzlich zum Speicher 10A zum Speichern der Laufzeitwerte (TA1, TA2, TA3, . . .) der Pin-Auswahlwege in der Pin-Auswahlvorrichtung 21, im Computersystem 10 vorgesehen: eine Abweichungswertberechnungsanordnung 10D, durch die beispielsweise das TA1 unter den im Speicher 10A gespeicherten Laufzeitwerten (TA1, TA2, TA3, . . .) als Referenzwert verwendet wird und die jeweiligen Werte (ΔT1, ΔT2, AT3, . . .) der Abweichung zwischen dem Referenzwert TA1 und den anderen Laufzeitwerten berechnet werden; und eine Zeitlagesteueranordnung 10C zum Steuern der Laufzeitwerte der Zeitlage­ kalibratorgruppe 14 derart, daß die jeweiligen Zeitunterschiede zwischen den von der Zeitlage­ meßvorrichtung 22 gesendeten gemessenen Laufzeitwerten (T1, T2, T3, . . .) und dem gemesse­ nen Laufzeitwert des Referenzkanals jeweils mit den von der Abweichungswertberechnungs­ anordnung 10D berechneten entsprechenden Abweichungswerten (ΔT1, ΔT2, ΔT3, . . .) überein­ stimmen.

Wie oben erläutert, kann erfindungsgemäß vermieden werden, daß sich die zum Zeitpunkt des Zeitlagekalibrierprozesses verwendeten Abweichungslaufzeitwerte der Pin-Auswahlwege der Pin- Auswahlvorrichtung 21 in dem Zeitlagekalibrierergebnis widerspiegeln, und somit kann jeder der Laufzeitwerte der Testmusterübertragungswege zu einem konstanten Wert gemacht werden.

Als Folge wird der Vorteil erzielt, daß die Genauigkeit der Zeitlagekalibrierung des Halbleiterbau­ elementtestgeräts erhöht und die Zuverlässigkeit der Testergebnisse des Halbleiterbauelement­ testgeräts verbessert werden kann.

Claims (8)

1. Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen, durch die Testmustersignale an Ausgabe-Pins übertra­ gen werden, aufweist und ein im Test befindliches Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet,
wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt:
selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeß­ vorrichtung über einen jeweiligen Pin-Auswahlweg, der dem jeweiligen Ausgabe-Pin entspricht;
Messen von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher;
Messen von Gesamtsignalfortpflanzungslaufzeitwerten durch jeweilige Serienschaltun­ gen mittels der Zeitlagemeßvorrichtung, von denen jede sich aus einem der Testmustersignal­ übertragungswege und einem der Pin-Auswahlwege entsprechend dem jeweiligen der Ausgabe- Pins zusammensetzt;
Subtrahieren der gespeicherten Werte der jeweiligen Pin-Auswahlwege von den entspre­ chenden Gesamtsignalfortpflanzungslaufzeitwerten, um dadurch Differenzlaufzeitwerte zu gewinnen; und
Anpassen von Laufzeitwerten von Zeitlagekalibratoren in den jeweiligen Testmuster­ signalübertragungswegen derart, daß jene jeweiligen Differenzlaufzeitwerte entsprechend allen Ausgabe-Pins mit einem vorbestimmten Wert übereinstimmen, wodurch ein Unterschied in den Signalfortpflanzungslaufzeitwerten der jeweiligen Testmustersignalübertragungswege kalibriert wird.

2. Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen, durch die Testmustersignale an Ausgabe-Pins übertra­ gen werden, aufweist und ein im Test befindliches Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet,
wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt:
selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeß­ vorrichtung über einen jeweiligen Pin-Auswahlweg, der dem jeweiligen Ausgabe-Pin entspricht;
Messen von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher;
Bestimmen eines der Ausgabe-Pins als Referenzausgabe-Pin und Berechnen von Werten der Abweichung zwischen dem Laufzeitwert durch den Pin-Auswahlweg für den Referenzaus­ gabe-Pin als einem Referenzwert und jeweiliger Laufzeitwerte durch verbleibende Pin-Auswahl­ wege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind;
Messen von Gesamtsignalfortpflanzungslaufzeitwerten durch jeweilige Serienschaltun­ gen mittels der Zeitlagemeßvorrichtung, von denen jede sich aus einem der Testmustersignal­ übertragungswege und einem der Pin-Auswahlwege zusammensetzt;
Berechnen von Werten der Abweichung zwischen dem Gesamtsignalfortpflanzungslauf­ zeitwert für den Referenzausgabe-Pin und dem jeweiligen der Gesamtsignalfortpflanzungslauf­ zeitwerte; und
Anpassen von Signalfortpflanzungslaufzeitwerten von Zeitlagekalibratoren in den jewei­ ligen Testmustersignalübertragungswegen für die verbleibenden Ausgabe-Pins derart, daß jene Abweichungswerte der Gesamtlaufzeitwerte für die jeweiligen verbleibenden Ausgabe-Pins mit den jeweiligen der entsprechenden Abweichungswerte übereinstimmen, wodurch die Differenz in den Signalfortpflanzungslaufzeitwerten der jeweiligen Testmustersignalübertragungswege kalibriert wird.

3. Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus, umfassend:
einen Mustergenerator;
einen Pin-Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin- Kanäle entsprechend Ausgabe-Pins verteilt;
Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor ver­ teilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt;
Zeitlagekalibratoren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmuster­ signalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind;
Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist;
ein Computersystem, das den Betrieb des Testgeräts steuert;
eine Zeitlagemeßvorrichtung, die die angelegten Zeitlagen der an die jeweiligen Aus­ gabe-Pins angelegten Testmustersignale mißt; und
eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrichtung verbinden;
wobei das Computersystem umfaßt:
eine Speicheranordnung zum Speichern von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege;
eine Subtrahieranordnung zum Subtrahieren der gespeicherten Laufzeitwerte durch die jeweiligen Pin-Auswahlwege von entsprechenden Gesamtlaufzeitwerten, die mittels der Zeitlage­ meßvorrichtung durch jeweilige Serienschaltungen der Testmustersignalübertragungswege und der Pin-Auswahlwege entsprechend den jeweiligen Ausgabe-Pins gemessen werden; und
eine Zeitlagesteueranordnung zum Steuern der Signalfortpflanzungslaufzeitwerte der jeweiligen Zeitlagekalibratoren derart, daß die als Ergebnisse der Subtrahieranordnung gewonne­ nen Differenzlaufzeitwerte zum Konvergieren zu einem vorbestimmten konstanten Wert hin gebracht werden.

4. Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus, umfassend:
einen Mustergenerator;
einen Pin-Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin- Kanäle entsprechend Ausgabe-Pins verteilt;
Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor ver­ teilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt;
Zeitlagekalibratoren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmuster­ signalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind;
Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist;
ein Computersystem, das den Betrieb des Testgeräts steuert;
eine Zeitlagemeßvorrichtung, die die angelegten Zeitlagen der an die jeweiligen Aus­ gabe-Pins angelegten Testmustersignale mißt; und
eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrichtung verbinden;
wobei das Computersystem umfaßt:
eine Speicheranordnung zum Speichern von Signalfortpflanzungslaufzeitwerten durch die jeweiligen Pin-Auswahlwege;
eine Rechenanordnung zum Berechnen von Werten der Abweichung zwischen dem in der Speicheranordnung gespeicherten Laufzeitwert des Pin-Auswahlwegs für einen der Ausgabe- Pins, der als Referenzausgabe-Pin bestimmt ist, und den in der Speicheranordnung gespeicherten jeweiligen Laufzeitwerten der Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; und
eine Zeitlagesteueranordnung zum Steuern der Laufzeitwerte des jeweiligen Zeitlage­ kalibrators derart, daß die Werte der Abweichung zwischen dem Gesamtsignalfortpflanzungslauf­ zeitwert für den Referenzausgabe-Pin und den jeweiligen Gesamtsignalfortpflanzungslaufzeitwer­ ten für die verbleibenden Ausgabe-Pins mit den jeweiligen der entsprechenden Abweichungs­ werte übereinstimmen, wodurch die Differenz der Signalfortpflanzungslaufzeitwerte der jeweili­ gen Testmustersignalübertragungswege kalibriert wird.

5. Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen umfaßt, deren jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem Ausgabe-Pin gebildet ist, wobei ein im Test befindliches Halbleiterbauelement an die Ausgabe-Pins der jeweiligen Testmustersignalübertragungswege angekoppelt ist und durch Verwendung der an die Ausgabe-Pins gelieferten Testmustersignale getestet wird,
wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt:
selektives Verbinden der jeweiligen Ausgabe-Pins nacheinander mit einer Zeitlagemeß­ vorrichtung über jeweilige Pin-Auswahlwege;
Messen von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, . . .) durch die jeweili­ gen Pin-Auswahlwege mittels der Zeitlagemeßvorrichtung und Speichern der so gemessenen Werte in einer Speicheranordnung;
Messen von Gesamtsignalfortpflanzungslaufzeitwerten (T1, T2, T3, . . .) durch jeweilige Gesamtsignalwege mittels der Zeitlagemeßvorrichtung, von denen jeder aus einer Reihenschal­ tung der einzelnen Testmustersignalübertragungswege und der einzelnen Pin-Auswahlwege entsprechend den jeweiligen Ausgabe-Pins gebildet ist;
Subtrahieren der gespeicherten Signalfortpflanzungslaufzeitwerte (TA1, TA2, TA3, . . .) von den entsprechenden Gesamtsignalfortpflanzungslaufzeitwerten (T1, T2, T3, . . .), um dadurch Differenzlaufzeitwerte (TX1, TX2, TX3, . . .) zu gewinnen; und
Anpassen von Laufzeitwerten der Zeitlagekalibratoren in den jeweiligen Testmuster­ signalübertragungswegen derart, daß jene jeweiligen Abweichungslaufzeitwerte (TX1, TX2, TX3, . . .) für alle Ausgabe-Pins mit einem vorbestimmten Wert übereinstimmen (TX1' = TX2' = TX3' = . . . = TC).

6. Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen umfaßt, deren jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem Ausgabe-Pin gebildet ist, wobei ein im Test befindliches Halbleiterbauelement an die Ausgabe-Pins der jeweiligen Testmustersignalübertragungswege angekoppelt ist und durch Verwendung der an die Ausgabe-Pins gelieferten Testmustersignale getestet wird,
wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt:
selektives Verbinden der jeweiligen Ausgabe-Pins nacheinander mit einer Zeitlagemeß­ vorrichtung über jeweilige Pin-Auswahlwege;
Messen von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, . . .) durch die jeweili­ gen Pin-Auswahlwege mittels der Zeitlagemeßvorrichtung und Speichern der so gemessenen Werte in einer Speicheranordnung;
Bestimmen eines der Ausgabe-Pins als einen Referenzausgabe-Pin;
Berechnen von Werten der Abweichung (ΔT1 = TA2 - TA1, ΔT2 = TA3 - TA1, . . .) zwi­ schen dem Laufzeitwert (TA1) durch den Pin-Auswahlweg für den Referenzausgabe-Pin als einem Referenzwert und den jeweiligen Laufzeitwerten (TA2, TA3, . . .) durch verbleibende Pin-Aus­ wahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; und
Anpassen von Laufzeitwerten (TX1, TX2, . . .) der Zeitlagekalibratoren in den jeweiligen Testmustersignalübertragungswegen derart, daß jene jeweiligen Abweichungslaufzeitwerte (T2 - T1, T3 - T1, . . .) zwischen dem Gesamtsignalfortpflanzungslaufzeitwert (T1) durch einen Gesamt­ signalweg, der aus einer Serienschaltung aus dem Testmustersignalübertragungsweg und dem Pin-Auswahlweg für den Referenzausgabe-Pin gebildet ist, und den jeweiligen Gesamtsignalfort­ pflanzungslaufzeitwerten (T2, T3, . . .) durch jeweilige Gesamtsignalwege, die aus Reihenschal­ tungen aus den Testmustersignalübertragungswegen und den Pin-Auswahlwegen für verblei­ bende Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind, gebildet sind, mit den entsprechen­ den Abweichungslaufzeitwerten (ΔT1 = T2 - T1, ΔT2 = T3 - T1, . . .) durch die jeweiligen der Pin- Auswahlwege für die verbleibenden Ausgabe-Pins übereinstimmen.

7. Halbleiterbauelementtestgerät, bei dem ein an Ausgabe-Pins angekoppeltes, im Test befindliches Halbleiterbauelement durch Verwendung von an die Ausgabe-Pins übertragenen Testmustersignalen getestet wird, wobei das Testgerät umfaßt:
eine Mehrzahl von Testmustersignalübertragungswegen, von denen jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem jeweiligen der Ausgabe-Pins gebildet ist,
ein Computersystem, das den Betrieb des Testgeräts steuert;
eine für den Zeitlagekalibriermodus verwendete Zeitlagemeßvorrichtung und eine Pin-Auswahlvorrichtung, die für den Zeitlagekalibriermodus verwendet wird und Pin-Auswahlwege bildet, die selektiv die Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrich­ tung verbinden, wobei
die Zeitlagemeßvorrichtung Gesamtsignalfortpflanzungslaufzeitwerte (T1, T2, . . .) von Zeitlagekalibrierimpulssignalen mißt, die durch jeweilige Serienschaltungen aus einem der jeweiligen Signalübertragungswege und einem der jeweiligen Pin-Auswahlwege für die jeweiligen Ausgabe-Pins übertragen werden,
wobei das Computersystem enthält:
eine Speicheranordnung zum Speichern von Laufzeitwerten (TA1, TA2, . . .) des durch die jeweiligen Pin-Auswahlwege übertragenen Zeitlagekalibrierimpulssignals;
eine Subtrahieranordnung zum Subtrahieren der in der Speicheranordnung gespeicherten Laufzeitwerte (TA1, TA2, . . .) durch die jeweiligen Pin-Auswahlwege von den entsprechenden gemessenen Gesamtlaufzeitwerten (T1, T2, . . .) durch die jeweiligen Pin-Kanäle; und
eine Zeitlagesteueranordnung zum Steuern der Laufzeitwerte der jeweiligen Zeitlage­ kalibratoren derart, daß die als Ergebnisse der Subtrahieranordnung gewonnenen Differenzlauf­ zeitwerte (TX1, TX2, . . .) für die jeweiligen Ausgabe-Pins zum Konvergieren zu einem gleichen vorbestimmten konstanten Wert (TX1', TX2', . . ., = TC) hin gebracht werden.

8. Halbleiterbauelementtestgerät, bei dem ein an Ausgabe-Pins angekoppeltes, im Test befindliches Halbleiterbauelement durch Verwendung von an die Ausgabe-Pins übertragenen Testmustersignalen getestet wird, wobei das Testgerät umfaßt:
eine Mehrzahl von Testmustersignalübertragungswegen, von denen jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem jeweiligen der Ausgabe-Pins gebildet ist,
ein Computersystem, das den Betrieb des Testgeräts steuert;
eine für den Zeitlagekalibriermodus verwendete Zeitlagemeßvorrichtung und
eine Pin-Auswahlvorrichtung, die für den Zeitlagekalibriermodus verwendet wird und Pin-Auswahlwege bildet, die selektiv die Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrich­ tung verbinden, wobei
die Zeitlagemeßvorrichtung Gesamtsignalfortpflanzungslaufzeitwerte (T1, T2, . . .) von Zeitlagekalibrierimpulssignalen mißt, die durch jeweilige Serienschaltungen aus einem der jeweiligen Signalübertragungswege und einem der jeweiligen Pin-Auswahlwege für die jeweiligen Ausgabe-Pins übertragen werden,
wobei das Computersystem enthält:
eine Speicheranordnung zum Speichern von Laufzeitwerten (TA1, TA2, . . .) des durch die jeweiligen Pin-Auswahlwege übertragenen Zeitlagekalibrierimpulssignals;
eine Rechenanordnung zum Berechnen von Werten der Abweichung (ΔT1, ΔT2, . . .) zwischen dem gespeicherten Laufzeitwert (TA1) für einen der Ausgabe-Pins, der als Referenzausgabe-Pin bestimmt wurde, und jeweiligen gespeicherten Laufzeitwerten (TA2, TA3, . . .) durch verbleibende Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; und
eine Zeitlagesteueranordnung zum Anpassen von Laufzeitwerten der jeweiligen Zeitlage­ kalibratoren derart, daß jene jeweiligen Werte der Abweichung der Laufzeit (T2 - T1, T3 - T1, . . .) zwischen dem Gesamtsignalfortpflanzungslaufzeitwert (T1) durch einen Gesamtsignalweg, der aus einer Reihenschaltung aus dem Testmustersignalübertragungsweg und dem Pin-Auswahlweg für den Referenzausgabe-Pin gebildet ist, und den jeweiligen Gesamtsignalfortpflanzungslaufzeit­ werten (T2, T3, . . .) durch jeweilige Gesamtsignalwege, die aus Reihenschaltungen aus den Testmustersignalübertragungswegen und den Pin-Auswahlwegen für verbleibende Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind, gebildet sind, mit den entsprechenden Abweichungslauf­ zeitwerten (ΔT1 = T2 - T1, ΔT2 = T3 - T1, . . .) durch die jeweiligen Pin-Auswahlwege für die jeweiligen der verbleibenden Ausgabe-Pins übereinstimmen.