TWI678545B - 訊號時序校正方法 - Google Patents
訊號時序校正方法 Download PDFInfo
- Publication number
- TWI678545B TWI678545B TW107136017A TW107136017A TWI678545B TW I678545 B TWI678545 B TW I678545B TW 107136017 A TW107136017 A TW 107136017A TW 107136017 A TW107136017 A TW 107136017A TW I678545 B TWI678545 B TW I678545B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- reference signal
- test
- signals
- value
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
一種訊號時序校正方法,包括:以一第一傳輸端經一傳輸通道提供一測試訊號給一第二傳輸端,該測試訊號具有一第一測試態樣 ;以該第二傳輸端依據該測試訊號產生一第一參考訊號;判斷該第一參考訊號的一訊號值是否穩定 ;當判斷該訊號值不穩定時,調整該第一參考訊號,以使該第一參考訊號延遲至少一個預設時間單位;當判斷該第一參考訊號穩定時,更依據該訊號值判斷該第一參考訊號的時序是否正確;當判斷該第一參考訊號的時序不正確時,依據一參考值調整該第一參考訊號的訊號值。
Description
本發明係關於一種訊號時序校正方法,特別是一種針對多通道訊號傳輸的訊號時序校正方法。
平行的多通道傳輸常被用於硬體實作上,以提升資料傳輸量。當這些通道是以硬體實作為實體通道時,就實際的物理條件來說,不同通道的通道長度並不會相同。也就是說,各個訊號分別經過不同的通道時會受到不同程度的時間延遲。而當這些通道並非實體通道而為無線通道時,各個無線通道也可能因為不同的通道條件而造成了不同的時間延遲。在這樣的情況下,隨著資料量的上升,資料傳輸速度也被拉高,使得訊號對於傳輸通道所造成的時間延遲更加地敏感。
本發明在於提供一種訊號時序校正方法,以使多個訊號在分別傳輸經不同通道後,仍能在後端電路達到同步。
本發明揭露了一種訊號時序校正方法,用於校正一第二傳輸端經由一傳輸通道而自一第一傳輸端接收到的訊號,該訊號時序校正方法包括:以該第一傳輸端提供一測試訊號給該第二傳輸端,該測試訊號具有一第一測試態樣 ;以該第二傳輸端依據該測試訊號產生一第一參考訊號;判斷該第一參考訊號的一訊號值是否穩定 ;當判斷該訊號值不穩定時,調整該第一參考訊號,以使該第一參考訊號延遲至少一個預設時間單位;當判斷該第一參考訊號穩定時,更依據該訊號值判斷該第一參考訊號的時序是否正確;當判斷該些第一參考訊號其中之一的時序不正確時,依據一參考值調整該第一參考訊號的訊號值。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照圖1,圖1係為根據本發明第一實施例所繪示之電池負壓檢測系統的功能方塊圖。如圖1所示,第一傳輸端1與第二傳輸端2分別電性連接傳輸通道CH1~CH4,因此第一傳輸端1可以經由傳輸通道CH1~CH4而與第二傳輸端2傳輸訊號。第一傳輸端1可以是傳送端與接收端的其中一方,第二傳輸端2則是傳送端與接收端的其中另一方。第一傳輸端1與第二傳輸端2可以是任意的裝置或電路。另一方面,傳輸通道CH1~CH4的數量可以是一或多,而不以所舉之例為限,且傳輸通道CH1~CH4可以是實體通道或者是無線通道。
雖然在設計上會盡量讓傳輸通道CH1~CH4具有等效長度,但是無論是實體通道或是無線通道,傳輸通道CH1~CH4受限於實際上的物理條件並無法一模一樣。因此,當第一傳輸端1同時提供多個訊號至傳輸通道CH1~CH4時,這些訊號會分別受到傳輸通道CH1~CH4所造成的不同的影響,而讓這些訊號在被第二傳輸端2接收到時會具有程度不一的時間延遲。當訊號速率提高時,這些時間延遲的差異即會對訊號傳輸造成極大的影響。
基於上述,本發明係提供了一種訊號時序校正方法。請參照圖2,圖2係為根據本發明一實施例所繪示之訊號時序校正方法的步驟流程圖。於步驟S101中,以該第一傳輸端提供一測試訊號給該第二傳輸端,該測試訊號具有一第一測試態樣;在步驟S103中,以該第二傳輸端依據該測試訊號產生一第一參考訊號;在步驟S105中,判斷該第一參考訊號的一訊號值是否穩定;在步驟S107中,當判斷該訊號值不穩定時,調整該第一參考訊號,以使該第一參考訊號延遲至少一個預設時間單位;在步驟S109中,當判斷該第一參考訊號穩定時,更依據該訊號值判斷該第一參考訊號的時序是否正確;在步驟S111中,當判斷該些第一參考訊號其中之一的時序不正確時,依據一參考值調整該第一參考訊號的訊號值。
為求敘述簡明易懂,以下係以第一傳輸端1與第二傳輸端2為現場可程式邏輯閘陣列(field programmable gate array, FPGA)電路,且第一傳輸端1與第二傳輸端2之間係以串行器/解串器(serialer/deserialer, SerDes )進行傳輸為例進行說明。請先參照圖3A與圖3B,圖3A係為根據本發明一實施例所繪示之第一傳輸端所提供的測試訊號的時序示意圖,圖3B係為根據圖3A的測試訊號經過傳輸通道的時序示意圖。在這些示意圖中,係以第一傳輸端1藉由SerDes介面提供測試訊號為例,且先對應於傳輸通道CH1的測試訊號與第一參考訊號來作說明。其中,測試訊號的SerDes比例(SerDes ratio)為1:6。
圖3A中繪示有第一傳輸端1與第二傳輸端2所共用的系統時脈、第一傳輸端1與第二傳輸端2之間基於SerDes進行傳輸所用的傳輸時脈、第一傳輸端1所提供的測試訊號在傳輸時脈域的波形與此測試訊號在系統時脈域的訊號值。如步驟S101所述地,測試訊號具有第一測試態樣,所述的第一測試態樣例如是說測試訊號在每個訊號週期T的訊號值都相同。在此實施例中,測試訊號在每個訊號週期T的訊號值都為0x1。依據SerDes的規格定義,測試訊號在每個訊號週期T都具有一脈波P,且此訊號週期對應的多個傳輸時脈的脈波正緣(rising edge)或脈波負緣(falling edge)在時序上會落於測試訊號的脈波P的有效脈波區間內。
理想上,第二傳輸端2接收到的測試訊號的時序應與第一傳輸端1提供的測試訊號的時序相同。但是,當測試訊號經過傳輸通道CH1後,測試訊號遭到延遲,因此測試訊號的脈波P可能會偏離應處的位置。以圖3B來看,經通道延遲的測試訊號的脈波P係在時間上往後位移近3個傳輸時脈的脈波時間。且更詳細地來看,傳輸時脈的其中一個脈波正緣於時間上係位於脈波P的脈波正緣附近,且傳輸時脈的此脈波的負緣係於時間上係位於脈波P的脈波負緣的附近。也就是說,並沒有傳輸時脈的一個脈波的正緣或負緣能確實地落於脈波P的有效脈波區間中。再考慮到測試訊號的抖動(jitter),在不同的訊號週期T中,有可能是傳輸時脈的脈波負緣落於脈波P的有效脈波區間之中,或也有可能是傳輸時脈的脈波正緣落於脈波P的有效脈波區間之中。也就是說,在此實施例中,若依據傳輸時脈對經傳輸通道ch1延遲後的測試訊號取值,此測試訊號在各訊號週期T的訊號值有可能並不會相同,而是在不同的訊號值(在此實施例中例如為0x8與0x4)之間改變。
請一併參照圖2、圖3C與圖3D,圖3C係為根據圖3B的測試訊號經過調整而穩定的時序示意圖,圖3D係為根據圖3C的訊號經過調整而具有正確時序的時序示意圖。
如前述地,在步驟S103中係以第二傳輸端2依據測試訊號產生第一參考訊號。所述的第一參考訊號可以就是第二傳輸端2所接收到的測試訊號,或者,第一參考訊號可以是第二傳輸端2所接收到的測試訊號經過所需的參數調整而形成,所述的參數調整例如為振幅調整或是等化(equalize)。在此係以相同於第二傳輸端2所接收到的測試訊號的第一參考訊號為例進行說明。
而在步驟S105中係判斷第一參考訊號的訊號值是否穩定。在一實施例中,係依據一時脈訊號判斷出第一參考訊號於一第一檢測時間區間中的連續多個訊號值,而當判斷所述的連續多個訊號值中的部份訊號值不同時,即判斷第一參考訊號的訊號值不穩定。於實務上,第二傳輸端2例如是依據傳輸時脈的多個脈波的脈波正緣或脈波負緣對第一參考訊號進行取值。所述的第一檢測時間區間涵蓋第一參考訊號的多個訊號週期。舉例來說,第一檢測時間區間例如涵蓋了五個訊號週期。理想上,第一參考訊號在這五個訊號週期中的訊號值應該都為0x1。但在圖3B所示的實施例中,第一參考訊號的訊號值有可能在0x4跟0x8之間變動。因此於圖3B所示的實施例中,在第一檢測時間區間所涵蓋的五個訊號週期中,可能會看到第一參考訊號有0x4跟0x8兩種訊號值。第一檢測時間區間的時間長度係關聯於測試訊號或第一參考訊號的訊號週期長度,在此並不對第一檢測時間區間的時間長度作具體數值限制。
當判斷第一參考訊號不穩定時,係進行步驟S107,以使該第一參考訊號延遲至少一個預設時間單位。所述一個預設時間單位的長度係為所屬技術領域具有通常知識者經詳閱本說明書後可自行定義。在一較佳的實施例中,一個預設時間單位的長度係小於一個傳輸時脈的脈波寬度,以獲得較佳的調整精度。於實務上,第二傳輸端2可以設置有一長度可調的分接延遲線(tap delay line)。當測試訊號被第二傳輸端2接收後會先經過分接延遲線。藉由調整分接延遲線的延遲數(對應於number of taps),第二傳輸端2即可取得經過不同時間延遲的第一參考訊號。在此實施例中,所述的預設時間單位係為分接延遲線的各接點(tap)之間的時間差。預設時間單位的大小係為所屬技術領域具有通常知識者經詳閱本說明書後可依實際所需自行定義,在此並不加以限制。
請一併參照圖4以進一步說明步驟S107的實施態樣,圖4係為根據本發明一實施例所繪示之訊號時序校正方法的部份步驟流程圖。當判斷該訊號值不穩定時,更進行以下的步驟。在步驟S201中,依據一第一延遲數延遲該第一參考訊號;在步驟S203中,判斷經延遲的該第一參考訊號是否穩定;在步驟S205中,當判斷經延遲後的該第一參考訊號不穩定,增加該第一延遲數,並依據增加後的該第一延遲數延遲該第一參考訊號。
舉一個具體的例子來說,在一開始,第二傳輸端2將分接延遲線的延遲數設為0,相當於不延遲第一參考訊號。當第二傳輸端2接收到如圖2B所示的測試訊號時,第二傳輸端2判斷初始的第一參考訊號(接收到的測試訊號)的訊號值並不穩定,第二傳輸端2依據一第一延遲數延遲第一參考訊號。以分接延遲線為例,第二傳輸端2例如是將分接延遲線的延遲數從零個增加為一個,以使第一參考訊號延遲一個預設時間單位。然後,第二傳輸端2再依前述的方式判斷經過延遲的第一參考訊號是否穩定。當第二傳輸端2判斷經過延遲的第一參考訊號不穩定,第二傳輸端2再增加第一延遲數,並依據再次增加後的第一延遲數延遲第一參考訊號。以前述的分接延遲線為例,當第二傳輸端2判斷經延遲後的第一參考訊號不穩定時,第二傳輸端2再依序將分接延遲線的延遲數增加為兩個、三個…直到經延遲的第一參考訊號穩定。
於一實施例中,當依序遞增第一延遲數並依據第一延遲數延遲第一參考訊號而使經延遲的第一參考訊號穩定後,此時的第一參考訊號即可被用以進行後續步驟S109的時序校正。在另一實施例中,經調整而穩定的第一參考訊號還可經進一步的調整以確保後端電路看到的第一參考訊號的訊號值確實是穩定的。請一併參照圖5以進行說明,圖5係為根據本發明一實施例所繪示之訊號時序校正方法的部份步驟流程圖。在步驟S301中,依據一第二延遲數延遲該第一參考訊號,該第二延遲數大於該第一延遲數。在步驟S303中,判斷經依據該第二延遲數延遲的該第一參考訊號是否穩定。在步驟S305中,當判斷經依據該第二延遲數延遲後的該第一參考訊號穩定時,增加該第二延遲數,並依據增加後的該第二延遲數延遲該第一參考訊號。在步驟S307中,當判斷經依據該第二延遲數延遲後的該第一參考訊號不穩定,依據最後的該第一延遲數與最後的該第二延遲數產生一第三延遲數,該第三延遲數大於最後的該第一延遲數且小於最後的該第二延遲數的最大值。在步驟S309中,依據該第三延遲數延遲該第一參考訊號以使該第一參考訊號穩定。
再以前述的分接延遲線為例,假設第二傳輸端2將分接延遲線的延遲數設定為3(第一延遲數)後使第一參考訊號的訊號值穩定,在此實施例中,第二傳輸端2再將分接延遲線的延遲數依序遞增為4以至N, N係為所屬技術領域具有通常知識者經詳閱本說明書後可自行定義,理論上N可以為大於3的正整數,而為4、5、6…。在依序遞增延遲數的過程中,第一參考訊號的時間延遲也會對應增加,而使得第一參考訊號的訊號值再度趨於不穩定。假設當第二傳輸端2將分接延遲線的延遲數遞增為7時,第一參考訊號的訊號值又再度不穩定,第二傳輸端2依據最後的第一延遲數(3)與最後的第二延遲數(7)產生一個第三延遲數,並依據此第三延遲數延遲第一參考訊號,以提供訊號值穩定的第一參考訊號給後續步驟使用。所述的第三延遲數係為正正數且大於最後的第一延遲數並小於最後的第二延遲數。在此實施例中,第三延遲數係為大於3而小於7的正整數。藉此,可以確保傳輸時脈的脈波正緣或脈波負緣確實落於第一參考訊號之脈波P的脈波有效區間中。
延續前述,當判斷第一參考訊號穩定時,更依據第一參考訊號的訊號值判斷第一參考訊號的時序是否正確。參照如圖3A與圖3C,第一傳輸端1所提供的測試訊號的訊號值係為0x1,經初步調整而具有穩定訊號值的第一參考訊號的訊號值係為0x4。雖然傳輸時脈的脈波正緣或是脈波負緣已位於第一參考訊號的脈波P的有效脈波區間中,而使第一參考訊號已具有穩定的訊號值,但如圖所示地,由於傳輸通道CH1所造成的時間延遲太大,而使得第一參考訊號的脈波P已偏離應處的時間位置太多,從而使得第一參考訊號在各訊號週期的訊號值與測試訊號在對應的各訊號週期的訊號值不相同。
請接著參考圖6以說明如何調整第一參考訊號的時序,圖6係為根據本發明另一實施例所繪示之訊號時序校正方法的部份步驟流程圖。在步驟S401中,判斷該第一參考訊號於該些訊號週期其中之一的該訊號值是否相同於一預設參考訊號值。在步驟S403中,當判斷該第一參考訊號於該訊號週期中的該訊號值不同於該預設參考訊號值時,依據該預設參考訊號值調整該第一參考訊號的訊號值。
輔以圖3A至圖3D來說,第一傳輸端1係提供在各訊號週期具有訊號值0x1的測試訊號,第二傳輸端2可以預存有一預設參考訊號值為0x1。當第二傳輸端2如前述地調整第一參考訊號而使其訊號值穩定後,第二傳輸端2再判斷第一參考訊號的各訊號週期的訊號值是否相同於預設參考訊號值。當第一參考訊號的各訊號週期的訊號值不同於預設參考訊號值時,第二傳輸端2依據所述的預設參考訊號值調整第一參考訊號的時序,以使第一參考訊號的脈波P位於預設參考訊號值所對應的訊號值區間。以圖3C與圖3D來說,第二傳輸端2係對圖3C所示的第一參考訊號進行滑碼(bit slip),以使第一參考訊號的訊號值從0x4改變為0x1。此時,第一參考訊號的脈波P即會位於正確的訊號值區間,等同於讓第一參考訊號具有所欲的時序。於實務上,第二傳輸端2例如具有一滑碼電路,滑碼電路電性連接於前述的分接延遲線,以滑碼的方式調整經分接延遲線延遲的第一參考訊號的訊號值,從而進一步調整經分接延遲線延遲的第一參考訊號的時序。
經過上述的步驟之後,第二傳輸端2可以調整分別自傳輸通道CH1~CH4接收到的各測試訊號,以使各測試訊號具有穩定的訊號值並分別具有正確的時序。理想上,各傳輸通道所造成的時間延遲差異不大,或者說,各傳輸通道所造成的時間延遲的時間差並不會大於一個訊號週期。因此,經上述的步驟之後,第二傳輸端2即可依據自傳輸通道CH1~CH4 收到的不同的測試訊號產生同步的第一參考訊號。
請接著參照圖7以說明一種較不理想的訊號傳輸狀況,圖7係為根據本發明一實施例所繪示之第二傳輸端所接收到的不同測試訊號的時序示意圖。圖7係基於圖1所示的傳輸架構而繪示。圖7中除了繪示有系統時脈與傳輸時脈之外,更繪示有對應於傳輸通道CH1的第一參考訊號Sref1、對應於傳輸通道CH2的第一參考訊號Sref2、對應於傳輸通道CH3的第一參考訊號Sref3與對應於傳輸通道CH4的第一參考訊號Sref4,其中,脈波P1、P2、P3、P4係同時間由第一傳輸端1分別輸出至傳輸通道CH1、CH2、CH3、CH4。但由於傳輸通道CH1、CH2、CH3、CH4造成的不同的時間延遲,第二傳輸端2所產生的各第一參考訊號的脈波P1、P2、P3、P4並未處於同一個訊號週期中。另一方面,由各脈波P1、P2、P3、P4的時間位置可以看出,傳輸通道CH2造成的延遲量與傳輸通道CH4造成的延遲量大於其他傳輸通道造成的延遲量,且傳輸通道CH2造成的延遲量相同於傳輸通道CH4造成的延遲量;傳輸通道CH1造成的延遲量次之,傳輸通道CH3造成的延遲量居末。
有鑑於這樣的問題,本發明更提供了相關的步驟以進一步維持系統效能。請參照圖8,圖8係為根據本發明更一實施例所繪示之訊號時序校正方法的部份步驟流程圖。在步驟S501中,調整該些測試訊號以使每一該測試訊號具有一第二測試態樣。在步驟S503中,以該第一傳輸端經由該些傳輸通道提供具有該些第二測試態樣的該些測試訊號給該第二傳輸端,該些測試訊號分別傳輸經該些傳輸通道。在步驟S505中,以該第二傳輸端依據該些測試訊號產生多個第二參考訊號,該些第二參考訊號分別具有多個參考態樣。在步驟S507中,判斷該些參考態樣是否相同。在步驟S509中,當判斷該些參考態樣不相同時,依據該些第二參考訊號其中之一調整其他的該些第二參考訊號,以使該些第二參考訊號的該些參考態樣相同。
請一併參照圖9A與圖9B,圖9A係為根據本發明一實施例所繪示之第一傳輸端所提供的具有第二測試態樣的多個測試訊號其中之一於多個訊號值區間的多個訊號值的示意圖,圖9B係為根據本發明一實施例所繪示之第二傳輸端所接收到的不同測試訊號於多個訊號值區間的多個訊號值與經第二傳輸端校正的不同參考訊號於多個訊號值區間的多個訊號值的示意圖。
在步驟S501與步驟S503中係產生具有第二測試態樣的多個測試訊號,並將具有第二測試態樣(pattern)的測試訊號提供給第二傳輸端2。在一實施例中,每個測試訊號都具有相同的第二測試態樣。所述的第二測試態樣例如為一週期循環態樣。更具體地來說,測試訊號具有多個循環週期C,而測試訊號的一個循環週期C具有多個如前述的訊號週期T。測試訊號在每個訊號週期T具有一個訊號值。而測試訊號在不同的兩個循環週期C中的多個訊號值係依序相同。以圖9A之實施例來說,測試訊號在一個循環週期C係依在時間上依序具有0x0、0x1、0x2…0xE、0xF等訊號值,且測試訊號在另一個循環週期C也在時間上依序具有0x0、0x1、0x2…0xE、0xF等訊號值。須說明的是,在此所舉的第二測試態樣的範例係為:測試訊號的訊號值在一個循環週期C中隨時間遞增且在一個循環週期C中的各個訊號值都不相同;而於實務上,於第二測試態樣中,測試訊號的訊號值在一個循環週期C中並不一定要隨時間遞增且一個循環週期C中的各個訊號值也不一定都不相同。測試訊號的第二測試態樣係為所屬技術領域具有通常知識者經詳閱本說明書後可依實際所需自行定義,在此並不加以限制
在步驟S505中,係以第二傳輸端2依據傳輸經過各傳輸通道CH1~CH4分別產生第二參考訊號Sref1~Sref4,第二參考訊號Sref1~Sref4係分別對應於傳輸通道 CH1~CH4。請參照如圖7與圖9B,圖7與圖9B在時序上係兩相對應,並以不同角度呈現各傳輸通道之間的差異。有別於圖7係以各第一參考訊號在傳輸時脈域的各脈波呈現各傳輸通道的差異,在圖9B中則是以第一參考訊號在系統時脈域中的不同訊號週期中的各訊號值來呈現各傳輸通道的差異。如圖7與圖9B所示地,傳輸通道CH2與傳輸通道CH4造成的延遲量最大,傳輸通道CH1次之,傳輸通道CH3居末。
在步驟S507中係判斷第二參考訊號Sref1~Sref4的各參考態樣是否相同。在一實施例中,係判斷第二參考訊號Sref1~Sref4於一第二檢測時間區間TE的多個訊號值是否相同,以判斷各參考態樣是否相同。第二檢測時間區間TE為各訊號週期T其中之一。理想中,各傳輸通道的物理條件變化應不會導致不同第二參考訊號的時間差大於一個循環週期C。是故,依據圖9A所示的第二測試態樣,由於測試訊號在循環週期C中的各訊號值皆不相同,因此只要判斷第二參考訊號Sref1~Sref4在同一個訊號週期的訊號值是否相同即可判斷出各第二參考訊號Sref1~Sref4的各參考態樣是否相同。在另一實施例中,第二檢測時間區間TE係涵蓋了多個訊號週期T,第二傳輸端2係判斷第二參考訊號Sref1~Sref4其中每一在第二檢測時間區間TE中的多個訊號值是否與第二參考訊號Sref1~Sref4其中任一在第二檢測時間區間TE中的多個訊號值依序相同,以判斷各參考態樣是否相同。藉此,可以更精確地判斷出第二參考訊號Sref1~Sref4的各參考態樣是否相同,或者也容許所述的第二測試態樣具有更多的設計可能。
在步驟S509,係於判斷各參考態樣不相同時,依據第二參考訊號Sref1~Sref4其中之一調整其他的第二參考訊號,以使第二參考訊號Sref1~Sref4的各參考態樣相同。在一實施例中,係先自第二參考訊號Sref1~Sref4中找出具有最大延遲量的第二參考訊號,並將其它第二參考訊號與該具有最大延遲量的第二參考訊號相切齊。
舉圖9B來說,由於傳輸通道CH2對應的第二參考訊號Sref2與傳輸通道CH4對應的第二參考訊號Sref4具有最大的時間延遲量,因此在此實施例係選擇第二參考訊號Sref2與第二參考訊號Sref4其中之一作為基準訊號。以基準訊號為第二參考訊號Sref2來說,第二參考訊號Sref2較第二參考訊號Sref1晚一個訊號週期T,第二參考訊號Sref2較第二參考訊號Sref3晚兩個訊號週期T,第二參考訊號Sref2與第二參考訊號Sref4具有同步時序。 因此,在此實施例中,係將第二參考訊號Sref1延遲一個訊號週期T,並將第二參考訊號Sref3延遲兩個訊號週期T。如圖8B所示,經此調整後的各第二參考訊號Sref1~Sref4係得以達成同步。於實務上,第二傳輸端2可以藉由各第二參考訊號的訊號值與基準訊號的訊號值的差異來判斷出如何調整個第二參考訊號的時序。在一實施例中,第二傳輸端2例如具有流水線校準電路(pipeline align unit),此流水線電路電性連接於前述的滑碼電路之後,以使個別時序正確的各第二參考訊號得以達到同步。
在上述的步驟中,雖然第一傳輸端1提供的是測試訊號,但藉由存下相應的時間參數,例如前述的分接延遲線的延遲數與滑碼數,甚至是對應於不同通道的訊號週期延遲數,當第一傳輸端1提供一般的資料訊號時,第二傳輸端2還是可以有效地對抗通道延遲,使經由不同傳輸通道接收到的各個資料訊號達成同步。
綜合以上所述,本發明提供了一種訊號時序校正方法,藉由接收到的各第一參考訊號的訊號值來分別校正各個通道的時序。此外,在另一實施例中,更藉由接收到的各第二參考訊號的參考訊號值模板來校正不同訊號間的時序。藉此,即使各訊號分別經過了不同的通道而分別具有不同的延遲量,在經過了上述的校正之後, 接收端的後端電路仍能取得時序同步的多個訊號,而消弭了通道延遲的影響。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1‧‧‧第一傳輸端
2‧‧‧第二傳輸端
CH1、CH2、CH3、CH4‧‧‧傳輸通道
P、P1、P2、P3、P4‧‧‧脈波
Sref1、Sref2、Sref3、Sref4‧‧‧第二參考訊號
T‧‧‧訊號週期
C‧‧‧循環週期
TE‧‧‧第二檢測時間區間
圖1係為根據本發明一實施例所繪示之訊號傳輸架構的功能方塊圖。 圖2係為根據本發明一實施例所繪示之訊號時序校正方法的步驟流程圖。 圖3A係為根據本發明一實施例所繪示之第一傳輸端所提供的測試訊號的時序示意圖。 圖3B係為根據圖3A的測試訊號經過傳輸通道的時序示意圖。 圖3C係為根據圖3B的測試訊號經過調整而穩定的時序示意圖。 圖3D係為根據圖3C的訊號經過調整而具有正確時序的時序示意圖。 圖4係為根據本發明一實施例所繪示之訊號時序校正方法的部份步驟流程圖。 圖5係為根據本發明另一實施例所繪示之訊號時序校正方法的部份步驟流程圖。 圖6係為根據本發明更一實施例所繪示之訊號時序校正方法的部份步驟流程圖。 圖7係為根據本發明一實施例所繪示之第二傳輸端所接收到的不同測試訊號的時序示意圖。 圖8係為根據本發明又一實施例所繪示之訊號時序校正方法的部份步驟流程圖。 圖9A係為根據本發明一實施例所繪示之第一傳輸端所提供的具有第二測試態樣的多個測試訊號其中之一於多個訊號值區間的多個訊號值的示意圖。 圖9B係為根據本發明一實施例所繪示之第二傳輸端所接收到的不同測試訊號於多個訊號值區間的多個訊號值與經第二傳輸端校正的不同參考訊號於多個訊號值區間的多個訊號值的示意圖。
Claims (9)
- 一種訊號時序校正方法,用於校正一第二傳輸端經由一傳輸通道而自一第一傳輸端接收到的訊號,該訊號時序校正方法包括:以該第一傳輸端提供一測試訊號給該第二傳輸端,該測試訊號具有一第一測試態樣;以該第二傳輸端依據該測試訊號產生一第一參考訊號;依據該第一參考訊號於一第一檢測時間區間中的連續多個訊號值是否相同,以判斷該第一參考訊號的一訊號值是否穩定;當判斷該訊號值不穩定時,延遲該第一參考訊號至少一個預設時間單位;當判斷該第一參考訊號的該訊號值穩定時,更依據該訊號值判斷該第一參考訊號的時序是否正確,於判斷該第一參考訊號的時序是否正確的步驟中更包括:該測試訊號定義有多個訊號週期,判斷該第一參考訊號於該些訊號週期其中之一的該訊號值是否相同於一預設參考訊號值;以及當判斷該第一參考訊號於該訊號週期中的該訊號值不同於該預設參考訊號值時,依據該預設參考訊號值調整該第一參考訊號的訊號值。
- 如請求項1所述之訊號時序校正方法,其中於該判斷該訊號值是否穩定的步驟中,包括:依據一時脈訊號判斷出該第一參考訊號於該第一檢測時間區間中的該些連續多個訊號值;以及當判斷所述的連續多個訊號值中的部份訊號值不同時,判斷該第一參考訊號的訊號值不穩定。
- 如請求項1所述之訊號時序校正方法,其中當判斷該訊號值不穩定時,更包括:依據一第一延遲數延遲該第一參考訊號;判斷經延遲的該第一參考訊號是否穩定;以及當判斷經延遲後的該第一參考訊號不穩定,增加該第一延遲數,並依據增加後的該第一延遲數延遲該第一參考訊號。
- 如請求項3所述之訊號時序校正方法,其中,當該第一參考訊號於被依據該第一延遲數延遲而穩定時,更包括:依據一第二延遲數延遲該第一參考訊號,該第二延遲數大於該第一延遲數;判斷經依據該第二延遲數延遲的該第一參考訊號是否穩定;當判斷經依據該第二延遲數延遲後的該第一參考訊號穩定時,增加該第二延遲數,並依據增加後的該第二延遲數延遲該第一參考訊號;當判斷經依據該第二延遲數延遲後的該第一參考訊號不穩定,依據最後的該第一延遲數與最後的該第二延遲數產生一第三延遲數,該第三延遲數大於最後的該第一延遲數且小於最後的該第二延遲數的最大值;以及依據該第三延遲數延遲該第一參考訊號以使該第一參考訊號穩定。
- 如請求項1所述之訊號時序校正方法,其中該測試訊號於每一訊號週期中具有一脈波,每一訊號週期定義有多個訊號值區間,每一該訊號值區間對應於多個預設測試訊號值對應的其中之一,當該測試訊號的該脈波位於該些訊號值區間其中之一時,該測試訊號的訊號值為該些預設測試訊號值對應的其中之一。
- 如請求項1所述之訊號時序校正方法,其中該第一傳輸端係經由多個傳輸通道分別提供多個測試訊號給該第二傳輸端,該第二傳輸端依據該些測試訊號產生多個第一參考訊號,於調整該些第一參考訊號穩定且時序正確之後,該訊號時序校正方法更包括:調整該些測試訊號以使每一該測試訊號具有一第二測試態樣,該第二測試態樣相異於該第一測試態樣;以該第一傳輸端經由該些傳輸通道提供具有該些第二測試態樣的該些測試訊號給該第二傳輸端,該些測試訊號分別傳輸經該些傳輸通道;以該第二傳輸端依據該些測試訊號產生多個第二參考訊號,該些第二參考訊號分別具有多個參考態樣;依據該些第二參考訊號於一第二檢測時間區間的多個訊號值是否相同,以判斷該些參考態樣是否相同;以及當判斷該些參考態樣不相同時,依據該些第二參考訊號其中之一調整其他的該些第二參考訊號,以使該些第二參考訊號的該些參考態樣相同。
- 如請求項6所述之訊號時序校正方法,其中該第二檢測時間區間為該些第二參考訊號的多個訊號週期其中之一。
- 如請求項7所述之訊號時序校正方法,其中於依據該些第二參考訊號其中之一調整其他的該些第二參考訊號,以使該些第二參考訊號的該些參考態樣相同的步驟中,包括:當判斷該些第二參考訊號於該第二檢測時間區間的該些訊號值不同時,定義該些第二參考訊號其中之一為一基準訊號;以及依據該基準訊號於該第二檢測時間區間的該訊號值延遲該些第二參考訊號之中具有與該基準訊號不同的該參考態樣的該第二參考訊號至少一個訊號週期。
- 如請求項8所述之訊號時序校正方法,更包括:判斷出該些第二參考訊號中延遲最多者;以及定義該些第二參考訊號中延遲最多者為該基準訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107136017A TWI678545B (zh) | 2018-10-12 | 2018-10-12 | 訊號時序校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107136017A TWI678545B (zh) | 2018-10-12 | 2018-10-12 | 訊號時序校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI678545B true TWI678545B (zh) | 2019-12-01 |
TW202014727A TW202014727A (zh) | 2020-04-16 |
Family
ID=69582516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107136017A TWI678545B (zh) | 2018-10-12 | 2018-10-12 | 訊號時序校正方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI678545B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037780A (en) * | 1996-07-22 | 2000-03-14 | Ando Electric Co., Ltd | Device for measuring transmission delay time in a transmission cable |
TW515904B (en) * | 2000-07-27 | 2003-01-01 | Advantest Corp | Timing calibration method and semiconductor device testing apparatus with timing calibration function |
US6876186B1 (en) * | 2003-08-29 | 2005-04-05 | Xilinx, Inc. | Measurement of circuit delay |
TW201643445A (zh) * | 2015-06-11 | 2016-12-16 | 智原科技股份有限公司 | 內建於晶片內之測量抖動的裝置與方法 |
TWI637186B (zh) * | 2017-03-28 | 2018-10-01 | 奇景光電股份有限公司 | 異常時脈偵測方法及其電路 |
-
2018
- 2018-10-12 TW TW107136017A patent/TWI678545B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037780A (en) * | 1996-07-22 | 2000-03-14 | Ando Electric Co., Ltd | Device for measuring transmission delay time in a transmission cable |
TW515904B (en) * | 2000-07-27 | 2003-01-01 | Advantest Corp | Timing calibration method and semiconductor device testing apparatus with timing calibration function |
US6876186B1 (en) * | 2003-08-29 | 2005-04-05 | Xilinx, Inc. | Measurement of circuit delay |
TW201643445A (zh) * | 2015-06-11 | 2016-12-16 | 智原科技股份有限公司 | 內建於晶片內之測量抖動的裝置與方法 |
TWI637186B (zh) * | 2017-03-28 | 2018-10-01 | 奇景光電股份有限公司 | 異常時脈偵測方法及其電路 |
Also Published As
Publication number | Publication date |
---|---|
TW202014727A (zh) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8644085B2 (en) | Duty cycle distortion correction | |
US20190082400A1 (en) | Methods and apparatus for synchronization of media playback within a wireless network | |
EP3211822B1 (en) | Multi-wire open-drain link with data symbol transition based clocking | |
US8207772B2 (en) | Duty detection circuit and duty cycle correction circuit including the same | |
US9419598B2 (en) | In-situ delay element calibration | |
US11294837B2 (en) | Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines | |
TW200935236A (en) | Method and apparatus for training the reference voltage level and data sample timing in a receiver | |
TWI646817B (zh) | 用於時脈回復的方法與裝置 | |
WO2005098862A3 (en) | Reconstruction of signal timing in integrated circuits | |
TW201421908A (zh) | 延遲鏈之校正 | |
TWI678545B (zh) | 訊號時序校正方法 | |
CN111049602B (zh) | 信号时序校正方法 | |
US11947479B2 (en) | Dynamic timing calibration systems and methods | |
US10598776B2 (en) | Method for determining sampling phase of sampling clock signal and associated electronic device | |
TWI488047B (zh) | 單線信號傳輸裝置及傳輸方法 | |
US7170907B1 (en) | Dynamic alignment for data on a parallel bus | |
TWI719862B (zh) | 高速串列連結偏斜校正之混合方法 | |
WO2021082418A1 (zh) | 一种并行总线相位校正的方法及装置 | |
US9772696B2 (en) | System and method for phase error compensation in synchronized devices | |
US9935762B2 (en) | Apparatus and method for centering clock signal in cumulative data eye of parallel data in clock forwarded links | |
US10090995B2 (en) | Method and device for improving synchronization in a communications link | |
TW201807591A (zh) | 通用串列匯流排時脈頻率調整裝置及調整方法 | |
US10649486B1 (en) | Apparatus and methods for accurate latency measurements in integrated circuits | |
JPH022235A (ja) | クロックデューティ補正回路 | |
WO2022081559A1 (en) | Dynamic timing calibration systems and methods |