TW515104B - Electro-optical device and method of manufacturing the same - Google Patents

Electro-optical device and method of manufacturing the same Download PDF

Info

Publication number
TW515104B
TW515104B TW090126975A TW90126975A TW515104B TW 515104 B TW515104 B TW 515104B TW 090126975 A TW090126975 A TW 090126975A TW 90126975 A TW90126975 A TW 90126975A TW 515104 B TW515104 B TW 515104B
Authority
TW
Taiwan
Prior art keywords
gate electrode
semiconductor layer
conductive film
mask
gate
Prior art date
Application number
TW090126975A
Other languages
English (en)
Inventor
Setsuo Nakajima
Hideto Ohnuma
Naoki Makita
Takuya Matsuo
Original Assignee
Semiconductor Energy Lab
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab, Sharp Kk filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW515104B publication Critical patent/TW515104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

5rl5104 A7 ___B7 五、發明説明（1 ) 發明背景 發明領域 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於電光裝置（半導體裝置）包括於絕緣體 上形成之薄膜電晶體（以下稱爲TFT )構成之電路，以及 其製造方法。尤其，本發明是關於由像素部分與設於像素 部分的周圍之驅動電路係在相同的基底上形成之液晶顯示 裝置呈現之電光裝置（半導體裝置），以及使用電光裝置 (半導體裝置）當作顯示單元之電具。 相關技藝的說明 近年來，使用作主動層由晶化於絕緣基底如玻璃基底 上形成之非晶矽膜獲得之多晶半導體膜之大量的TFT已經 發展。特別是，由晶化非晶矽膜獲得之其它結晶矽膜或多 晶膜經常被使用。 經濟部智慧財產局員工消費合作社印製 對熱有低抗力之形成大面積多矽膜於基底上的製程， 如玻璃基底與塑膠基.底，也是持續吸引硏究人員之硏發主 題。使用雷射光之晶化與需要摻雜促進晶化的催化劑元素 與熱處理之晶化被指定作所謂低溫晶化技術的範例。 其中之一最新的晶化技術，其中非晶矽膜係摻雜促進 晶化之催化劑元素且接著經過被晶化之熱處理，被公開在 曰本專利公開案號Hei 7- 1 30653。 根據此技術，同樣用催化劑元素的效果，晶化非晶矽 膜所需之溫度可以被降低50至100°C且晶化所需之時間被縮 短至1/5到1/10。該技術因此使形成具大表面積於如前述之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 5i5104 A7 B7 五、發明説明（2 ) 低熱阻抗的基底上之結晶矽膜變可能。而且，由此技術獲 得之結晶砂膜有極佳的結晶狀悲疋一經確δ忍的事實。 上述的使用催化劑元素之晶化技術使用金屬元素如Ni 與Co作爲催化劑元素。這些金屬元素產生大能量位準於矽 膜以抑制載子且造成載子的重組。所以，當經獲得的結晶 矽膜被用以形成TFT時，可預期TFT的電特徵與可靠性被 影嚮。 此外，留在矽膜之催化劑元素已被注意以不規則地分 離。催化劑元素以晶粒界限分離大部分，且考慮此分離提 供小量電流之漏電路徑且造成閉電流（當TFT在閉狀態時 流在TFT之電流）之突然的增加。 爲此原故，一旦晶化步驟被完成，催化劑元素必需被 快速地移除，或減少至不施加任何電作用之程度。利用吸 氣劑吸氣效果之技術可以被用以移除或減少催化劑元素。 其中之一既存的用吸氣劑吸氣方法包括用阻抗遮罩部 分地覆蓋的步驟，由用金屬元素的幫助以利覆蓋結晶矽膜 的部分而晶化非晶矽膜獲得之結晶矽膜被用作TFT的半導 體層之通道形成區域，且用高濃度之吸氣有效之P或其它 群15元素摻雜其它的TFT的半導體層以形成促進吸氣之區 域（該區域以下稱爲吸氣槽）。既存的用吸氣劑吸氣方法 的另一範例類似地包含用阻抗遮罩覆蓋作爲TFT的通道形 成區域之結晶矽膜的區域且形成包含以形.成TFT的半導體 層之結晶矽膜的部分的周圍之高濃度之P或其它群1 5元素 之吸氣槽。然而，這些方法需要遮罩成型步驟，藉此導致 —^ϋ ϋϋ m Αϋ_«* m νϋϋ emmu HB_1 I (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 545104 Α7 Β7 五、發明説明（3 ) 遮罩的數量與製造步驟的數量之增加。所以’方法在生產 率，產量與製造成本方面有問題。 進一步，當p-通道TFT被形成時，形成P-通道TFT之 區域被摻雜P-型雜質元素（此範例爲硼（B))以在摻雜大 量吸氣之磷後形成源極區域與汲極區域。爲了轉化形成P-通道TFT，其已經透過前面摻雜給予磷（P )，之區域的η 型導電率，該區域必需被摻雜相當高濃度之硼（Β )。 這帶來減少摻雜步驟之生產量的問題，或由熱處理改 進源極區域與汲極區域的晶化之因難的問題。 半導體層必需被摻雜磷（Ρ )以實行吸氣處理。然而， 摻雜Ρ-型雜質元素（典型是硼（Β))也是需要形成ρ-通道 TFT。因爲摻雜η-型雜質元素（磷（Ρ))的步驟在用硼（Β )摻雜Ρ-通道TFT的半導體層的步驟之前，該層必需被摻 雜足以轉化η-型雜質元素成ρ-型導體高濃度之ρ-型雜質元 素（稱爲計數摻雜或交叉摻雜）。該層之硼（Β )的濃度必 需較先前摻雜磷（Ρ)之層的濃度高。然而，如果雜質元素 的濃度太高’來源-汲極區域的阻抗被提高以降低開電流。 計數摻雜在製造成本與生產率方面也無法滿足因爲需要摻 雜之接受體超過的離子。 發明節要 依上述觀點已g兌明本發明，且本發明的目的是由有效 地吸氣用以促進非晶矽膜的晶化之催化劑元素而提供高可 靠性的電光裝置與製造電光裝置的方法。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公羡） (請先閲讀背面之注意事項再填寫本頁) •項再填{c 經濟部智慧財產笱員工消費合作社印製 -6 - 515l〇4 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（4 ) 本發明的特性的其中之一是包含絕緣體上之半導體層 ，半導體層上之閘絕緣膜，及閘絕緣膜上之閘電極之電裝 置，其中電裝置有η-通道TFT與p-通道TFT，其中P-通道 TFT之半導體層包括通道形成區域（13)，僅包含η-型雜 質元素與ρ-型雜質元素之區域（11)，及僅包含ρ-型雜質 元素之區域（12)，且其中電子連接該TFT至另一 TFT之 接線係連接至僅包含ρ-通道TFT之ρ-型雜質元素之區域（ 12 )。 本發明的另一特性的其中之一是包含絕緣體上之半導 體層，半導體層上之閘絕緣膜，及閘絕緣膜上之閘電極之 電裝置，其中電裝置有n_通道TFT與ρ-通道TFT，其中p-通道TFT之半導體層包括通道形成區域（13)，包含η-型 雜質元素與ρ -型雜質元素之區域（21a，21b)，及僅包含 P-型雜質元素之區域（22 )，其中僅包含ρ-型雜質元素之 區域（22)係夾在包含n-型雜質元素與ρ-型雜質元素之區 域（21a)及包含η-型雜質元素與ρ-型雜質元素之區域（ 21b)之間，且其中彼此電子連接TFT之接線係連接至僅包 含P-通道TFT之ρ-型雜質元素之區域（12)。 上述電裝置中，其中閘電極係選自由Ta，W，Ti，Mo ’ A1，與Cu組成之群之元素，或主要包含這些元素之複合 材料或合金材料形成之疊層或單層。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 ί參雜非結晶半導體層·，加熱摻雜催化劑元素之非結晶 (請先閱讀背面之注意事 4 項再填· 裝— 寫本頁) 訂 噃 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 515104 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5 ) 半導體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜於鬧絕緣膜上且鈾刻該導電膜以形成 η-通道TFT的閘電極且在p-通道TFT形成作爲閘電極之導 電層；當使用閘電極與導電層當作遮罩時，用η-型雜質元 素摻雜半導體層；以及當用阻抗遮罩覆蓋使用作η_通道 TFT之區域時，蝕刻該導電層以形成ρ_通道TFT的閘電極 ’且接著用P-型雜質元素摻雜p-通道TFT之半導體層。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層且接著用雷射照射該半導體層以獲得結晶半導體 層；形成閘絕緣膜於結晶半導體層上；形成導電膜於閘絕 緣膜上且蝕刻該導電膜以形成n_通道TFT的閘電極且在p-通道TFT形成作爲閘電極之導電層；當使用閘電極與導電 層當作遮罩時，用n_型雜質元素摻雜半導體層；以及當用 阻抗遮罩覆蓋使用作n_通道TFT之區域時，蝕刻該導電層 以形成P-通道TFT的閘電極，且接著用p-型雜質·元素摻雜 P-通道TFT之半導體層。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（b )於閘絕緣膜上； 蝕刻導電膜（A )與導電膜（B )以形成第一形狀閘電極； (請先閲讀背面之注意事項再填寫本頁) 4 ，項再填- 裝· 訂 本纸張尺度適用中國國家標準（CNS )八4規格（21〇χ297公釐） -8- 515104 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6 ) 當使用第一形狀閘電極當作遮罩時，用η-型雜質元素摻雜 該半導體層；蝕刻第一形狀閘電極以形成較第一形狀閘電 極窄之第二形狀閘電極；當使用第二形狀閘電極當作遮罩 時’用η-型雜質元素摻雜該半導體層；蝕刻第二形狀閘電 極以形成第三形狀閘電極；蝕刻第三形狀閘電極以形成第 四形狀閘電極；以及當使用第四形狀閘電極當作遮罩時， 用Ρ-型雜質元素摻雜ρ-通道TFT之半導體層。 本發明的特性的其中之一是製造電裝置的方法，包含 =开多$非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層且接著用雷射照射該非結晶半導體層以獲得結晶 /半導體層；形成閘絕緣膜於結晶半導體層上；形成導電膜 (A )與導電膜（B )於閘絕緣膜上；蝕刻導電膜（A )與導 電膜（B)以形成第一形狀閘電極；當使用第一形狀閘電極 當作遮罩時，用n-型雜質元素摻雜該半導體層；蝕刻第一 形狀_電極以形成較第一形狀閘電極窄之第二形狀閘電極 ;當使用第二形狀閘電極當作遮罩時，用η-型雜質元素摻 雜該半導體層；蝕刻第二形狀閘電極以形成第三形狀閘電 極；鈾刻第三形狀閘電極以形成第四形狀閘電極；以及當 使用第四形狀閘電極當作遮罩時，用ρ-型雜質元素摻雜ρ-通道TFT之半導體層。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元;素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 (請先閲讀背面之注意事項再填寫本頁) -"0-裝· •項再填寫太 訂 噃 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 515104 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 半導體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（B )於閘絕緣膜上； 鈾刻導電膜（A )與導電膜（B )以形成閘電極（A )與閘電 極（C );當使用閘電極（A )與閘電極（C )當作遮罩時， 用η-型雜質元素摻雜該半導體層；蝕刻閘電極（A)與（C )以形成閘電極（Β )與閘電極（D );當使用閘電極（Β ) 與閘電極（D)當作遮罩時，用η-型雜質元素摻雜該半導體 層；當用阻抗遮罩覆蓋η-通道TFT時，鈾刻ρ-通道TFT的 閘電極（D )以形成閘電極（E );以及當使用閘電極（E ) 當作遮罩時，用p-型雜質元素摻雜p-通道TFT之半導體層 〇 經濟部智慧財產局員工消費合作社印製 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層且接著用雷射照射該非結晶半導體層以獲得結晶 半導體層；形成閘絕緣膜於結晶半導體層上；形成導電膜 (A )與導電膜（B )於閘絕緣膜上；鈾刻導電膜（A )與導 電膜（B )以形成閘電極（a )與閘電極（C );當使用閘電 極（A)與閘電極（c)當作遮罩時，用n_型雜質元素摻雜 言亥f _體層；蝕刻閘電極（a )與（C )以形成閘電極（β ) 與聞電極（D );當使用閘電極（β )與閘電極（d )當作遮 罩時’用η-型雜質元素摻雜該半導體層；當用阻抗遮罩覆 蓋η_通道TFT時，鈾刻Ρ-通道TFT的閘電極（D)以形成 聞電極（E):以及當使用閘電極（E)當作遮罩時，用p_ 本紙張尺度適用中國國家標準 (〇阳）八4規格（210'乂297公釐） -10- 515104 A7 __— B7 五、發明説明（8 ) 型雜質元素摻雜p_通道TFT之半導體層。 (請先閲讀背面之注意事項再填寫本頁) 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元:素ί參雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半_體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（Β )於閘絕緣膜上； 貪虫刻導電膜（A )與導電膜（B )以形成閘電極（A )，閘電 極（C )與閘電極（ρ );當使用閘電極（A ) ，（ C )與（ρ )當作遮罩時，用n—型雜質元素摻雜該半導體層；鈾刻閘 電極（A ) ，（ C )與（F )以形成閘電極（B )，閘電極（ D )與閘電極（G ) •，當使用閘電極（B ) ，（ D )與（G ) 當作遮罩時，用η-型雜質元素摻雜該半導體層；當用阻抗 遮罩覆蓋在驅動電路中形成之η-通道TFT時，蝕刻ρ-通道 TFT的閘電極（d)與像素TFT的閘電極（G)以分別地形 成鬧電極（D，）與閘電極（H);蝕刻閘電極（D，）以形成 閘電極（E);以及當使用閘電極（E)當作遮罩時，用ρ-型雜質元素摻雜ρ-通道TFT之半導體層。 經濟部智慧財產局員工消費合作社印製
本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（B )於閘絕緣膜上； 蝕刻導電膜（A )與導電膜（B )以形成閘電極（A )，閘電 極（C )與閘電極（F );當使用閘電極（A ) ，( C) ，( F 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~' 515104 A7 ______B7_ 五、發明説明（9 ) )當作遮罩時，用η-型雜質元素摻雜該半導體層；蝕刻閘 電極（A ) ，( C ) ，（ F )以形成閘電極（B )，閘電極（ (請先閲讀背面之注意事項再填寫本頁) D )與閘電極（G );當使用閘電極（B ) ，( D ) ， ( G ) 當作遮罩時，用n-型雜質元素摻雜該半導體層；當用阻抗 遮罩覆蓋在驅動電路中形成之η-通道TFT時，蝕刻P-通道 TFT的閘電極（D)與像素TFT的閘電極（G)以分別地形 成閘電極（D’）與閘電極（H);鈾刻閘電極（DO以形成 閘電極（E);當使用閘電極（E)當作遮罩時，用P-型雜 質元素摻雜p-通道TFT之半導體層；使絕緣體經過熱處理 ;用無機內層絕緣膜覆蓋整個表面；形成有機內層絕緣膜 於無機內層絕緣膜上；透過無機內層絕緣膜與有機內層絕 緣膜形成達到半導體層之接觸孔；形成像素電極於有機內 層絕緣膜上；以及形成連接接線。 經濟部智慧財產局員工消費合作社印製
本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層以獲得結晶半導體層；形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（B )於閘絕緣膜上； 貪虫刻導電膜（A )與導電膜（B )以形成閘電極（A )，閘電 極（C )與閘電極（ρ );當使用閘電極（A ) ，( C) ，( F )當作遮罩時，用n_型雜質元素摻雜該半導體層；蝕刻閘 電極（A ) ，( C ) ，（ F )以形成閘電極（B )，閘電極（ D)與閘電極（G);當使用閘電極當作遮罩時，用η-型雜 質元素摻雜該半導體層；當用阻抗遮罩覆蓋在驅動電路中 本氏張尺度適用中gj时標準（cns )八柳^ ( 21GX297公釐） -12 - 515104 A7 ____ _ B7_ 五、發明説明（1〇 ) β (請先閱讀背面之注意事項再填寫本頁) 形成之η-通道TFT時，蝕刻p-通道TFT的閘電極（D )與 像素TFT的閘電極（G )以分別地形成閘電極（D，）與閘電 極（H) ，·蝕刻閘電極（D，）以形成閘電極（E);當使用 聞電極（E)當作遮罩時，用p_型雜質元素摻雜p_通道TFT 之半導體層；用無機內層絕緣膜覆蓋整個表面；透過熱處 S吸:氣催化劑元素；形成有機內層絕緣膜於無機內層絕緣 月莫± ;透過無機內層絕緣膜與有機內層絕緣膜形成達到半 導體層之接觸孔；形成像素電極於有機內層絕緣膜上；以 及形成連接接線。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層且接著用雷射照射該半導體層以獲得結晶半導體 層；形成閘絕緣膜於結晶半導體層上；形成導電膜（A )與 導電膜（B )於閘絕緣膜上；蝕刻導電膜（a )與導電膜（b )以形成閘電極（A )，閘電極（C )與閘電極（F );當使 用閘電極（A) ，( C) ，（ F)當作遮罩時，用η-型雜質元 經濟部智慧財產局員工消費合作社印製 素摻雜該半導體層；蝕刻閘電極（A ) ，( C ) ，（ F )以形 成閘電極（B )，閘電極（D )與閘電極（G ):當使用閘電 極（B) ’ （D) ，（G)當作遮罩時，用η-型雜質元素摻 雜該半導體層；當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時，蝕刻ρ-通道TFT的閘電極（D)與像素TFT 的閘電極（G )以分別地形成閘電極（D，）與閘電極（Η ) ;蝕刻閘電極（D’）以形成閘電極（Ε );當使用閘電極（ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 515104 A7 B7 五、發明説明（n) (請先閲讀背面之注意事項再填寫本頁) E)當作遮罩時，用p-型雜質元素摻雜p_通道TFT之半導 體層；使絕緣體經過熱處理；用無機內層絕緣膜覆蓋整個 $面’·形成有機內層絕緣膜於無機內層絕緣膜上，·透過無 機內層絕緣膜與有機內層絕緣膜形成達到半導體層之接觸 孔；形成像素電極於有機內層絕緣膜上；以及形成連接接 線。 本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層且接著用雷射照射該半導體層以獲得結晶半導體 層；形成閘絕緣膜於結晶半導體層上；形成導電膜（A )與 導電膜（B )於閘絕緣膜上；蝕刻導電膜（A )與導電膜（b )以形成閘電極（A )，閘電極（C )與閘電極（F );當使 用閘電極（A) ，( C) ，（ F)當作遮罩時，用型雜質元 素摻雜該半導體層；鈾刻閘電極（A ) ，( 〇 ，（ F )以形 成閘電極（B )，閘電極（D )與閘電極（G );當使用聞電 極（B) ， ( 〇 ) ，.（ G)當作遮罩時，用n-型雜質元素摻 經濟部智慧財產局員工消費合作社印製 雜該半導體層；當用阻抗遮罩覆蓋在驅動電路中形成之η_ 通道TFT時，蝕刻ρ-通道TFT的閘電極（D)與像素TFT 的閘電極（G)以分別地形成閘電極（D’）與閘電極（H) ;鈾刻閘電極（D’）以形成閘電極（Ε);當使用閘電極（ Ε)當作遮罩時，用ρ-型雜質元素摻雜ρ-通道TFT之半導 體層；用無機內層絕緣膜覆蓋整個表面；透過熱處理吸氣 催化劑元素；形成有機內層絕緣膜於無機內層絕緣膜上； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 515104 Α7 Β7 五、發明説明（12 ) (請先閲讀背面之注意事項再填寫本頁) 透過無機內層絕緣膜與有機內層絕緣膜形成達到半導體層 之接觸孔；形成像素電極於有機內層絕緣膜上；以及形成 連接接線。
本發明的特性的其中之一是製造電裝置的方法，包含 :形成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元素摻雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 半導體層以獲得結晶半導體層，·形成閘絕緣膜於結晶半導 體層上；形成導電膜（A )與導電膜（B )於閘絕緣膜上； 貪虫刻導電膜（A )與導電膜（B )以形成閘電極（A )，閘電 極（C )與閘電極（f ) •，當使用閘電極（A ) ，( C ) ，( F )當作遮罩時，用n_型雜質元素摻雜該半導體層；蝕刻閘 電極（A ) ，( C ) ，（ F )以形成閘電極（B )，閘電極（ D )與閘電極（g );當使用閘電極（B ) ，( D ) ，( G ) 經濟部智慧財產局員工消費合作社印製 當作遮罩時，用n_型雜質元素摻雜該半導體層；當用阻抗 遮罩覆蓋在驅動電路中形成之n-通道TFT時，鈾刻p-通道 TFT的閘電極（d)與像素TFT的閘電極（G)以分別地形 成聞電極（D ’）與閘電極（Η );鈾刻閘電極（D，）以形成 聞電極（Ε );當使用閘電極（Β )，閘電極（Ε )，與閘電 極（Η)當作遮罩時，移除閘絕緣膜；以及當用阻抗遮罩覆 蓋η-通道TFT與像素TFT且使用閘電極（ε)當作遮罩時 ’用P-型雜質元素摻雜p_通道TFT之半導體層。 本發明的特性的其中之一是製造電裝置的方法，包含 •开夕成非結晶半導體層於絕緣體上；以促進晶化之催化劑 元:素ί參雜非結晶半導體層；加熱摻雜催化劑元素之非結晶 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐） -15- 515104 A7 ___B7 五、發明説明（13 ) (請先閱讀背面之注意事項再填寫本頁) 半導體層且接著用雷射照射該半導體層以獲得結晶半導體 層；形成閘絕緣膜於結晶半導體層上；形成導電膜（A )與 導電膜（B )於閘絕緣膜上；鈾刻導電膜（a )與導電膜（B )以形成聞電極（A)，閘電極（C)與閘電極（F);當使 用閘電極（A) ’ ( C ) ，（F)當作遮罩時，用心型雜質元 素摻雜該半導體層；蝕刻閘電極（A ) ，( C) ，（ F )以形 成閘電極（B )，閘電極（D )與閘電極（G );當使用閘電 極（B) ’ （D) ，（G)當作遮罩時，用n-型雜質元素摻 雜該半導體層；當用阻抗遮罩覆蓋在驅動電路中形成之η_ 通道TFT時，蝕刻ρ-通道TFT的閘電極（D)與像素TFT 的閘電極（G)以分別地形成閘電極（D，）與閘電極（Η) ;蝕刻閘電極（DO以形成閘電極（Ε);當使用閛電極（ B ) ’閘電極（E )，與閘電極（Η )當作遮罩時，移除閘絕 緣膜；以及當用阻抗遮罩覆蓋η-通道TFT與像素TFT且使 用閘電極（E)當作遮罩時，用ρ-型雜質元素摻雜ρ-通道 TFT之半導體層。 經濟部智慧財產局員工消費合作社印製 上述中，其中閘電極（B )，閘電極（E )，與閘電極 (H)係自導電膜（A)與導電膜（B)形成，且導電膜（A )是較導電膜（B )寬。 上述中，其中用於照射摻雜催化劑元素之半導體層之 雷射是脈衝振盪式Ki:F激發雷射，XeCl激發雷射，YAG雷 射，或YV〇4雷射。 根據本發明之製造電光裝置（半導體裝置）的方法將 被說明。導電膜（A )與導電膜（B )被形成於閘絕緣膜上 -16 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A7 __B7 五、發明説明（14 ) (請先閱讀背面之注意事項再填寫本頁) 且樣化以形成閘電極。在形成閘電極中，n_通道TFT的閘 電極係由樣化導電膜成一指定的形狀而獲得。對p_通道 TF丁的閘電極（C)，另一方面，導電膜（A)與導電膜（B )係以此蝕刻步驟樣化以致於閘電極（C )在通道長度方向 是較η-通道TFT的閘電極（B )寬。這是爲稍後使用在n_ 型雜質元素摻雜步驟閘電極（C)當作遮罩以便避免摻雜n-型雜質元素之區域在p-通道TFT的半導體層中吸氣太多。 由使用閘電極（C)當作遮罩，不重疊閘電極（C)之半導 體層之區域被摻雜磷（P )。摻雜磷（P )之區域功用如吸 氣槽。 P-通道TFT的閘電極（D)接下來被樣化成指定的形狀 以形成具指定形狀之閘電極（E)。之後，p-通道TFT的半 導體層被摻雜硼（B)以供給該層p-型導電率。透過上述步 驟’通道形成區域，摻雜磷（P )與硼（B )之區域，及只 摻雜硼（B )之區域被形成p_通道tft的半導體層中。 經濟部智慧財產局員工消費合作社印製 根據本發明，吸氣期間催化劑元素在p-通道TFT的半 導體層中經過之距離可被縮短。結果，更少的催化劑元素 在晶粒界限中分離且因此小量電流的漏電路徑與由於分離 而閉電流之突然的增加更少發生。TFT的特徵與可靠性因 此被改進。 圖形的簡要說明 附圖中： 示本發明的實施例模式之圖； 本紙張尺度適用中國國家標準（C_fX4規格（210><297公釐） -17- 五、發明説明（15) 圖2是顯示本發明的實施例之圖； 圖3A與3B是顯示本發明的實施例之圖； 圖4A至4D是顯示本發明的實施例之圖； 圖5A與5B是顯示本發明的實施例之圖； 圖6是顯示本發明的實施例之圖； 圖7A與7B是顯示本發明的實施例之圖； 圖8是顯示本發明的實施例之圖； 圖9是顯示本發明的實施例之圖； 圖10A至1 OF是根據本發明製造之半導體裝置使用作顯 $單元之電具的範例之圖； 圖11A至11D是根據本發明製造之半導體裝置使用作顯 示單元之電具的範例之圖；以及 圖12A至12C是根據本發明製造之半導體裝置使用作顯 示單元之電具的範例之圖； (請先閱讀背面之注意事項再填寫本頁) ¾衣- 、τ 經濟部智慧財產局員工消費合作社印製 主要元件對照 11 區域 12 區域 13 通道形成區域 21 a 區域 21b 區域 22 區域 8 閘電極 9 閘電極 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -18- 515104 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（16 ) 18 圖樣 20 區域 100 基底 101 基膜 102 似島狀半導體層 103 似島狀半導體層 104 似島狀半導體層 105 似島狀半導體層 106 閘絕緣膜 107 導電膜 108 導電膜 109 遮罩 110 遮罩 111 遮罩 112 遮罩 113 閘電極 114 閘電極 115 閘電極 116 電容接線 118 雜質區域 113a 導電膜 114a 導電膜 115a 導電膜 116a 導電膜 (請先閱讀背面之注意事項再填寫本頁) •I裝· 訂 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 515104 A7 B7 五、發明説明（17 ) 113b 導電膜 114b 導電膜 (請先閱讀背面之注意事項再填寫本頁) 115b 導電膜 116b 導電膜 119 閘電極 120 閘電極 121 閘電極 122 電容接線 119a 導電膜的尖塔部分 120a 導電膜的尖塔部分 121a 導電膜的尖塔部分 122a 導電膜的尖塔部分 123a 雜質區域 1 24a 雜質區域 125a 雜質區域 126a 雜質區域 123b 雜質區域 經濟部智慧財產局員工消費合作社印製 124b 雜質區域 125b 雜質區域 126b 雜質區域 123c 雜質區域 125c 雜質區域 127 遮罩 128 閘電極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 515104 經濟部智慧財產局員工消費合作社印製
A7 B7五、發明説明（18 ) 129 閘電極 130 遮罩 131 遮罩 132 遮罩 133 閘電極 134 雜質區域 135 雜質區域 136 雜質區域 137 雜質區域 138 無機內層絕緣膜 139 有機內層絕緣膜 140 像素電極 205 驅動電路部分 141 接線 142 接線 143 接線 206 像素部分 144 接線 145 接線 146 接線 147 接線 201 η-通道 TFT 202 p-通道 TFT 203 像素TFT (請先閲讀背面之注意事項再填寫本頁) •i裝. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 515104 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（19 ) 204 電容儲存器 129a 導電膜 129b 導電膜 119b 導電膜 133 閘電極 133b 導電膜 180 對準膜 182 對置基底 183 彩色層 184 彩色層 185 位準膜 186 對置電極 187 對準膜 188 密封劑 189 液晶材料 205a 驅動電路 205b 驅動電路 210 外部輸入端子 211 接線 213 基膜 214 接線 215 各向異性的導電樹脂 216 導電粒子 217 接線 (請先閲讀背面之注意事項再填寫本頁) •I裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 515104 A7 B7 五、發明説明（20 ) 經濟部智慧財產苟員工消費合作社印製 90 源極側驅動電路 91 像素部分 92 閘側驅動電路 90a 位移暫存器 90b 緩衝區 90c 取樣電路 92a 位移暫存器 92b 位準移位器 92c 緩衝區 93a 位移暫存器 93b 閂 93c 閂 93d D/A轉換器 93e 緩衝區 93 源極側驅動電路 95 閘側驅動電路 95a 位移暫存器 95b 位準移位器 95c 緩衝區 2001 主體 2002 影像輸入部分 2003 顯示部分 2004 鍵盤 2101 主體 (請先閲讀背面之注意事項再填寫本頁) •I裝. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 515104 A7 B7 五、發明説明（21 ) 經濟部智慧財產^7員工消費合作社印製 2102 顯示部分 2103 語音輸入部分 2104 操作開關 2105 電池 2106 影像接收部分 2201 主體 2202 攝影機部分 2203 影像接收部分 2204 操作開關 2205 顯示部分 2301 主體 2302 顯示部分 2303 手臂部分 2401 主體 2402 顯示部分 2403 揚聲器部分 2404 記錄媒體 2405 操作開關 2501 主體 2502 顯示部分 2503 眼觸部分 2504 操作開關 2601 投影設備 2602 螢幕 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24- 515104 A7 B7 五、發明説明（22) 經濟部智慧財產笱員工消費合作社印製 2808 液晶顯示設備 2701 主體 2702 投影設備 2703 鏡子 2704 螢幕 2801 光源光學系統 2802 鏡子 2803 二色鏡 2804 鏡子 2807 棱鏡 2809 相差板 2811 反射器 2812 光源 2813 透鏡陣列 2814 透鏡陣列 2815 極化轉換元件 2816 聚焦透鏡 3001 顯示面板 3002 操作面板 3003 連接部分 3004 顯不部分 3005 語音輸出部分 3006 操作鍵 3007 電源開關 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25- 515104 A7 B7 五、發明説明（23) 3008 聲音輸入部分 3101 主體 3102 顯示部分 3103 顯示部分 3104 記錄媒體 3105 操作開關 3106 天線 2016 主體 2017 底座 2018 顯示部分 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產苟8工消費合作社印製 較佳實施例的詳細說明 在此實施例公開之發明特徵在於形成p-通道TFT的閘 電極成指定形狀的方法。該發明將參考圖1 A至1 C而說明。 根據此規格公開之發明，所使用之磷（P )量被減少以 解決上述之問題。 爲了避免催化劑元素在晶粒界限分離且因此削弱TFT 的特徵，催化劑元素在吸氣期間於半導體層自通道形成區 域經過至源極區域與經過至汲極區域之距離儘可能被縮短 〇 所以η·通道TFT的閘電極與p-通道TFT的閘電極在本 發明於個別蝕刻步驟被形成指定的形狀。如圖1A所示，n-通道式TFT的閘電極由蝕刻被形成預定的形狀，且接著η-型雜質元素被加入。圖ID係舉例自ρ-通道式TFT的頂面在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 515104 Α7 Β7 五、發明説明（24) 此點所取之視點。導電膜（A )與導電膜（B )被蝕刻以便 形成閘電極8，其大於p-通道式TFT最後的閘電極。區域10 (請先閱讀背面之注意事項再填寫本頁) 被形成，其係使用閘電極8當作遮罩加入η-型雜質元素的磷 〇 接下來，如圖1 Β所示，預定形狀的閘電極係於η-通道 式TFT上形成遮罩後由蝕刻ρ-通道式TFT的閘電極8而形成 。之後，p_型雜質元素係加入如圖1 C所示。由這樣的步驟 之摻雜，加入磷當作η-型雜質元素與硼當作p-型雜質元素 之區域1 1，以及僅加入硼之區域12在p-通道式TFT被形成 如圖1E所示。加磷與硼之區域1 1，其變成計數摻雜，可以 被窄化。進一步，位於閘電極9之下之半導體層不被加入雜 質元素。半導體層變成通道形成區域13。 如上述，加磷（P )與硼（B )之區域於如圖1E所示之 P-通道式TFT的半導體層形成。此區域1 1被製成吸氣槽， 且本發明的目的被完成。 經濟部智慧財產局員工消費合作社印製 此外，P-通道式TFT，η-型雜質元素也許係由使用導電 層（A )與導電層（Β )的圖樣18而加於如圖1F所示之區域 20。然後，在圖樣18被鈾刻以便形成如圖1G所示之閘電極 19後，p-型雜質元素被加入區域21a，21b與22。因此，區 域2 la與2 lb包括p-型與η-型雜質元素且區域22僅包括p-型 雜質元素。如圖1G所示，催化劑元素至吸氣槽的移動距離 當執行吸氣時可以被做短。 [實施例1] -27- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 515104 A7 B7 五、發明説明（25) 本發明的實施例將參考圖2，3A至3B，4A至4D，以及 5A至5B而說明，在同基底上，設在像素部分的周圍之驅動 之TFT與像素部分之像素TFT之製造的方法將一步步地給 予詳細的說明。 圖3A中，低鹼的玻璃基底或石英基底也許被使用作基 底1 〇〇。此實施例使用低鹼的玻璃基底。此例中，基底也許 係經過較玻璃變形點低10至20°C之熱處理。形成TFT之基 底100的表面上係覆蓋基膜101以避免雜質自基底100的擴散 。基膜也許是氧化矽膜，氮化矽膜，氮氧化矽膜，或其類 似。例如，基膜也許是由電漿CVD自SiH4，NH3與N2〇形 成之氮氧化矽膜至l〇〇nm的厚度以及由電漿CVD自SiH4與 N2〇形成之氮氧化矽膜的疊層至200nm的厚度的疊層。 接下來，具非晶結構之半導體膜係由已知的方法如電 漿CVD或噴濺而形成至20至150nm的厚度（最好是30至 80nm )。此實施例中，具55nm厚度之非晶矽膜係由電漿 CVD形成。其它具非晶結構之半導體膜包括微晶半導體膜 。基膜101與非晶矽膜可以係由相同的膜成型法形成且兩也 許被連續地形成。如果在基膜的成型後避免曝露至空氣， 基膜的表面係防止被污染。因此，所製造之TFT的臨界電 壓與特徵之變動可以被減少（圖3A)。 具結晶結構之半導體膜（此實施例爲結晶矽膜）接著 係根據日本公開專利案號Hei，7- 1 30652公開之技術而形成 。在發表公開之技術是使用促進於結晶非晶矽膜之晶化之 催化劑元素（一或多種選自Ni，Co，Sn，Pb，Fe與Cu組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28 _ (請先閱讀背面之注意事項再填寫本頁) ，項再填{; 經濟部智慧財產局員工消費合作社印製 515104 A7 ___ B7 五、發明説明（26) 成之群之元素。典型是Ni )之晶化法。 (請先閱讀背面之注意事項再填寫本頁) 尤其’非晶砂膜係經過熱處理，同時催化劑元素被保 留至非晶矽膜的表面以改變它成結晶矽膜。此實施例使用 應用發表的實施例1公開之方法，但同發表之實施例2的方 法也許被替代使用。雖然結晶矽膜包括所謂的單結晶矽膜 與多矽膜’在此實施例形成之結晶矽膜是具晶粒界限之矽 膜。 在摻雜具催化劑元素之非晶矽膜中，電漿摻雜，或蒸 汽沈澱如蒸發或噴濺可以被使用。另外，應用含催化劑元 素之溶劑的方法也許被使用。使用溶劑之方法是易於控制 催化劑元素的劑量，以致於微量的催化劑元素的摻雜可以 簡單地被執行。 經濟部智慧財產^員工消費合作社印製 結晶半導體膜的結晶性質可以由使用上述結晶法結合 雷射晶化而改進。此例可使用的雷射是脈衝振盪式或連續 波KrF激發雷射，XeCl激發雷射，YAG雷射，或YV〇4雷射 。自上述指定之雷射發射之雷射光係由光學系統在照射半 導體膜之前收集成線性光束。晶化之條件係由操作員適當 地設定。 當非晶矽膜被結晶時，原子的重排發生以使該膜密集 。所以所獲得之結晶矽膜有較小於原非晶矽膜的厚度大約1 至15% (此實施例爲55nm)之厚度。 結晶矽膜接著被分成似島狀半導體層1〇2至105。 在這點，形成η-通道TFT之似島狀半導體層102至105 也許被摻雜硼（B)當作給予1 X 1〇16至5xl〇17 atom/cm3的濃 -29 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 515104 A7 B7 五、發明説明（27) (請先閲讀背面之注意事項再填寫本頁) 度之P-型導電性之雜質元素以控制臨界電壓。硼（B )摻雜 也許係由離子摻雜而實施，且當非晶矽膜被形成時，它也 許被實施。在此點之硼（B)摻雜永遠不需要’但半導體層 102至105最好係摻雜硼（B)以包含給定範圍中之通道 TFT之臨界電壓。 具10至15Onm厚度之閘絕緣膜接下來係由自含矽之絕緣 膜之噴濺或電漿CVD而形成。例如，氮氧化矽膜被形成至 120nm的厚度。閘絕緣膜1〇6也許是單層或其它含矽之絕緣 膜的疊層。 經濟部智慧財產局員工消費合作社印製 接下來所形成的是形成閘電極之導電膜（A ) 107與導 電膜（B) 108。在此實施例中，導電膜（A) 107是導電金 屬氮化膜且導電膜（B) 108是金屬膜。膜（B)係位於膜（ A)上以形成疊層。導電膜（B) 108係選自鈦（Ta)，銻（ Ti )，錳（Mo )，與鎢（W )組成之群之元素，或含上述 元素其中之一當作它主要因素之合金（典型是Mo-W合金 或Mo-Ta合金）形成的。導電膜（A ) 107係氮化鈦（TaN ) ，氮化鎢（WN)，氮化銻（TiN)，或氮化錳（MoN)形成 的。另外，導電膜（A ) 107也許係矽化鎢，矽化鈦，或矽 化錳形成的。導電膜（B ) 1 08最好是包含低濃度之雜質以 降低它的阻抗。特別地，其氧濃度最好是30 ppm或更少。 例如，含30 ppm或更少氧之鎢（W)膜可以有20// Ω cm或 更低之特定的阻抗。 導電膜（A) 107的厚度被設成10至50nm(最好是20至 30nm )而導電膜（B ) 108的厚度被設成200至400nm (最好 -30- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A7 _B7____ 五、發明説明（28) 是250至350nm)。此實施例中，具30nm厚度之氮化鈦膜被 使用作導電膜（B ) 108，且兩膜係由噴濺形成。在由噴濺 形成一膜中，適當的加至Ar的噴濺氣體之Kr與Xe的量可 以減輕被形成之膜的壓力且因此避免該膜脫掉。雖未顯示 於圖形中，在導電膜（A ) 107下形成摻雜磷（P )之矽膜至 大約2至20nm厚度是有效的。該矽膜改進在其上形成之導電 膜的黏性且避免該導電膜的氧化。該矽膜也可以避免微量 的含在導電膜（A ) 107至導電膜（B ) 108之鹼金屬元素擴 散進入閘絕緣膜106。（圖3A) 遮罩109至112接著係自抗蝕劑形成且第一蝕刻處理被 實施以形成個TFT的電容接線與閘電極。此實施例中，第 一鈾刻條件包括使用ICP (誘導地耦合電漿）蝕刻，選擇 CF4，Ch，與〇2當作蝕刻氣體，設該氣體其流率比例成 25/25/1 0 seem，且在1 Pa的壓力下給予500W的 RF ( 13.5 6Hz )能量至捲成圈的電極以產生電漿。基底側（樣本 階段）也接收150W的RF ( 13.56Hz )能量以致於實質上負 自偏壓被應用。W膜係在這些第一蝕刻條件下蝕刻以使導 電層繞著邊緣逐漸變得尖細。 蝕刻條件被改變成第二蝕刻條件不必移除遮罩1 09至 112。第二鈾刻條件包括使用CF4與Ch當作蝕刻氣體，設該 氣體其流率比例成30/30 seem，且在1 Pa的壓力下給予500W 的RF ( 13.5 6Hz)能量以產生三十二分蝕刻之電漿。基底側 (樣本階段）也接收20W的RF ( 13.56Hz )能量以致於實質 上負自偏壓被應用。在第二蝕刻條件下使用CF4與Ch的混 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事 •項再填· 寫本頁} 經濟部智慧財產笱員工消費合作社印製 -31 - 515104 A7 B7 五、發明説明（29) 合，W膜與TaN膜被蝕刻成相同程度。透過上述步驟，n-通道TFT的閘電極（A) 113，ρ-通道丁F丁的閘電極（C) 114，像素TFT的閘電極（F) 115，以及電容接線116自導 電膜（A ) 107與導電膜（B ) 108形成且繞著邊緣變尖。P-通道TFT的閘電極（C)被設計成大於η-通道TFT的閘電 極（A) 113與像素TFT的閘電極（F) 115。不覆以遮罩109 至11 2之閘絕緣膜1 06的區域透過上述步驟被蝕刻且變細。 由第一鈾刻處理形成之閘電極（A ) 11 3，閘電極（C ) 11 4 ’閘電極（F ) 1 1 5，與電容接線1 1 6也被稱爲第一形狀閘電 極與電容接線。閘電極（C ) 114稍後在η-型雜質元素摻雜 步驟中被使用作遮罩以便防止摻雜η·型雜質元素之區域在 Ρ_通道TFT的半導體層中變太大。爲此原故，閘電極（C) 114是較η-通道TFT的閘電極（A) 113寬。 仍留著遮罩109至1 12在適當的地方，η-型雜質元素摻雜 步驟被實施以形成雜質區域118 (圖3Β)。磷（Ρ)或砷（ As)也許被使用作η-型雜質元素。在此，使用氫化磷（ρη3 )之離子摻雜被使用以用磷（Ρ )摻雜該區域。 第二鈾刻條件被實施不必移除遮罩109-112。在第二蝕 刻處理，CF*，Cl2，與〇2被使用作蝕刻氣體，該氣體流率比 例被設成20/20/10 seem，且在1 Pa的壓力下500W的RF( 1 3·56Hz )能量被給予捲成圈的電極以應用實質上負自偏壓 。W膜係在第二蝕刻處理中選擇地蝕刻。 透過第二蝕刻處理，導電膜（A) 113a，114a，115a， 與116a及導電膜（B) 113b，114b，115b，與116b被蝕刻以 本紙張尺度適用中國國家標準（cns ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 項再填 經濟部智慧財產局員工消費合作社印製 32- 515104 A7 _B7_ 五、發明説明（3〇 ) (請先閲讀背面之注意事項再填寫本頁) 形成閘電極（B ) 1 19，閘電極（D ) 1 20，閘電極（G ) 1 21 ，以及電容接線122。η-通道TFT的閘電極（B ) 119，閘電 極（G ) 121，以及電容接線122在此步驟中被形成成預定形 狀。另一方面，P-通道TFT的閘電極（D) 120被形成以有 大於P-通道TFT的閘電極的最後形狀之大小因爲閘電極（d )120被使用作減少p-通道TFT的半導體層中含高濃度之n-型雜質元素之區域的面積之遮罩。而且，由第二蝕刻處理 形成之閘電極（B ) 119，閘電極（G ) 121，閘電極（D ) 120，與電容接線122被稱爲第二形狀閘電極與電容接線。 接下來，半導體層被摻雜n-型雜質元素。由第二鈾刻 處理形成之閘電極（Β ) 1 19，閘電極（D ) 1 20，與閘電極 (G ) 121使用作遮罩，在導電膜（A )的尖塔部分119a， 120a，121a與122a下之半導體層也被摻雜η-型雜質元素。 結果，η·型雜質區域（A ) 123a，124a，125a，與126a及η-型雜質區域（Β) 123b，124b，125b，126b，123c，與 125c 被形成。在此形成之雜質區域123a至126a之雜質（磷（P) 經濟部智慧財產局員工消費合作社印製 )濃度被設成1 X 102Q至1 X 1021 atom/cm3 (此規格中，在n-型雜質區域123a至126a所含之η-型雜質元素的濃度被表示 作（η+))。雜質濃度在重疊導電膜（A) 119a的尖塔部分 之η-型雜質元素123c是有點低，但幾乎與η-型雜質區域 123b的濃度相同。（圖4Α) 抗鈾遮罩1 09至11 2被移除且接著遮罩1 27自抗蝕劑被重 新形成以覆蓋第三蝕刻處理之η-通道TFT。第三鈾刻條件 中，3?6與Cl2被使用作蝕刻氣體，其氣體流率比例被設成 -33- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 515104 A7 B7 五、發明説明（31 ) (請先閲讀背面之注意事項再填寫本頁) 5 0/10 seem，且在 1 .3 Pa 的壓力下 500W 的 RF( 13·56Ηζ)能 量被給予捲成圈的電極以產生三十二分蝕刻之電漿。基底 側（樣本階段）接收10W的RF ( 13.56Hz )能量以致於實質 上負自偏壓被應用。透過上述步驟，導電膜（A ) 120a與 121a被蝕刻以形成p-通道TFT的閘電極（D’）128與像素 TFT的閘電極（Η ) 129。由第三鈾刻處理形成之閘電極（ D’）128與閘電極（Η) 129也被稱爲第三形狀閘電極。 接下來所形成的是抗鈾遮罩130，131，與132。當閘電 極（D’）128被蝕刻至指定大小時，抗蝕遮罩130被使用。抗 蝕遮罩131與132覆蓋像素TFT與電容接線。由使ρ-通道 TFT的閘電極（D’）經過蝕刻處理，p-通道TFT的閘電極（ E ) 133被獲得（圖4B )。透過此第四蝕刻處理形成之閘電 極（E )也被稱爲第四形狀閘電極。 經濟部智慧財產局員工消費合作社印製 P-通道TFT的半導體層接著被摻雜ρ-型雜質元素（此 實施例爲硼（B))以形成ρ·型雜質區域134至137。P-型雜 質區域134與136各包含2 X 102()至2 X 1021 atom/cm"5的濃度之 P-型雜質元素。此實施例中，被摻雜硼（B)之ρ-通道TFT 的半導體層的區域上之TaN膜係在硼（B )摻雜於半導體層 上執行之前移除。所以半導體層可以低加速摻雜硼（B )以 更少根據摻雜破壞該層。 透過上述步驟，η-型雜質區域與ρ-型雜質區域係在相 關的半導體區域形成。（圖4D ) 遮罩130至132接著被移除以形成無機內層絕緣膜138。 具50至500nm厚度（典型是100至300nm)之氮化砍膜，氧化 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 34 - 515104 A7 _ B7 五、發明説明（32) (請先閲讀背面之注意事項再填寫本頁) 矽膜，或氮氧化矽膜被使用。此實施例中，氮氧化矽膜係 由電漿CVD形成至150nm的厚度。無機內層絕緣膜不限是 氮氧化矽膜，當然，它也許是單層或其它含矽之絕緣膜的 疊層。（圖5A ) 接下來，已經用以摻雜半導體層之雜質元素被活化。 此活化步驟使用退火爐。熱退火係在具氧濃度設爲1 ppm或 更少，最好是(M ppm或更少，之氮大氣於400至700°C，典 型是500至5 50 °C實施。此實施例中，雜質元素係透過55(TC 持續4小時之熱處理而活化。除熱退火外，雷射退火或急熱 退火（RTA)可被使用。 經濟部智慧財產局員工消費合作社印製 在同時上述活化處理被實施，此實施例實現使用作晶 化之催化之催化劑元素的吸氣以致於催化劑元素移至高濃 度之含磷之雜質區域且剩下的催化劑元素的量被減少。吸 氣所需之磷（P)的濃度大約與圖4形成之雜質區域（n+)之 濃度相同。活化步驟之熱處理也能夠吸氣催化劑元素以自 η-通道TFT與p-通道TFT的通道形成區域移除它們。通常 ，經獲得的TFT有經減少的閉電流値與最優的結晶性質， 所以高場效遷移率被獲得且最優的特徵被達成。 另外，活化處理也許係在形成無機內層絕緣膜之前實 施。然而，如果作爲閘電極使用之材料不耐熱，活化處理 期望在保護接線之內層絕緣膜（例如，主要含矽之絕緣膜 ，氮化矽膜）的成型前且其類似如在此實施例。 另一熱處理係在含3至100%氫之大氣於300至550°C持續 12小時實施，藉此氫化半導體層。此實施例中，基底係在 -35- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） 515104 A7 B7 五、發明説明（33) (請先閲讀背面之注意事項再填寫本頁) 含大約3 %氫氣之氮氣於4 1 0 °C持續1小時經過熱處理。此步 驟將由含於內層絕緣膜之氫而終止半導體層之懸蕩限界。 其它氫化法包括電漿氫化（由電漿使用經激發的氫）。 如果雷射退火被使用作活化處理，可期望首先實施氫 化且接著自激發雷射，YAG雷射，與其類似之雷射光的照 射。 接下來，有機內層絕緣膜139係自有機絕緣材料在無機 內層絕緣膜1 3 8上形成。此實施例中，具1.6 // m厚度之丙烯 樹脂被形成。到達個別雜質區域之接觸孔接著係由樣化而 形成。 之後，具80至120nm厚度之透明導電膜被形成且樣化以 形成像素電極140。透明導電膜之適當的材料的範例包括氧 化鋅銦氧化合金（In2〇3-Zn〇）與氧化鋅（Zn〇）。加鎵（ Ga )之氧化鋅（Zn〇：Ga )爲加強可視光透明度或導電率也 許也被使用作透明導電膜。 經濟部智慧財產局員工消費合作社印製 在驅動電路部分205中，電子連接至雜質區域之接線 141至143被形成。這些電極係由樣化具50nm厚度之Ti膜與 具5 00nm厚度之合金（A1與Ti的合金）膜的疊層而形成。 像素部分206中，接線144至147被形成且與雜質區域接 觸。 像素電極140係電子連接至功用如經由接線146之電容 儲存器的電極的其中之一之半導體層105。 雖然此實施例所示之像素電極140包含透明導電膜，具 反射性之導電材料也許被使用以形成像素電極。接著反射 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36 - 515104 A7 B7_________ 五、發明説明（34) (請先閱讀背面之注意事項再填寫本頁) 顯示裝置被獲得。在此例中，像素電極可以被形成同時其 它電極被形成。期望的反射顯示裝置之像素電極的材料是 高反射材料如主要含A1或Ag之膜，或A1膜與Ag膜的疊 層。 此方式中，驅動電路之TFT與像素部分之像素TFT可 以被形成於同基底上。驅動電路有η-通道TFT 201與p-通道 TFT 202。像素部分有像素TFT 203與電容儲存器204。如此 之基底在此爲方便起見被稱爲主動矩陣基底。 主動矩陣基底的上視圖被顯示於圖2。線A - A ’與B - B ’個 別對應圖5之線A-A旧B-B’，且半導體層104，105，閘電極 121，接線144，146，像素電極140，源線，與閘線係在其上 形成。 經濟部智慧財產局員工消費合作社印製 圖5中，驅動電路的η-通道TFT有，在似島狀半導體層 102中，通道形成區域：源極區域或汲極區域123a ;雜質區 域123b ;以及重疊第二形狀閘電極（B) 119之雜質區域123c (之後重疊閘電極之雜質區域記爲Lov )。以通道長度方向 之Lov區域的長度被設爲0.5至3.0//m，最好是1.0至 。TFT 201也有自導電膜（A) 119a與導電膜（B) 119b的 疊層形成之第二形狀閘電極（B) 119。 驅動電路的P-通道TFT 202有，在似島狀半導體層103 ，通道形成區域：源極區域或汲極區域1 24a ;以及雜質區 域124b。TFT 202也有自導電膜（A ) 113a與導電膜（B ) 133b的疊層形成之第四形狀閘電極（B) 133。 像素部分的像素TFT 203有，在似島狀半導體層104， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) Γ37 - " 515104 A7 B7 五、發明説明（35) (請先閲讀背面之注意事項再填寫本頁) 通道形成區域：源極區域或汲極區域125a，·以及雜質區域 125b與125c。TFT 203也有自導電膜（A ) 129a與導電膜（B )129b的疊層形成之第三形狀閘電極（η) 129。 電容儲存器204的組成有：電容接線1 22 ;自如同閘絕 緣膜之材料形成之絕緣膜；以及摻雜p-型雜質元素之半導 體層105。圖5A與5B之像素TFT 203有雙閘結構，但它也許 採單閘或設有多個閘電極之多閘結構。 如上述，本發明可以由個別最佳化根據這些電路所需 之規格構成像素部分與驅動電路之TFT的結構而改進半導 體裝置的運算效能與可靠性。更進一步，閘電極係自耐熱 導電材料而形成以促進LDD區域，源極區域，以及汲極區 域的活化，且接線係自低阻抗材料而形成以令人滿意地降 低接線阻抗。所以發明也可以被應用至有4吋或更大像素部 分（螢幕大小）之顯示裝置。 [實施例2] 經濟部智慧財產局員工消費合作社印製 此實施例中，自實施例1製造之主動矩陣基底之主動矩 陣液晶顯示裝置於下說明。圖6係作爲解釋用。 首先，根據實施例1，圖5B所示之狀態之主動矩陣基底 被獲得，之後，校準膜180被形成於圖5B的主動矩陣基底上 ，且經過硏磨處理。要注意的是，此實施例中，在對準膜 1 80的成型之前，維護基底間之空隙之圓柱墊片係由樣化有 機樹脂膜如丙烯樹脂膜而形成在期望的位置。進一步，圓 的墊片也許代替圓柱墊片被散佈於基底的整個表面。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) :38- 515104 A7 ______ B7 五、發明説明（36) (請先閲讀背面之注意事項再填寫本頁) 接下來，對置基底182被製作。在對置基底182上，形 成了彩色層183，184，以及位準膜185。進一步，第二光屏 部分係由重疊紅色層丨83與藍色層1 84的部分而形成。進一 步’未顯示於圖6，第一光屏部分係由重疊紅色層與綠色層 的部分而形成。 接下來，像素部分中對置電極186被形成，對準膜187 被形成於對置基底的整個表面上，且硏磨處理係在其上實 施。 經濟部智慧財產局員工消費合作社印製 然後，形成像素部分與驅動電路於其上之主動矩陣基 底係由密封劑188黏著對置基底。塡充器被混合在密封劑 188中’且兩基底互黏而由此塡充器與圓柱墊片保持一致的 空隙。之後，液晶材料1 89被注於兩基底間以由密封器（未 顯示）完全地將基底封於內部。已知的液晶材料也許被使 用作液晶材料1 89。因此，圖6所示之主動矩陣液晶顯示裝 置被完成。接著，如需要，主動矩陣基底與對置基底被分 成想要的形狀。此外，由使用已知的技術，相差板，極化 板或其類似也許被適當地提供。接著，FPC係由使用已知 的技術黏著基底。 此方式獲得之液晶顯示面板的結構係由使用圖7的上視 圖而說明。圖7中，相同符號被使用作零件對應於圖6的那 些 〇 圖7A所示之上視圖中，設有黏附像素部分206之外部輸 入端子210之主動矩陣基底，驅動電路20 5a與20 5b及FPC ( 軟性印製電路），連接外部輸入端子至各電路的輸入部分 -39- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A7 B7_ 五、發明説明（37) 之接線2 11，與其類似，以及設有彩色濾光器之對置基底 182與其類似係由密封劑188黏附。 (請先閲讀背面之注意事項再填寫本頁) 圖7B是圖7A所示沿線e-e’之外部輸入端子210的橫截 面視圖。進一步，外部輸入端子中，由接線與基膜2 1 3形成 之FPC係透過各向異性的導電樹脂21 5而黏附。進一步機械 強度係由強化板而增加。 參考數字217是自被沈澱以形成像素電極140之導電膜 之接線。因爲導電粒子216的外部直徑是小於接線217的間 距，如果適當量的導電粒子216係以黏附劑215而散佈，短 路不會與鄰近接線發生，且與在FPC側上之對應接線之電 連接也許被形成。 如上述形成之液晶顯示面板也許被使用作各種電具的 顯示部分。 [實施例3] 此實施例說明製造半導體裝置的方法，其不同於實施 例1的那些。 經濟部智慧財產局員工消費合作社印製 循實施例1所示之步驟，閘電極（E ) 133於第三蝕刻步 驟中形成。之後，在先前步驟形成之閘電極（B ) 119，閘 電極（E ) 133，閘電極（Η ) 129，以及電容接線122被使用 作遮罩以蝕刻不重疊閘電極（與電容接線）之閘絕緣膜的 區域。 在此蝕刻閘絕緣膜促進雜質元素的摻雜，因爲它消除 考慮在其他方面將由閘電極之數種蝕刻步驟廣泛地適當的 本紙張尺度適用中國國家標準（CNS )八4規格（21〇Χ297公釐） _40 - 515104 A7 B7 五、發明説明（38) 改變之閘絕緣膜的厚度之需要。此實施例也許係與實施例1 或2組合。 (請先閱讀背面之注意事項再填寫本頁) [實施例4] 圖8是根據本發明製造之半導體裝置的方塊圖。圖8所 示是類比驅動之電路結構。此實施例說明具源極側驅動電 路90，像素部分9 1，以及閘側驅動電路92。此規格中，術 語驅動電路通常指源極側驅動電路以及閘側驅動電路。 源極側驅動電路90設有位移暫存器90a，緩衝區90b，以 及取樣電路（傳送閘）90c。閘側驅動電路92設有位移暫存 器9 2a，位準移位器92b，以及緩衝區92c。如需要，位準移 位電路也許設於取樣電路與位移暫存器間。 此實施例中，像素部分9 1係由多個像素組成與各多個 像素有TFT元件。 雖未顯示於圖形中，另一閘側驅動電路也許自閘側驅 動電路92橫過像素部分91而設立。 經濟部智慧財產局員工消費合作社印製 如果半導體裝置被數位地驅動，取樣電路係由圖9所示 之閂（A) 93b與閂（B) 93c取代。。源極側驅動電路93有 位移暫存器93a，閂（A ) 93b，閂（B ) 93c，D/A轉換器93d ’以及緩衝區93e。閘側驅動電路95有位移暫存器95a，位準 移位器95b，以及緩衝區95c。如需要，位準移位電路也許設 於閂（B) 93c與，D/A轉換器93d間。 上述結構可以由實施例1所示之製造過程獲得。雖僅像 素部分與驅動電路的結構在此實施例中說明，根據本發明 ^氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ΛΛ _ ' ~ 515104 A7 B7 五、發明説明（39) 之製造過程同樣地可以形成記憶體與微處理器。 [實施例5] 由製作本發明形成之CMOS電路與像素部分可以被使 用在各種半導體設備，（典型是主動矩陣式液晶顯示器） 。也就是，本發明可以被製作在所有與半導體設備之顯示 部分整合之電設備。 映像攝影機，數位攝影機，投影機（後置式或前置式 )，頭戴式顯示器（護目鏡式顯示器），個人電腦，可攜 式資訊終端機（移動式電腦，可攜式電話或電子書）以及 其類似已指出當作這樣的電設備。這些的範例被顯示於圖 10，11與 12 中。 圖10A顯示包括主體200 1，影像輸入部分2002，顯示部 分2003與鍵盤2004之個人電腦。本發明可應用至影像輸入部 分2002與顯示部分2003以及其它訊號控制電路。 圖1 0B顯示包括主體2 1 0 1，顯示部分2 1 02，語音輸入部 分2103，操作開關2104，電池2105以及影像接收部分21 06之 映像攝影機。本發明可應用至顯示部分2 1 02以及其它訊號 控制電路。 圖10C顯示包括主體2201，攝影機部分2202，影像接收 部分2203，操作開關2204，以及顯示部分2205之移動式電腦 。本發明可應用至顯示部分2205以及其它訊號控制電路。 圖10D顯示包括主體2301，顯示部分2302以及手臂部分 23 03之護目鏡式顯示器。本發明可應用至顯示部分2302以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 42 - (請先閲讀背面之注意事 項再填· :寫本頁) 經濟部智慧財產局員工消費合作社印製 515104 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（4〇) 其它訊號控制電路。 圖10E顯示包括主體2401，顯示部分2402，揚聲器部分 2403，記錄媒體2404以及操作開關2405之使用記錄程式之記 錄媒體之播放機。該播放機使用DVD (數位多功能磁碟） 或CD當作記錄媒體且可以享受音樂，享受電影且執行遊戲 或網際網路。本發明可應用至顯示部分2402以及其它訊號 控制電路。 圖10F顯示包括主體2401，顯示部分2402，眼觸部分 25 03，操作開關2504以及影像接收部分（未舉例）之數位攝 影機。本發明可應用至顯示部分2502以及其它訊號控制電 路。 圖11A顯示包括投影設備2601以及螢幕2602之前置式投 影機。本發明可應用至構成投影設備260 1的部分之液晶顯 示設備2808以及其它訊號控制電路。 圖11B顯示包括主體2701，投影設備2702，鏡子2703以 及螢幕2704之後置式投影機。本發明可應用至構成投影設 備2702的部分之液晶顯示設備2808的訊號控制電路以及其它 裝置電路。 進一步，圖11C是顯示圖11A與圖11B之投影設備2601 與2702的結構的範例之視圖。投影設備2601或2702係由光源 光學系統2801，透過2802之鏡子2802，與2084，二色鏡2803 ，棱鏡2807，液晶顯示設備2808，相差板2809以及投影光學 系統28 10構成。投影光學系統28 10係由包括投影透鏡之光學 系統構成。雖然實施例顯示三板式的範例，實施例不特別 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -43 - (請先閲讀背面之注意事 I# ▼項再填< 寫本頁) 裝. 訂 515104 A7 _B7____ 五、發明説明（41 ) (請先閱讀背面之注意事項再填寫本頁) 限於此，但也許是，例如，單板式的。進一步，執行實施 例的人員也許適切地提供光學系統如光學透鏡，具極化功 能之膜，調整相差之膜或由圖11C之箭號所示之光學路徑之 IR膜。 進一步，圖11D是顯示圖11C之光源光學系統2801的結 構的範例之視圖，根據該實施例，光源光學系統280 1係由 反射器2811，光源2812，透鏡陣列28 13與2814，極化轉換元 件28 15以及聚焦透鏡28 16構成。進一步，圖11D所示之光源 光學系統僅是一範例且該實施例不特別限於此。例如，執 行實施例的人員也許適切地提供光學系統如光學透鏡，具 極化功能之膜，調整相差之膜或在光源光學系統之IR膜。 然而，根據圖1 1所示之投影，有顯示使用傳送式電光 設備的例子且應用反射式電光設備的範例未舉例。 經濟部智慧財產局員工消費合作社印製 圖12A顯示包括顯示面板3001，操作面板3002之可攜式 電話。顯示面板3001與操作面板3002係在連接部分3003彼此 連接。連接部分3003中，設有顯示面板3001的顯示部分3004 之面的角度以及設有操作面板3002的操作鍵3006之面可以被 任意地改變。進一步，語音輸出部分3005，操作鍵3006，電 源開關3007以及聲音輸入部分3008也被包括。本發明可應用 至顯示部分3004。 圖12B顯示包括主體3101，顯示部分3102，3103，記錄 媒體3104，操作開關3105以及天線3106之可攜式書（電子書 )。本發明可應用至顯示部分3102，3103以及其它訊號控制 電路。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 44 515104 A7 _____B7 五、發明説明（42) 圖12B顯示包括主體2016，底座2017以及顯示部分2018 之顯示器。本發明可應用至顯示部分20 1 8。根據本發明之 顯示特別益於大螢幕成型的例子且益於具1 〇吋或更多（特 別是，30吋或更多）的對角長度之顯示器。 如已所述，應用該發明的範圍是極廣泛的且可應用至 所有領域的電具。本發明的電具可以由自由地組合實施例1 至4而製作。 根據本發明，令人滿意的吸氣可被執行於P-通道TFT 的半導體層上不需增加遮罩與步驟數以藉此減少源極區域 與汲極區域之阻抗。令人滿意的吸氣降低催化劑元素不利 的效應，所以高可靠性P-通道TFT可由具高產量之較簡單 的程序而製造。 I ——L---------Γ——1T------Φ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45 -

Claims (1)

  1. 515104 A8 B8 C8 D8 六、申請專利範圍 1· 一種包含η-通道丁F 丁與P-通道TF 丁之電裝置，包含 (請先閲讀背面之注意事項再填寫本頁) 絕緣體上之半導體層； 半導體層上之閘絕緣膜；以及 聞絕緣膜上之閘電極， 其中卜通道TFT之半導體層包括通道形成區域，包含 η-型雜質元素與p-型雜質元素之第一雜質區域，及僅包含 Ρ-型雜質元素之第二雜質區域，以及 其中電子連接Ρ-通道TFT至另一 TFT之接線係連接至 P-通道TFT之第二雜質區域。 2.根據申請專利範圍第1項之裝置，其中閘電極係單層 或包含選自由Ta，W，Ti，Mo，A1，與Cu組成之群組之元 素之疊層。 3· —種包含η-通道TFT與ρ-通道TFT之電裝置，包含 絕緣體上之半導體層； 經濟部智慧財產局員工消費合作社印製 半導體層上之閘絕緣膜；以及 閘絕緣膜上之閘電極， 其中P-通道TFT之半導體層包括通道形成區域，包含 η-型雜質元素與ρ-型雜質元素之第一雜質區域，及僅包含 Ρ-型雜質元素之第二雜質區域， 其中第二雜質區域係夾在一對第一雜質區域間，以及 其中電子連接Ρ-通道TFT至另一 TFT之接線係連接至 P-通道TFT之第二雜質區域。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -46 - 515104 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 4 ·根據申§靑專利範圍第3項之裝置，其中閘電極係單層 或包含選自由Ta，W，Ti，Mo，A1，與Cu組成之群組之元 素之疊層。 5. —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成導電膜於閘絕緣膜上； 貪虫刻該導電膜以形成η-通道TFT的閘電極且形成p-通 道TFT之導電圖樣； 當使用閘電極與導電層當作遮罩時，用n_型雜質元素 摻雜半導體層； 當用阻抗遮罩覆蓋使用作n_通道TFT之區域時，蝕刻 該導電圖樣以形成p-通道TFT的閘電極；以及 用P-型雜質元素摻雜p-通道TFT之半導體層。 經濟部智慧財產局員工消費合作社印製 6. —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層且接著用雷射 照射該半導體層以獲得結晶半導體層； 形成閘絕緣膜於結晶半導體層上； 形成導電膜於閘絕緣膜上； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公慶） 47 515104 A8 B8 C8 D8 六、申請專利範圍 蝕刻該導電膜以形成η-通道TFT的閘電極且形成p-通 道TFT之導電圖樣； (請先閲讀背面之注意事項再填寫本頁) 當使用閘電極與導電圖樣當作遮罩時，用η-型雜質元 素摻雜半導體層； 當用阻抗遮罩覆蓋使用作η-通道TFT之區域時，蝕刻 該導電圖樣以形成P-通道TFT的閘電極；以及 用P-型雜質元素摻雜P-通道TFT之半導體層。 7 ·根據申請專利範圍第6項之方法，其中該雷射係選自 脈衝振盪式KrF激發雷射，XeCl激發雷射，YAG雷射，與 YV〇4雷射組成之群組。 8·—種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 經濟部智慧財產局員工消費合作社印製 蝕刻第一導電膜與第二導電膜以形成第一形狀閘電極 當使用第一形狀閘電極當作遮罩時，用η-型雜質元素 摻雜該半導體層； 蝕刻第一形狀閘電極以形成較第一形狀閘電極窄之第 二形狀閘電極； 當使用第二形狀閘電極當作遮罩時，用η-型雜質元素 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210Χ297公釐） 48 515104 A8 Β8 C8 _____ D8 六、申請專利範圍 摻雜該半導體層； 蝕刻第二形狀閘電極以形成第三形狀閘電極； (請先閲讀背面之注意事項再填寫本頁) 蝕刻第三形狀閘電極以形成第四形狀閘電極；以及 當使用第四形狀閘電極當作遮罩時，用p _型雜質元素 摻雜P-通道TFT之半導體層。 9·一種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層且接著用雷射 照射該非結晶半導體層以獲得結晶半導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜以形成第一形狀閘電極 j 當使用第一形狀閘電極當作遮罩時，用η-型雜質元素 摻雜該半導體層； 經濟部智慧財產局員工消費合作社印製 蝕刻第一形狀閘電極以形成較第一形狀閘電極窄之.第 二形狀閘電極； 當使用第二形狀閘電極當作遮罩時，用η-型雜質元素 摻雜該半導體層； . 蝕刻第二形狀閘電極以形成第三形狀閘電極； 蝕刻第三形狀閘電極以形成第四形狀閘電極；以及 當使用第四形狀閘電極當作遮罩時，用Ρ-型雜質元素 摻雜Ρ-通道TFT之半導體層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 10·根據申請專利範圍第9項之方法，其中該雷射係選自 脈衝振盪式KrF激發雷射，XeCi激發雷射，Yag雷射，與 YV〇4雷射組成之群組。 11. 一種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一與第二導電膜以形成第一閘電極與第二閘電 極； 當使用第一與第二閘電極當作遮罩時，用型雜質元 素摻雜該半導體層； 蝕刻第一與第二閘電極以形成第三閘電極與第四聞電 極； 經濟部智慧財產局員工消費合作社印製 當使用第三與第四閘電極當作遮罩時，用心型雜質·元 素摻雜該半導體層； 當用阻抗遮罩覆蓋η-通道TFT時，蝕刻第四閘電極以 形成第五閘電極；以及 . 當使用第五閘電極當作遮罩時，用P-型雜質元素摻雜 P-通道TFT之半導體層。 12. 根據申請專利範圍第11項之方法，其中各第三閘電 極與第四閘電極包含第一導電膜與第二導電膜，且第一導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A8 B8 C8 D8 六、申請專利範圍 電膜是較第二導電膜寬。 13· —種製造電裝置的方法，包含步驟： (請先閲讀背面之注意事項再填寫本頁) 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑兀素之非結晶半導體層且接著用雷射 照射該非結晶半導體層以獲得結晶半導體層； 形成聞絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜以形成第一閘電極（A) 與第二閘電極； 當使用第一閘電極與第二閘電極當作遮罩時，用心型 雜質元素摻雜該半導體層； 蝕刻第一閘電極與第二閘電極以形成第三閘電極與第 四閘電極； 當使用第三閘電極與第四閘電極當作遮罩時，用心型 雜質元素摻雜該半導體層； 經濟部智慧財產局員工消費合作社印製 當用阻抗遮罩覆蓋η-通道TFT時，蝕刻第四閘電極.以 形成第五閘電極；以及 當使用第五閘電極當作遮罩時，用P -型雜質元素摻雜 P-通道TFT之半導體層。 . 14·根據申請專利範圍第1 3項之方法，其中各第三聞電 極與第四閘電極包含第一導電膜與第二導電膜，且第一導 電膜是較第二導電膜寬。 1 5 ·根據申請專利範圍第13項之方法，其中該雷射係選 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 515104 A8 B8 C8 ________D8 六、申請專利範圍 自脈衝振盪式KrF激發雷射，xeci激發雷射，yag雷射， 與YV〇4雷射組成之群組。 (請先閲讀背面之注意事項再填寫本頁) 16· —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一與第二導電膜於閘絕緣膜上； 鈾刻第一與第二導電膜以形成第一閘電極，第二閘電 極與第三閘電極； 當使用第一，第二與第三閘電極當作遮罩時，用心型 雜質元素摻雜該半導體層； 鈾刻第一，第二與第三閘電極以形成第四閘電極，第 五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 經濟部智慧財產局員工消費合作社印製 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ，鈾刻第五閘電極與第六閘電極以分別地形成p-通道TFT 之第七閘電極與像素TFT之第八閘電極； . 蝕刻第五閘電極以形成第九閘電極；以及 當使用第九閘電極當作遮罩時，用P-型雜質元素摻雜 p-通道TFT之半導體層。 17.根據申請專利範圍第16項之方法，其中各第四閘電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐^ ~ " 515104 A8 B8 C8 D8 申請專利範圍 極 膜 ，第八閘電極與第九閘電極包含第一導電膜與第二導電 ’且第一導電膜是較第二導電膜寬。 (請先閲讀背面之注意事項再填寫本頁) 18.—種製造電裝置的方法’包含步驟·· 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑兀素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 鈾刻第一導電膜與第二導電膜以形成第一閘電極，第 二閘電極與第三閘電極； 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時’用η-型雜質元素摻雜該半導體層； 鈾刻第一閘電極，第二閘電極與第三閘電極以形成第 四閘電極，第五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 經濟部智慧財產局員工消費合作社印製 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ，蝕刻P-通道TFT的第五閘電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極； . 蝕刻第七閘電極以形成第九閘電極； 當使用第九閘電極當作遮罩時，用P-型雜質元素摻雜 P-通道丁FT之半導體層； 使絕緣體經過熱處理； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515104 A8 B8 C8 D8 々、申請專利範圍 用無機內層絕緣膜覆蓋整個表面； 形成有機內層絕緣膜於無機內層絕緣膜上； (請先閲讀背面之注意事項再填寫本頁) 透過無機內層絕緣膜與有機內層絕緣膜形成達到半導 體層之接觸孔； 形成像素電極於有機內層絕緣膜上；以及 形成連接接線。 19. 根據申請專利範圍第18項之方法，其中各第四閘電 極，第八閘電極與第九閘電極包含第一導電膜與第二導電 膜，且第一導電膜是較第二導電膜寬。 20. —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； i0 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 經濟部智慧財產局員工消費合作社印製 蝕刻第一導電膜與第二導電膜以形成第一閘電極，第 二閘電極與第三閘電極； 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層；. 蝕刻第一閘電極，第二閘電極與第三閘電極以形成第 四閘電極，第五閘電極與第六閘電極； 當使用第四聞電極，第五閘電極與第六閘竃極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X29*7公釐） 經濟部智慧財產局員工消費合作社印製 515104 A8 B8 C8 D8 六、申請專利範圍 當用阻抗遮罩覆蓋在驅動電路中形成之n-通道TFT時 ’蝕刻P-通道TFT的第五閘電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極，· 蝕刻第七閘電極以形成第九閘電極； 當使用第九閘電極當作遮罩時，用p-型雜質元素摻雜 P-通道TFT之半導體層； 用無機內層絕緣膜覆蓋整個表面； 透過熱處理吸氣催化劑元素； 形成有機內層絕緣膜於無機內層絕緣膜上； 透過無機內層絕緣膜與有機內層絕緣膜形成達到半導 體層之接觸孔； 形成像素電極於有機內層絕緣膜上；以及 形成連接接線。 2 1.根據申請專利範圍第20項之方法，其中各第四閘電 極’第八閘電極與第九閘電極包含第一導電膜與第二導電 膜，且第一導電膜是較第二導電膜寬。 22· —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣表面上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層且接著用雷射 照射該半導體層以獲得結晶半導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜以形成第一閘電極，第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------«^------1T------0 (請先閲讀背面之注意事項再填寫本頁) 515104 A8 B8 C8 D8 夂、申請專利範圍 二閘電極與第三閘電極； (請先閲讀背面之注意事項再填寫本頁) 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時，用η·型雜質元素摻雜該半導體層； 蝕刻第一閘電極，第二閘電極與第三閘電極以形成第 四閘電極，第五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ，蝕刻P-通道TFT的第五閫電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極； 蝕刻第七閘電極以形成第九閘電極； 當使用第九閘電極當作遮罩時，用p-型雜質元素摻雜 P-通道TFT之半導體層； 使絕緣體經過熱處理； 用無機內層絕緣膜覆蓋整個表面； 形成有機內層絕緣膜於無機內層絕緣膜上； 經濟部智慧財產局員工消費合作社印製 透過無機內層絕緣膜與有機內層絕緣膜形成達到半導 體層之接觸孔； 形成像素電極於有機內層絕緣膜上；以及 形成連接接線。 23. 根據申請專利範圍第22項之方法，其中各第四閘電 極，第八閘電極與第九閘電極包含第一導電膜與第二導電 膜，且第一導電膜是較第二導電膜寬。 24. 根據申請專利範圍第22項之方法，其中該雷射係選 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 515104 A8 B8 g__ 六、申請專利範圍 自脈衝振盪式KrF激發雷射，XeC1激發雷射，yag雷射， 與YV〇4雷射組成之群組。 (請先閲讀背面之注意事項再填寫本頁) 25· ~*種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣體上； 以促進晶化之催化劑兀素摻雜非結晶半導體層； 加熱摻雜催化劑兀素之非結晶半導體層且接著用雷射 照射該半導體層以獲得結晶半導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜以形成第一閘電極，第 二閘電極與第三閘電極； 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 蝕刻第一閘電極，第二閘電極與第三閘電極以形成第 四閘電極，第五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 經濟部智慧財產局員工消費合作社印製 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ，蝕刻P-通道TFT的第五閘電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極； 蝕刻第七閘電極以形成第九閘電極； 當使用第九閘電極當作遮罩時，用P-型雜質元素摻雜 p-通道TFT之半導體層； 用無機內層絕緣膜覆蓋整個表面； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 515104 A8 B8 C8 D8 六、申請專利範圍 透過熱處理吸氣催化劑元素； 形成有機內層絕緣膜於無機內層絕緣膜上； 透過無機內層絕緣膜與有機內層絕緣膜形成達到半導 體層之接觸孔； 形成像素電極於有機內層絕緣膜上；以及 形成連接接線。 26. 根據申請專利範圍第25項之方法，其中各第四閘電 極，第八閘電極與第九閘電極包含第一導電膜與第二導電 膜，且第一導電膜是較第二導電膜寬。 27. 根據申請專利範圍第25項之方法，其中該雷射係選 自脈衝振盪式Ki:F激發雷射，XeCl激發雷射，YAG雷射， 與YV〇4雷射組成之群組。 28· —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣體上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層以獲得結晶半 導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜.以形成第一閘電極，第 二閘電極與第三閘電極； 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 蝕刻第一閘電極，第二閘電極與第三閘電極以形成第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） --------·¥------、玎------0 (請先閲讀背面之注意事項再填寫本頁) 515104 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 四閘電極，第五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時’用η-型雜質元素摻雜該半導體層； 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ’蝕刻P-通道丁FT的第五閘電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極； 蝕刻第七閘電極以形成第九閘電極； 當使用第四閘電極，第九閘電極，與第八閘電極當作 遮罩時，移除閘絕緣膜；以及 當用阻抗遮罩覆蓋η-通道TFT與像素TFT且使用第九 閘電極當作遮罩時，用p-型雜質元素摻雜p_通道TFT之半 導體層。 29.根據申請專利範圍第28項之方法，其中各第四閘電 極，第八閘電極與第九閘電極包含第一導電膜與第二導電 膜’且第一導電膜是較第二導電膜寬。 30· —種製造電裝置的方法，包含步驟： 形成非結晶半導體層於絕緣體上； 以促進晶化之催化劑元素摻雜非結晶半導體層； 加熱摻雜催化劑元素之非結晶半導體層且接著用雷射 照射該半導體層以獲得結晶半導體層； 形成閘絕緣膜於結晶半導體層上； 形成第一導電膜與第二導電膜於閘絕緣膜上； 蝕刻第一導電膜與第二導電膜以形成第一閘電極，第 二閘電極與第三閘電極； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^^裝 I "~1T11 (請先閲讀背面之注意事項再填寫本頁) 515104 A8 B8 C8 D8 六、申請專利範圍 當使用第一閘電極，第二閘電極與第三閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； (請先閱讀背面之注意事項再填寫本頁) 蝕刻第一閘電極，第二閘電極與第三閘電極以形成第 四閘電極，第五閘電極與第六閘電極； 當使用第四閘電極，第五閘電極與第六閘電極當作遮 罩時，用η-型雜質元素摻雜該半導體層； 當用阻抗遮罩覆蓋在驅動電路中形成之η-通道TFT時 ，鈾刻P-通道TFT的第五閘電極與像素TFT的第六閘電極 以分別地形成第七閘電極與第八閘電極； 蝕刻第七閘電極以形成第九閘電極； 當使用第四閘電極，第九閘電極，與第八閘電極當作 遮罩時，移除閘絕緣膜；以及 當用阻抗遮罩覆蓋η-通道TFT與像素TFT且使用第九 閘電極當作遮罩時，用P-型雜質元素摻雜P-通道TFT之半 導體層。 經濟部智慧財產局員工消費合作社印製 31. 根據申請專利範圍第30項之方法’其中各第四閘電 極，第八閘電極與第九閘電極包含第一導電膜與第二導電. 膜，且第一導電膜是較第二導電膜寬。 32. 根據申請專利範圍第30項之方法’其中該雷射係選 自脈衝振盪式KrF激發雷射，XeCl激發雷射，YAG雷射，與 YV〇4雷射組成之群組。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇x297公釐）
TW090126975A 2000-11-06 2001-10-31 Electro-optical device and method of manufacturing the same TW515104B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000336836 2000-11-06

Publications (1)

Publication Number Publication Date
TW515104B true TW515104B (en) 2002-12-21

Family

ID=18812315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126975A TW515104B (en) 2000-11-06 2001-10-31 Electro-optical device and method of manufacturing the same

Country Status (3)

Country Link
US (1) US6727124B2 (zh)
KR (1) KR100864594B1 (zh)
TW (1) TW515104B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4131813B2 (ja) * 2002-10-24 2008-08-13 株式会社半導体エネルギー研究所 プラズマエッチング方法及び半導体装置の作製方法
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP4447304B2 (ja) * 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
US7829394B2 (en) * 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100867921B1 (ko) * 2006-11-29 2008-11-10 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
US7868329B2 (en) * 2008-02-21 2011-01-11 Chi Mei El Corp. Semiconductor device and method for fabricating the same
EP2690667A4 (en) * 2011-03-25 2014-10-08 Sanyo Electric Co METHOD FOR PRODUCING PHOTOELECTRIC CONVERSION DEVICE
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
CN105576037B (zh) * 2016-01-08 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制作和测试方法、阵列基板和显示装置
KR102130548B1 (ko) * 2018-12-18 2020-07-07 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4024341B2 (ja) * 1997-04-25 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20020035461A (ko) 2002-05-11
US20020053674A1 (en) 2002-05-09
KR100864594B1 (ko) 2008-10-22
US6727124B2 (en) 2004-04-27

Similar Documents

Publication Publication Date Title
TW515104B (en) Electro-optical device and method of manufacturing the same
KR100928407B1 (ko) 반도체 디바이스
JP4493741B2 (ja) 半導体装置の作製方法
TW525216B (en) Semiconductor device, and manufacturing method thereof
JP4798824B2 (ja) 半導体装置およびその作製方法
KR100793044B1 (ko) 반도체 장치 제조방법
US7605029B2 (en) Method of manufacturing semiconductor device
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
US7482274B2 (en) Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
JP4798907B2 (ja) 半導体装置
US6542205B2 (en) Display device
KR20090068241A (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI301907B (en) Semiconductor device, liquid crystal display device and manfacturing method thereof
JP4907003B2 (ja) アクティブマトリクス型表示装置およびそれを用いた電気器具
JP4896314B2 (ja) 表示装置
JP2000349298A (ja) 電気光学装置およびその作製方法
JP4993826B2 (ja) 半導体装置の作製方法
JP3961310B2 (ja) 半導体装置の作製方法
JP6291015B2 (ja) 半導体装置
JPH1197702A (ja) 半導体装置およびその作製方法
JP4127466B2 (ja) 半導体装置の作製方法
JP4850763B2 (ja) 半導体装置の作製方法
JP5577384B2 (ja) 半導体装置の作製方法
JP4080168B2 (ja) 半導体装置の作製方法
JP4127467B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees