TW515000B - Process for treating substrates for the microelectronics industry, and substrates obtained by this process - Google Patents

Process for treating substrates for the microelectronics industry, and substrates obtained by this process Download PDF

Info

Publication number
TW515000B
TW515000B TW089116691A TW89116691A TW515000B TW 515000 B TW515000 B TW 515000B TW 089116691 A TW089116691 A TW 089116691A TW 89116691 A TW89116691 A TW 89116691A TW 515000 B TW515000 B TW 515000B
Authority
TW
Taiwan
Prior art keywords
working layer
patent application
scope
substrate
reducing atmosphere
Prior art date
Application number
TW089116691A
Other languages
English (en)
Inventor
Thierry Barge
Andre Auberton-Herve
Hiroji Aga
Naoto Tate
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Application granted granted Critical
Publication of TW515000B publication Critical patent/TW515000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Surface Treatment Of Glass (AREA)

Description

515000 A7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 本發明有關於用來製造微電子與或光電零組件的基底 之加工方法，本發明也有關於由此方法產生之基底。 更特別地，本發明有關於完全由半導體(例如石夕）或絕 緣體，或者另外由許多的半導體或絕緣層所構成基底的加 5工方法範4’而這些可料於其上有沈積層的基底或者由 非均質結構所構成的基底，諸如包括零組件或較高階 之零組件產品的基底。 kg基底至）其中—面的表面到—定深度，至少有 -部分存在著要在此面上準成該零組件構造的_層村 10料，在下文將要以工作層，，來表示此層。 此工作層的品質支配著零組件的品質，且正不斷地努 力來改良此工作層的品質。因此，這兩種作法嘗試要減少 工作層的表面粗糙度从減少該層厚度巾缺_濃度。. 小所周知，化學機械研磨方法可用於減少工作層的表 面粗糙度。同時也已知道，當這些缺陷存在著濃度梯度， 且沿著此層表面的方向增加時，化學機械研磨技術可用以 減少工作層中缺陷的濃度，在這此情況下，此化學機械研 磨向下磨損此工作層-直到這些區域，並比工作層最初的 表面還洙，而這些缺陷的濃度尚可接受。 然而，同時亦已知道，以化學機械研磨產生基底會弓i 起工作層某些特性的退化，並減少容量（FR 2762136與 FR 2761526)。 、 因此曾經提議，在含氫的氛圍中進行退火作業，以取 代化學機械研磨，特別當工作層由矽構成(FR 2762136 15 20 及 (請先閱讀背面之注咅？事項再填寫本頁} ----裝--------訂-------ίϋ 線 515000 A7
10 15 經濟部智慧財產局員工消費合作社印製 20 FR 2761526)。在含氫的氛圍中，包 層之基底退火有減少表面粗链度的效果， 重整，並可修復某些晶體缺陷。 曰由夕表面 本發明之目的在於更進-步改良此工作層的品質。 依本發明’此目標彻下述方法來達成，利 微電子學或光電子衫業喊底之方法，至少在諸基^ 表面之一包含—個卫作層，此方法包含在卫作層自由表面 的化學機械研磨步驟，其特徵為也包括在研磨步驟之前， 在還原性氛圍中進行退火之步驟。 則’ 化學機械研磨造成位於研磨表面下物質的某些缺陷， 以及容易引起基底尤其卫作層的厚度不均勻是眾所^知 的。 然而，令人驚訝地，申請人發現，藉由在化學機械研 磨步驟之前與退火作業還原性空氣中進行，不僅工作層的 品質得到比僅由研磨或退火更有效的改善，而且可避免單 純化學機械研磨大部分的傷害，這是因為在還原性氛圍中 進行退火作業已經開始讓工作層的表面平滑。因此可減少 為得到令人滿意之粗糙度所之必需結果，本發明的方法可 能增加產能。此外，研磨時間的減少限制了研磨的反效 果，諸如如那些先前所論及的一般，或者在長時間研磨時 普遍造成厚度均勻性的喪失。 因此，就工作層粗糙度而論，依據本發明完成此方法 後，對品質特別有利。 一般是利用原子力顯微鏡來測量粗糙度，利用此類型 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） W---：---------裝--------訂-------線 (請先閱讀背面之注咅？事項再填寫本頁) 515000 經濟部智慧財產局員工消費合作社印製 A7 ___B7 _ 五、發明說明（3) 叙置’經由原子力顯微鏡頂端掃瞎粗链度的測量區域，面 積從lxl/zm2到ΙΟχΙΟ/zm2，更難得地可達5〇x50//m2或 甚至100x100/zm2。特別地粗糙度依據兩模式呈現其特 性。依其中一個模式，粗糙度可說成是高頻粗糙度且對應 5到掃瞒面積數量級1x1# m2，依另外的這些模式，粗糙度 可說成是低頻粗糙度且對應到掃瞄面積數量級1 〇 x 1 〇 # m 2 或以上。 在還原性氛圍中的化學機械研磨和退火可藉由其對不 同頻率範圍的影響加以區別，因此，在還原性氛圍中進行 10退火可促進高頻粗糙度的平滑化，但對減少波狀彎曲的效 果不大，而其是屬於低頻範圍。在另一方面，化學機械研 磨也可改善低頻的粗糙度。 一利用本發明的方法，藉著在還原性氛圍中進行退火作 業可獲致低的高頻粗糙度，以及利用研磨操作可獲致小規 15模，狀彎曲，亦即一種低頻粗糙度。如今，低的高頻粗链 度疋獲传優良屏敝氧化物的根本，而且在想要將另一基底 與工作層的自由表面結合時，低的波狀彎曲（低頻粗糙度） 是有利的。 除了對粗糙度的影響外，本發明的方法可降低工作層 20中某些缺陷的濃度，尤其在還原性氛圍中的退火作業可開 始重整工作層的表面和修復工作層厚度中的某些缺陷，然 而此種修復可能只是局部的，雖然如此，若化學機械研 磨作業持續得夠長，可以移除大部分在工作層自由表面區 域以及工作層厚度中有缺陷的物質。因此當沿工作層自 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---裝---------訂-------^^線· 經濟部智慧財產局員工消費合作社印製 515000 A7 B7 五、發明說明（4) 由表面方向中具有遞增性濃度梯度以及在該表面區域中有 高濃度缺陷時，本發明的此種方法特別有利，此種在還原 性氛圍中的退火作業修復缺陷以及利用研磨作業移除物質 之合成效果對移除工作層自由表面區域中的缺陷特別有 5 效。 利用本發明的方法，因而得到之基底，其工作層的品 質足夠且符合微電子或光電子應用的工作層用途。 此種還原性氛圍較佳包含氫氣，此種還原性氛圍也優 先地包含氬氣。 10 因此此種還原性氛圍可由100%氫所構成，然而，較 佳地還原性空氣是由氫和氬的混合物所組成，而此氫/氬 混合物優先的比率是20/80或25/75。對於此類比率，重 要的是氫氣要有足夠的濃度，但是由於氬而使得此混合物 成為較佳的熱導體，增強此混合物的熱導特性能夠減少基 15 底上的溫度限制，此導致較小規模滑動帶型缺陷的產生。 此種混合物類型也是有較少腐蝕的，此造成某種缺陷的選 擇性侵1虫較少。 本發明方法較佳亦另外包括犧牲性步驟，此犧牲性氧 化步驟包括至少在工作層一定厚度上的氧化步驟與將該已 20 氧化部分予以脫氧，此氧化和脫氧步驟可在研磨步驟後及 /或之前來實施。 不論構成工作層的材料是否易於被氧化或不易於被氧 化，實施犧牲性氧化步驟有助於改善工作層的品質。在下 文中以及特別在申請專利範圍中，不論工作層的材料是否 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -—J------—裝--------訂-------線 (請先閱讀背面之注意事項再填寫本頁) uuu
發明說明（ 10 15 經濟部智慧財產局員工消費合作社印製 20 易於被氧化’犧牲性氧化步騎魏為可達成的。 ，产磨和犧牲性氧化步驟參與去除包括過多缺陷 =、卩分卫作層，然而，在研磨步驟之後的犧牲性氣 匕々驟^财助料除目研H 特別=化步驟也，其他研磨操響， 磨才能去r二始:有相虽厚的缺陷層，則需要長時間的研 而’長的研磨時間-般會造成厚度的均 =，失，被去除㈣料愈厚且研磨步驟持續愈久，則此 二 顯者，進—步說，過久的研磨操作減緩方法的實 =且，產能受到限制。藉採財發明方法的犧牲性氧化步 …基本上限制研磨操作到減少粗糙度所必需者而避免 攻些缺點’此犧牲性氧化步驟特別對去除包括高度缺陷的 該部分工作層貢獻良多，進—步說，經由減少所需的研 磨，因而所產生的這些缺陷可形成較小的規模。 ^本發明方法也較佳地至少包括一熱加工步驟，該工作 層氧化步驟是在個卿熱加工步驟結束之前來實施，以便 保護其餘的工作層，在這些狀況之下，熱加卫至少也能部 分地修復這些在氧化步驟期間所產生的缺陷。 本备明方法也較佳地另外包含一個在研磨步驟之後於 還原性氛圍中退火的步驟。 本發明方法也較佳地包括在植入區中將原子植入晶圓 某一面的步驟、將該植入後之晶圓之面、與支撐基底密合 在起的步驟，以及在植入區中將晶圓解理(cleaving)的步 驟，以便移轉一些晶圓到支撐基底上並在其上形成薄膜或 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） , ^ —裝--------訂-------^^線 (請先閱讀背面之注意事項再填寫本頁) 515000 A7 五、發明說明（6 ) 薄層，此薄膜或薄層構成此工作層，然後使其進行氡氣 中之退火步驟並進行研磨步驟。 ^水 本發明方法也較佳地在包括工作層的基底上進行，而 此工作層是由半導體材料所組成的，半導體材料譬如是 5 秒。 特別若工作層由石夕所組成，則在還原性氛圍中退火的 步驟較佳亦依據例如文件FR 2761526中所描述的已知程 序來實施，依據這種程序，此基底在含氫的氛圍中於大約 1〇5〇1與13贼之隨退火，其持續數十㈣數十分鐘。 10 依本發明方法另一較佳的變化，在還原性氛圍中進行 退火的步驟是依據例如文件FR 917188中所描述的其他已 知程序來實施，依據此不同的程序，該基底在含氫的氛圍 中於大約1100。(：與1300X：之間被退火，其持續不超過3 分鐘，最好是在60秒以内，更佳是少於3〇秒，這不同的 15程序符合快速的退火操作，習知也被稱為RTA退火 (RTA是快速熱退火讲叩记Thermal Anneaiing)的縮寫 詞）。 此退火操作可在恆溫、變溫、溫度分段或分段與可變 範圍之組合下實施。 20 又依本發明方法另一較佳的變化，在還原性氛圍中進 行退火的步驟是依據例如文件FR 2761526中所描述的另 一個已知程序來實施，依據此不同的程序，此基底是在產 生氫電漿的裝置中被退火，此類退火的優點在於低溫。典 型的溫度是在室溫到大約600°C的範圍内。 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ——裝 訂-------•線· 經濟部智慧財產局員工消費合作社印製 515000 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 口由於含矽的工作層，不論這在含氫氛圍中的退火步驟 疋1長退火操作、在氳電漿中退火操作來實施，或在 RTA型退火操作中實施，它都有數個效果。這些效果是： 在工作層的表面上固有氧化物的分化瓦解； 的腐餘（SiH^和SiH4是揮發性的）導致工作層的平 均厚度減少； 藉由溶解能夠在某些晶體缺陷中扮演安定角色的氧沈 澱物和其他的氧化物壁，修復某些缺陷；而且 工作層表面與在原子尺度上平台外觀粗韃度的減少和 10 精加JL 特別矽氧化物隨著氫的分化瓦解非常有助於矽原子的 翻修。 特別在此表面上，經由在含氫氛圍中退火操作的活 化夕原子在此表面上遷移，直到它們自己找到一個穩定 度增加的能量結構，如此以自然生成物存在㈣原子有遷 入腔洞趨勢，运麼—來，在含氫氛圍中的退火步驟有減少 表面粗輪度的趨勢。 關於某些缺陷的修復，溶解氧沈㈣和其他的氧化物 壁的效果在被稱為「⑺P」（晶體原始f點的縮寫詞）的 缺陷中特別有利。這些「COP」缺陷是一大堆數量級從數 百到數千埃大小的腔隙，以及定向於晶體平面的定向壁， 在至多數十埃厚度的氧化物中安定下來。這些「C〇P」 缺陷特別地出現在cz矽中。 如另外的觀點，發明是一種供微電子或光電產業之用 15 20 -I H ϋ H ϋ ^ ^ I ϋ I · ϋ ϋ ϋ (請先閱讀背面之注意事項再填寫本頁) 訂-------^線_ 五、發明說明（8) 的基底’其至少在其中—面包括一工 得已經可在工作層自由# 曰 基底都是獲 ^ L, 表面貫施化學機械研磨 =，而此表面在研磨步驟之前 ：驟後獲 歷退火步驟。 你廼原丨生氮圍中經 5 本發明的其他觀點、目標與優勢為勝紘⑽” 說明將變得清晰可見，本發^ 於 伴隨的詳細 了解，其中： 料月也將借助於附圖而有更好的 -圖概略地顯示依本發財法的肋面， 10 風風圍中執行每項退火步驟的燃燒室樣品；固在含 -圖2概略地顯示’在沿著垂直於其主要表面的 依本發明，於加工過程當中的基底； 中， 财地顯示，在沿著垂直於其主要表面的剖面中， 依本發明的變化，於加工過程當中的基底； 15 -圖4概略地顯示，在沿著垂直於其主要表面的剖面中， 依本發明的另—個變化，於加工過程當中的基底； -圖5概略地顯示，在沿著垂直於其主要表面的剖面中， 依本發明第三個變化，於加工的過程當中的基底和； 經濟部智慧財產局員工消費合作社印製 20 -圖6概略地顯示，在沿著垂直於其主要表面的剖面中， 依本發明第四個變化，於加工的過程當中的基底； 依本發明的五種方法之具體實例如下述詳細的範例。 在有關、纟巴緣基底上製造石夕的各種情況中，於下述範例中說 明這5種具體實例，但沒有任何限制性的特性，矽在絕緣 體上的基底也被稱為SOI基底。 關於此點，依本發明的方法，在S0][基底的製造中， •10- 本紙張尺度綱中國國家標準（CNS)A4規格（210 X 297公爱） 515000
五、發明說明（ 經濟部智慧財產局員工消費合作社印製 知·別發現一個有利的應用，即被稱為SMART_CUT的特種 方法。 一種實施SMART-CUT方法的特別方式描述於註冊專 利 FR 2681472 中 5 在S01基底製造的相關各種情況中，SMART_CUT方 法產生包括工作層52的基底，而工作層是由在其上某表 面的矽所構成，此矽層放置在—個絕緣體層上，也被稱為 埋入式氧化物層56。 ' 如它的其中一個變化，此SMART CUT方法包括： 10 -在半導體晶圓的表面下之植入區中植入原子的步驟； -需要被植入且與支撐基底密合在一起的晶圓放置步驟； 且 -在植入區中解理晶圓的步驟，以便將位在受植入的表面 和植入區之間的晶圓移轉到上述的支撐基底上，以在其 15 上形成矽薄膜或矽層。 八 此術語「植入式原子」意指能夠將這些物質引入材料 中之任何原子或離子物質的撞擊，在此材料中，這些物質 有最大的濃度，而此最大值是位在相對於撞擊表面的特定 深度中。此原子或離子種類被引入此材料中且也分配能量 20在最大值的周圍，在材料中植入原子可利用離子光束植入 器、電漿浸入式植入器等等來實施； 此術語「解理」（cleavage)意指在該材料中，於已植 入物質的最大濃度值上或在該最大值的範圍中，任何已植 入材料的破裂(fracture)，此破裂並不必然發生在沿著已植 -11- • ： —裝--------訂-------^^^線 (請先閱讀背面之注意事項再填寫本頁) 適 度 尺 張 紙 本 « 公 97 2 X 10 2|i I規 A4 S) N (C 準 標 家 515000 A7 五、發明說明（1Q) 入材料的晶體學平面。 可能已設計數個依照SMART-CUT方法的方法來絮作 SOI基底。 (請先閱讀背面之注意事項再填寫本頁) 如第一個方法，矽晶圓被以絕緣氧化物（例如利用矽 5氧化物）層覆蓋在其植入表面上，且譬如也由矽所構成的 支撐基底供轉移之用。 如第二個方法，完全由（矽）半導體製成的一層被轉移 至覆盍著絕緣體層的支援基底上或完全由絕緣體（譬如石 英）所製成的支援基底上。 ° 10 如第二個方法，覆蓋著絕緣層的一層被轉移至也覆蓋 著絶緣體的支撐基底上，或完全由絕緣體所製成的支撐基 底上。 在解理與轉移之後，被轉移至支撐基底某一表面上的 一層SOI基底50都可由各個方法取得，該層的自由表面 -線- 15對應於解理表面。在解理之後，如通f使用在微電子學中 的沖洗與漂淨，基底50無灰塵。 在此情況下，使用依本發明的方法，以降低該自由表 面的粗糙度與在已轉移層中缺陷的濃度是有利的。 經濟部智慧財產局員工消費合作社印製 依本發明的方法，S0I基底5〇在還原性氛圍1〇〇與 20研好驟下接受退火步驟。對於所有下述的具體實例 而ό，在還原性氛圍中退火的步驟是如上述RTA步驟來 貫施。在還原性氛圍100下，依據RTA步驟來實施退火 步驟的燃燒室範例如圖i的說明。此燃燒室包括外殼2、 反應為4、基底座晶圓6、兩列_素燈8，1〇與兩對側燈。
515000 A7 五、發明說明（ 11、 5 10 15 經濟部智慧財產局員工消費合作社印製 20 尤其外殼2包括底牆12、頂牆14與兩片側牆16，18 为別位於外殼2的縱端，側牆16，18的其中之_包括一扇 門 20。 ’ 反應器由縱向延伸在兩片側牆之間的石英管所構成， 兩片側牆16，18的每一面都分別裝上氣體入口 21與出口 22，氣體出口是在側牆18包括門2〇的一側上。 鹵素燈8，10的每一列分別位在反應器4的上下方， 反應為與底牆12與頂牆14之間。商素燈8，1〇的每一列包 括垂直於反應器4縱軸排列的17個燈26，兩對側燈(在圖 式1中無圖示)所在位置平行於反應器4的縱軸，每一對 在此反應為的一側’全部在_素燈陣列燈26的縱端 上。 基底座晶圓滑入反應器4，並支撐基底50，而其想要 在含氫的氛圍100中實施退火步驟並讓它們置放在或移出 燃燒室1。此種燃燒室1由STEAG以「SHS AST 2800」 名稱販售。 下述依本發明的五個具體實例之方法都被應用於S0I 基底的處理上，而該基底包括本身有自由表面的工作層 52，此自由表面54是利用上述的SMART-CUT方法所獲 得的斷裂面，在此工作層52下，基底5〇包括一層植入^ 化物56，在此埋入式氧化物56層下，基底50包括支標基 底58。 依本發明，此方法的五個具體實例所指定的參數與 「細粒產物」應用一致，如下述的說明。這些「細粒產 -—^------—裝--------訂-------^^^線 (請先閱讀背面之注意事項再填寫本頁) -13- 經濟部智慧財產局員工消費合作社印製 515000 A7 - ----~—---—_ 1 ο 五、發明說明（） 物」疋SOI基底匕的石夕是在絕緣層亦即工作層之上，厚 度約2000埃，而植入絕緣層大約4〇〇〇埃厚。欲製作有較 厚的工作層52與或較厚的植入氧化物層之咖基底，則 要利用較南的能量實施培植作業，以將原子物質層植入比 5撞擊表面還深的位置，若是這樣的話，則也將必須考慮原 子物質植入愈深，則在解理後所必須要移除的物質愈多， 此乃為了重新獲得在工作層52中可接受的缺陷濃度，其 原因是原子物質被植入愈深，缺陷區的寬度增加得愈多。 如圖2所代表的第一個具體實例，則在上述 10 CUT的解理步驟與清洗作業後，基底要在還原性氛圍謂 下接受退火步驟，然後是化學機械研磨步驟2〇〇。 在這些步驟之鈾，在工作層52中缺陷59的濃度自由 表面區域54與該表面的粗糙度無法令人滿意。 在還原性氛圍1〇〇下接受退火步驟的實施如上述的 15 RTA型程序。 在還原性氛圍100下的退火步驟在於： _將基底50置入燃燒室丨如上述，此燃燒室在基底5〇傳入 時是冷的； ^ -在壓力等於一大氣壓或在一大氣壓的範圍中，以氫氩容 20 積比例1比3引入氫氬混合物； -藉鹵素燈26的照明，以約每秒5〇°c的比率提高燃燒室j 的溫度一直到加工溫度； -使基底50留在達加工溫度的燃燒室2〇秒，此加工溫度較 佳地選在1200與1230°C之間，且最好等於1230°C ;且 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) —裝--------訂-------線_ 515000 A7 五、發明說明（ 13、 10 15 經濟部智慧財產局員工消費合作社印製 20 -關二 =6並利用空氣猶環以每秒攝氏數十度的比率 θ σΡ基底50，且依據溫度範圍變動。 „下，利用快逮加熱與冷卻焦台以及短而穩 疋的足堂’在還原性氛圍_下的退火作業實際上不需清 除物質，物質清除的厚度少於2G埃，基本上可 翻修與精加工而非_來降低粗趟度。另外，在植入ΐ解 ^月間jl作層52所產生的石夕晶體缺陷可利用在還原性 氛圍⑽下的退火作業修復—部份，在卫作層52中這些 缺陷的濃度因而降低，結果因缺陷59的濃度太大而不: 才。這成工作層52的厚度減少。再者，事實上此退火作 業是如RTA程序在還原性氛圍·下實施，防止某些缺 陷的向下侵蝕到植入氧化物層56。 尾上述在還原性氛圍100下的退火作業提供很多其他的 優點’基底50的高產能容易達到、易於使用可利用已經 有的設備實施等等。 一般粗链度的測量是在掃瞄被測量粗糙度的平面期 間’就最小高度與最大高度之間的差異而論，或利用均方 Τ值(rms) ’此最小高度與最大高度之間的差異將以下述的 p-V」（來自術語「Peak-Valley」）表示。 在還原性氛圍1〇〇下的退火步驟後，在掃猫 面積的期間所測量的粗糙度從5〇降低至Μ·5埃rms(亦即 P-V值從大於5〇〇埃降到約2〇埃），且在掃瞄i〇xl〇#m2 面積的期間所測量的粗糙度從5〇降低至M5埃rms(亦即 P V值從大於500埃降到約4〇_5〇埃）。 -15- :297公釐）
： — I (請先閱讀背面之注意事項再填寫本頁) 訂--------·線· 515000 A7 五、發明說明（ 14、 10 15 20 消 <研磨步驟2〇〇可利用那些技藝人士所熟悉的傳統的化 學-機械研磨作業來完成，藉在還原性氛圍1〇〇下的退火 步驟使表面已經相當平坦開始，在厚度2〇〇到4〇〇埃上的 研磨步驟僅就足以帶來此粗糙度，而且更特別地低頻粗糙 度值達到令人滿意的值，若在掃瞒1χ1ρ2面積的期間實 施測量，研磨後的粗糙度典型地在從約〇 8到15埃， 或若在在掃瞄lOxlO^m2面積的期間實施測量大約從約i 到2埃rms。 研磨步驟200也可能可以移除位於接近自由表面54 並包括缺陷59的工作層52的物質。 依本發明方法的第二個具體實例如圖3所示，在如上 述SMART-CUT方法的解理錯失與清洗作業後，可取得 SOI類型的基底。 依本發明的第二個具體實例，該基底5〇要接受在還 原性氛圍100A下的退火步驟，然後是化學機械研磨步驟 2〇〇A，最後是連同熱加工32〇A與犧牲性氧化步驟 300A 〇 於此具體實例中，在還原性氛圍1〇〇A下的退火步驟 與化學機械研磨步驟200A與那些描述在第一個具體實例 中的完全相同。 、 犧牲性的氧化步驟300A是打算要去除在研磨步驟 200A之後殘餘的缺陷59，這些缺陷59可能起因於植入、 解理或可能在研磨步驟200A期間所產生的等等。 犧牲性的氧化步驟300A是由氧化步驟31〇a與去氧 線 16- 本紙張尺度適用帽國家標準（〇^s)A4規格（21G x 297公髮） 515000 A7 B7 五、發明說明（ 15、 10 15 經濟部智慧財產局員工消費合作社印製 20 化步驟330A，熱加工320A是在氧化步驟310A與去氧化 步驟330A之間進行。 氧化步驟310A最好在700°C與ll〇〇°C之間實施，氧 化步驟310A可透過乾路線或濕路線來完成，例如透過乾 程序所完的氧化步驟310A是藉由在氧氣下加熱基底，而 例如透過濕程序所完成的氧化步驟31〇A是藉由在混合著 水汽的氛圍中加熱基底，如技藝人士所熟悉的傳統方法， 透過濕或乾程序，氧化氛圍也可以混合著鹽酸。 氧化步驟310A形成氧化物60。 利用熱操作所完成的熱加工步驟32〇A打算要改良組 成工作層52的物質品質，此熱加工32〇A也可在恆溫或可 變溫度上實施，在後者的情況下，例如熱加工32〇A可利 用在兩個數值之間溫度逐漸增加或週期性震盡來實施。 4刀的熱加工步驟320A溫度最好至少在1⑻以上 且更特別地在ll〇(M2〇〇°C。 熱加工步驟320A最好在無氧化氛圍中實施，供熱加 320A使用的氣圍可包括氬、氮、氫氣等等；或替代方 案這些氣體的混合物。熱加工320A也可在真空下實施。 氧化步驟310A也最好在熱加工步驟32〇A之前實 Ά是這樣的話，在熱加工步驟320A期間氧化物6〇可 保4其餘的工作層並防止腐蝕凹陷現象，非常熟悉此技藝 ，人士都知道此腐_陷現象，在無氧化氛圍諸如氮、^ 或^真空下實施退火時，發生在某些半導體的表面上，特 別當矽裸露時，亦即一點都無氧化物塗層時。 ’ . —裝--------訂-------·線 (請先閱讀背面之注音3事項再填寫本頁) -17- 515000 A7 B7 五、發明說明（16) 10 15 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 20 依一種較佳的變化，氧化步驟310A從熱加工320A 的溫度增加開始並在熱加工結束之前完成。 熱加工320A可能至少修復一部份利用先前的方法供 ‘ k與處理基底的步驟期間所產生的缺陷，更特別地，熱 加工320A可在短暫時間與晶體缺陷如層積缺陷、「HF」 缺陷等等恰可被修復的溫度中實施，此術語「HF」缺陷代 表在鹽酸洗滌液中處理基底5〇後，在植入氧化物中被裝 飾性光環所顯露而存在的缺陷。 熱加工320A也也有增強結合面的優點，例如在藉 SMART CUT方法於轉移期間被轉移層與支擇基底58之 間。 一 去氧化步驟330A最好在溶液中實施，例如此溶液是 10%或20%鹽酸溶液，將基底5〇浸入此種溶液中，一點 點即足以去除一千至數千埃的氧化物60。 在依本發明方法的第二個具體實例期間，以下將被去 除： -在還原性氛圍100下的退火步驟，工作層52之至少b 埃的秒， -在研磨步驟期間200，工作層52之300埃的矽，且 _在犧牲性的氧化步驟300期間，工作層52之65〇埃的 石夕。 、 依本叙明的第二個具體實例’在此方法期間工作層 52被去除的總厚度大約等於950埃…般依本發明方法二 弟二個具體實例將可能有利於去除800到1100埃。 -18- •---·------0——裝--------訂-------•線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適时_家標準（CNS)A4 x 297公釐） 515000 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（17) 表1 收集依本發明方法的第二個具體實例後所測量的粗 才造度。 lxl //m2掃齡面積 10x10//m2掃瞒面積 P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙 度（埃） ρ-v粗糙度 (埃） 解理後 500/1000* 50/100 500/1000* 50/100* 在還原性氛圍100 下的退火步驟後 10/30 1-1.5 40-50 5-15 在研磨步驟200後 10 0.8-1.5 10 1-2 在犧牲性氧化步驟 300後 10 0.8-1.5 10 1-2 在解理後，表面是如此粗造以致無法利用原子力顯微 鏡測量粗糙度。 表1 依本發明方法的第二個具體實例在實施各種步驟後 所測量的粗糙度 依本發明方法的第三個具體實例如圖4所示，利用範 例以及先前的具體實例，在如上述SMART-CUT方法的解 理錯失與清洗作業後，可取得SOI類型的基底。在解理步 驟與清洗作業後基底50要接受： -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） „—;------—裝--------訂-------線 (請先閱讀背面之注意事項再填寫本頁) 515000 A7 B7 五、發明說明（ 18、 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 -連同熱加工321B與第一次犧牲性氧化步驟3〇ib， -在還原性氛圍1〇〇下的退火步驟100B -化學機械研磨步驟200B -連同熱加工322B與第二次犧牲性氧化步驟 於此具體實例中，在還原性氛圍中的退火步驟1〇〇B 與化學機械研磨步驟200B與那些描述在第一個具體實例 中的完全相同。類似上述的犧牲性氧化步驟3〇〇A分別是 由弟一與第一次犧牲性氧化步驟301B、302B所構成，且 類似上述方法的第二具體實例所描述的熱加工321b、 10 322B與本發明一致。 在依本發明方法的第三個具體實例期間，以下的物質 將被去除： -在第一次犧牲性氧化步驟3〇1B期間，工作層52之65〇 埃的矽 _在還原性氛圍100B下的退火步驟，工作層52之少於 15埃的矽， 、 -在研磨步驟200B期間，工作層52之300埃的矽，且 -在第二次犧牲性氧化步驟3〇2B期間，工作層52之65〇 埃的矽。 依本發明的第3個具體實例，在此方法期間工作層 52被去除的總厚度大約等於16〇〇埃。 5 15 20 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 _---------裝--------訂------—^^線 (請先閱讀背面之注意事項再填寫本頁) 515000 A7 B7
1 Q 五、發明說明（） 表2 收集依本發明方法的第三個具體實例後所測量的粗 糙度。 lxl /zm2掃猫面積 10x10/zm2 掃猫面積 P-V粗糙 度(埃） P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙度 (埃） 解理後 500-1000* 50-100* 500-1000* 50-100* 在第一次犧牲性的 氧化步驟301Β後 250-500 25-50 300-600 30-60 在還原性氛圍100Β 下的退火步驟後 20 1-1.5 40-50 5-10 在研磨步驟200Β後 10 0.8-1.5 10 1-2 在第二次犧牲性的 氧化步驟302Β德 10 0.8-1.5 10 1-2 :在解理後，表面是如此粗造以致無法利用原子力顯微 鏡測量粗糙度。 (請先閱讀背面之注意事項再填寫本頁) -!裝 ----訂-------«線· 經濟部智慧財產局員工消費合作社印製 表2 依本發明方法的第三個具體實例在實施各種步驟後 所測量的粗糙度。 依本發明方法的第四個具體實例如圖5所示，利用範 例以及先前的具體實例，在如上述SMART-CUT方法的解 -21- 本紙張尺度適用中_家標準（CNS)A4規格⑽χ 297公^ ) A7
經濟部智慧財產局員工消費合作社印製 515000 五、發明說明（2G) 理錯失與清洗作業後，可取得SOI類型的基底。 在解理步驟與清洗作業後基底50要接受·· -在還原性氛圍100C下的退火步驟 -連同熱加工321C與第一次犧牲性氧化步驟3〇1c， 5 -化學機械研磨步驟200C，與 -連同熱加工322C與第二次犧牲性氧化步驟302C： 於此具體實例中，在還原性氛圍中的退火步驟l〇〇C 與化學機械研磨步驟200C與那些描述在第一個具體實例 中的完全相同。類似上述的犧牲性氧化步驟300A分別是 10由所構成，類似上述方法的第二具體實例所描述的第一與 第二次犧牲性氧化步驟301C、302C以及熱加工321C、 322C與本發明一致。 在依本發明方法的第四個具體實例期間，以下的物質 將被去除： 15 在還原性氛圍100C下的退火步驟，工作層525之少於 15埃的石夕， -在第一次犧牲性的氧化步驟301C期間，工作層52之 650埃的石夕 -在研磨步驟200C期間，工作層52之300埃的石夕，且 20 —在第二次犧牲性的氧化步驟302C期間，工作層52 650埃的石夕 之 依本發明的弟四個具體貫例’在此方法期間工作屏 52被去除的總厚度大約等於1600埃。 曰 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - . —裝--------訂------- (請先閱讀背面之注意事項再填寫本頁) 515000 A7 B7 五、發明說明（ 21、 表3 收集依本發明方法的第四個具體實例後所測量的粗 糙度。 lxl //m2掃瞄面積 10x10//m2掃猫面積 P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙度 (埃） 解理後 500-1000* 50-100* 500-1000* 50-100* 在還原性氛圍100C 下的退火步驟後 10-30 1-1.5 40-50 5-15 在第一次犧牲性的 氧化步驟301C後 10-30 1-1.5 40-50 5-15 在研磨步驟200C後 10 0.8-1.5 10 1-2 在弟二次犧牲性的 氧化步驟302C徭 10 0.8-1.5 10 1-2 ---_------0——裝--------訂-------·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 10 •在解理後’表面是如此粗造以致無法利用原子力顯微 鏡測量粗糙度。 表3依本發明方法的第四個具體實例在實施各種步驟後 所測量的粗糙度。 ^依本發明方法的第五個具體實例如圖式ό所示，利用 範例以及先岫的具體實例，在如上述SMART-CUT方法的 5錯失與清洗作業後，可取得·類型的基底。在解理步驟與清洗作業後基底5G要接受： -23- i張尺度義 (210 X 297 公釐） 515000 15 工 A7 發明說明（ -在第一次還原性氛圍101D下的退火步驟 -化學機械研磨步驟200D，與 -在第二次還原性氛圍102D下的退火步驟 於此具體實例中，在還原性氛圍中的退火步驟 5 l〇lD，102D與化學機械研磨步驟200D與那些描述在第一 個具體實例中的完全相同。 在依本發明方法的第五個具體實例期間，以下的物質 將被去除： ' -在第一次還原性氛圍101D下的退火步驟，工作層525 10 之少於15埃的矽， -在研磨步驟200D期間，工作層52之400埃的石夕，且 -在第二次還原性氛圍102D下的退火步驟，工作層52 少於15埃的矽。 依本發明的第五個具體實例，在此方法期間工作層 52被去除的總厚度大約等於4〇〇埃。 曰 依本發明方法的第五個具體實例的一種變化，熱加 諸如上述那些，或也如上所述那些額外的連同熱加工與犧 牲性氧化步驟，也能被插入上述的第五個具體實例。 (請先閱讀背面之注音？事項再填寫本頁} ---裝--------訂-------線· 經濟部智慧財產局員工消費合作社印製 20 -24- 本紙張尺度適用中國國家標準（CNS)A4規格咖χ 297公麓） 515000 A7 B7 五、發明說明（23) 表4 收集依本發明方法的第五個具體實例後所測量的粗 糙度。 lxl /zm2掃瞒面積 10x10//m2掃猫面積 P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙 度（埃） P-V粗糙度 (埃） 解理後 500-1000* 50-100* 500-1000* 50-100* 在第一次還原性氛 圍101D下的退火步 驟後 10-30 1-1.5 40-50 5-15 在研磨步驟200D後 10 0.8-1.5 10 1-2 在第二次還原性氛 圍102D下的退火步 驟後 10 0.8-1.5 10 1-2 (請先閱讀背面之注意事項再填寫本頁) -I · tmmMm 1· n 1.1 ϋ 一 aaBBi l^i I la ϋ 經濟部智慧財產局員工消費合作社印製 5 * :在解理後，表面是如此粗造以致無法利用原子力顯微 鏡測量粗糙度。 表4依本發明方法的第五個具體實例在實施各種步驟後 所測量的粗輪度。 依本發明方法的第五個具體實例，在解理後減少表面 10粗3k度特別有利，特別當植入是利用數種能量(㈣頂別) ”或數種原子物貝或額外伴隨機械限FR2748851)的解 理時來完成即是此種情形。 -25-

Claims (1)

  1. M5000
    、申請專利範圍 經濟部智慧財產局員工消費合作社印製 專利申請案第89116691號 ROC Patent Appln. No.89116691 修正之中文申請專利範圍-附件一 Amended Chinese Claims - Enel. I (民國91年6月日送呈） (Submitted on June (8,2002) κ 一種供微電子或光電產業用的基底（50)加工方法，至 少在基底之一表面上包括之一個工作層（52)，此方法 包括在工作層自由表面（54)的化學機械研磨步驟，特 徵在於也包括在研磨步驟(200,200A，200B，200C,200D) 之前，在還原性氛圍（100，100A，100B，100C，101D，102D) 中進行退火之步驟。 2·如申請專利範圍第1項的方法，特徵在於在還原性氛 15 圍中進行退火之步驟不超過3分鐘，最好少於60秒 且甚至最好在30秒以内。 3.如申請專利範圍第1或2項之方法，特徵在於在還原 性氛圍中退火步驟是在ll〇〇°C與1300°C之間實施， 且較佳在1200°C與1230°C之間。 20 4·如申請專利範圍第1項之方法，特徵在於在研磨步驟 (200, 200A，200B，200C，200D)後，也包括在至少部分 的工作層（52)厚度上實施氧化之步驟（3i〇A，312B， 312C) 〇 5·如申凊專利範圍第1項之方法，特徵在於在研磨步驟 25 (20〇,2〇〇八，20(^，2000：，2000)後，也包括在至少部分的 工作層（52)厚度上實施氧化之步驟(3ub，311C)。 6·如申請專利範圍第4項之方法，特徵在於也包括至少 一次去氧化步驟(330A，331B，332B，331C，332C)。 -26 - 張尺度適用中國國(21〇χ2ϋ -- 89439b (請先閲讀背面之注意事項再填寫本頁)
    515000 A8 B8 C8 D8 六、申請專利範圍 7·如申請專利範圍第4項之方法，特徵在於也包括至少 一次熱加工步驟(320A，321B，322B，321C，322C)，該 工作層（52)氧化步驟係在該熱加工步驟(320A，321B， 322B，321C，322C)結束前實施，以保護其餘的工作層 5 (52) 〇 8·如申請專利範圍第1項之方法，特徵在於也包括在研 磨步驟(200, 200A，200B，200C，200D)後，在還原性氛 圍（102D)中實施退火的步驟。 9·如申請專利範圍第1項之方法，特徵在於也包括在植 10 入區中將原子植入晶圓某一面的步驟、將該植入後之 晶圓之面、與支撐基底密合在一起的步驟，以及在植 入區中將晶圓解理(cleaving)的步驟，以便移轉一些晶 圓到支撐基底上並在其上形成薄膜或薄層，此薄膜 或薄層構成此工作層（52)，然後使其在還原性氛圍 15 (100, 100A，100B，100C，101D，102D)進行退火之步驟 與進行研磨步驟(200, 200A，200B，200C，200D)。 10·如申請專利範圍第1項之方法，特徵為工作層（5 半導體所構成。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) IP— 11. 如申請專利範圍第10項的方法，特徵為該半導體為 20 矽。 12. 如申請專利範圍第i項之方法，特徵為此還原性氛圍 包括氫氣。 13. 如中請專·圍第i項之方法，特徵為此縣性氛圍 包括氬氣。 -27 - 本紙張尺度適财關家標準（CNS )从桃（ 210x297公釐） ' —----
TW089116691A 1999-08-20 2000-10-05 Process for treating substrates for the microelectronics industry, and substrates obtained by this process TW515000B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9910667A FR2797713B1 (fr) 1999-08-20 1999-08-20 Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede

Publications (1)

Publication Number Publication Date
TW515000B true TW515000B (en) 2002-12-21

Family

ID=9549260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116691A TW515000B (en) 1999-08-20 2000-10-05 Process for treating substrates for the microelectronics industry, and substrates obtained by this process

Country Status (9)

Country Link
US (2) US7029993B1 (zh)
EP (1) EP1208589B1 (zh)
JP (2) JP2003509838A (zh)
KR (1) KR100764978B1 (zh)
DE (1) DE60045416D1 (zh)
FR (1) FR2797713B1 (zh)
MY (1) MY133102A (zh)
TW (1) TW515000B (zh)
WO (1) WO2001015215A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
AU2003263391A1 (en) 2002-08-12 2004-02-25 S.O.I.Tec Silicon On Insulator Technologies A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
KR100874788B1 (ko) * 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
ATE504082T1 (de) 2003-05-27 2011-04-15 Soitec Silicon On Insulator Verfahren zur herstellung einer heteroepitaktischen mikrostruktur
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
US7563697B2 (en) 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
FR2867607B1 (fr) 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4696510B2 (ja) * 2004-09-15 2011-06-08 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR101111436B1 (ko) * 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
JP2006279015A (ja) * 2005-03-02 2006-10-12 Seiko Epson Corp 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
EP2097923A1 (en) * 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US20100130021A1 (en) * 2008-11-26 2010-05-27 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
JP5096634B2 (ja) * 2012-06-14 2012-12-12 ソイテック 低いホール密度を有する薄層を得るための方法
EP2685297B1 (en) 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
DE102015106441B4 (de) * 2015-04-27 2022-01-27 Infineon Technologies Ag Verfahren zum Planarisieren eines Halbleiterwafers
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
FR3146018A1 (fr) * 2023-02-16 2024-08-23 Soitec Procédé de réduction de la concentration en bore d’une couche semi-conductrice

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05102112A (ja) * 1991-10-04 1993-04-23 Kyushu Electron Metal Co Ltd 半導体シリコンウエーハの製造方法
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
US5589422A (en) 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3660469B2 (ja) * 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JPH10275905A (ja) 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
JPH11195774A (ja) * 1997-12-26 1999-07-21 Canon Inc 半導体基板の作成方法
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
AU3488699A (en) * 1998-04-10 1999-11-01 Silicon Genesis Corporation Surface treatment process and system
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process

Also Published As

Publication number Publication date
KR20020026375A (ko) 2002-04-09
US7288418B2 (en) 2007-10-30
KR100764978B1 (ko) 2007-10-09
US20060189102A1 (en) 2006-08-24
FR2797713A1 (fr) 2001-02-23
EP1208589B1 (fr) 2010-12-22
MY133102A (en) 2007-10-31
EP1208589A1 (fr) 2002-05-29
WO2001015215A1 (fr) 2001-03-01
JP2012104839A (ja) 2012-05-31
FR2797713B1 (fr) 2002-08-02
DE60045416D1 (de) 2011-02-03
US7029993B1 (en) 2006-04-18
JP2003509838A (ja) 2003-03-11

Similar Documents

Publication Publication Date Title
TW515000B (en) Process for treating substrates for the microelectronics industry, and substrates obtained by this process
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
TW409418B (en) SOI silicon wafer and its manufacturing method
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
TWI270931B (en) Process for detaching layers of material
CN102047410B (zh) 直接结合方法中的氮-等离子体表面处理
US6455399B2 (en) Smoothing method for cleaved films made using thermal treatment
US6962858B2 (en) Method for reducing free surface roughness of a semiconductor wafer
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
TW454346B (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
KR100362898B1 (ko) Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
JP2002542622A (ja) エピプロセスを用いたｓｏｉ基板の表面仕上げ
US6903032B2 (en) Method for preparing a semiconductor wafer surface
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP2002110949A (ja) Ｓｏｉの熱処理方法及び製造方法
US20060154445A1 (en) Method for manufacturing soi wafer
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
EP3652780B1 (en) Method of manufacture of a semiconductor on insulator structure
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JP2008227207A (ja) 貼り合わせウェーハの製造方法
KR100831447B1 (ko) 반도체 웨이퍼의 표면 거칠기 개선 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent