KR100764978B1 - 마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판 - Google Patents

마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판 Download PDF

Info

Publication number
KR100764978B1
KR100764978B1 KR1020027002224A KR20027002224A KR100764978B1 KR 100764978 B1 KR100764978 B1 KR 100764978B1 KR 1020027002224 A KR1020027002224 A KR 1020027002224A KR 20027002224 A KR20027002224 A KR 20027002224A KR 100764978 B1 KR100764978 B1 KR 100764978B1
Authority
KR
South Korea
Prior art keywords
substrate
working layer
reducing atmosphere
layer
annealing
Prior art date
Application number
KR1020027002224A
Other languages
English (en)
Other versions
KR20020026375A (ko
Inventor
띠에리 바쥐
앙드레 오베르똥-에르베
아가히로지
다테나오토
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20020026375A publication Critical patent/KR20020026375A/ko
Application granted granted Critical
Publication of KR100764978B1 publication Critical patent/KR100764978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 발명은 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법에 관한 것으로, 이것에 의해 상기 기판은 하나 이상의 면에 유용한 층(52)을 갖는다. 본 발명의 방법은 유용한 층의 벗겨진 면(54)에 일어나는 기계/화학적 연마단계를 포함하고, 또한 상기 연마단계가 일어나기 전에 환원성 분위기하에서의 후경화 단계(100)를 포함하는 것을 특징으로 한다.

Description

마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해 얻어진 기판 {Method for treating substrates for microelectronics and substrates obtained according to said method}
본 발명은 마이크로 전자 및/또는 광전자 부품 제조용 기판의 처리방법의 분야에 관한 것이다.
본 발명은 또한 이 방법에 의해 얻어진 기판에 관한 것이다.
특히, 본 발명은 완전히 반도체(예를 들면 실리콘)이거나 완전히 절연체인 기판, 또는 반도체층 또는 절연층의 스택으로 이루어지는 기판의 처리방법의 분야에 관한 것이다. 이들은 다소간 향상된 생산 레벨로 부품 또는 부품 부분을 포함하는 기판 등의 비균질 구조를 갖는 기판 또는 층(예를 들면, 에피택셜층)이 부착되어 있는 기판일 수 있다.
이들 기판의 적어도 한 면의 표면으로부터 어떤 깊이까지 적어도 부분적으로 이 면상에 마련된 구성 요소를 구성하는 재료층이 존재한다. 이 층은 하기에서 "작용층(working layer)"으로 칭한다.
이 작용층의 품질은 그 구성 요소의 품질을 좌우한다. 이 작용층의 품질을 개선하기 위해 노력이 계속 이루어지고 있다. 따라서, 이 작용층의 표면 거칠기 및 이 층의 두께의 결함 농도를 줄이기 위한 시도가 행해진다.
작용층의 표면거칠기를 감소시키는데 화학 기계적 연마방법이 사용될 수 있는 것으로 공지되어 있다.
또한 작용층의 표면방향으로 증가하는 결함의 농도 기울기가 존재하는 경우에, 작용층의 어떤 결함 농도를 줄이는 데에도 화학 기계적 연마방법이 사용될 수 있는 것으로 공지되어 있다. 이 경우에는, 화학 기계적 연마는 허용가능한 농도의 결함을 갖는 작용층의 초기표면 보다 더 깊은 영역까지 작용층을 연마한다.
그러나, 화학 기계적 연마로 인해 작용층의 특정한 특성이 저하되고, 기판 제조 능력을 감소시키는 것으로 공지되어 있다(FR 2 762 136 및 FR 2 761 526).
따라서, 특히 작용층이 실리콘으로 이루어지는 경우에, 화학 기계적 연마를 수소 함유 분위기하의 어닐링 작업으로 대체하는 것이 제안되어 있다(FR 2 762 136 및 FR 2 761 526). 실리콘으로 이루어지는 작용층을 구비하는 기판의 수소 함유 분위기하의 어닐링은 특히 특정한 결정 결함을 고치는 역할 뿐만 아니라 실리콘 표면을 재구성함으로써 표면거칠기를 감소시키는 효과를 갖는다.
본 발명의 목적은 작용층의 품질을 더욱더 개선시키는데 있다.
상기 목적은 본 발명에 따라, 하나 이상의 면에 작용층을 갖는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법으로서, 작용층의 자유면의 화학 기계적 연마단계를 포함하며, 연마 단계 이전에 환원성 분위기하에서의 어닐링 단계를 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법에 의해 달성된다.
화학 기계적 연마로, 연마된 표면 바로 밑에 있는 재료에 결함을 발생시켜, 기판 및 특히 작용층의 불균일한 두께를 가져오기 쉬운 것으로 알려져 있다.
그러나, 놀랍게도, 본 출원인은 환원성 분위기하의 어닐링 작업이 화학 기계적 연마단계에 선행함으로써, 작용층의 성질을 단순한 연마 또는 단순한 어닐링보다 훨씬 더 효과적으로 향상시킬 수 있을 뿐만 아니라, 단순한 화학 기계적 연마의 유해한 효과를 대부분 회피할 수 있음을 알아냈다. 이는 환원성 분위기하의 어닐링이 이미 작용층의 표면을 평활하게 하기 때문이다. 그리하여, 만족스런 거칠기를 얻는데 필요한 연마시간이 감소된다. 그 결과, 본 발명의 방법에 의해, 생산능력을 증가시킬 수 있다. 또한, 연마시간의 감소로, 상술한 바와 같은 연마의 네가티브 효과를 제한하거나, 연마가 장시간 지속될 때에 통상 일어나는 두께 균일성 손실을 제한한다.
따라서, 본 발명의 방법을 수행한 후의 작용층의 거칠기 관점에서의 품질은 특히 유리하다.
거칠기 측정은 통상 원자 현미경으로 행해진다. 이러한 종류의 장치의 사용으로, 거칠기는 1 ×1㎛2 내지 10 ×10㎛2, 더욱 드물게는 50 ×50㎛2 또는 심지어는 100 ×100㎛2에 달하는 원자 현미경의 팁에 의해 스캔된 영역에 대하여 측정된다. 거칠기는 특히 두가지 모드에 따르는 것을 특징으로 할 수 있다. 한 모드에 따르면, 거칠기는 고주파 거칠기라 하고, 1 ×1㎛2 정도의 스캔된 영역에 해당한다. 또 하나의 모드에 따르면, 거칠기는 저주파 거칠기라 하고 10 ×10㎛2 이상의 스캔 영역에 해당한다.
화학 기계적 연마와 환원성 분위기하의 어닐링은 상이한 범위의 주파수에 대해 이들의 효과가 서로 구별된다. 따라서, 환원성 분위기하의 어닐링은 고주파 거칠기의 평탄화를 향상시키지만, 저주파의 기복(undulation)을 감소시키는데는 덜 효과적이다. 한편, 화학 기계적 연마는 저주파 거칠기를 개선시킬 수 있다.
본 발명에 의한 방법에 의해, 저주파 거칠기는 환원성 분위기하의 어닐링 작업에 의해 얻어질 수 있고, 작은 기복, 즉 저주파 거칠기 타입은 연마작업에 의해 얻어질 수 있다. 낮은 고주파 거칠기는 우수한 스크린 산화물을 얻는데 있어서 필수이고, 낮은 기복(저주파 거칠기)은 작용층의 자유면에 또 하나의 기판을 결합시키는 것이 요구될 때에 유리하다.
거칠기에 대한 이러한 효과 이외에도, 본 발명의 방법에 따르면, 작용층의 어떤 결함 농도를 감소시킬 수 있다. 구체적으로는, 환원성 분위기하의 어닐링 작업으로 작용층의 표면을 재구성을 개시할 수 있고, 작용층의 두께의 특정 결함을 고칠 수 있다. 그러나, 부분적으로만 고칠 수 있다. 그럼에도 불구하고, 화학 기계적 연마작업이 충분히 오랫동안 지속된다면, 작용층의 자유면의 영역 및 이 작용층의 두께에 있어서의 큰 비율의 결함을 포함하는 재료를 제거할 수 있다. 따라서, 본 발명의 방법에 따르면, 작용층의 자유면의 방향으로 농도 경사도가 증가하고 이 자유면의 영역의 결함 농도가 높은 경우에 특히 유리하다. 환원성 분위기하의 어닐링에 의해 결함을 고치고 연마작업에 의해 재료를 제거하는 조합된 효과에 의해, 작용층의 자유면의 영역에 있어서의 결함 제거에 특히 효과적일 수 있다.
본 발명의 방법에 의해, 품질이 우수한 작용층을 구비하고 마이크로 전자 또는 광전자 용도에 있어서의 작용층의 사용에 적합한 기판이 얻어진다.
환원성 분위기는 수소로 구성되는 것이 유리하다. 이 환원성 분위기는 또한 아르곤으로 이루어지는 것이 바람직하다.
따라서, 환원성 분위기는 100% 수소로 이뤄질 수 있다. 그러나, 유리하게는, 환원성 분위기는 수소와 아르곤의 혼합물로 이루어진다. 이 혼합물은 바람직하게는 H2/Ar 비가 20/80 또는 25/75이다. 이러한 타입의 비율이면, 수소는 충분한 유효 농도이나, 아르곤에 의해, 혼합물은 우수한 열전도체이다. 혼합물의 열전도성을 향상시키면, 기판에 대한 열속박력이 감소된다. 이때문에, 슬라이딩 밴드 타입의 결함이 적게 발생한다. 이러한 타입의 혼합물은 또한 부식성을 덜 나타내므로, 특정 결함의 선택적인 공격이 덜하다.
유리하게는, 본 발명의 방법은 추가로 희생(sacrificial) 산화단계를 포함한다. 이 희생 산화단계는 작용층을 이의 두께의 적어도 일부에 대하여 산화하는 단계 및 산화된 부분을 환원하는 단계를 포함한다. 산화 및 환원단계는 연마단계 후 및/또는 전에 행해질 수 있다.
희생 산화단계는 작용층을 구성하는 재료가 용이하게 산화되거나 용이하게 산화되지 않더라도 작용층의 품질을 개선시키기 위해서 행해진다. 하기에서, 특히 청구의 범위에서, 희생 산화단계는 작용층의 재료가 용이하게 산화되든지 그렇지 않든지 간에 달성가능한 것으로 여겨질 것이다.
연마단계 및 희생 산화단계의 각각은 과다한 결함을 포함하는 작용층의 부분을 제거하는데 관여한다. 그러나, 연마단계에 이은 희생 산화단계는 특히 연마단계에 의해 발생된 표면 결함을 소거하는데 관여한다.
희생 산화단계는 또한 연마작업의 기타 유해한 효과를 제한시킨다. 구체적으로는, 비교적 두꺼운 층의 결함이 처음에 존재하면, 이를 제거하는데 긴 연마시간이 필요하다. 그러나, 긴 연마시간은 통상 두께 균일성 부족을 가져온다. 이 결점은 제거되는 두께가 두꺼울수록 더욱더 결정적이어서, 연마단계가 더 지속된다. 또한, 긴 연마시간은 본 발명의 방법의 수행을 더디게 하고, 생산능력을 제한시킨다. 본 발명의 방법에 희생 산화단계를 도입함으로써, 이들 결점은 거칠기를 감소시키는데 요구되는 연마작업을 실질적으로 제한하여 피할 수 있고, 희생 산화단계는 고도의 결함을 포함하는 작용층의 부분을 제거하는데 현저하게 기여한다. 또한, 필요한 연마를 줄임으로써, 이렇게 하여 발생된 결함은 작은 스케일로 나타날 것이다.
바람직하게도, 본 발명의 방법은 작용층의 잔부를 보호하기 위해, 하나 이상의 열처리단계를 포함하는데, 작용층의 산화단계는 이들 각각의 열처리단계 종료전에 행해진다. 이러한 조건하에서, 열처리는 또한 산화단계 동안 발생된 결함을 적어도 부분적으로 고칠 수 있다.
바람직하게도, 본 발명의 방법은 추가로 연마 단계 후에 환원성 분위기하에서의 어닐링 단계를 포함한다.
바람직하게도, 본 발명의 방법은 주입 영역에서 웨이퍼의 한 면 아래에서 원자를 주입하는 단계, 원자가 주입된 웨이퍼의 면을 지지기판과 밀접하게 접촉하도록 배치시키는 단계, 및 웨이퍼 일부를 지지기판에 이동시켜 그 위에 박막 또는 박층을 형성하도록 주입 영역에서 웨이퍼를 크리빙(cleaving)하는 단계 - 작용층을 구성하는 이러한 박막 또는 박층은 다음으로 수소 중에서 어닐링하고 연마하는 단계를 행함 - 를 포함한다.
바람직하게도, 본 발명의 방법은 반도체 재료로 이루어지는 작용층을 갖는 기판 상에 행해진다. 이 반도체 재료는 예를 들면 실리콘이다.
바람직하게도, 특히 작용층이 실리콘으로 구성되면, 환원성 분위기하에서의 어닐링 단계는 예를 들면 FR 2 761 526의 공보에 기술된 공지된 절차에 따라 행해진다. 이 절차에 따르면, 기판은 수소 함유 분위기하에서 수십초 내지 수십분간 약 1050℃∼1350℃의 온도에서 어닐링된다.
본 발명의 방법의 하나의 유리한 변형예에 따르면, 환원성 분위기하의 어닐링은 예를 들면 EP 917 188의 공보에 기술된 또 다른 공지된 절차에 따라 행해진다. 이러한 절차에 따르면, 기판은 3분 미만, 바람직하게는 60초 미만, 더욱더 바람직하게는 30초 미만 동안 약 1100℃∼1300℃의 온도에서 수소 함유 분위기하에 어닐링된다. 이 절차는 RTA 어닐링(RTA는 고속 열어닐링(Rapid Thermal Annealing)의 약어)으로도 공지된 고속 어닐링 작업에 해당한다.
어닐링 작업은 일정한 온도, 가변 온도, 온도 단계, 또는 이 온도 단계와 가변 온도 범위의 조합에서 행해질 수 있다.
본 발명의 방법의 또 하나의 유리한 변형제에 따르면, 환원성 분위기하에서의 어닐링 단계는 FR 2 761 526의 공보된 기재된 공지된 절차에 따라 행해진다. 이 절차에 따르면, 기판은 수소 플라스마를 생성하는 장치에서 어닐링된다. 이러한 타입의 어닐링의 이점은 어닐링 온도가 낮다는데 있다. 이 온도는 전형적으로 실온 내지 약 600℃의 범위내이다.
수소 함유 분위기하에서의 어닐링이 긴 어닐링 작업, 수소 플라스마 중에서의 어닐링 작업으로 행해지든지, 아니면 RTA 타입의 어닐링 작업으로 행해지든지 간에, 실리콘으로 구성된 작용층을 사용하여 여러가지 효과를 갖는다. 이들 효과로는
- 작용층 표면에서의 천연 산화물의 분해;
- 작용층의 평균 두께 감소를 유도하는 실리콘(SiH2 및 SiH4는 휘발성)의 에칭;
- 특정 결정 결함에 대하여 안정화 역할을 할 수 있는 산소 침전물 및 다른 산화물 벽을 용해시킴으로써 특정 결함의 치유; 및
- 원자 스케일의 테라스(terrace) 외관과 함께 작용층의 표면거칠기의 평탄화 및 감소가 있다.
특히, 수소를 사용한 실리콘 산화물의 분해는 실리콘 원자의 재구성을 크게 촉진시킨다.
수소 함유 분위기하에서의 어닐링 작업에 의해 활성화되는 실리콘 원자는, 특히 표면에서, 증가된 안정성에 대응하는 자신의 에너지 형태를 발견될 때까지 표면에서 이동한다. 따라서, 존재하는 실리콘 원자는 캐버티(cavity)로 이동하려는 경향이 있다. 이러한 방법으로, 수소 함유 분위기하에서의 어닐링 단계는 표면 거칠기를 감소시키는 경향이 있다.
측정 결함의 치유에 관해서는, 산소 침전물 및 다른 산화물 벽의 용해 효과는 "COPs"(Crystal Originated Particles의 약어)로서 알려진 결함인 경우에 특히 유리하다. 이러한 "COP" 결함은 크기가 수백 내지 수천 옹스트롱 정도이고 결정면에 정위되는 배향벽이 수십 옹스트롱 이하 정도의 두께의 산화물로 안정화되는 틈(lacunae)의 집합이다. 이러한 "COP" 결함은 특히 CZ 실리콘에 나타난다.
본 발명의 또 다른 측면에 따르면, 본 발명은 작용층을 한 면 이상에 포함하고, 작용층의 자유면에 화학 기계적 연마 단계 후에 얻어지는 마이크로 전자기기용 또는 광전자 기기용 기판에 있어서, 연마단계 이전에 환원성 분위기하에서의 어닐링 단계를 또한 수행하는 것을 특징으로 한다.
본 발명의 다른 측면, 목적 및 이점은 하기의 상세한 설명에 의해 명백해질 것이다. 본 발명은 또한 첨부된 도면을 참조하여 더욱더 이해될 것이다.
도 1은 본 발명의 방법에 따른 수소 함유 분위기하에서의 각각의 어닐링 단계를 행하기 위한 챔버의 실례를 도시하는 개략적인 종단면도,
도 2는 본 발명의 방법에 의해 처리 중에 이의 주면에 수직인 평면을 따라 기판을 개략적으로 도시하는 단면도,
도 3은 본 발명의 방법의 변형체에 의해 처리 중에 이의 주면에 수직인 평면을 따라 기판을 개략적으로 도시하는 단면도,
도 4는 본 발명의 방법의 다른 변형체에 의해 처리 중에 이의 주면에 수직인 평면을 따라 기판을 개략적으로 도시하는 단면도,
도 5는 본 발명의 방법의 또 하나의 변형체에 의해 처리 중에 이의 주면에 수직인 평면을 따라 기판을 개략적으로 도시하는 단면도, 및
도 6은 본 발명의 방법의 또 다른 변형체에 의해 처리 중에 이의 주면에 수직인 평면을 따라 기판을 개략적으로 도시하는 단면도.
본 발명의 방법에 대한 5개의 실시형태는 상세한 예로서 하기에 기재된다.
이들 5개의 실시형태는 절연기판 상의 실리콘의 제조에 관련해서 예로서 하기에 예시되나, 이들 특성을 제한하는 것은 아니다. 절연기판 상의 실리콘은 SOI 기판으로도 불리운다.
이에 관련해서, 본 발명의 방법은 스마트-컷(
Figure 112002005094251-pct00001
) 공정으로서 공지된 특수 타입의 방법에 의한 SOI 기판의 제조에 있어서 특히 유리한 것으로 보여진다.
스마트-컷
Figure 112002005094251-pct00002
공정을 수행하는 한 특수 방법은 FR 2 681 472의 특허 명세서에 기재되어 있다.
SOI 기판의 제조와 관련해서, 스마트-컷
Figure 112002005094251-pct00003
공정은 이의 한 면 상에 실리콘으로 이루어지는 작용층(52)을 갖는 기판을 제조하며, 이 실리콘층은 매립 산화물(56) 층으로도 공지되어 있는 절연층 상에 놓여있다.
변형체 중 하나에 따르면, 스마트-컷
Figure 112005044956119-pct00004
공정은
- 주입 영역에서 반도체 웨이퍼의 한 면 아래에 원자를 주입하는 단계,
- 원자가 주입된 웨이퍼를 지지기판과 밀접하게 접촉하도록 배치시키는 단계, 및
- 원자 주입이 행해진 표면과 주입 영역 사이에 배치된 웨이퍼의 부분을 지지기판에 이동시키고, 그 위에 실리콘 박막 또는 박층을 형성하도록 주입 영역에서 웨이퍼를 크리빙하는 단계를 포함한다.
용어 "원자 주입"은 원자종 또는 이온종을 재료 중에 최대 농도로 주입할 수 있는 이들 종의 충격(bombardment)을 의미하는 것으로, 이 최대값은 충격 표면에 관하여 주어진 깊이에 위치한다. 원자종 또는 이온종은 최대값 정도로 분포된 에너지를 갖는 재료에 도입된다. 원자종의 재료로의 주입은 이온빔 임플란터, 플라스마 침지 임플란터 등으로 행해질 수 있다.
용어 "크리빙"은 주입된 재료에 있어서의 주입된 종의 농도 최대 또는 최대 범위에서의 분쇄를 뜻한다. 이 분쇄는 반드시 주입된 재료의 결정면을 따라 일어나는 것은 아니다.
스마트-컷
Figure 112005044956119-pct00005
공정에 따른 SOI 기판을 제조하도기 위한 여러가지 접근법이 가능하다.
제 1 접근법에 따르면, 실리콘 웨이퍼는 그의 주입면에서 절연산화물층(예를 들면 실리콘의 산화에 의함)으로 커버되고, 예를 들면 실리콘으로 제조된 지지기판이 이동을 위해 사용된다.
제 2 접근법에 따르면, 완전히 반도체(실리콘으로 된)로 제조된 층은 절연층으로 커버된 지지기판 또는 완전히 절연체(예를 들면 석영)로 제조된 지지기판상에 이동된다.
제 3 접근법에 따르면, 절연층으로 커버된 층은 절연체로 커버된 지지기판 또는 완전히 절연체로 제조된 지지기판상에 이동된다.
크리빙 및 이동후에, 지지기판의 한 면상에 이동된 층을 갖는 SOI 기판(50)이 모든 경우에 얻어지고, 이 층의 자유면은 크리빙면에 해당한다. 크리빙후에, 기판(50)을 마이크로 전자기기에 사용되는 통상적인 기술에 따라 먼지를 제거하여 클리닝하여 헹군다.
이 경우에는, 상기 자유면의 거칠기를 줄이고 이동된 층의 결함 농도를 줄이도록 본 발명의 방법을 이용하는 것이 유리하다.
본 발명의 방법에 따라, SOI 기판(50)은 환원성 분위기하에서의 어닐링 단계(100) 및 연마단계(200)를 행한다.
후술되는 모든 실시형태에 있어서는, 환원성 분위기하에서의 어닐링 단계는 상술한 RTA 절차에 따라 수행된다.
RTA 절차에 따라, 환원성 분위기하에서의 어닐링 단계(100)를 수행하기 위한 챔버의 예로는 도 1에 예시되어 있다.
이 챔버(1)는 인클로저(enclosure; 2), 리액터(4), 기판-홀더 웨이퍼(6), 2개의 할로겐 램프(8, 10) 어레이 및 2쌍의 사이드 램프를 구비한다.
인클로저(2)는 특히 저부벽(12), 상부벽(14) 및 각각 인클로저(2)의 종단부에 배치된 2개의 측벽(16, 18)을 구비한다.
리액터(4)는 2개의 측벽(16, 18) 사이에 종방향으로 뻗어있는 석영 튜브로 구성된다. 이들 측벽(16, 18)의 각각은 가스 입구(21) 및 가스 출구(22)로 조립되어 있다. 가스 출구(22)는 도어(20)를 갖는 측벽(18)의 측부에 있다.
할로겐 램프(8, 10)의 각각의 어레이는 리액터와 하부벽(12) 및 상부벽(14)사이의 각각 리액터(4)의 상하부에 위치한다. 할로겐 램프(8, 10)의 각각의 어레이는 리액터(4)의 세로축에 대하여 수직으로 배열된 17개의 램프(26)를 구비한다. 2쌍의 사이드 램프(도 1에 나타나지 않음)는 리액터(4)의 세로축에 평행하게 배치되고, 리액터의 한 측부에서 각각은 할로겐 램프(8, 10)의 어레이로 된 램프(26)의 종단부가 공 모양으로 되어있다.
기판-홀더 웨이퍼(6)는 리액터(4)에서 슬라이드한다. 이는 수소 함유 분위기하에서의 어닐링 단계(100)를 수행하도록 의도된 기판(50)을 지지하고, 챔버(1) 내에 배치하거나 챔버에서 제거시킨다.
이러한 타입의 챔버(1)는 상품명 "SHS AST 2800" (STEAG
Figure 112002005094251-pct00006
) 하에 시판되고 있다.
후술하는 본 발명의 5개의 실시형태는 자유면(54)을 갖는 작용층(52) 자체를 구비하는 SOI 기판의 처리에 적용된다. 이 자유면(54)은 상술한 바와 같이 스마트-컷
Figure 112005044956119-pct00007
공정을 수행하여 얻어진 크리빙면이다. 작용층(52) 아래에, 기판(50)은 매립 산화물(56) 층을 포함한다. 매립 산화물(56) 층의 아래에, 기판(50)은 지지기판(58)을 구비한다.
후술하는 본 발명의 방법에 관한 5개의 실시형태에 주어진 파라미터는 "미세 제품(fine products)" 용도에 대응한다. 이 "미세 제품"은 절연층, 즉 작용층(52) 상의 실리콘이 약 2000Å 두께를 나타내는 반면에, 매립 절연층(56)이 약 4000Å 두께를 나타내는 SOI 기판이다. 두꺼운 작용층(52) 및/또는 두꺼운 매립 산화물층을 갖는 SOI 기판을 제조하기 위해, 주입되는 원자종의 층을 주입면보다 더 아래로 깊이 배치하도록 고 에너지에서의 주입 작업이 수행될 것이다. 이 경우에는, 또한 작용층(52)의 허용가능한 결함 농도를 회복하기 위해, 원자종이 더 깊이 주입될수록 크리빙후에 제거되어야 할 재료가 더 많아진다는 것을 고려해야 할 것이다. 이 이유는 원자종이 깊이 주입될수록 결함 영역의 폭이 더욱 증가한다는 것이다.
도 2에 나타낸 제 1 실시형태에 따르면, 기판(50)은 상술한 스마트-컷
Figure 112005044956119-pct00008
공정의 크리빙단계 및 클리닝 작업후에 환원성 분위기하에서의 어닐링 단계(100)가 행해진 다음에, 화학 기계적 연마단계(200)가 행해진다.
이러한 2개의 단계 이전에는, 자유면(54) 영역에서의 작용층(52)의 결함(59) 농도 및 이 자유면의 거칠기는 만족스럽지 않다.
환원성 분위하기에서의 어닐링 단계(100)는 상술한 RTA 타입 절차에 따라 행해진다.
환원성 분위기하에서의 어닐링 단계는 기판(50)이 도입될 때에 저온 상태인 상술한 것과 같은 챔버(1)에 기판(50)을 배치하고; 대기압과 동일하거나 대기압 범위인 압력에서 25% 수소/75% 아르곤의 체적비로 수소와 아르곤의 혼합물을 도입하며; 할로겐 램프(26)를 켜서 챔버(1)의 온도를 1초당 약 50℃의 비율로 처리온도 이하까지 증가시키고; 유리하게는 1200℃∼1230℃, 바람직하게는 1230℃와 동일한 선택된 처리온도로 챔버(1) 내의 기판(50)을 20초간 유지시키며; 할로겐 램프(26)를 끄고 공기 순환으로 1초당 수십 ℃의 비율로 기판(50)을 냉각시켜 온도범위에 따라 변화시키는 것으로 구성된다.
이들 조건하에서는, 신속한 가열 및 냉각 램프와, 짧은 정상상태와 함께, 이러한 환원성 분위기하에서의 어닐링 작업(100)은 재료를 제거하지 않고도 실제로 거칠기를 줄일 수 있다. 제거된 재료의 두께는 20Å 미만이다. 거칠기의 감소는 실질적으로 에칭보다는 오히려 표면 재구성 및 평탄화에 의해 달성된다. 또한, 주입 및 크리빙작업시에 발생된 작용층(52)의 실리콘의 결정 결함(59)은 이러한 환원성 분위기하에서의 어닐링 작업(100)에 의해 적어도 부분적으로 치유된다. 따라서, 작용층(52)의 이들 결함(59)의 농도는 감소된다. 따라서, 결함(59)의 농도가 지나치게 커서 허용할 수 없는 작용층(52)의 두께가 감소된다. 또한, 이러한 어닐링 작업이 RTA 절차에 따라 환원성 분위기하에 수행된다는 점은 매립 산화물(56) 층까지 아래로 특정 결함의 공격 전달을 방지한다는 것이다.
상술한 환원성 분위기하에서의 어닐링 단계(100)는 많은 다른 이점을 제공한다. 기판(50)이 높은 생산능력으로 용이하게 호환되고, 사용하기가 용이하며, 현존하는 장치로 수행될 수 있다는 점 등이다.
거칠기는 거칠기가 측정되는 표면의 스캔시에 측정된 최소 높이와 최고 높이 사이의 차이, 또는 평균 제곱근(rms) 값으로 일반적으로 나타낸다. 최소 높이와 최고 높이의 차이는 "P-V'(용어 "피크(Peak)-발리(Valley)")로 하기에 나타낼 것이다.
환원성 분위기하에서의 어닐링 단계(100) 후에, 1 ×1㎛2 영역의 스캔 동안 측정된 거칠기는 50에서 1-1.5Å rms(즉, P-A 값으로는 약 500Å 보다 큰 값에서 약 20Å으로)로 감소되고, 10 ×10㎛2 영역의 스캔 동안 측정된 거칠기는 50에서 5-15Å rms(즉, P-A 값으로는 약 500Å 보다 큰 값에서 약 40-50Å으로)로 감소된다.
연마단계(200)는 당해 기술분야의 숙련가에게 공지된 통상적인 화학 기계적 연마작업으로 수행된다. 환원성 분위기하에서의 어닐링 단계(100)로 이미 상당히 평탄한 표면으로 개시하면, 만족스러운 거칠기, 특히 저주파 거칠기를 유도하는데 200∼400Å 두께에 대한 연마단계(200) 만으로도 충분하다. 전형적으로, 연마단계후의 거칠기는 이 측정이 1 ×1㎛2 영역의 스캔시에 행해진 경우에는 약 0.8∼1.5Å rms이거나, 이 측정이 10 ×10㎛2 영역의 스캔시에 행해진 경우에는 약 1∼2Å rms이다.
이러한 연마단계(200)로, 작용층(52)으로부터, 자유면(54)에 밀접하게 놓이고 결함(59)을 포함하는 재료를 제거할 수 있게 된다.
본 발명의 방법의 제 2 실시형태는 도 3에 나타낸다. 예로서, 상술한 바와 같이, 상술한 스마트-컷
Figure 112005044956119-pct00022
공정의 크리빙 단계 및 클리닝 단계후에 얻어진 SOI 타입의 기판(50) 상에 수행된다.
이러한 제 2 실시형태에 따라, 기판(50)은 환원성 분위기하에서의 어닐링 단계(100A) 다음에, 화학 기계적 연마단계(200A), 최종적으로 열처리(320A)와 조합된 희생 산화단계(300A)가 행해진다.
본 실시형태의 환원성 분위기하에서의 어닐링 단계(100A) 및 화학 기계적 연마단계(200A)는 제 1 실시형태에 대하여 기술된 것과 동일하다.
희생 산화단계(300A)는 연마단계(200A) 후에 남아있는 결함(59)을 제거하는데 사용된다. 이 결함(59)은 주입, 크리빙로 인해 생길 수 있거나, 연마단계(200A)시에 발생될 수 있다.
희생 산화단계(300A)는 산화단계(310A) 및 환원단계(330A)로 이루어져 있다. 열처리(320A)는 산화단계(310A)와 환원단계(330A) 사이에 온다.
산화단계(310A)는 700℃ 내지 1100℃의 온도에서 수행되는 것이 바람직하다. 산화단계(310A)는 건식 루트 또는 습식 루트를 통해 수행될 수 있다. 건식 루트를 통해, 산화단계(310A)는 예를 들면 산소 가스하에서 기판(50)을 가열함으로써 수행된다. 습식 루트를 통해, 산화단계(310A)는 예를 들면 수증기로 충전된 분위기하에 기판(50)을 가열함으로써 수행된다. 습식 또는 건식 루트를 통해, 당해 기술분야의 숙련가에게 공지된 통상적인 방법에 따라, 산화성 분위기는 또한 염산으로 충전될 수 있다.
산화단계(310A)는 산화물(60)을 생성한다.
열처리단계(320A)는 작용층(52)을 구성하는 재료의 품질을 개선하기 위한 임의의 열작업에 의해 수행된다. 이러한 열처리(320A)는 일정한 온도 또는 가변온도에서 수행될 수 있다. 후자의 경우에는, 열처리(320A)는 예를 들면 2개의 값 사이의 온도의 점차적인 증가 또는 2개의 값 사이의 순환 변동 등으로 수행된다.
열처리단계(320A)는 1000℃ 이상, 특히 1100∼1200℃의 온도에서 적어도 부분적으로 수행되는 것이 바람직하다.
열처리단계(320A)는 비산화성 분위기하에서 수행되는 것이 바람직하다. 열처 리(320A)의 분위기는 아르곤, 질소, 수소 등, 또는 이들의 혼합물로 구성될 수 있다. 열처리(320A)는 진공하에 수행될 수 있다.
바람직하게도, 산화단계(310A)는 열처리단계(320A) 전에 수행된다. 이렇게 하여, 산화물(60)은 열처리(320A) 시의 작용층의 잔부를 보호하고 피팅 현상을 방지한다. 피팅 현상은 당해 기술분야의 숙련가에게 공지되어 있다. 이들이 질소, 아르곤, 진공하 등의 비산화성 분위기하에 어닐링될 때에 특정 반도체의 표면에 발생한다. 특히 후자가 벗겨진 상태, 즉 전혀 산화물 코팅을 갖지 않을 때에 실리콘의 경우에 발생한다.
유리한 한 변형체에 따르면, 산화단계(310A)는 열처리(320A)의 온도증가 개시시에 시작되고, 이 열처리의 종료 전에 끝난다.
열처리(320A)에 의해, 기판(50)의 제조 및 처리공정의 전단계시에 생성된 결함을 적어도 부분적으로 치유할 수 있다. 특히, 열처리(320A)는 특정 시간동안 특정 온도에서 수행되어, 이렇게 하여 산화단계(310A)시에 작용층(52)에 발생된 결정 결함이 스택 장애, "HF" 결함 등을 치유할 수 있다. 용어 "HF" 결함은 플루오르화수소산 조(bath) 중에서 기판(50)을 처리한 후에 매립 산화물(56)의 데커러티브 할로(decorative halo)에 의해 이의 존재가 드러나는 결함을 말한다.
열처리(320A)는 또한 예를 들면 스마트-컷
Figure 112002005094251-pct00023
공정에 의한 이동시에 이동된 층과 지지기판(58) 사이에 결합 계면을 강화시키는 이점을 갖는다.
환원단계(330A)는 용액 중에서 수행되는 것이 바람직하다. 이 용액은 예를 들면 10% 또는 20% 플루오르화수소산 용액이다. 기판(50)을 이러한 용액에 침지함 으로써, 산화물(60)을 일천 내지 수천 Å 제거하는데 수분간으로 충분하다.
이러한 본 발명의 제 2 실시 형태 동안, 환원성 분위기하에서의 어닐링 단계(100A)시에 작용층(52)으로부터 실리콘 15Å 이상, 연마단계(200A)시에 작용층(52)으로부터 실리콘 300Å, 및 희생 산화단계(300A) 동안 작용층(52)으로부터 실리콘 650Å이 제거될 것이다.
본 발명의 공정 동안 제거되는 작용층(52)의 전체 두께는 이러한 제 2 실시형태에서는 약 950Å과 같다. 일반적으로, 본 발명의 방법의 제 2 실시형태에 의해, 유리하게는 800∼1100Å를 제거할 수 있을 것이다.
표 1은 본 발명의 방법의 제 2 실시형태의 각종 단계후에 측정된 거칠기를 모은 것이다.
Figure 112002005094251-pct00009
본 발명의 방법의 제 3 실시형태는 도 4에 나타낸다. 예로서, 상술한 실시형태에 관해서는 상술한 스마트-컷
Figure 112005044956119-pct00010
공정의 크리빙 단계 및 클리닝 작업후에 얻어진 SOI 타입의 기판(50) 상에 수행된다.
크리빙단계 및 클리닝 작업후에, 기판(50)은 열처리(321B)와 조합된 제 1 희생 산화단계(301B), 환원성 분위기하에서의 어닐링 단계(100B), 화학 기계적 연마단계(200B), 및 열처리(322B)와 조합된 제 2 희생 산화단계(302B)가 행해진다.
본 실시형태의 환원성 분위기하에서의 어닐링 단계(100B) 및 화학 기계적 연마단계(200B)는 상술한 제 1 실시형태에 대하여 기술된 것과 동일하다.
제 1 및 제 2 희생 산화단계(301B, 302B)는 상술한 희생 산화단계(300A)와 마찬가지로 산화단계(311B, 312B) 및 환원단계(331B, 332B)로 구성되어 있다. 제 1 및 제 2 희생 산화단계(301B, 302B)와, 열처리단계(321B, 322B)는 본 발명의 방법의 상술한 제 2 실시형태에 관해 이미 기술된 것과 유사하다.
이러한 본 발명의 제 3 실시형태시에, 제 1 희생 산화단계(301B)시에 작용층(52)으로부터 실리콘 650Å, 환원성 분위기하에서의 어닐링 단계(100B)시에 작용층(52)으로부터 실리콘 15Å 미만, 연마단계(200B)시에 작용층(52)으로부터 실리콘 300Å, 및 제 2 희생 산화단계(302B)시에 작용층(52)으로부터 실리콘 650Å이 제거될 것이다.
본 발명의 공정시에 제거되는 작용층(52)의 전체 두께는 이러한 제 3 실시형태에서는 약 1600Å과 같다.
표 2는 본 발명의 방법의 제 3 실시형태의 각종 단계후에 측정된 거칠기를 모은 것이다.
Figure 112002005094251-pct00011
본 발명의 방법의 제 4 실시형태는 도 5에 나타낸다. 예로서, 상술한 실시형태에 관해서는 상술한 스마트-컷
Figure 112005044956119-pct00012
공정의 크리빙 단계 후에 얻어진 SOI 타입의 기판(50) 상에 수행된다.
크리빙단계 및 클리닝 작업후에, 기판(50)은 환원성 분위기하에서의 어닐링 단계(100C), 열처리(321C)와 조합된 제 1 희생 산화단계(301C), 화학 기계적 연마단계(200C), 및 열처리(322C)와 조합된 제 2 희생 산화단계(302C)가 행해진다.
본 실시형태의 환원성 분위기하에서의 어닐링 단계(100C) 및 화학 기계적 연마단계(200C)는 상술한 제 1 실시형태에 대하여 기술된 것과 동일하다.
제 1 및 제 2 희생 산화단계(301C, 302C)는 상술한 희생 산화단계(300A)에 관해서는 산화단계(311C, 312C) 및 환원단계(331C, 332C)로 구성된다.
제 1 및 제 2 희생 산화단계(301C, 302C)와, 열처리단계(321C, 322C)는 본 발명의 방법의 상술한 제 2 실시형태에 관해 이미 기술된 것과 유사하다.
이러한 본 발명의 제 4 실시형태시에, 환원성 분위기하에서의 어닐링 단계(100C)시에 작용층(52)으로부터 실리콘 15Å 미만, 제 1 희생 산화단계(301C)시에 작용층(52)으로부터 실리콘 650Å, 연마단계(200C)시에 작용층(52)으로부터 실리콘 300Å, 및 제 2 희생 산화단계(302C)시에 작용층(52)으로부터 실리콘 650Å이 제거될 것이다.
본 발명의 공정시에 제거되는 작용층(52)의 전체 두께는 이러한 제 4 실시형태에서는 약 1600Å과 같다.
표 3은 본 발명의 방법의 제 4 실시형태의 각종 단계후에 측정된 거칠기를 모은 것이다.
Figure 112002005094251-pct00013
본 발명의 방법의 제 5 실시형태는 도 6에 나타낸다. 예로서, 상술한 실시형태에 관해서는 상술한 스마트-컷
Figure 112005044956119-pct00014
공정의 크리빙 단계 후에 얻어진 SOI 타입의 기판(50) 상에 수행된다.
크리빙단계 및 클리닝 작업후에, 기판(50)은 환원성 분위기하에서의 제 1 어닐링 단계(101D), 화학 기계적 연마단계(200D), 및 환원성 분위기하에서의 제 2 어닐링 단계(102D)가 행해진다.
본 실시형태의 환원성 분위기하에서의 어닐링 단계(101D, 102D) 및 화학 기계적 연마단계(200D)는 상술한 제 1 실시형태에 대하여 기술된 것과 동일하다.
이러한 본 발명의 제 5 실시형태시에, 환원성 분위기하에서의 제 1 어닐링 단계(101D)시에 작용층(52)으로부터 실리콘 15Å 미만, 연마단계(200D)시에 작용층(52)으로부터 실리콘 400Å, 및 환원성 분위기하에서의 제 2 어닐링 단계(102D)시에 작용층(52)으로부터 실리콘 15Å 미만이 제거될 것이다.
본 발명의 공정시에 제거되는 작용층(52)의 전체 두께는 이러한 제 5 실시형태에서는 약 400Å과 같다.
본 발명의 방법의 제 5 실시형태에 대한 한 변형체에 따르면, 상술한 바와 같은 열처리 또는 상술한 바와 같은 열처리와 조합된 희생 산화가 상술한 제 5 실시형태에 삽입될 수 있다.
표 4는 본 발명의 방법의 제 5 실시형태의 각종 단계후에 측정된 거칠기를 모은 것이다.
Figure 112002005094251-pct00015
이러한 본 발명의 제 5 실시형태는 크리빙후의 표면거칠기가 줄어들 때에 특히 유리하다. 이는 특히 주입이 각종 에너지(FR 2 774 510) 및/또는 각종 원자종으로 행해질 때 또는 크리빙이 기구적 제약을 수반할 때(FR 2 748 851)의 경우이다.

Claims (14)

  1. 부품이 형성되도록 이루어진 작용층(52)을 하나 이상의 면에 갖는 마이크로 전자기기용 또는 광전자 기기용 기판(50)의 처리방법에 있어서, 작용층(52)의 자유면(54)의 화학 기계적 연마단계, 및 연마단계(200, 200A, 200B, 200C, 200D) 이전에 환원성 분위기하에서 3분 미만 동안의 어닐링 단계(100, 100A, 100B, 100C, 101D)를 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  2. 제 1 항에 있어서, 환원성 분위기하에서의 어닐링 단계는 60초 미만으로 행해지는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  3. 제 1 항에 있어서, 환원성 분위기하에서의 어닐링 단계는 30초 미만으로 행해지는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 환원성 분위기하에서의 어닐링 단계는 1100℃∼1300℃의 온도에서 행해지는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 연마단계(200, 200A, 200B, 200C, 200D) 후에, 작용층(52)의 두께의 적어도 일부에 대하여 작용층을 산화시키는 단계(310A, 312B, 312C)를 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 연마단계(200, 200A, 200B, 200C, 200D) 전에, 작용층(52)의 두께의 적어도 일부에 대하여 작용층을 산화시키는 단계(311B, 311C)를 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  7. 제 5 항에 있어서, 하나 이상의 산화물 제거단계(330A, 331B, 332B, 331C, 332C)를 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  8. 제 5 항에 있어서, 하나 이상의 열처리단계(320A, 321B, 322B, 321C, 322C)를 더 포함하고, 작용층(52)의 상기 산화단계는 작용층(52)의 잔부를 보호하기 위해 각각의 열처리단계(320A, 321B, 322B, 321C, 322C)의 종료전에 행해지는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 연마단계(200, 200A, 200B, 200C, 200D) 후에, 환원성 분위기하에서의 어닐링 단계(102D)를 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 주입 영역(implanting zone)에서 웨이퍼의 한 면 아래에 원자를 주입하는 단계, 원자가 주입된 웨이퍼의 면을 지지기판과 밀접하게 접촉하도록 배치시키는 단계, 및 웨이퍼 일부를 지지기판에 이동시켜 그 위에 박막 또는 박층을 형성하도록 주입 영역에서 웨이퍼를 크리빙하는 단계 - 상기 작용층(52)을 구성하는 이러한 박막 또는 박층은 다음으로 환원성 분위기하에서의 어닐링 단계(100, 100A, 100B, 100C, 101D, 102D) 및 연마단계(200, 200A, 200B, 200C, 200D)를 행함 - 를 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 작용층(52)은 반도체로 구성되는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  12. 제 11 항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 환원성 분위기는 수소를 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
  14. 제 13 항에 있어서, 상기 환원성 분위기는 아르곤을 더 포함하는 것을 특징으로 하는 마이크로 전자기기용 또는 광전자 기기용 기판의 처리방법.
KR1020027002224A 1999-08-20 2000-08-17 마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판 KR100764978B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9910667A FR2797713B1 (fr) 1999-08-20 1999-08-20 Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR99/10,667 1999-08-20

Publications (2)

Publication Number Publication Date
KR20020026375A KR20020026375A (ko) 2002-04-09
KR100764978B1 true KR100764978B1 (ko) 2007-10-09

Family

ID=9549260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002224A KR100764978B1 (ko) 1999-08-20 2000-08-17 마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판

Country Status (9)

Country Link
US (2) US7029993B1 (ko)
EP (1) EP1208589B1 (ko)
JP (2) JP2003509838A (ko)
KR (1) KR100764978B1 (ko)
DE (1) DE60045416D1 (ko)
FR (1) FR2797713B1 (ko)
MY (1) MY133102A (ko)
TW (1) TW515000B (ko)
WO (1) WO2001015215A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482549B1 (en) 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
EP1547143B1 (en) 2002-08-12 2010-10-13 S.O.I.Tec Silicon on Insulator Technologies A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
FR2867607B1 (fr) 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4696510B2 (ja) * 2004-09-15 2011-06-08 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR101111436B1 (ko) * 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP1792339A1 (en) 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
JP2006279015A (ja) * 2005-03-02 2006-10-12 Seiko Epson Corp 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5231449B2 (ja) * 2006-12-28 2013-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 平滑なウェハの製造方法
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
WO2010062852A1 (en) * 2008-11-26 2010-06-03 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
JP5096634B2 (ja) * 2012-06-14 2012-12-12 ソイテック 低いホール密度を有する薄層を得るための方法
EP2685297B1 (en) 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
DE102015106441B4 (de) * 2015-04-27 2022-01-27 Infineon Technologies Ag Verfahren zum Planarisieren eines Halbleiterwafers
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102112A (ja) * 1991-10-04 1993-04-23 Kyushu Electron Metal Co Ltd 半導体シリコンウエーハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
US5589422A (en) 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3660469B2 (ja) * 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
JPH11195774A (ja) * 1997-12-26 1999-07-21 Canon Inc 半導体基板の作成方法
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
AU3488699A (en) * 1998-04-10 1999-11-01 Silicon Genesis Corporation Surface treatment process and system
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102112A (ja) * 1991-10-04 1993-04-23 Kyushu Electron Metal Co Ltd 半導体シリコンウエーハの製造方法

Also Published As

Publication number Publication date
JP2003509838A (ja) 2003-03-11
KR20020026375A (ko) 2002-04-09
US7288418B2 (en) 2007-10-30
US7029993B1 (en) 2006-04-18
EP1208589B1 (fr) 2010-12-22
JP2012104839A (ja) 2012-05-31
FR2797713A1 (fr) 2001-02-23
US20060189102A1 (en) 2006-08-24
DE60045416D1 (de) 2011-02-03
MY133102A (en) 2007-10-31
FR2797713B1 (fr) 2002-08-02
WO2001015215A1 (fr) 2001-03-01
TW515000B (en) 2002-12-21
EP1208589A1 (fr) 2002-05-29

Similar Documents

Publication Publication Date Title
KR100764978B1 (ko) 마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판
US6962858B2 (en) Method for reducing free surface roughness of a semiconductor wafer
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
JP4479010B2 (ja) 半導体基板の熱処理方法
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
KR101469282B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
US6903032B2 (en) Method for preparing a semiconductor wafer surface
JP2009501440A (ja) 厚い絶縁層の粗さを減少させるための方法
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
US7863158B2 (en) Treatment for bonding interface stabilization
KR20060109342A (ko) 반도체 웨이퍼의 처리방법
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP7274631B2 (ja) 絶縁体上半導体構造の製造方法
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13