514921 A7 B7 五、發明説明（1 ) 1. 發明之範疇： 本發明係關於一種在比較自記憶元件讀取之資料之電壓 準位與參考電壓準位及放大準位間之差異，例如，掩膜唯 讀記憶體、可抹除可程式唯讀記憶體、快閃記憶體及鐵電 記憶體後讀取資料之半導體記憶裝置。 2. 有關技藝之説明： 傳統上，此類半導體記憶裝置藉比較自記憶電池讀取之 資料的電壓準位與預設定參考電壓準位並放大準位間之差 異來讀取資料。 圖6爲半導體記憶裝置100作爲傳統半導體記憶裝置之例 的電路圖。如圖6所示，半導體記憶裝置100包括記憶元件 陣列110，輸出信號至由位址信號AS選擇之複數字元線W0 至Wn之一的行解碼器120及.藉輸出信號至由位址信號A S選 擇之複數列選擇信號線BaO至Bam之一來選擇複數位元線 B00至BOn之一的歹丨J解碼器130 〇 記憶元件陣列110包括各由配置於矩陣内之金屬氧化物半 導體電晶體所形成之複數記憶元件MC，複數字元線W0至 W η，及複數位元線B00至BOn。在行方向中，設有η記憶元 件M C，在列方向中，則設有η記憶元件M C。 各行上之η記憶元件MC之控制閘極G共同連接至對應字 元線W。詳言之，在行0上透過MCOnO之記憶元件MC000 之控制閘極G共同連接至字元線W 0。在行η上透過MCOnn 之記憶元件MCOOn之控制閘極G共同連接至字元線Wn。 各列上η記憶元件M C之汲極D共同連接至對應位元線 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 訂
514921 A7 B7 五、發明説明（2 ) B。詳言之，列0上記憶元件MCOOO至MCOOn之汲極D共同 連接至位元線B00。列η記憶元件MCOnO至MCOnn共同連接 至位元線BOn。各列内記憶元件M C之源極S被共同連接及 接地。 行解碼器120之輸出分別連接至字元線W0至Wn。根據輸 出位址信號AS之行選擇信號之値，行解碼器120輸出字元 線選擇信號至選定字位線W。 列解碼器130包括列預解碼器131及各形成轉換電路之轉 換電晶體ST00至STOn。各轉換電路係藉列預解碼器131送 出之列選擇信號打開。 爲了自記憶元件陣列110讀取資料，列預解碼器13 1輸出 自輸入位址信號A S解碼之列選擇信號至列選擇信號線BaO 至Bam之一0 轉換電晶體ST00至STOn分別連接至位元線B00至BOn。 自列預解碼器13 1送出之列選擇信號被送至由列選擇信號 選定之轉換電晶體ST之一 69閘極，及接收列選擇信號之轉 換電晶體S T連接對應位元線B至記憶位元線ΒΒ0。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 半導體記憶裝置100進一步包括調整參考位元線BBr之電 阻値之轉換電路140，設定參考電壓準位之參考電路150， 比較設定參考電壓準位及自記憶電池M C之電壓準位並放 大準位間之差異俾可輸出記.憶資料之感應方塊160及將感 應方塊160之輸出送至半導體記憶裝置100外側之輸出電路 170 〇 轉換電路140包括轉換電晶體STref。控制轉換電晶體 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 514921 A7 B7 五 、發明説明（3 STref之ON電阻，因此記憶位元線BBO與選定位元線（BOO 至BOn)之全部電阻値及參考位元線BBr。換言之，當具有 等値於送至選定列選擇信號線B a之有源電壓之電壓輸入至 轉換電晶體STref之閘極時，列解碼器130内選定轉換電晶 體ST之ON電阻與轉換電晶體STref之ON電阻互相相等。 參考電路15〇包括接收讀取控制信號及參考電池Tref之參 考字元線（Wref)控制電路151。參考電池Tref包括連接至參 考字元線Wref之控制閘極G，連接至參考位元線Bref之没 極D，及接地之源極S。 裝
感應方塊160包括透過開關161連接至記憶位元線ΒΒ0之 預充電電路162，連接至記憶位元線ΒΒ0之偏壓電路 BiasO，透過開關163連接至參考位元線ΒΒι*之預充電電路 164，連接至參考位元線BBr之偏壓電路Biasr及感應放大器 SA。感應放大壓SA之二個輸入之一（即輸入B0)連接至偏 壓電路BiasO之輸出，而感應放大器SA之另一輸入（即，輸 入B r)則連接至偏壓電路Biasr之輸出。爲了讀取資料，感 應放大器S A比較預設定參考電壓準位與記憶位元線ΒΒ0之 資料的電壓準位並放大電壓準位間之差異，其被輸出至半 導體記憶裝置100之外側。 預充電電路162進行預充電操作，俾可在高速下充電由轉 換電晶體ST00至STOn選定之位元線B之漂浮電容（或寄生 電容）。當漂浮電容被完全充電時，預充電電路162關閉開 關161以停止預充電操作。預充電電路164與預充電電路 162具有相同結構。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 514921 A7 B7 五、發明説明（4 ) 偏壓電路BiasO包括回授電路165，電晶體T1(轉移閘極 之η通道電晶體）及參考電阻R。回授電路165包括參考電阻 r及電晶體t，其被串聯，如圖7所示。在參考電阻r與電晶 體t間之連接點a’連接至電晶體T 1之閘極。電晶體t之閘極 連接至記憶位元線BB0。回授電路165可具有不同於圖7所 示之組態。偏壓電路Biasr包括回授電路165及電.晶體T2， 並具有大體上相同於偏壓電路BiasO之組態。 輸出電路170包括輸出控制電路171及暫存資料之輸出緩 衝器172。輸出電路170將感應放大器SA之輸出按序輸出至 半導體記憶裝置100之外側。 具有上述結構之半導體記憶裝置100操作如下。 位址信號A S輸出至行解碼器120。根據輸入位址信號A S 之行選擇信號之値，行解碼器120將字元線選擇信號送至 選定字元線W (明確而言，_至選定行之記憶元件M C之控制 閘極G)。位址信號亦輸入至列預解碼器131。根據輸入位 址信號A S之列選擇信號之値，列預解碼器13 1將列選擇信 號送至選定列選擇信號線B a。然後，列選擇信號輸出至對 應轉換電晶體S T之閘極。連接至轉換電晶體S T之位元線B 進入傳導狀態中。 * 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 以此方式，所欲電壓根據輸入位址信號AS施至選定字元 線W及選定列選擇信號線B a。記憶元件M C之一係根據選 定字元線W及選定列選擇信號線B a選定。記憶位元線ΒΒ0 根據下述選定記憶元件MC之定限電壓獲得電壓。* 當選定記憶元件M C之定限電壓被設定成高於施加在字元 -7- 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 514921 A7 B7 五、發明説明（5) 線W上之所欲電壓時，選定記憶元件MC(例如，MCOOO)並 未進入傳導狀態中。因此，預充電電路16 2之充電電壓係 由轉換電晶體STOO連接至預充電電路162之記憶元件 MC 000所遮蔽，因此記憶位元線BBO之電壓被保持高。結 果，回授電路165内之電晶體t(圖7)進入導電狀態中，俾可 使連接點a ’之電壓變低：因此將電晶 >體T 1進入高電阻狀態 (即，關閉狀態）。因此，當選定記憶元件M C之定限電壓被 設定成高於施加在字元線W上之所欲電壓時，感應放大器 SA之輸入Β0透過電阻R供應有電壓，俾可具有高電壓準 位0 當選定記憶元件M C之定限電壓被設定成低於施加在字元 線W上之所欲電壓時，選定記憶元件MC(例如，MC000)進 入傳導狀態中。因此，預充電電路162之充電電壓流過記 憶元件M C 000，因此，記·憶位元線ΒΒ0之電壓被保持低。 結果，回授電路165内之電晶體t(圖7)未進入傳導狀態中， 因此連接點a ’之電壓變高。電晶體T 1進入低電阻狀態 (即，打開狀態）。因此，當選定記憶元件M C之定限電壓被 設定成低於施加在字元線W上之所欲電壓時，感應放大器 SA之輸入Β0具有低電壓準位。 經濟部中央標準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 以下將説明欲輸入至感應放大器SA之另一輸入Br之參考 電壓。 、 當讀取控制信號自外侧輸入至Wref控制電路15 1時， Wref控制電路151施加電壓至字元線Wref，其被連接至參 考元件Tref之閘極G。由Wref控制電路151施加之電壓具有 -8- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 514921 A7 B7 五 經濟部中央標準局員工消費合作社印製 發明説明（6) (請先閲讀背面之注意事項再填寫本頁) 相等於施加至記憶元件陣列110内記憶元件M C之閘極G之 電壓的値。以此方式，調整參考元件Tref具有適當定限電 壓，使對感應放大器SA之輸入Br之電壓輸入爲在高準位 與低準位間之實質上中間點，其可藉預充電電路164及偏 壓電路Biasr之功能施加至感應放大器SA之輸入B0。在該 操作期間，轉換電晶體STref呈傳導狀態。 輸入至輸入B0之高準位或低準位電壓與輸入至輸入Br之 參考電壓被互相比較，而電壓準位間之差異由感應放大器 S A放大。感應放大器S A之輸出信號在通過輸出控制電路 171後暫存於輸出緩衝器172，然後按序輸出至半導體記憶 裝置100之外側。 以下説明存在於半導體記憶裝置100之漂浮電容。通常， 如在此例中，記憶位元線B B 0透過轉換電晶體ST00至STOn 連接至複數互相平行之記;隐元件M C。因此，位元線B00至 BOn需要充分長以連接至複數記憶元件MC。在該結構中， 相當大的漂浮電容存在。預充電電路162進行預充電操 作，俾可在高速下充電由轉換電晶體ST00至STOn選定之位 元線B之漂浮電容，且當漂浮電容完全充電時停止預充電 操作。換言之，預充電電路162在感應放大器S A開始操作 前進行預充電操作。在感應放大器S A之操作斯間，預充電 電路162係藉轉換電路161自_記憶位元線ΒΒ0分離，因此不 會進行預充電操作。 當記憶位元線B B 0之漂浮電容與參考位元線ΒΒι*之漂浮 電容不同時，記憶位元線ΒΒ0之預充電期間與參考位元線 -9- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 514921 A7 B7 五 ____ 經濟部中央標準局員工消費合作社印製 發明説明（） (請先閱讀背面之注意事項再填寫本頁) BBr之預充電期間不同。因此，當感應放大器S a開始操作 而終止較短預充電期間時，較長預充電期間仍未停止，因 此，感應放大器S A不當地輸出錯誤資料（錯誤資料讀取）。 爲了避免此問題，傳統半導體記憶裝置100包括具有與參 考位元線BBr連接之負荷電容C r之負荷電容器，因此可調 整記憶位元線ΒΒ0之漂浮電容及位元線BBr之漂浮電容成爲 互相相等。 調整用之負荷電容器Cr提供一條記憶位元線ΒΒ0連接至 一個感應方塊160之圖6所示結構内充分功效，但不會提供 包括複數庫之結構内充分功效。此處，術語”庫”界定爲記 憶元件陣列之團，其被連接至一條相同位元線。 、 圖8爲概略方塊圖，例示傳統包括庫〇 A至m A之半導體記 憶裝置200之結構。前述有關圖6之相同元件具有相同參考 號數，省略其詳細説明。· 如圖8所示，半導體記憶裝置200包括庫0A至mA，各庫 包括複數記憶元件陣列110。自一個記憶元件陣列110之位 元線B00及B02與自其他記憶元件陣列110之位元線B01及 B03透過轉換電晶體ST00，ST02，ST01及ST03分別連接至 位元線ΒΒ0 — 0。此二個記憶元件陣列110 ;位元線B00， B01，B02 及 B03 ;轉換電晶體 ST00，ST01，ST02 及 ST03 ;及位元線ΒΒ0 一 0形成庫0A(第0,庫）。 來自另外二個記憶元件陣列110之位元線B10， B11，...，及Bln透過轉換電晶體ST10，ST11，...，及 STln分別連接至位元線BB0—1。此二個記憶元件陣列；位 -10- 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 514921 A7 B7 5 經濟部中央標準局員工消費合作社印製 發明説明（） 元線BIO，B11，…，及Bln ;轉換電晶體ST10， ST11，…，及STln ;及位元線BB0_1形成庫1A(第1庫）。 (請先閲讀背面之注意事項再填寫本頁) 來自另外二個記憶元件陣列110之位元線BmO， Bml，…，及Bmn透過轉換電晶體STmO，STml，…，及 STmn分別連接至位元線BB0_m。此二個記憶元件陣列 110 ;位元線BmO，Bml，…，及Bmn ;轉換電晶體 STmO，STml，…，及STmn ;位元線ΒΒΟ — m形成庫mA (第m庫）。各庫之組份連接至各位元線（位元線BB0 _0至 BB0 一m 之一）〇 位元線ΒΒ0_0至BB0_m透過轉換電晶體STbO至STbm分 別連接至記憶位元線ΒΒ0。記憶位元線ΒΒ0連接至感應方 塊160。轉換電晶體STbO至STbm之閘極分別連接至庫選擇 線BsaO至Bsam。可將庫選擇信號BSS (顯示包括欲接達之 記憶元件之庫的信號）輪入至各庫選擇信號線BsaO至 Bsam。庫選擇信號BSS係由庫解碼器電路180產生。明確 而言，庫解碼器電路180解碼來自輸入位址信號AS之庫選 擇信號並將庫選擇信號BSS輸出至對應庫選擇信號線BSa。 v互相串聯之轉移電晶體STrefc及STirefb連接在參考電路 150與感應方塊160之間，使記憶位元線ΒΒ0之一的電阻與 參考位元線BBr之全部電阻互相相等，如同圖6所示之轉換 電阻體STref。因爲圖8之結構包括對位元線選擇之轉移電 晶體ST00至STmn與對庫選擇之STbO至STbm(其被串聯）之 二個階段，所以參考位元線BBr亦連接至二個電晶體STrefc 及STrefb，俾可匹配記憶位元線ΒΒ0之一的電阻與參考位 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 514921 A7 B7 五 經濟部中央標準局員工消費合作社印製 發明説明（9) 元線BBr之電阻。 (請先閱讀背面之注意事項再填寫本頁) 説明存在於圖8所示之半導體記憶裝置200内之漂浮電 容。具有不同位元線ΒΒ0_0至BB0_m之漂浮電容係根據例 如對其連接之轉移電晶體之數（即，對應記憶元件陣列110 之大小）及對應記憶元件陣列110與感應方塊160間之距離 (即，位元線之長度）而不同。當提供較多庫時，可擴大庫 至感應方塊160之漂浮電容中之差異。 當漂浮電容加入參考位元線BBr，俾可具有對具有相當 小漂浮電容之庫之相等漂浮電容時，資料可自該庫適當讀 取，但無法自具有較大漂浮電容之庫讀取，理由如下。因 爲參考位元線BBr之漂浮電容小於記憶位元線ΒΒ0者，所以 當完成參考位元線BBr之預充電操作時，未完成記憶位元 線ΒΒ0之預充電操作。當感.應放大器SA開始在此點讀取資 料時，資料會被不正確讀取。 當漂浮電容加入參考位元線BBr俾可具有對具有相當大 漂浮電容之庫之相等漂浮電容時，資料可自該庫適當讀 取，但對自具有較小漂浮電容之庫讀取資料，以下不便利 性會發生。因爲參考位元線BBr之漂浮電容大於記憶位元 線ΒΒ0者，所以在完成參考位元線BBr之預充電操作前可完 成記憶位元線ΒΒ0之預充電操作。接達自記憶位元線ΒΒ0 之預充電操作之完成時延遲.，直到參考位元線BBr之預充 電操作之完成爲止。 另外，當包括於感應方塊160内之預充電電路162及164 (圖6)完成記憶位元線ΒΒ0及參考位元線BBr之充電操作 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 514921 A7 B7 五、發明説明（1C)) 時，即，當預充電電路162及164自記憶位元線ΒΒΟ及參考 位元線BBr分離時，耦合噪音（電位起伏）產生於記憶位元 線BBO及參考位元線BBr内。镇合嗓音之準位端视記憶位元 線ΒΒΟ及參考位元線BBr之漂浮電容之値而定。當漂浮電容 在記憶位元線BBO與參考位元線BBr間爲不同時，耦合噪音 在記憶位元線BBO與參考位元線BBr間亦不同。然後，電位 差異產生在記憶位元線BBO與參考位元線BBr之間，因此減 少感應邊際。 如上所述，只要半導體記憶裝置包括複數庫，如同半導 體記憶裝置200，必需減少感應邊際而在有些記憶元件下 降低感應速度。在記憶位元線ΒΒ0與參考位元線BBr間之漂 浮電容内之差異根據製程、位元線之長度、記憶元件陣列 之大小及庫結構而不同，但.通常爲若干pF至數十pF，包括 線電容、連接至線電容之'擴散電容及閘極電容。此値隨著 晶片領域增加及製程變得更精確而增加。 發明之概述 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 根據本發明之半導體記憶裝置包括複數記憶庫，各包括 複數記憶元件，其中之一可根據位址信號選擇；自選定 記憶元件接收讀取電壓之記憶位元線；輸出參考電壓之 參考元件；接收參考電壓之參考位元線；放大記憶位元 線之電壓與參考位元線之€壓間之差異的比較放大裝 置；及提供第三負荷電容至參考位元線，使選定記憶元 件與比較放大裝置間之第一負荷電容大體上等於參考電 池與比較放大裝置間之第二負荷電容之負荷電容調整裝 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） J丄呻7厶丄 J丄呻7厶丄 經濟部中央標準局員工消費合作社印製 五、發明説明（ 置。 庫之:具有大體上相等於由位址信號選擇之記憶 ，座:、r i谷〈過整負荷電容器連接至參考位元線。即使 荷電容可相菩私ίί 憶元件至感應放大器之負 库邊 ；自參考元件至感應放大器之負荷電容。感 應2會改艮而接達時間（即，感應速度）會減少。 有各g t明（一具體例中’負荷電容調整裝置包括複數具 哥各負何電容之畲苻㊉六一 iMJA2, . 一了思谷兀件，及複數第一轉換裝置供電 連接至少—個複數負荷電容S件至參考位元線。 轉發明’提供各連接至複數負荷電容器之複數第一 與負荷電容器被轉換，使記憶位元線之負荷電容 電容調整 =構荷電容可互相相等。因此，可簡化負荷 擇tt:明〈一具體例中·，半導體記憶裝置包括複數庫選 / 7刀別連接至複數記憶庫，供接收庫選擇信號， /選擇包括選$記憶元件之複數記憶庫之—，其中複數 弟一轉換裝置分別連接至複數庫選擇信號線。 根據本發明，選擇庫之信號亦用於轉換第—轉换裝置。 因此，可簡化負荷電容調整電路之結構。 在本發明之一具體例中，+導體記憶裝S進一步包括複 數庫選擇信號線，分別連接至複數記憶 信號:，來選擇包括選定記憶元件之複數記憶庫之= 中2何電谷調整裝置進一步包括邏輯電路，其被連接至複 數第一轉換裝置供根據庫選擇信號控制複數第一轉換裝置 14- M氏張尺度適用中國國家標準（CNS ) M規格（2iQx297公董 (請先閲讀背面之注意事項再填寫本頁) |裝· 二：口 -1- I !--
111 —-I 1 - 1 1二 g 514921 A7 B7 五、發明説明（12) 之轉換。 根據本發明，負荷電容器係由接收庫選擇信號之邏輯電 路適當組合，使記憶位元線之負荷電容與參考位元線之負 荷電容可互相相等。因此，不需對與一庫提供一負荷電容 器。可減少負荷電容器之數目。 在本發明之一具體例中，負荷電容調整裝置包括第二轉 換裝置在複數負荷電容元件之各個毗鄰負荷電容元件之 間，並控制各第二轉換裝置成爲打開或關閉，俾可提供第 三負荷電容至參考位元線。 在本發明之一具體例中，複數負荷電容元件被分成第一 負荷電容元件團，其全部負荷電容形成第三負荷電容，當 選定記憶元件在複數記憶庫中第一記憶庫内時、，提供至參 考位元線，及第二負荷電容元件團，其全部負荷電容形成 第三負荷電容，當選定記憶元件在複數記憶庫中第二記憶 庫内時，提供至參考位元線，因此，各複數第二轉換裝置 被控制成爲打開或關閉。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在本發明之一具體例中，負荷電容調整裝置包括第三轉 換裝置及第四轉換裝置，均連接至參考位元線，其中第三 轉換裝置連接至可藉由第二轉換裝置連接之複數·負荷電容 元件二端之一，第四轉換裝置則連接至複數負荷電容元件 二端之另一端。 第三及第四轉換裝置，各包括轉換電晶體，其係由選擇 第一記憶庫或第二記憶庫之庫選擇信號控制。負荷電容元 件可利用電晶體連接或中斷，或藉連接或切割傳導線。第 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 514921 A7 B7 五、發明説明（13) 一記憶庫及第二記憶庫設計成可在領域内改變。 根據本發明，當各庫内記憶元件陣列之大小對應於半導 體記憶裝置或系統組態之使用改變，而記憶元件陣列之全 部大小保持相同時，可調整位元線之負荷電容成爲等於參 考位元線之負荷電容。因此，改良感應邊際，減少接達時 間（即，感應速度）。 因此，所述本發明可具有優點爲，提供半導體記憶裝置 供改良感應邊際及減少接達時間。 當參照附圖讀取並瞭解以下詳述時，熟悉此技藝者當可 明白本發明之此等及其他優點。 附圖之簡單説明 圖1爲概略方塊圖，例示根據本發明之第一具體例中半導 體記憶裝置之結構； 圖2爲電路組態，例示稂據本發明之第二具體例中負荷電 容調整電路之結構，其可用於圖1所示之半導體記憶裝 置； 圖3爲電路組態，用來例示圖2所示之負荷電容調整電 路； 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖4爲電路組態，例示根據本發明之第三實例中負荷電容 調整電路之結構，其可用於圖1所示之半'導體記憶裝置； 圖5 A顯示根據本發明之半導體記憶裝置内之庫結構； 圖5 B顯示根據本發明之半導體記憶裝置内之另一庫結 構； 圖6爲概略方塊圖，例示傳統.半導體記憶裝置之結構； -16- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 514921 A7 B7 五、發明説明（14 ) 圖7爲回授電路之例示電路組態；及 圖8爲概略方塊圖，例示包括複數庫之另一傳統半導體記 憶裝置之結構。 較佳具體例之説明 以下參照附圖利用例示例説明本發明。 在以下説明中，”記憶位元線之負荷電容”一詞意指’’從選 定記憶元件至感應放大器之負荷電容”；”參考位元線之負 荷電容’’ 一詞意指”從參考元件至感應放大器之負荷電容”。 (實例1) 圖1爲電路圖，例示根據本發明之第一實例中半導體記憶 裝置1之結構。前述對圖6及8之相同元件具有相同參考 數，省略其詳述。在下面説明中，m及η各爲0或以上之整 數。 在圖1中，半導體記憶裝置1包括複數庫（記憶庫）0Α， 1 A，...，及m A，各包括具有複數記憶元件M C之記憶元 件陣列110。根據一輸入位址信號A S，記憶元件M C之一 係選自半導體記憶裝置1内所有記憶元件“(：。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 庫0Α包括記憶元件陣列110，複數位元線Β00至ΒΟη，轉 換電晶體ST00至STOn(各形成轉換電路），位元線ΒΒ0 —0， 及轉換電晶體STbO。位元線B00至ΒΟη透過轉換電晶體 ST00至STOn分別連接至位元線ΒΒ0 — 0。位元線Β00至ΒΟη 之一係由行解碼器120(參照圖6)藉輸入位址信號AS選定。 各轉換電晶體ST00至STOn具有接收自列預解碼器131(參照 圖6)輸出之列選擇信號之閘極.。位元線ΒΒ0_0透過轉換電 -17- 本纸張尺度適用中國國家標準（CNS〉A4規格（210X 297公釐） 514921 A7 B7 五、發明説明（15) 晶體STbO連接至記憶位元線BBO(即，感應方塊160之輸 入）。轉換電晶體STbO之閘極連接至庫選擇信號線BsaO。 庫選擇信號BSS可輸入庫選擇信號線BsaO。庫選擇信號係 由庫解碼器電路180(參照圖8)產生。明確而言，庫解碼器 電路180解碼來自輸入位址信號AS之庫選擇信號BSS並將 庫選擇信號BSS輸出至庫選擇信號線BSa。 庫1A包括記憶元件陣列110，複數位元線B10至Bln，轉 換電晶體ST10至STln(各形成轉換電路），位元線BB1_0， 及轉換電晶體STbl。位元線B10至Bln透過轉換電晶體 ST10至STln分別連接至位元線BB1_0。各轉換電晶體ST10 至STln具有接收自列預解碼器13 1輸出之列選擇信號之閘 極。位元線BB1_0透過轉換電晶體STbl連接至記憶位元線 ΒΒ0。轉換電晶體STbl之閘.極連接至庫選擇信號線Bsal。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 庫m A包括記憶元件陣列110，複數位元線BmO至Bmn， 轉換電晶體STmO至STmn(各形成轉換電路），位元線 BBm一0，及轉換電晶體STbm。位元線BmO至Bmn透過轉換 電晶體STmO至STmn分別連接至位元線BBm_0。各轉換電 晶體STmO至STmn具有接收自列預解碼器13 1輸出之列選擇 信號之閘極。位元線BBm_0透過轉換電晶體STbm連接至 記憶位元線BB0。轉換電晶體STbm之閘極連接至i選擇信 號線Bsam 〇 如上所述，位元線BOO至BOn，B10至Bln，...，BmO至 Bmn，其爲記憶元件陣列110之輸出線，透過轉換電晶體 ST00 至 STOn，ST10 至 STln，... .，STmO 至 STmn，分另>J 連 -18- 本紙張尺度適用中國國家標準（CNS) A4規格（2I0X297公釐） 五 _ _ 經濟部中央標準局員工消費合作社印製 514921 A7 B7 發明説明（ 接至位元線BBO —0，BB1—0，…，及BBm_0。轉換電晶體 STOO 至 STOn，ST10 至 STln，…，STmO 至 STmn 之閉極分 別連接至列選擇信號線BaO至Ban (具有與圖6所示之列選擇 信號線BaO至Bam之相同功能）。第二位元線ΒΒ0 — 0， BB1 —0，…，及BBm_0透過轉換電晶體STbO至STbm並透 過記憶位元線BB0分別連接至感應方塊160。轉換電晶體 STbO至STbm之閘極分別連接至庫選擇信號線BsaO至Bsam (具有與圖8所示之庫選擇信號線BsaO至Bsam之相同功 能” . 半導键記憶裝置1進一步包括轉換電路141供調整參考位 元線BBr之電阻，設定參考電壓準位之參考電路150，比較 設定參考電壓準位與記憶元件MC之電壓準位之感應方塊 160，並放大電壓準位間之差異俾可輸出記憶資料，輸出 電路170供將感應方塊160·之輸出送至半導體記憶裝置1之 外側，及負荷電容調整電路190 (負荷電容調整裝置）供連接 參考位元線BBr至複數負荷電容器（負荷電容元件）之至少 一個0 感應方塊160包括感應放大器SA作爲比較放大裝置供比 較預設定參考電壓準位與選定記憶元件M C之資料之電壓 準位並放大且輸出電壓準位間之差異，高速充電用之預充 電電路162及164，及獲得一輸入電壓至感應放大器SA之偏 壓電路BiasO及Biasr。 負荷電容調整電路190包括電晶體LtO之串聯電路作爲第 一轉換裝置及調整負荷電容器CrO，電晶體Ltl之串聯電路 -19 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閲 讀 背 面 之 注 意 事 項
訂 514921 A7 B7 17 五、發明説明（） 作爲另一第一轉換裝置及調整負荷電容器Crl，...，電晶 體Ltm之串聯電路作爲又一第一轉換裝置及調整負荷電容 器Crm。串聯電路互相平行連接至參考位元線BBr。 負荷電容調整電路190使用根據輸入位址信號AS選擇庫 之庫解碼器180 (參考圖8 )亦作爲轉換控制裝置。自庫解碼 器180接收庫選擇信號之庫選擇信號線BsaO至Bsam分別連 接至電晶體LtO至Ltm之閘極（即，控制組）。 在此實例中，對庫0 A至mA分別設置調整負荷電容器CrO 至Crm (即，一對一）。設定調整負荷電容器CrO至Crm，使 連接至包括選定記憶元件之庫之記憶位元線ΒΒ0之負荷電 容（此處，漂浮電容）相等於參考位元線BBr之負荷電容（此 處，漂浮電容）。即，設定調整負荷電容器CrO至Crm，使 從選定記憶元件M C至感應.放大器S A之記憶位元線ΒΒ0的 負荷電容相等於從參考元戽Ti*ef至感應放大器SA之參考位 元線BBr的負荷電容。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 明確而言，調整負荷電容器CrO具有電容，其相等於從庫 0 A内之記憶元件M C至感應放大器S A之漂浮電容。調整負 荷電容器Crl具有電容，其相等於從庫1A内記憶元件MC 至感應放大器S A之漂浮電容。調整負荷電容器Cnn具有電 容，其相等於從庫m A内記憶元件M C至感應放大器S A之 漂浮電容。
可轉換調整負荷電容器CrO至Crm，因此可選定根據包括 欲接達之記憶元件M C之庫之負荷電容。轉換操作係藉轉 換電晶體LtO至Ltm之一進行，.使例如調整負荷電容器CrO -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 514921 A7 B7 五、發明説明（18) 連接至參考位元線BBr供接達庫0A内之記憶元件MC，調 整負荷電容器Crl連接至參考位元線BBr供接達庫1 A内之記 憶元件M C，及調整負荷電容器Crm連接至參考位元線BBr 供接達庫m A内之記憶元件M C。轉換電晶體LtO至Ltm係由 庫選擇信號BSS控制。 半導體記憶裝置1操作如下。 4立址信號AS輸入至行解碼器120。根據輸入位址信號AS 之位址資訊，行解碼器120將字元線選擇信號送至選定字 元線W (參照圖6 )(明確而言，送至選定行之記憶元件M C 之控制閘極G)。位址信號A S亦輸入至列預解碼器13 1 (參 照圖6 )。根據輸入位址信號A S之位址資訊，列預解碼器 131將列選擇信號送至選定列選擇信號線Ba，然後，其具 有有源電壓。因此，選定欲接達之記憶元件M C。對應於 包括選定記憶元件M C之庫之庫選擇信號線BsaO至Bsam之 一具有有源電壓。記憶位元線ΒΒ0根據下述選定記憶元件 MC之定限電壓獲得電壓。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 當選定記憶元件MC之定限電壓被設定成高於施加在字元 線W上之所欲有源電壓時，選定記憶元件M C (例如， MC000)未進入傳導狀態。因此，預充電電路162之充電電 流係經由轉換電晶體ST00及轉換電晶體STbO藉連接至預充 電電路162之記憶元件MC0Q0遮蔽，因此記憶位元線ΒΒ0 之電壓保持高。結果，回授電路165内之電晶體t(圖7)進入 傳導狀態，俾可使連接點a’之電壓低，而使電晶體T1(轉 移閘極之η通道電晶體）成爲高電阻狀態（即，關閉狀態）。 -21 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 514921 A7 B7 19 五、發明説明（） 因此，當選定記憶元件M C之定限電壓被設定成高於施加 在字元線W上之所欲電壓時，感應放大器SA之輸入Β0供 應高準位電壓。 當選定記憶元件M C之定限電壓被設定成低於施加在字元 線W上之所欲電壓時，選定記憶元件MC(例如，MCOOO)進 入傳導狀態。因此，預充電電路162之充電電流透過轉換 電晶體STOO及轉換電晶體STbO流過記憶元件MCOOO，因 此記憶位元線BB0之電壓保持低。結果，回授電路165内之 電晶體t (圖7 )未進入傳導狀態，因此連接點a ’之電壓變成 高。電晶體T 1進入低電阻狀態（即，打開狀態）。因此，當 選定記憶元件M C之定限電.壓被設定成低於施加在字元線 W上之所欲有源電壓時，感應放大器SA之輸入Β0具有低 電壓準位。 連接至參考元件Tref之閘極之參考字元線Wref (具有與圖 6所示之參考字元線Wref之相同功能）具有對施加至記憶元 件陣列110内選定字元線W之電壓相等値之電壓。在此情 況，調整參考元件Tref具有適當定限電壓，使輸入至感應 放大器SA之輸入Βι*之參考電壓大體上爲高準位與低準位 間之中間點，其可藉預充電電路164及偏壓電路Biasr之功 用施加至感應放大器SA之輸入B0。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 以下將説明存在於半導體.記憶裝置1内之漂浮電容。通 常，記憶位元線ΒΒ0 — 0透過轉換電晶體ST00至STOn連接至 互相平行之複數記憶元件M C。因此，位元線B00至BOn必 須充分長，俾可連接至複數記.憶元件M C。在該結構中， -22- 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 514921 A7 B7 五_I_ 經濟部中央標準局員工消費合作社印製 20 發明説明（） (請先閲讀背面之注意事項再填寫本頁) 相當大漂浮電容存在。預充電電路162進行預充電操作， 俾可在高速下充電在感應放大器S A開始操作前由轉換電晶 體ST00至STOn選定之位元線B之漂浮電容。在感應放大器 S A之操作期間，預充電電路162係藉轉換電路161自記憶位 元線ΒΒ0分離，因而不會進行預充電操作。 當記憶位元線ΒΒ0之漂浮電容與參考位元線BBr之漂浮電 容不同時，記憶位元線BB0之預充電期間與參考位元線BBr 之預充電期間不同。爲使二充電期間相等，負荷電容需要 使用調整負荷電容器CrO至Crm調整成互相相等。 例如，爲了接達庫0 A内之記憶元件，庫選擇信號線BsaO 變成有源，因此對應於庫0 A之電晶體LtO變成有源。具有 大體上相等於庫0A之負荷電容的調整負荷電容器CrO透過 電晶體LtO連接至參考位元線BBr。結果，參考位元線BBr 之漂浮電容變成相等於連接至庫0 A之記憶位元線ΒΒ0之漂 浮電容。 爲了接達庫1 A内之記憶元件，庫選擇信號線Bsal變成有 源，因此對應於庫1 A之電晶體Ltl變成有源。具有大體上 相等於庫1 A之負荷電容的調整負荷電容器Crl透過電晶體 Ltl連接至參考位元線BBr。結果，參考位元線BBr之漂浮 電容變成相等於連接至庫1 A之記憶位元線ΒΒ0之漂浮電 容。 爲了接達庫m A内之記憶元件，.庫選擇信號線Bsam變成 有源，因此對應於庫m A之電晶體Ltm變成有源。具有大體 上相等於庫mA之負荷電容的調.整負荷電容器Crm透過電晶 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 514921 A7 B7 21 五、發明説明（） 體Ltm連接至參考位元線BBr。結果，參考位元線BBr之漂 浮電容變成相等於連接至庫m A之記憶位元線BBO之漂浮電 如上所述，本發明之第一實例内之半導體記憶裝置1使用 參考元件Tref以產生參考電壓準位。參考電壓準位比較於 選定記憶元件M C之電壓準位，且放大並輸出電壓準位間 之差異。在以此方式操作之半導體記憶裝置1内，設有調 整負荷電容器CrO至Crm，俾可分別對應於庫〇 Α至m Α。對 應於由位址信號A S選定之庫之調整負荷電容器CrO至Crm 之一透過對應電晶體Lt連接至參考位元線BBr。根據該結 構，當庫數增加或減少時，.可增加或減少負電容器之數。 因此可永遠調整從選定記憶元件M C至感應放大器S A之負 荷電容成爲相等於參考位元線BBr之負荷電容。因此，改 良感應邊際，而減少接達時間（即，感應速度）。 (實例2) 在上述參照圖1之第一實例中，設有相等於庫數之調整負 荷電容數。在根據本發明之第二實例中，設有小於庫數之 調整負荷電容。在此實例中，設有四個庫，但本發明可應 用於具有任何庫數之結構。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2爲根據本發明之第二實例中之負荷電容調整電路191 之電路組態，其可包括於圖1所示之半導體記憶裝置1内取 代負荷電容調整電路190。 如圖2所示，負荷電容調整電路191包括邏輯電路193作 爲轉換裝置供接收根據輸入位址信號A S選擇庫0 A至 -24- 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 514921 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（22) mA(圖1)之一的庫選擇信號。邏輯電路193包括〇R閘極 194及195。OR閘極194之輸入連接至庫選擇信號線BsaA， BsaB及BsaC，而OR閘極195之輸入連接至庫選擇信號線 BsaC及BsaD。（庫選擇信號線BsaA，BsaB，仏化及仏❿ 具有與圖1所示之庫選擇信號線BsaO至Bsam相同之功能。 電晶體LtO (作爲第一轉換裝置）即調整負荷電容器cra之 串聯電路與互相平行之電晶體！^4(作爲另一第一轉換裝置） 及調整負荷電容器Crd之串聯電路連接至參考位元線3价。 電晶體LtO及Lt4之閘極（即，控制組）分別連接至〇R閘極 194及195 i輸出。以此方式，參考位元線BBr連接至調整 負荷電容器Cra及Crd中至少一個，其具有各個負荷電容， 相等於連接至選定庫（庫〇八至111八之一）之記憶位元線Ββ〇 之負荷電容。 參照圖3更明確地説明之。在圖3中，調整負荷電容器 Cra用於接達連接至庫選擇信號線BsaA(即，當接達庫a 時，庫選擇信號線BsaA變成有源.）之庫a (圖未示）。調整負 荷電容器Crb用於接達連接至庫選擇信號線3以3(即，當接 達庫B時，庫選擇信號線BsaB變成有源）之庫B(圖未示）。 凋整負荷電容器Cre用於接達連接至庫選擇信號線 Bac(即，當接達庫C時，庫選擇信號線仏“變成有源）之 庫c(圖未示）。調整負荷電容器Crd用於接達連接至庫選擇 信號線BsaD(即，當接達庫D時，.庫選擇信號線BsaD變成 有源）之庫D(圖未示）。（調整負荷電容器Cra，Crb，Crc& Crd具有與調整負荷電容器Cr〇至Crm相同之功能，如圖工所 -25- (請先閲讀背面之注意事項再填寫本頁) 、τ
514921 A7 B7 五 _ 經濟部中央標準局員工消費合作社印製 23 發明説明（） 示。庫A，B，C及D具有與庫0A至mA相同之功能，如圖1 所示）。 (請先閲讀背面之注意事項再填寫本頁) 例如，當調整負荷電容器Cra之負荷電容相等於調整負荷 電容器Crb之負荷電容且調整負荷電容器Crc之負荷電容相 等於調整負荷電容器Cra及Crd之總和時，不需要設置四個 調整負荷電容器。二個調整負荷電容器Cra及Crd即足夠， 如圖2所示，只要起動庫選擇信號線BsaA，BsaB，BsaC或 BsaD之庫選擇信號由下列邏輯電路193適當解碼即可。 爲了接達庫A或B中之記憶元件MC，庫選擇信號輸出至 庫選擇信號線BsaA或BsaB，然後信號自OR閘極194輸出。 OR閘極194之信號打開電晶體LtO，其將調整負荷電容器 Cra連接至參考位元線BBr。 爲了接達庫C中之記憶元件MC，庫選擇信號輸出至庫選 擇信號線BsaC，然後信號'自各OR閘極194及195輸出。OR 閘極194及195之信號打開電晶體LtO及Lt4，其將調整負荷 電容器Cra及Crd連接至參考位元線BBr。 爲了接達庫D中之記憶元件MC，庫選擇信號輸出至庫選 擇信號線BsaD，然後信號自OR閘極195輸出。OR閘極195 之信號打開電晶體Lt4，其將調整負荷電容器Crd連接至參 考位元線BBr。 如上所述，在根據本發明之第二實例中，最初供選擇庫 之庫選擇信號亦用於調整負荷電容。此係藉邏輯電路193 適當解碼庫選擇信號實現。雖然另需邏輯電路193，惟負 荷電容可藉較庫數小得多之調整負荷電容器數來調整。此 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 514921 A7 B7 24 五、發明説明（） 係藉轉換調整負荷電容器或欲以各種方式連接至參考位元 線BBr之電容器實現。因此，減少所需調整負荷電容器之 數，亦減少包括轉換電晶體之樂聯電路之數。 (實例3 ) 可需要各庫中之記憶元件陣列110根據半導體記憶裝置1 之用途或系統組態具有不同大小。因此，希望是各庫中之 記憶元件陣列110之大小可改變，即使半導體記憶裝置1内 所有記憶元件陣列110之全部大小仍相同亦然。在根據本 發明之第三實例中，各庫中記憶元件陣列1 1 〇之大小可改 變，而調整負荷電容器或欲連接至參考位元線ΒΒγ之電容 器之負荷電容係根據記憶元件陣列110之大小改變。 圖4爲根據本發明之第三實例中負荷電容調整電路196之 電路組態，其可包括於圖1所示之半導體記憶裝置1内以取 代負荷電容調整電路190 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如圖4所示，負荷電容調整電路196包括以環狀方式連接 之調整負荷電容器CO，Cl，C2，...C6，及C7，及除了 調整負荷電容器C0與C 7之間以外，在調整負荷電容器 C 0，C 1，C 2，· · · C 6及C 7之各個毗鄰負荷電容器間之開 關a至g(如第二轉換裝置）。開關a至g除了調整負荷電容器 C 0及C 7以外可分離二個毗鄰調整負荷電容器。當各庫中 記憶元件陣列110 (圖1)之大小改變時，可容.易轉換調整負 荷電容器，使記憶位元線ΒΒ0之負荷電容與參考位元線BBr 之負荷電容互相相等。各調整負荷電容器C0至C 7之二端之 一被接地。 -27- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 514921 A7 B7 五、發明説明（25 ) 電晶體T3與T4(作爲第三及第四轉換裝置）以串聯方式設 在調整負荷電容器C0與C7之間。電晶體Τ3與Τ4間之連接 點連接至參考位元線BBr。電晶體Τ 3及Τ 4之閘極（即，控 制組）分別連接至可輸入庫選擇信號之庫選擇信號線Bsal及 Bsa2 ° 各庫0A至mA之大小（圖1)在半導體記憶裝置1中通常爲 一定。調整負荷電容可利用電晶體之電中斷，藉關閉線間 之連接點或直接切割線而互相分離。 負荷電容器C0至C 7之連接及分離係藉開關a至g調整，使 在庫中記憶元件陣列之大小改變後，所得負荷電容相等於 記憶元件陣列區内之負荷電容。此參照圖5 A及5 B將詳 述。 圖5 A及5 B爲記憶元件陣列區之結構之概略圖，其可爲半 導體記憶裝置1内之全部I己憶元件陣列110。圖4中調整負 荷電容器C0之負荷電容相等於記憶元件陣列區之領域〇之 負荷電容。調整負荷電容器C 1之負荷電容相等於記憶元件 陣列區之領域1之負荷電容。調整負荷電容器C 2至C 7之負 荷電容分別相等於記憶元件陣列區之領域2至7之負荷電 容。 在領域0與1包括於庫1内而領域2至7包括於庫2内之情況 下，如圖5 A所示，庫1與2 .間之邊界爲領域1與2間之邊 界。因此，調整負荷電容器C 1與C· 2間之開關b被關閉以自 電容器C2至C7分離負荷電容器C0及C1，如圖4所示。（庫 1及2具有與庫0A至mA相同之功能，如圖1所示）。 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 514921 A7 ____B7 五、發明説明（26 ) 在領域0至5包括於庫1内而領域6與7包括於庫2内之情況 下，庫1與2間之邊界爲領域5與6間之邊界。因此，打開調 整負荷電容器C1與C 2間之開關b，而關閉開關f以自負荷 電容器C6及C 7分離負荷電容器C0至c 5。開關a至g係藉轉 換控制裝置（圖未示）打開或關閉。轉換控制裝置可使用由 邏輯電路解碼庫之領域改變信號獲得之邏輯信號打開或關 閉開關a至g。 爲了接達圖5A所示之領域0及1，庫選擇信號線Bsal (圖4) 變成有源以起動電晶體T3(打開狀態），及關閉開關b。因 此，對應於領域0及1之調整負荷電容器c〇及C !透過電晶 體丁 3連接至參考位元線BBr。 爲了接達圖5 A所示之領域2至7，庫選擇信號線Bsa2(圖4) 變成有源以起動電晶體Τ4(·打開狀態），及關閉開關b。因 此’對應於領域2至7之調整負荷電容器C2及c 7透過電晶 體T4連接至參考位元線BBr。 在庫1之大小從領域0及1改變成領域〇至5後，爲了接達 圖5B所示之領域〇至5，庫選擇信號線Bsai (圖4)變成有源 以起動電晶體T3及關閉開關f。因此，對應於領域〇至5之 調整負荷電容器C 0及C 5透過電晶體τ 3連接至參考位元線 BBr 〇 如上所述，在第三實例中·，連接至參考位元線ΒΒγ之負 荷電容器可根據改變之記憶元件陣列110之大小改變。因 此，當各庫中記憶元件陣列110之大小可對應半導體記憶 裝置1或系統組態之使用改變’.而記憶元件陣列1 1 〇之全部 -29- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 514921 A7 B7 五、發明説明（27 ) 大小保持相同時，可調整從記憶元件M C至感應放大器S A 之位元線之負荷電容成爲相等於從參考元件Tref至感應放 大器S A之參考位元線ΒΒι*之負荷電容。因此，改良感應邊 際，及減少接達時間（即，感應速度）。 在第一至第三實例中，設有複數調整負荷電容器，使以 各種方式選定其中之一或以上。本發明並不限於此。例 如，可設置一個電容可改變之調整負荷電容器或複數電容 可改變之調整負荷電容器。可組合電容可改變之負荷電容 器與電容固定之負荷電容器。 在第一至第三實例中，電容器可用作調整負荷電容器。 或者，可使用任何可調整電·容，如電晶體之擴散電容及閘 極電容之裝置。 負荷電容意指漂浮電容或.寄生電容。 根據本發明，具有大體上相等於由位址信號選定之記憶 庫之負荷電容之調整負荷電容器連接至參考位元線。即使 當庫數增加或減少時，從記憶元件至感應放大器之負荷電 容亦可相等於從參考元件至感應放大器之負荷電容。改良 感應邊際，及減少接達時間（即，感應速度）。 根據本發明，設有複數第一轉換裝置，各連接至複數負 荷電容器。負荷電容器被轉換，使記憶位元線之負荷電容 與參考位元線之負荷電容可·互相相等。因此，可簡化負荷 電容調整電路之結構。 根據本發明，選定庫之信號亦用於轉換第一轉換裝置。 因此，可簡化負荷電容調整電路之結構。 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
514921 A7 B7 五 、發明説明（28 ) 根據本發明，負荷電容器係由接收庫選擇信號之邏輯電 路適當地組合，使記憶位元線之負荷電容與參考位元線之 負荷電容可互相相等。因此，不需要對每一庫設置一負荷 電容器。可減少負荷電容器之數目。 根據本發明，當各庫中記憶元件陣列之大小對應半導體 1己憶裝置或系統組態之使用改變而記憶元件陣列之全部大 小保持相同時，可調整位元線之負荷電容成爲相等於參考 位元線之負荷電容。因此，改良感應邊際，及減少接達時 間（即，感應速度）。 熟悉此技藝者在不脱離本發明之範圍及精神外，當可明 白且容易作各種其他改良。因此，所附申請專利範圍之範 圍不希望限制於本文先前之説明，反而申請專利範圍應被 廣泛地闡明。 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)