TW507484B - Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same - Google Patents

Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same Download PDF

Info

Publication number
TW507484B
TW507484B TW090105962A TW90105962A TW507484B TW 507484 B TW507484 B TW 507484B TW 090105962 A TW090105962 A TW 090105962A TW 90105962 A TW90105962 A TW 90105962A TW 507484 B TW507484 B TW 507484B
Authority
TW
Taiwan
Prior art keywords
patent application
manufacturing
item
conductor
multilayer substrate
Prior art date
Application number
TW090105962A
Other languages
English (en)
Inventor
Kazuhiro Miura
Takeo Anpo
Masaaki Hayama
Akira Hashimoto
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000071810A external-priority patent/JP2001267742A/ja
Priority claimed from JP2000073813A external-priority patent/JP2001267743A/ja
Priority claimed from JP2000073812A external-priority patent/JP2001267707A/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW507484B publication Critical patent/TW507484B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

507484 A7 五、發明說明(i ) 【發明之技術領域】 本發明係有關於一種用於搭載半導體LSI等且將其等 相互配線之陶瓷多層基板之製造方法及供該方法使用之導 體糊。 【發明之背景】 近年,半導體LSI、晶片零件等逐漸小型、輕量化,而 只際裝设其等之配線基板亦以小型、輕量化為目標。相對 於以上之要求,可得到高密度配線且可薄膜化之陶瓷多層 基板非常受到今日電子業界所重視。 陶瓷多層基板之製造方法可大致分為2類。其一係藉印 刷法而於陶瓷基板上交互積層絕緣層與導體層之印刷法, 另一則係積層多枚生片而加以燒結之積層法。 在此’印刷多層法中並有一於印刷時因線渣等異物之 混入而使配線層間發生短路之問題。雖然一般皆已採取反 覆進行絕緣糊之印刷以增加絕緣層厚度之方法作為解決之 對策’但由於在作業更形複雜之外,反覆進行印刷與乾燥 更將增加異物混入之機會,故仍非完美之解決方法。 又,另有一種解決方法使用金屬膜片或低篩目膜片而 僅進行一次印刷即可得到較厚之膜厚’但亦有容易發生印 刷膜之膜厚不均,且無法進行高密度配線之問題。 另,使用積層法時,陶瓷多層基板並將於燒結時發生 伴隨燒結之收縮。而,伴隨燒結之收縮則視所使用之基板 材料、生片組成、粉料等而有所不同。多層基板之製作則 將因該收縮而產生若干問題。 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱) (請先閱讀背面之注意事項再填寫本頁) -t 訂---------% 經濟部智慧財產局員工消費合作社印製 -4- 507484 經濟部智慧財產局員工消費合作社印製 發明說明( 首先’第一,由於在進行生片積層體之内層配線之燒 結後進行最上層配線之形成,故若基板材料之平面方向收 縮強烈’則無法進行最上層配線圖形與内層電極之連接。 結果’必須於最上層電極部形成比所需面積更大之槽脊 (land)以預先容許收縮誤差,而難以使用於以高密度配線 為必要條件之電路。因此,亦有採用配合收縮而預先準備 夕個最上層配線用之絹印板(screen printing piate),並視基 板之收縮率而加以使用之方法者。但,該方法必須準備大 量絹印板而較不經濟。 雖然若與内層同時進行最上層配線之燒結即無須更大 之槽脊,但即便使用該同時燒結法,基板本身之收縮仍將 發生。結果,進行對陶瓷多層基板搭載零件時之焊劑印刷 程序中,將發生必要之部分無法印刷焊劑之情形。且,實 際裝設零件時,亦將與預定之零件位置產生偏差。 為儘可能減少該等收縮誤差,進行製造程序時,除理 虽管理基板材料及生片組成,亦須充分管理粉料之不同及 積層條件(壓製壓力、溫度)。然而,一般而言,收縮率皆 有± 0.5%左右之誤差。 該收縮所引發之問題並不專屬於多層基板,而亦為伴 隨陶瓷及玻璃·陶瓷之燒結者共通之問題。 在曰本公開公報特開平5· 102666號中,揭示了 一種在 進行燒結低溫燒結玻璃·陶瓷積層體時,對該積層體之兩 面或單面插入由在該玻璃·陶瓷低溫燒結基板材料之燒結 溫度下不進行燒結之無機粉體所構成之生片之方法。而,
本紙張尺度祝中關家鮮(CNS)A4規格(210 X 297公釐I 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -5· 經濟部智慧財產局員工消費合作社印製 507484 A7 ______B7 -------- 五、發明說明(3 ) 在以下之說明中,「燒結」則非單純之結晶燒結而已,而 更包含玻璃成分之熔融所引發之固著。該方法可在燒結該 積層體後去除無機粉體。藉此則可使基板材料之燒結僅發 生於厚度方向上,而製作無平面方向收縮之基板,並解決 基板之燒結收縮所引發之上述問題。 但,上述之基板作成方法在玻璃·陶瓷之生片以外, 亦需要由無機粉體所構成之生片,且燒結後須有一自配線 基板去除未燒結之無機粉體之程序。 【發明之概要】 本發明係一種低溫燒結陶瓷多層基板之製造方法,包 含有:一配線層形成程序,係於未燒結之生片上印刷導體 糊以形成配線層者;一積層程序,係於陶瓷基板之單面或 兩面上將形成有該配線層之未燒結之生片積層以形成積層 體者,及,一燒結程序,係燒結該積層體者,藉此,即可 使基板材料之燒結僅發生於厚度方向上,而製作無平面方 向收縮之基板,並可直接將燒結完成之陶瓷基板作配線基 板之一部分用,且省略去除無機粉體等程序。 又,本發明為取得生片之燒結與電極(導體)材料之燒 結之協調,在該燒結程序中,於燃燒該生片中之黏結劑樹 脂後,乃開始進行燒結該生片中之玻璃陶瓷,並在開始燒 結玻璃陶瓷之同時或開始燒結後,開始進行燒結該導體糊 中之導體粒子。即,若未取得生片之燒結與電極(導體)材 料之燒結之協調,則舉例言之,進行燒結時,導體材料之 燒結將比基板之燒結更早開始,燒結後電極周邊之基板並 --------^--------- i * (請先閱讀背面之注意事項再填寫本頁)
-6- 發明說明(4) 將產生裂痕。因此,使用已抑制上述之平面方向收縮之多 層配線基板時,必須使用適合該基板之上述導體糊。 藉上述本發明之製造方法,即可製成圖形未變形之高 度精確之配線基板,而不致產生電極周邊之玻璃陶瓷部之 裂痕,並可得到具有電極緻密之膜構造之配線。 又,在本發明中,在積層生片與陶瓷基板之前,更有 一至少於陶瓷基板之一面上形成第2配線層之程序。藉此, 則可解決習知印刷積層法之陶瓷多層層基板之最大問題 點,即,配線層間之短路,並得到基板未翹曲且尺寸精確 度高之陶瓷多層基板。 【圖式之簡單說明】 第1圖係顯示本發明第丨實施例之陶瓷積層基板製造程 序之模式截面圖。 第2圖係本發明第9實施例之陶瓷積層基板之截面圖。 第3圖係本發明第10實施例之陶瓷積層基板之截面圖。 【本發明之實施例】 在本發明之製造程序中,首先,對至少以陶瓷粉末、 玻璃為主成分,並添加塑化劑及溶劑而製成之未燒結之生 片使用導體糊,以進行印刷配線。 接著,將業經印刷之未燒結生片積層於已燒結之陶瓷 基板之單面或兩面上。進行積層時,則可採行使用黏合劑 及使用生片中之樹脂成分等2種方法。而,進行積層之生 507484 A7 五、發明說明(^ 層數至少為1層,視f際之雷I ,一 祝只際之*要而積層多枚生片,則可藉此 製造尚積層之積層體。 進仃積層時,藉以70°C以上之溫度進行加熱壓著,即 可對陶究基板均句地積層未燒結生片。又,黏合層之主成 分若使用熱塑性樹脂,則可得到對陶究基板之良好黏合 性,且得到積層層未發生剝離等之高品質多層配線基板。 其後,藉燒結積層體,則可輕易製造高積層之陶究多 層基板。 進行燒結時,在黏合層或樹脂之燃燒中或燃燒後,即 開始進行燒結生片中之玻璃陶兗。進而,在開始燒結玻璃 陶瓷之同時或開始燒結後,則開始進行燒結導體糊中之導 體粒子。 藉上述之方法,即可進行燒結玻璃陶瓷材料與導體粒 子,而不致受黏合層之軟化及燒結、去除過程所左右。結 果,可製成圖形未變形之高度精確之配線基板。 又,由於在開始燒結玻璃陶瓷之同時或開始燒結後即 開始進行燒結導體糊中之導體粒子,故不致產生電極周邊 之玻璃陶瓷部之裂痕,並可得到具有電極緻密之膜構造之 配線的多層配線基板。 另’本發明所使用之導體糊包含軟化點不同之數種燒 結玻料。藉使用本發明之導體糊,即可同時具有於燒結導 體糊時對陶瓷基板黏合之機能,以及進行與生片之燒結協 調之燒結動作之機能。 此外’本發明所用之生片特徵在於玻璃陶瓷粒子之燒 Μ氏張尺度巾關家標準(CNS)A4規格(210 X 297公爱 (請先閱讀背面之注音?事項再填寫本頁) ---------1T----------線赢 經濟部智慧財產局員工消費合作社印製 -8- 507484 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 結係於600〜700°C之間開始。藉該生片之組成,即可於去 除黏合層及導體糊中之有機黏結劑後,開始燒結玻璃陶 瓷。如此一來,因可去除妨礙燒結之主要因素,故即便在 900°C之低溫燒結溫度下,亦可得到良好之燒結狀熊。 以下,則就本發明之具體實施例加以說明。 (第1實施例) 以下’參照附圖以就本發明第1實施例之陶瓷多層基板 之製造方法加以說明。 第1 (a)圖係顯示本發明第1實施例之陶瓷多層基板之 製造方法中,使用了絹印板而將導體糊印刷於生片上之程 序之模式圖。第1 (b)圖係顯示於陶瓷基板上形成熱塑性樹 脂之黏合層之模式圖。第1(c)圖係顯示將生片積層於陶究 基板上之程序之模式圖。第1 (d)圖係顯示燒結後之多層基 板之模式圖。 以下,則就多層基板之形成方法加以說明。 首先,在未燒結之玻璃陶瓷生片1上使用絹印板2與橡 膠滾筒3以印刷導體糊4,並形成導體圖形5。此時所使用之 生片中之玻璃陶瓷係在600°C下開始燒結者。導體糊則使用 了粒子直徑4.0 // m之銀/鉑合金作為導體,燒結玻料則添加 了軟化點為625°C、785°C者。糊中含有多種樹脂成分,該 等樹脂成分則係可在200〜380°C之溫度範圍内燒結、去除 者。 其次,在陶瓷基板6上使用陶瓷橡膠滾筒7以形成熱塑 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ----------------I II I--訂--------- f請先閱请背面之>i音?事項再填寫本頁} •9- A7 B7
507484 五、發明說明(7 ) 性樹脂之黏合層8。該黏合層則使用了可在45〇〇c下完全去 除之熱塑性樹脂。 然後’將形成有導體圖形5之生片1與形成有黏合層8 之陶瓷基板6積層,並予以熱壓著以形成積層體9。熱壓著 則在130°C之溫度下進行。 最後,以巔峰溫度900°C、10分鐘、自投入至取出為期 1小時之燒結處理燒結積層體,而得到了陶究多層基板1 〇。 根據本貫施例’在燃燒黏合層及黏結劑樹脂後,首先 將開始燒結該生片中之玻璃陶瓷,再燒結該導體糊之導體 粒子。因此,可進行燒結玻璃陶瓷基材與導體粒子而不致 受黏合層之軟化或去除所左右。結果,得到了圖形未變形 之高度精確之配線基板。又,由於設定在玻璃陶瓷開始燒 結時進行燒結導體粒子,故電極周邊之基板不致產生裂 痕,而得到了由具有緻密膜構造之導體所構成之配線。 另,在本實施例中,雖使用了陶瓷橡膠滾筒7以形成黏 合層,但並不限於此,而亦可藉浸液、喷霧或印刷等加以 形成。 (弟2實施例) 以下,就本發明之導體糊加以說明。此處之圖形形成 程序、燒結程序則與第1實施例相同。
本實施例中所使用之生片中之玻璃陶瓷係在650°C下 開始燒結者。又,導體糊使用了粒子直徑3 ·2 μ m之金作為 導體,燒結玻料則混合添加了軟化溫度為480°C及860°C 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) r衣--------訂·--------遽 經濟部智慧財產局員工消費合作社印製 -10-
五、 發明說明( _ 者。其次,可去除糊中之樹脂之溫度幅度則顯示於表丨。即, 如表1所示,本實施例使用了已改變樹脂之組合之多種導體 糊。 藉對導體之截面進行多層基板之截面觀察而就各種導 體糊加以比較後,可知在使用糊A、B者中,導體雖仍進行 燒結,但燒結後發生了圖形之變形。 使用F、G者之燒結狀態則不佳,作為高密度配線之電 極圖形並不合格。其中,使用糊c、D、E者燒結後並未發 生圖形變形而呈緻密之電極狀態,特別是具有2 〇 〇溫度幅 度之導體糊D,其電極表面狀態為最佳。 由以上之結果可知,可於燒結時在14〇〜25〇1之溫度 幅度下燃燒而去除導體糊所含之多種樹脂成分者為最佳。 藉於廣大溫度範圍内費時將糊中之多種樹脂成分去除,即 可延後導體粒子之燒結時間,並可推定其將形成不變形之 N度精確之圖形,而不致受黏結劑樹脂及黏合層之影響。 (第3實施例) 以下,就本發明之其他導體糊加以說明。此處之圖形 形成粒序、燒結程序則與第1實施例相同。 此時所使用之生片中之玻璃陶瓷係在615它下開始燒 結者。又,導體糊使用了粒子直徑2 0#m之銀鈀合金作為 導體。低軟化點之燒結玻料則添加了軟化點為51(rc者,且 如將南軟化點之燒結玻料之軟化溫度顯示於表2般,改變組 合而製作了多種導體糊。糊中之多種樹脂成分則係可在 I--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製
507484 五、發明說明(9 ) 220〜360°C之溫度範圍内予以去除者。 在表2中比較各種導體糊後,可知使用糊η、I者在燒 結後,因電極收縮而於電極周圍之玻璃陶瓷部產生了裂 痕。使用糊Ν者之導體燒結狀態則不佳,作為高密度之電 極圖形並不合格。其中,使用糊j〜M者於燒結後並未發生 玻璃陶瓷部之裂痕而呈緻密之電極狀態,特別是使用了軟 化溫度7901:之燒結玻料之糊K,其電極之狀態為最佳。 由以上之結果可知,藉使導體糊所含之高軟化點玻璃 之軟化點為760〜87CTC,即可控制糊中導體之燒結,即便 與玻璃陶瓷生片同時進行燒結,亦可製成未產生裂痕之陶 瓷多層基板。 (第4實施例) 以下’就本發明之另一種導體糊加以說明。此處之圖 形形成程序、燒結程序則與第1實施例相同。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 此時所使用之生片中之玻璃陶瓷係在68(TC下開始燒 結者。又,導體糊使用了粒子直徑1·5//Π1之銀,高軟化點 之燒結玻料則添加了軟化點為760。〇:者,且如將低軟化點側 之燒結玻料之軟化溫度顯示於表3般,改變組合而製作了多 種導體糊。糊中之多種樹脂成分則係可在220〜44〇°c之溫 度範圍内予以去除者。
在表3中比較各種導體糊後,可知使用糊〇、p者在燒 結後於電極周圍之玻璃陶瓷部產生了裂痕。使用糊u、ν 者則於氧化鋁基板與電極間發生了剝離。其中,使用糊q〜T
-12- 507484 經濟部智慧財產局員工消費合作社印製 A7 Β7 五、發明說明(10) 者並未於燒結後之玻璃陶瓷部產生裂痕,與氧化鋁基板之 役著狀悲亦良好。特別是使用了軟化溫度6〇〇。〇之燒結玻料 之糊S,其電極狀態為最佳。 由以上之結果可知,因導體糊所含之燒結玻料可在 450〜650°C之溫度下軟化,故可得到與氧化鋁基板良好密 著之效果。且,亦可知由於無須進一步提前燒結導體粒子, 故不致於玻璃陶瓷部產生裂痕,並可製作良好之陶瓷多層 基板。 (第5實施例) 以下’就本發明之第5實施例加以說明。 本貝施例中之導體糊使用了粒子直徑6 · 〇 # ^之銀,而 燒結玻料則使用了粒子直徑5·5 # m、軟化溫度為625QC 者。且,如表1所示,亦製作了已改變燒結玻料之添加量者 而進行了比較。混合比例則顯示於表4。 此處之圖形形成程序、燒結程序則與第丨實施例相同。 藉基板之截面觀察而比較了此時之各種導體糊。使用 糊A者中雖然仍進行導體之燒結,但產生了玻璃陶瓷層之 裂痕。使用糊G、Η者之燒結狀態則不佳,作為高密度配線 之電極圖形並不合格。其中,使用糊B〜F者並未產生燒結 後之玻璃陶瓷層之裂痕而呈緻密之電極狀態,特別是燒結 玻料添加量為3重量百分比之糊C,其電極狀態為最佳。 由以上可知,由導體成分92·〇〜98·5重量百分比、玻璃 成分1.5〜8·〇重量百分比所構成之導體糊可形成具有電極 本紙張尺度適財關家標準(CNS)A4規格(2lG χ 297公爱) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -13- 507484 A7
五、發明說明(U ) 經濟部智慧財產局員工消費合作社印製 緻密之膜構U之配線’而不致產生電極周邊之玻璃陶究層 之裂痕。 (第6實施例) 以下,就本實施例中之導體糊加以說明。 此處之圖形形成程序、燒結程序則與第5實施例相同。 本例所使用之導體糊使用了粒子直徑8〇 V m之金,燒 結玻料則以4.0重量百分比添加了粒子直徑6·2 # m者。其 次,所使用之燒結玻料之軟化溫度則顯示於表5。如表5所 示’已改變軟化溫度而製作了多種導體糊。 藉多層基板之截面觀察而比較此時之各種導體糊後, 可知使用糊I者中雖仍進行導體之燒結,但產生了玻璃陶瓷 層之裂痕。使用糊Ο、P者亦產生了玻璃陶瓷層之裂痕。其 中’使用糊J〜N者並未產生玻璃陶瓷層之裂痕而呈緻密之 電極狀態’特別是添加了軟化溫度465艽之燒結玻料之糊 K,其電極狀態為最佳。 由以上之結果可知,由於藉將導體糊中所使用之燒結 玻料之軟化溫度限制於400〜650°C之範圍内,而使玻璃於 低溫下軟化並流入導體與氧化鋁基板間而密著,故可藉與 氧化鋁之摩擦而抑制導體之燒結收縮,結果則可防止因電 極之收縮而產生裂痕。 (第7實施例) 以下,就本實施例中之導體糊加以說明。 本紙張尺度適用中關家標準(CNS)A4規格⑵Q χ挪公髮) — II--------#裝-------一訂---------線» I 職 (請先閱讀背面之注意事項再填寫本頁) -14- 507484 A7 五、發明武明(12 ) 此處之圖形形成程序、燒結程序則採行了與第5實施例 相同之形成方法。 ' 本例所使用之導體糊使用了粒子直徑8 5#111之銀鈀 合金,燒結玻料則以7.0重量百分比添加了軟化溫度為575 °<:者。燒結玻料之粒子直徑則顯示於表6。如表6所示,已 改變粒子直徑而製作了多種導體糊。 比較此時之各種導體糊後,可知使用糊q、r者在燒結 後,於電極周圍之玻璃陶瓷層產生了電極收縮所導致之裂 痕。且,使用糊W、X者亦於玻璃陶瓷層產生了裂痕。其 中,使用糊S〜V者在燒結後並未產生玻璃陶瓷層之裂痕而 呈緻密之電極狀態,特別是粒子直徑7 β m之糊U,其電極 狀態為最佳。 由以上之結果可知,藉使燒結玻料之粒子直徑為 5·〇〜8.0/zm,即便使用軟化溫度較低之玻璃,亦不致助長 導體粒子之燒結收縮而可進行燒結,並可防止因電極之收 縮而產生裂痕。 經濟部智慧財產局員工消費合作社印製 (苐8實施例) 以下’就本實施例中之導體糊加以說明。 此處之圖形形成程序、燒結程序則採行了與第5實施例 相同之形成方法。 本例所使用之導體糊使用了銀/鉑合金,燒結玻料則以 4·〇重置百分比添加了軟化溫度為4〇(rc而粒子直徑為8〇 # m者。其次’添加於糊中之導體粒子之粒子直徑則顯 297公釐) 本紙張尺度翻r關冢鮮(cns)A4 A7 五、發明說明(13 ) 於表7。如表7所示,已改變粒子直徑而製作了多種導體糊。 比幸父此蚪之各種導體糊後,可知使用糊γ、z者在燒結 後於電極周圍之玻璃陶瓷層產生了裂痕。使用糊AF、Ag 者之燒結狀態則不佳,作為高密度配線之電極圖形並不合 格。其中,使用糊AA〜AE者並未在燒結後之玻璃陶瓷層產 生裂痕,電極亦呈良好之緻密狀態。特別是粒子直徑8〇 之糊AC,其電極狀態為最佳。 由以上之結果可知,藉使導體粒子之粒子直徑為 6_〇〜10.0/zm,即可在燒結導體糊時,抑制導體粒子之燒結 收縮,而防止因電極之收縮而產生玻璃陶瓷層之裂痕。 另’以上已舉出具體之數值而加以說明,故若導體糊 為下列組成即可得到良好之結果。 (1) 導體成分為92.0〜98.5重量百分比,玻璃成分為 1.5〜8.0重量百分比。 (2) 至少一種燒結玻料之軟化溫度在4〇〇(45〇)〜65〇〇c 之範圍内’而其他至少一種之軟化溫度在76〇〜87〇〇c之範 圍内,燒結玻料之粒子直徑則為5·〇〜8 〇/ζηι。 (3) 導體糊中之導體粒子之粒子直徑為1〇〜1〇 〇//m。 (4) 導體糊所含之多種樹脂成分係可在14〇〜25〇。〇之溫 度幅度下燃燒而去除者,或導體糊所含之多種樹脂成分係 可在200〜450 C之溫度範圍内燃燒而去除者。 如上所述,藉使導體粒子之粒子直徑為1〇〜1〇 〇//m, 無須進一步提早燒結導體粒子即可使之與上述生片中之玻 璃陶瓷之燒結時間協調。 (請先閱讀背面之注意事項再填寫本頁) 1T------ 經濟部智慧財產局員工消費合作社印製
-16- 507484 經 濟 部 智 慧 財 產 局 員 消 費 合 作 社 印 製 B7 五、發明說明(14) 又’在本實施例中,雖然使用了銀、銀鈀合金、銀/ 鉑、金以作為導體成分,但若使用含有銅、銀、銀鈀合金、 銀鉑、金其中至少一種之糊,亦可得到相同之結果。 — 另’若使用可在去除溫度範圍45(rc以内加以去除者作 為黏合層及樹脂層,則可製作同樣高度精確之電極圖形。 即’藉使用可在450°C以内被去除之黏合層及樹脂層, 即可使樹脂成分在燒結生片與導體糊時減少,並可使生片 及導體糊與陶瓷基板黏合良好。 又’實施例中雖在130°C下進行將生片積層於陶瓷基板 上’但若以70°C以上之溫度進行加熱壓著,亦可同樣予以 貫施。若為70°C以下,則無法進行緻密之積層,且燒結時 將發生剝離之情形。 其次’在本實施例中,雖已就6〇〇°C、615°C、650°C、 680°C之情形說明生片中之玻璃陶瓷粒子之燒結,但若於 600〜700°C間開始進行燒結,亦可同樣製造高度精確之陶 瓷多層基板。 (第9實施例) 以下’參照附圖以就本實施例之陶瓷積層基板之製造 方法加以說明。第2圖係本實施例中之陶瓷積層基板之截面 圖。 首先’預先以銀糊對生片23上絹印配線層22並加以乾 燥。接著’重疊氧化鋁基板21與未燒結生片23,並以溫度 50〜15CTC、壓力5〜50kg/cm2進行熱壓著,且將氧化鋁基板 -------------^--------^---------^ (請先閱讀背面之注意事項再填寫本頁)
-17- 507484 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(15) 21與生片23貼合。 另,生片23係將由硼矽玻璃粉末與氧化鋁粉所構成之 低溫燒結玻璃陶瓷成分與有機黏結劑一同混合而製成漿 體,並藉刮片法等塗佈該漿體而得者。本實施例所使用之 生片則使用了燒結後之膜厚為1 〇 V m者。又,進行貼合時, 若於對氧化鋁基板21之表面塗佈熱塑性或熱固性樹脂後對 生片23進行熱壓著,則可得到更完全之貼合狀態。 其次’以銀糊對業經貼合之未燒結生片23上形成配線 層24 ’其後並於850〜1000°C下進行燒結以得到陶瓷積層基 板。 對本實施例所得基板之配線層間之絕緣電阻加以測定 後並未發生短路,且配線層間之絕緣電阻值得到了 1〇ΐ3 Ω 以上之極大值。當配線層間之厚度為10 // m時,雖然以習 知之厚膜印刷法製成之陶瓷多層基板之短路發生率高達 80%,但利用本發明則不致發生短路,而可得到高可信度 之陶瓷積層基板。 在本實施例中,雖僅壓著了一層之生片,但若將已以 銀糊形成配線層之生片積層所欲之牧數而加以多層化,亦 可得到相同之結果。 (第10實施例) 以下,參照附圖以就本實施例之陶瓷積層基板之製造 方法加以說明。第3圖係本實施例中之陶瓷積層基板之截面 圖0 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^--------- - - (請先閱讀背面之注意事項再填寫本頁) -18- Α7
五、發明說明(16) 經濟部智慧財產局員工,消費合作社印製 預先在燒結氧化铭基板3 1之表背面間欲進行電性連接 之部分使用c〇2雷射以形成貫通孔。形成貫通孔後,則對 貫通孔充填銀/鈀糊並進行燒結,以形成穿孔36。 其次,以衝頭對生片33之必要部分開鑽貫通孔,以形 成通孔。接著對通孔充填銀/鈀糊並加以乾燥,以形成通孔 35。進而,以銀糊對形成有通孔35之生片33絹印配線層32 並加以乾燥。 然後,重疊氧化鋁基板31與生片33,並在50〜150°C、 5〜50kg/cm2之溫度及壓力範圍下進行熱壓著,以貼合陶究 燒結基板3 1與生片13。 另,生片33則以與第9實施例相同之程序加以製作。貼 合時之熱塑性樹脂與熱固性樹脂之效果則亦與第9實施例 相同。 八次’以銀糊對已完成貼合之生片3 3上形成配線層 34 ’其後並於850〜1000°C之溫度下進行燒結以得到陶究積 層基板。 接著,藉於基板之業經進行生片積層之相反面上使用 導電性糊,並以絹印法形成·燒結背面配線層37而使其與 穿孔16相連接,以得到雙面積層配線基板。 由本實施例所得之基板之配線層間之絕緣電阻值亦為 1〇13Ω以上之極大值,而可得到高可信度之雙面配線基板。 在上述之實施例中,雖僅壓著了 一層之生片,但若將 已以銀糊形成通孔及配線層之生片積層所欲之枚數而加以 多層化,則可得到陶瓷多層配線基板。又,在上述之實施 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂· (請先閱讀背面之注意事項再填寫本頁) -19- 經濟部智慧財產局員工消費合作社印製 507484 A7 __B7 五、發明說明(17) 例中,雖使用了絹印法以形成背面配線層17,但使用凹版 轉寫工法亦可得到相同之結果,進而並可形成精細之圖形。 另,在本實施例中,雖於燒結生片後進行了背面配線 印刷,但亦可在燒結生片之前進行背面配線而同時進行表 裏燒結。 又,在積層生片前,亦可至少對基板之單面進行配線 印刷,並於其後積層生片而同時將其等燒結。 本實施例之特徵如下。 (1) 由於以元成燒結之陶兗基板為基底而替代生片積 層法之基底生片,故基板不致翹曲而可得到尺寸精確产高 之基板。 (2) 可付到無膜厚不均及斑紋,而具有所欲積層數之陶 兗積層基板。 (3) 可於任意場所令已積層之上下配線層間通電,並得 到圖形設計之自由度,而可製造小型化、高性能之多層基 板。 (4) 可對已完成生片燒結之陶瓷基板均勻地進行積層。 (5) 由於以較低之溫度完成生片之燒結,故可減少對預 先設於基板上之電極等其他構成材料之影響。又,因具有 上述之構造而可對最外層電極使用與内層電極特性不同之 電極材料。因此,可擴大耐移動性之附加及其他設計自由 度。 (6) 可藉穿孔而於任意場所令陶瓷基板之表裏間通 電’並得到圖形設計之自由度,而可製造小型·高性能之 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線及 -20- 經濟部智慧財產局員工-消費合作社印製 507484 Α7 __Β7__ 五、發明說明(18) 多層基板。又,亦可以低電阻值通電,並製造電性優良之 陶瓷多層基板。 * 【產業上之利用可能性】 * 如上所述,根據本發明,由於燒結低溫陶瓷多層基板 時,在樹脂成分燃燒後,首先開始燒結玻璃陶瓷,接著燒 結導體糊中之導體粒子’故可製造圖形未變形之高度精確 之配線基板。又,由於在開始燒結玻璃陶瓷之同時或開始 後即開始燒結導體糊中之導體粒子,故不致產生電極周邊 之玻璃陶瓷部之裂痕,而可製造具有電極緻密之膜構造之 低溫陶兗多層基板。 ί主要元件符號之說明】 1、23、33···玻璃陶瓷生片 31…穿孔 2…絹印板 32···背面配線層 3···橡膠滾筒 35…通孔 4…導體糊 36…穿孔 5、22···導體圖形 37···背面配線層 6、21···陶瓷基板 7···陶瓷橡膠滾筒 8…黏合層 9…積層體 10…陶瓷多層基板 24、34···配線層 本紙張尺度適用中國國家標準(CNS)A4規格咖χ挪公爱) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁} -21-

Claims (1)

  1. 507484 A8 B8 C8 D8 卿 申請專利範圍 第90105962號專利申請案申請專利範圍修正本 91年5月22曰 1· 一種陶瓷多層基板之製造方法,包含有: 一配線層形成步驟,係於未燒結之生片上印刷導體糊以 形成配線層者; 一積層步驟,係於陶瓷基板之單面或兩面上將形成有該 配線層之未燒結之生片積層以形成積層體者;及 一燒結步驟,係燒結該積層體者。 2·如申請專利範圍第丨項之陶瓷多層基板之製造方法, 其中該燒結步驟係於燃燒該生片中之黏結劑樹脂後開 始進行燒結該生片中之玻璃陶瓷,並於開始燒結玻璃 陶瓷之同時或開始燒結後開始進行燒結該導體糊中之 導體粒子者。 3·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中至少該玻璃基板與該生片之積層係藉黏合層而進 行’而該黏合層之主成分則係熱塑性樹脂或熱固性樹 月I。 4·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該積層步驟係以70°C以上之溫度進行加熱壓著 者。 5.如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊中之導體成分為92.0〜98.5重量百分比、 無機黏結劑成分為1 ·5〜8.0重量百分比。 6·如申請專利範圍第2項之陶究多層基板之製造方法, 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
    -22-
    、申請專利範圍 其中該導體糊包含軟化點不同之多種燒結玻料。 (請先閲讀背面之注意事項再填寫本頁) 7·如申請專利範圍第6項之陶瓷多層基板之製造方法, 其中該導體糊中的一種或二種以上之燒結玻料之玻璃 軟化溫度範圍為760〜870°C。 8·如申請專利範圍第6項之陶瓷多層基板之製造方法, 其中該導體糊中的一種或二種以上之燒結玻料之玻璃 軟化溫度範圍為450〜650。(:。 9·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊内所使用之燒結玻料之粒子直徑係 5·0〜8.0 // m。 訂— 1 〇·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊之樹脂成分的燃燒開始溫度至樹脂成分 的燃燒終了溫度《的溫度範圍係為14〇〜25〇0C。 :線丨 U·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊之樹脂成分係在2〇〇〜45〇°c之溫度下燃 燒而去除者。 12·如、申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該黏合層係在45(TC以下去除者。 13·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊係包含粒子直徑1〇〜4〇//m之導體粒子 者。 i4·如申請專利範圍第2項之陶瓷多層基板之製造方法, 其中該導體糊内包含有粒子直徑6〇〜1〇〇#m之導體 ο 本家標準(CNS) Α4規格⑵0Χ297公釐)— -23-
    (請先閲讀背面之注意事項再填寫本頁) 15·如申請專利範圍第2項之陶竟多層基板之製造方法, 其中該導體糊包含有銅、銀、銀鈀、銀鉑、金中之至 少一種以作為導體成分。 16·如申請專利範圍第2項之陶竞多層基板之製造方法, 其中該生片中之玻璃陶瓷粒子之燒結係在6〇〇〜7〇〇t: 間開始進行者。 17·如申請專利範圍第1項之陶瓷多層基板之製造方法, 其更具有一可於該積層步驟前至少對該陶瓷基板之1 面形成第2配線層之步驟。 8·如申凊專利範圍第17項之陶瓷多層基板之製造方法, 其係將形成有該配線層之未燒結生片積層多枚而加以 多層化者。 19·如申請專利範酑第18項之陶瓷多層基板之製造方法, 其中该未燒結生片具有至少一個以上之通孔,該通孔 峰 則係用以使該多枚未燒結生片上所形成之配線間之電 路接通者。 20·奴申請專利範圍第17項之陶瓷多層基板之製造方法, 其中至少該玻璃基板與該生片之積層係藉黏合層而進 行’而該黏合層之主成分則係熱塑性樹脂或熱固性樹 脂。 21. 如申請專利範圍第17項之陶瓷多層基板之製造方法, 其中該玻璃基板具有至少一個之穿孔。 22. 如申請專利範圍第21項之陶瓷多層基板之製造方法, 其中該穿孔内部充填有導體。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -24- 、申請專利範園 A8 B8 C8 D8 如申明專利範圍第i項之陶曼多層基板之製造方法, 其中該配線之形成係以薄膜凹版轉寫工法加以進行 者。 24. —種導體糊,係用於低溫燒結陶究基板之製造方法 者,其並包含有軟化點不同之多種燒結玻料。 25·如申請專利範圍第24項之導體糊,其係包含有 92.0 98.5重量百分比之導體成分與15〜8〇重量百分 比之燒結玻料者。 如申β專利範圍第25項之導體糊,其中該燒結玻料之 粒子包含有直徑為5·〇〜8 〇# m者。 27·如申印專利範圍第24項之導體糊,其中該導體糊之樹 月曰成刀的燃燒開始溫度至樹脂成分的燃燒終了溫度的 溫度範圍係為140〜250。(:。 28·如申請專利範圍第24項之導體糊,其中該導體糊所含 之樹脂成分係在200〜45(TC之溫度下燃燒而去除者。 29·如申請專利範圍第24項之導體糊,其中該導體糊中所 包含之至少一種燒結玻料之軟化溫度範圍係 760〜870〇C 〇 30·如申請專利範圍第24項之導體糊,其中該導體糊中邱 包含之至少一種燒結玻料之軟化溫度範圍係 450〜650〇C。 31·如申請專利範圍第24項之導體糊,該導體糊係包含米 子直徑1.0〜10.0/zm之導體粒子者。 32·如申請專利範圍第24項之導體糊,該導體糊包含# 為 為 (請先閲讀背面之注意事項再填寫本頁) 訂— :線丨 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) -25- 507484 A8 B8 C8 D8 六、申請專利範園 成 體 導為 作 以 種 一 少至 之中 金 、 鉑 銀 鈀 銀 銀, ο 銅分 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -26-
TW090105962A 2000-03-15 2001-03-14 Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same TW507484B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000071810A JP2001267742A (ja) 2000-03-15 2000-03-15 セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JP2000073813A JP2001267743A (ja) 2000-03-16 2000-03-16 セラミック積層基板の製造方法
JP2000073812A JP2001267707A (ja) 2000-03-16 2000-03-16 導体ペースト

Publications (1)

Publication Number Publication Date
TW507484B true TW507484B (en) 2002-10-21

Family

ID=27342675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105962A TW507484B (en) 2000-03-15 2001-03-14 Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same

Country Status (4)

Country Link
US (1) US6846375B2 (zh)
EP (1) EP1189495B1 (zh)
TW (1) TW507484B (zh)
WO (1) WO2001069991A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
US20050194085A1 (en) * 2004-03-02 2005-09-08 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic multilayer substrate
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
CN108503391A (zh) * 2018-04-10 2018-09-07 珠海惠友电子有限公司 一种陶瓷发热件的制造工艺

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250686A (ja) * 1984-05-25 1985-12-11 日本碍子株式会社 セラミツク配線基板の製造方法
US4808770A (en) * 1986-10-02 1989-02-28 General Electric Company Thick-film copper conductor inks
JPS63239999A (ja) * 1987-03-27 1988-10-05 日本碍子株式会社 セラミツク多層積層体の製造方法
JPS6453597A (en) * 1987-08-25 1989-03-01 Matsushita Electric Ind Co Ltd Manufacture of ceramic multilayered board
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH04288854A (ja) * 1991-03-18 1992-10-13 Mitsubishi Materials Corp 半導体装置実装用セラミックス基板およびその製造方法
JP2785544B2 (ja) 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
JPH05174614A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 配線電極ペースト及び電子部品の製造方法
JPH05235497A (ja) * 1992-02-20 1993-09-10 Murata Mfg Co Ltd 銅導電性ペースト
EP0569799B1 (en) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Method for making via conductors in multilayer ceramic substrates
JPH06104572A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd セラミックス多層回路板用グリーンシート及びグリーンボディ
US5498580A (en) * 1993-03-30 1996-03-12 Sumitomo Metal Industries Ltd. Ceramic substrate and a method for producing the same
JPH06349314A (ja) 1993-06-03 1994-12-22 Murata Mfg Co Ltd 導電性ペースト
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3297531B2 (ja) 1994-06-27 2002-07-02 京セラ株式会社 導電性ペースト
JPH0817241A (ja) * 1994-06-30 1996-01-19 Mitsuboshi Belting Ltd 銅導体ペーストおよび銅導体膜の製造方法
US6086793A (en) * 1994-12-02 2000-07-11 Murata Manufacturing Co., Ltd. Method of producing electrically conductive pastes and materials using same
JP3237432B2 (ja) * 1995-01-23 2001-12-10 株式会社村田製作所 導電性ペースト
JP3209089B2 (ja) * 1996-05-09 2001-09-17 昭栄化学工業株式会社 導電性ペースト
JPH1051088A (ja) * 1996-05-28 1998-02-20 Ngk Spark Plug Co Ltd セラミック配線基板およびその製造方法
JPH1126289A (ja) * 1997-06-30 1999-01-29 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JPH11135945A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 多層セラミック基板の製造方法
JP3941201B2 (ja) * 1998-01-20 2007-07-04 株式会社デンソー 導体ペースト組成物及び回路基板
JPH11233942A (ja) * 1998-02-09 1999-08-27 Sharp Corp セラミック多層基板及びその製造方法
JPH11268966A (ja) * 1998-03-23 1999-10-05 Sumitomo Metal Electronics Devices Inc 積層セラミックス製品と接合材料
JP3419321B2 (ja) * 1998-09-24 2003-06-23 株式会社村田製作所 セラミック電子部品およびその製造方法
US6592696B1 (en) * 1998-10-09 2003-07-15 Motorola, Inc. Method for fabricating a multilayered structure and the structures formed by the method
JP2000188475A (ja) * 1998-10-13 2000-07-04 Murata Mfg Co Ltd セラミック多層基板の製造方法

Also Published As

Publication number Publication date
US20030019563A1 (en) 2003-01-30
EP1189495B1 (en) 2011-05-25
WO2001069991A1 (fr) 2001-09-20
EP1189495A1 (en) 2002-03-20
EP1189495A4 (en) 2007-07-04
US6846375B2 (en) 2005-01-25

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
JP2002374067A (ja) プリント基板のおよびその製造方法
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ic 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
TW200410608A (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
JP6502205B2 (ja) 多層配線基板およびその製造方法
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
WO2018163982A1 (ja) 多層基板
JP4385782B2 (ja) 複合多層基板及びその製造方法
JPH07201636A (ja) 積層電子部品及びその製造方法
JP4335843B2 (ja) セラミック基板の製造方法およびセラミック基板
JP2005268672A (ja) 基板
JPS60117796A (ja) 多層配線基板及びその製造方法
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
JPH0221157B2 (zh)
JP2515165B2 (ja) 多層配線基板の製造方法
JP2001267742A (ja) セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JPH0645758A (ja) 多層セラミック基板およびその製造方法
WO2018088191A1 (ja) セラミック基板及びセラミック基板の製造方法
JP2004014616A (ja) セラミック回路基板用外部接続端子
JPS60167489A (ja) セラミツク回路基板の製造方法
JP6185695B2 (ja) 多層配線基板およびその製造方法
JPH0794839A (ja) 回路基板
JPH09107185A (ja) 多層プリント回路基板
JP2008186907A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees