TW503549B - Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified - Google Patents

Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified Download PDF

Info

Publication number
TW503549B
TW503549B TW089116018A TW89116018A TW503549B TW 503549 B TW503549 B TW 503549B TW 089116018 A TW089116018 A TW 089116018A TW 89116018 A TW89116018 A TW 89116018A TW 503549 B TW503549 B TW 503549B
Authority
TW
Taiwan
Prior art keywords
wiring
grid array
package
substrate
ball
Prior art date
Application number
TW089116018A
Other languages
English (en)
Inventor
Kevin Lyne
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW503549B publication Critical patent/TW503549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

5ί)3549 Α7 Β7 五、發明説明（1 ) 發明領域 本發明係關於積體電路裝置的領域。更明確地說，本發 明係關於一種用以藉選擇性地自球格栅陣列（ball grid array BGA)封裝的覆蓋區減少焊球以增加封裝基底的路線可安排 度來提高裝置可靠性的方法。 / 發明背景 對於總成本降低與小型化的雙重要求在近年來產生非常 小型積體電路封裝解決方案的更多要求。這在諸如攝錄影 機與行動電話手機等消費性終端設備上特別重要。雖非正 式定義，封裝面積類似於其所封裝之積體電路面積的封裝 通稱為晶片尺寸封裝（chip scale packages CSP)。 CSP在許多方面是針對成本降低與小型化要求的理想解 決方案。其提供相對於四邊平坦封裝大幅的面積減少且具 有進一步減少面積的潛力而無須增加系統層面的成本。在 最佳狀況下，CSP今日能在每端子成本上與四邊平坦封裝 相抗衡。譬如德州儀器公司（Texas Instruments)的許多種 CSP能以與薄四邊平坦封裝類似的成本購得。 德州儀器公司生產稱為MicroStairBGA™之一系列的以聚 醯亞胺為基礎之CSP (見圖1)。這種CSP 10就像大部份 其他CSP —樣使用焊點合金球12當作封裝基底14與封裝 被焊接於其上的基板之間的相互連結。正如所有這些封裝 一樣，形成於封裝與基板之間的焊球在曝露於循環變化的 週遭溫度條件下時易受金屬疲乏的影響。 JEDEC與EIAJ不斷規範更微細間距的BGA工業標準。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝*
五、奋明説明（ 2 ) A7 B7 現今廣泛認知的最細微間距標準是0 50毫米間距。但是 0.50毫米間距的CSP之廣泛接受度與使用仍因為下列原因 而非常有限： 1) 缺乏來自廣大範圍供應商之封裝來源。 2) 缺乏封裝可靠性資料且顧慮其可靠性無法符合消費市場 的要求。 3) 用以固定如此細微間距之封裝的印刷電路基板（pcB)要 求非常嚴格。此種電路基板的供應量有限且在許多狀況 下其較高的PCB成本也令人卻步。 4) 缺乏用如此細微間距之.BGA在大多數表面黏著技術 (SMT)組合作業的製造上之經驗。 5) 相信以每端子成本而言，〇·5〇毫米間距之csp的零件成 本基本上就比譬如〇·8〇毫米間距之CSP為高。 很清楚的是，要採用符合系統成本降低與小型化雙重目 標之封裝的成功關鍵是封裝可靠性。當球間距縮減時，因 為前述之球接合點疲乏現象而使符合可靠性規格越來越固 難。焊球的大小（體積）與形狀都影響可靠性。系統中最脆 弱的連結一般疋焊接接合點内橫截面最小的點，也就是如 圖2中所示的通路（28)。 所以，CSP基底設計的主要挑戰是使此焊接通路的直徑 最佳化。但是，隨著封裝上的球密度增加（在更多列上有 更多個焊球，間距更細密），基底路線安排密度也提高， 從而經常導致封裝設計的可靠度顯著下降。為了說明此 點’如圖3中所示現行最佳可靠性的設計是： 5r03549 A7 B7 五、發明説明（3 ) 焊球（12)間距：500微米 接線（30)/空間：28/42微米 通路（32)直徑：280微米 焊球焊墊（34)直徑：380微米 NB焊墊大小為通路大小加ι〇〇微米 這些基於可靠性設計的最佳規則僅容許相鄰焊球（12)之 間有一條軌線或接線（30)通過。這在CSP封裝内很重要， 因為一條接線或軌線（3〇)須從各焊球焊墊（34)延伸到基底 (14)的外部邊緣（譬如有助於電解電鍍）。此種在鄰接焊球 之間限制一條接線或軌線的·限制會侷限在矩陣型球格栅陣 列内實際上可實施的焊球總數，因為可實際上延伸出到基 底的外部表面之執線或接線數目是有限的。 圖4顯示在一 10xl〇封裝本體上具有144個焊球（間距為 〇·5耄米）的傳統焊球覆蓋區（普通3列焊球圖樣）。為達成 此種緻密的路線安排，設計者必須妥協。一般有三種選 擇： 1) 緊縮連接軌線之接線/空間設計規則。這會增加成本或 可说超過基底技術的能力範圍。* 2) 減少通路直徑。這樣會減少焊接接點的疲乏壽命。 3) 減少焊球焊㈣通路之最小重#(請見_ 4)。這樣對可 靠性有負面影響，因為這將影響封裝的澄度敏感度。 *ΝΒ·接線/空間設計規則 & 疋用』精耆減少銅薄膜厚度而改善。 此點將不在此討論，因方卜_ U為此處所說明的原理可被應用以提 昇任何金屬薄膜厚度之封裝的 裝的了非性。當面對提高路徑安
5p3549 A7 •_ B7 五、發明説明（4 ) 排密度之需要時，最普遍的妥協是使用既有基底技術可用 之最緊縮的接線/空間規則，然後減少焊球通路直徑。這 顯示於圖5中的範例内，且為圖4中之覆蓋區使用的設 計。 圖5顯示3滿列焊球之路線安排圖樣，其中： 焊球（12)間距：500微米 接線（30) /空間：28/42微米 通路(32)直徑：218微米 焊球焊墊（34)直徑：318微米 所以，在圖4(且包含圖.5 )的案例中，設計者選擇了選 項2。為了讓鄰接洋球之間容許兩條軌線通過，通路直徑 須從280微米減少為218微米，這違反了要求280微米通路 直徑的最佳設計規則。本技術領域中眾所週知此種修改或 改變對可靠性有顯著影響。 發明概要 一種用以藉選擇性地自傳統球格栅陣列（ball gHd饥吖 BGA)封裝之覆蓋區減少焊球（與其相關的焊球焊墊、通路 與軌線或接線）以改善裝置可靠性的路線安排技術，以及 被如此修改之BGA封裝。該路線安排技術使用由減少之焊 球造成的間隙當作供安排軌線或接線從焊球焊墊接往其上 文裝半導體裸晶片之基底的外部表面之額外空間。本發明 的一個優點是其容許保留最佳通路直徑而又能在更縮小的 封裝上增加焊球數目，藉此提高裝置的可靠性。 圖示诫
503549
相信為本發明之特性的獨特特點陳述於所附申請專利範 圍2。但是本發明本身以及本發明之其他特點與優點將可 藉著參考下文之詳述並連同諸附圖而有透徹的了解，諸附 圖中： 圖1是球格栅陣列（BGA)封裝的截面爆炸圖❶ 圖疋士裝在印刷接線基板（printed wiring bcmi*d PWB) 上之球格柵陣列（BGA)封裝的橫截面圖。 圖3顯示現行通路、烊球烊墊與軌線或接線之最佳設 計。 圖4顯不當現行最佳設計:規則被妥協時可得到的傳統球 格柵陣列覆蓋區。 圖5顯示在圖4之球格栅陣列覆蓋區内三全列焊球之路 線安排圖樣。 圖6顯示根據本發明之一種具體實例採用選擇性焊球減 少之球格栅陣列覆蓋區。 圖7顯示圖6之覆蓋區的一部份之路線安排圖樣。 圖8顯示根據本發明另一種具體實例採用選擇性焊球減 少之球格棚*陣列覆蓋區。 圖9顯示根據本發明還有另一種具體實例採用選擇性焊 球減少之球格栅陣列覆蓋區。 圖10顯示傳統球格柵陣列與選擇性減量之球袼柵陣列 封裝在各種裸晶片尺寸下的最差應力預測值。 圖1 1是依據本發明一實施例之球格栅陣列（B G A)封 裝的截面爆炸圖。 -8 - 本紙張尺度適用中Β國家標準見格(21〇χ 297"^ --_ --- 503549 五、發明説明
發明詳述 覆蓋區設計可能克服上文所述的許多限制與妥協。使 I心則並： 〖十的複雜度 知）沒有: no
裝
^隨的通路 η結果當使 陰的兩個烊 ^當使用18 条軌線或接 ，不同而改 包在沒有更 匕情況下安 匕通路直和） 稱為"智慧 >更明確地 (38)是 ΤΙ >毫米本體 3 G Atm封裝 -根據裸晶 .格柵矩陣 -…幻 -*-— A7 B7 五、發明説明（7 ) ⑽X18) 〇根據上文的討論，若使用最佳設計規則，則不可 把利用具有324個焊球的全f18xl8焊球格柵陣列(或者任 何其他大型尺寸的格栅），因為每個可存在之裸晶片坪塾 的軌線或接線均須延伸到基底的外部表面而在所有的28 毫米直握通路之間沒有足夠的空間來容納所有的軌線。關 鍵技巧在於聰明地判斷要減少哪些烊球以便達成所要的覆 盍區。所以在圖6與圖7之具體實例中，在28〇微米的標 準尺寸通路下，28微米的接線寬度容許在標準通路之間有 一條軌線，且在兩通路間有減量之通路間隔的，精況下容許 在兩通路之間有高達8條軌線。 使用上述標準，格柵（具有四個完全相同的邊）上最外側 的列（列0)最多可能有68個焊球地點，最外侧的列之四個 邊的每個邊上減少6個焊球，結果使列〇總共剩下* 4個 焊球。格柵上往内的次一列（列1}最多可能有6〇個焊球 地點，該列之四個邊的每個邊上減少14個焊球，結果使 列1總共剩下4個焊球。格柵上往内的次一列（列2 )最多 可能有52個焊球地點，該列之四邊的每一邊上減少〇個 焊球’結果使列2上總共剩下52個焊球^格柵上往内的 次一列（列3 )最多可能有44個焊球地點，該列之四邊的每 一邊上減少0個焊球，結果使列3上總共剩下44個焊 球。格栅上往内的次一列（列4 )最多可能有36個焊球地 點，該列之四邊的每一邊上減少7個焊球，結果使列44 上總共剩下3個焊球。沒有選擇其他的焊球列^將所有的 焊球數加總造成具有152個焊球（當列0左下角之焊球被減 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
少時降為151個焊球）之覆蓋區的封裝，如表丨中所示此 盍區選擇的結果。在此範例中，實際被選擇的Η〗個焊球 不是10x10毫米封裝使用本發明之選擇性減量可得到=最 大值或最小值。但《151個焊球比較伽1()亳米基板使: 需要最佳的280微米通路尺寸之傳統覆蓋區設計技術所能 獲得的焊球數多得多。圖7顯示圖6之覆蓋區沿著截線^ 1的一部份之路線安排圖樣。 圖8顯示採用選擇性焊球減量之另一種覆蓋區（41)。更 明確地說，圖8所示的經選擇性焊球減量之覆蓋區（41)是 在10x10毫米本體或基板（4〇)上包含24 0個焊球的TI 24〇 GHZ uStarBGA™ 封裝之覆蓋區。TI 240 GHZ uStarBGA™封裝 的模擬開始於選擇一 1 Οχ 1 〇毫米本體或基板（综合根據裸 晶片尺寸與客戶的尺寸限制要求）^其次選擇一 n的球格 柵矩陣（17x17)。在圖8的具體實例中，在280微米的標準 尺寸通路下，18微米的接線寬度（小於現行最佳設計規則） 容許在標準通路之間有二條軌線，且在兩通路間有減量之 通路間隔的情況下容許在兩通路之間有高達12條軌線。 使用上述標準，格栅（具有四個完全相同的邊）上最外侧 的列（列0 )最多可能有64個焊球地點，最外側的列之四個 邊的每個邊上減少3個焊球，結果使列0總共剩下52個 焊球。格栅上往内的次一列（列1 )最多可能有56個焊球地 點，該列之四個邊的每個邊上減少2個焊球，結果使列1 總共剩下48個焊球。格柵上往内的次一列（列2 )最多可能 有48個焊球地點，該列之四邊的每一邊上減少2個焊 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
503549 A7 _____ B7 五、發明説明（9 ) 球’結果使列2上總共剩下40個焊球。格柵上往内的次 一列（列3 )最多可能有40個焊球地點，該列之四邊的每一 邊上減少1個焊球，結果使列3上總共剩下36個焊球。 格柵上往内的次一列（列4 )最多可能有32個焊球地點，該 列之四邊的每一邊上減少〇個焊球，結果使列4上總共剩 下32個焊球。格柵上往内的次一列（列5 )最多可能有％ 個焊球地點，該列之四邊的每一邊上減少〇個焊球，結果 使列5上總共剩下24個焊球。格柵上往内的次一列（列6) 最多可能有16個焊球地點，該列之四邊的每一邊上減少4 個焊球’結果使列6上總共剩下〇個焊球。格柵上往内的 次一列（列7)最多可能有8個焊球地點，該列之四邊的每 邊上減少0個焊球，結果使列7上總共剩下8個焊球。 沒有選擇其他的焊球列。將所有的焊球數加總造成具有 240個焊球之覆蓋區的封裝，如表2中所示此覆蓋區選擇 的結果。如上述151個焊球之覆蓋區的範例一樣，實際被 選擇的240個焊球不是10xl〇毫米基板使用本發明之選擇 性減量可得到的最大值或最小值。但是如上文所述般， 240個焊球比較10xl0基板封裝使用需要最佳的28〇微米通 路尺寸之傳統覆蓋區設計技術所能獲得的焊球數多得多。 圖9顯示採用選擇性焊球減量之另一種覆蓋區（43)。更 明確地說，圖9所示的經選擇性焊球減量之覆蓋區（43)是 在12x12耄米本體或基板（45)上包含個烊球的τΙ288 GZG uStarBGA™封裝之覆蓋區 β ΤΙ 288 GZG iiStarBGA™封裝 的模擬開始於選擇- 12xl2毫米本體或基板（综合根據裸
B7 五、發明説明（10 ) 阳片尺寸與客戶的尺寸限制要求）。其次選擇一 Η的球格 栅矩陣（21x21) 〇在圖9的具體實例中，在28〇微米的標準 尺寸通路下，18微米的接線寬度（小於現行最佳設計規則） 容許在標準通路之間有二條軌線，且在兩通路間有減量之 通路間隔的情況下容許在兩通路之間有高達12條軌線。 使用上述標準’格栅（具有四個完全相同的邊）上最外侧 的列（列0 )最多可能有80個焊球地點，最外侧的列之四個 邊的每個邊上減少8個焊球，結果使列〇總共剩下48個 烊球。格栅上往内的次一列（列丨）最多可能有72個焊球地 點’該列之四個邊的每個邊上減少1個焊球，結果使列1 總共剩下68個·焊球。格柵上往内的次一列（列2 )最多可能 有64個焊球地點，該列之四邊的每一邊上減少〇個焊 球，結果使列2上總共剩下64個焊球。格柵上往内的次 一列（列3 )最多可能有56個焊球地點，該列之四邊的每一 邊上減少0個焊球，結果使列3上總共剩下56個焊球。 格柵上往内的次一列（列4 )最多可能有48個焊球地點，該 列之四邊的每一邊上減少12個烊球，結果使列4上總共 剩下0個焊球。格柵上往内的次一列（列5 )最多可能有40 個焊球地點，該列之四邊的每一邊上減少10個焊球，結果 使列5上總共剩下0個焊球。格柵上往内的次一列（列6 ) 最多可能有32個焊球地點，該列之四邊的每一邊上減少1 個焊球，結果使列6上總共剩下28個焊球。格栅上往内 的次一列（列7 )最多可能有24個焊球地點，該列之四邊的 每一邊上減少〇個焊球’結果使列7上總共剩下24個焊 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公爱) 刈3549 A7 B7 五、發明説明（n 球。格柵上往内的次一列（列8 )最多可能有16個焊球地 點，該列之四邊的每一邊上減少4個焊球’結果使列8上 總共剩下0個焊球。格柵上往内的次一列（列9 )最多可能 有8個焊球地點，該列之四邊的每一邊上減少2個焊球， 結果使列9上總共剩下〇個焊球。沒有選擇其他的焊球 列。將所有的焊球數加總造成具有288個焊球之覆蓋區的 封裝，如表3中所示此覆蓋區選擇的結果。實際被選擇的 288個焊球不是12x12毫米基板使用本發明之選擇性減量 可得到的最大值或最小值。如上文所述般，288個焊球比 較12x12毫米基板使用需要·最佳的280微米通路尺寸之傳 統覆蓋區設計技術所能獲得的焊球數多得多。 表4顯示對傳統與，，智慧覆蓋區"做基板層面可靠性 (board levei reliability BLR)測試的結果。由於可靠性與裸印 片尺寸間有重大關聯’所以兩種狀況中的裸晶片均被維= 恆定（6.0χ6·0毫米）。為了專注於封裝可靠度僅報告接人 點封裝側的故障： 〇
以下為此測試所用之其他設計與測試參數· 溫度範圍：攝氏40/125度 -14 本紙張尺度297公爱） 503549 A7 B7 五、發明説明（12 ) 斜昇時間：2-5分鐘 持續時間：11-13分鐘 基板焊整型式·電鐘錄/金的銅 基板材料：FR4 基板厚度：0.80毫米 焊墊設計：無焊接遮罩界定 焊墊直徑：0.20毫米* *最佳直徑為0.25-0.30毫米。為此測試取得之基板不符 合此原始規格。 模擬本發明所提解決方案的能力在快速引進新封裝到市 場方面是非常珍貴的。TI 151 CSP $mart-FootITM封裝係在任 何新工具投入之前使用二維有限元素分析工具模擬而成。 該模型事前確認了本發明所提之可靠性的優點。該151個 焊球的CSP ’Smart-Foot’™封裝不但被證明如該模型所預測 一樣的可靠，而且所有的可靠性測試都是第一次就通過。 圖10顯示兩種封裝在各種不同裸晶片尺寸下的最差彈性應 力預測值，且清楚地顯示’Smart-Foot’™封裝的應力顯然較 低。 無線手機慣用的DSP經常使用具有144個接點的封裝。 該種144 TQFP封裝已經是這些應用的大量使用封裝。如 上文中發明背景内所述者，有清楚的需要要減少傳統QFP 封裝的尺寸到相當於晶片大小的封裝。所以需要一種144 CSP。具備0.80毫米焊球間距的12x12毫米本體之144 CSP已經開發出來，且自1997年迄今已經是大量使用的 -15- 本紙張尺度適用中國國家標準(CNS) A4^格(210 X 297公釐） 503549 A7 B7 五、發明説明（13 ) CSP。由於需要進一步的封裝縮減，所以需要開發具備 ^ '翁 - 10x10毫米本體尺寸的0.50亳米間距版本。現今已經有傳 統與fSmart-Foot’TM兩種覆蓋區之具備0.50毫米間距的 10x10亳米本體封裝可用。 由於對更小本體封裝的需要勢必持續，所以在此創新的 路上會有更多封裝設計跟隨。12x12毫米與13x13毫米之 本體’Smart-Foot^™封裝已經在設計中以應用在更高總焊球 數的領域中。 如果從稍微”傳統”封裝設計方法的角度來看，可以預期 會有許多批評： 1) fSmar-Foot’TM封裝看來不傳統，且不符合其他廠商提供之 覆蓋區。幸運的是，由於無線應用的大量使用，稍微” 傳統π的覆蓋區可輕易地為了可靠性的好處而調整。 2) 此種不平常的覆蓋區之基板路線安排能力可能是一個問 題。實際上，此種方法不會對系統成本增加任何負擔， 因為’Smar-Foot’™覆蓋區的路線安排可能因擴散組態而在 實際上更簡單。在諸如240與304個焊球等較大封裝的 案例中，需要特別小心以確保基板的路線安排品質不致 下降，但這可輕易達成。 3) 封裝成本會較高。除了較長的設計循環之外，fSmar-Foof™封裝的成本與傳統覆蓋區之封裝成本完全相同， 組合處理程序也完全相同。兩種封裝所用的封裝材料一 樣。此外，在一些使用’Smar-FoofTM的範例中免於使用較 高成本之基底材料（譬如需要兩層金屬而非傳統的一層 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 503549 A7 ______B7 i、發明説明(~i4~) "~ 一 ---- 金屬）。 4)除了上述的路線安排議題之外，可能會有其他額外系統 成本。可靠度不足的CSP —般需要基板組合者增加機能 特點以彌補封裝的缺點。這一般涉及一"底層填料”處理 程序，也就是使用黏膠於零件和基板之間的方法。此黏 膠紆解來自焊球的應力並將應力分佈到封裝下面的整個 表面區域。這是一種有效的技術，但是會增加可觀的成 本。所以使用諸，Smar-FoofTM等較高可靠性的解決方案可 郎省系統階層的成本。 總之，使用，Smar-F〇〇t，™封霁來給予封裝設計—種創新的 方法可提供下列益處。 1) 較傳統設計有2-3倍的基板階層可靠性改善。 2) 藉著避免諸如底層填料等額外處理程序而有節省成本的 潛力。 3) 不對封裝、客戶的基板、或客戶的處理程序產生額外的 成本。
裝 訂
左件符號說明 10 晶片尺寸封裝（CSP) 12 焊點合金球 14 彈性基底 16 印刷電路板 18 封裝劑 20 晶片 22 裸晶片膏 -17· 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐） 503549 A7 B7 五、發明説明（15 ) 24 導線接合 2 6 銅圖樣 28 通路 30 軌線或接線 32 通路 34 焊球焊墊 3 8 覆蓋區 40 本體或基底 4 1 覆蓋區 43 覆蓋區 45 本體或基底 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 503549 A7 B7 五、發明説明（16 )縴 一 攻 3〇300、0^0"> 办 〇jf〇 — 〇 cn m n^ —rorooj 么 cnCT>cn ^^^poooocn^rooco N列 £ Γ 〇〇 一 Lwcn^j 〜oo 工 cr> OOOOOOCX3^f5^^ 〇〇〇〇〇〇〇〇〇〇〇 rohOK^rofOhorororohoro COCOOOOOOOODODOOCOCOOO 〇〇〇〇〇〇〇〇〇〇〇 r〇fs〇f〇h〇is〇Njr〇h〇fs〇fs〇ro 00000003 03 00 00 00 00 00 00 〇〇〇〇〇〇〇〇〇〇〇 CDC0O0O0CDO0O0CXJCDO0O0 ’Ά Α> hON^rorohOhoroNoro roro 焊軸點/列 每邊焊球 減少量 列上剩餘 的焊球量 被減少尺寸 的通路數 標準通路 尺寸(微米） 減少之通路 尺寸(微米） 接線 (微米） 空間寬度(微米） 標準通路間 的執線數 βρβΜ. 50#奍 ί 「1011#米 s^. 100 itfitfEcnooβ S9> 0 ________ _ ___ 勒固減少之通 路的執線數 每個減少之焊 〇〇〇〇〇□〇〇〇〇〇〇〇〇〇〇〇□〇〇〇〇' 永的執線數 --c^ro 最大軌線數 ί焊斑内鄯） 〇〇〇〇〇〇CD^^-^j OOOOOOCXJ^f^^j 〇 〇 (焊球内部） 是否未超過 最大軌線數? 最大可能 焊雜 OOOOOOCD^OO 内部貫際 公00 焊球數 〇〇^2|g〇^〇g〇 差異 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 繂 it 152 00 赛赛 to 〇 503549 A7B7 五、發明説明（17 ) 表2 〇 00000cn^fooSa52 〇〇〇〇->.〇〇 —* p〇 h〇 〇j 焊_也點/列 每邊焊球 減少量 〇〇〇〇〇〇〇〇〇〇〇 h〇f〇r«orois〇fsjr〇h〇p〇r〇f〇 CDOOCDCOOOOOCOOOOOOOCO 〇〇〇〇〇〇〇〇〇〇〇 ho fO ro ro f〇 f〇 ^ ΓΌ f〇 f〇 ro C0ODO0O0O0O3O0O0CDO0O0 〇〇〇〇〇〇〇〇〇〇〇 列上剩餘 的焊球量 被減少尺寸 的通·2¾"數/邊_ 標準通路 尺寸(微米） 減少之通路 尺寸(微米） 500 赛诈 17 N丨一菩系Ί:~0.50襁米茗3Elfl^4莽禽署sal 50 , $ 10 *ss# tmmtA _Jk CDO0ODO0COO0C30O0O0CDO0 fsjrorofofororohof^orofva oooooocooooooooocoooco 接線紐 (微米） 空間寬度 (微米) 黎ft
fO |N〇 NJ ND ΓΟ ho 駟畤箨th2s 標準通路間 的軌線數 每個減少之通 路的軌線數 __________ 制喊少、之焊 ^foforofofororohororo J表的軌線數
〇〇〇5；gS2SgsS 最大軌線數 (焊球内部） 〇〇〇〇0〇f〇〇j〇d办办cn 是否未超過 —cn o CO ΓΟ 最大軌線數? 最大可能 焊雜 to 一 LA 00 隹韓 辟 to 〇
OOOCOCD^SggS 内部實際 焊雜 〇〇〇α^^〇ί〇έοαίσί 差異 -20-
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 503549 A7B7 五、發明説明（18 ) 表3
ItJtroBB 三 CDOO^JCTJCjn 為 〇JNJ 一 〇 N列
一 h〇c*j 办▲cncn^JQ^ ^^crs-^foooocrj-^foO
CD 〇〇〇^〇〇°°ο52δέ 〇〇〇〇〇〇〇〇〇〇〇 fororororoforororof^ofo 〇3CX3〇OC〇CX>〇D〇〇C〇OOCO〇D 〇〇〇〇〇〇〇〇〇〇〇 焊球地點/列 每邊焊球 減少量 列上剩餘 的焊球量 被減少尺寸 的通路數/i 標準通路 尺寸(微米） 500 赛斧 21
N丨一孝與#~0.50槲洙盈商丨鄭汁4熬翁奪If璧 50馨 S 12 β p〇f〇rN〇r〇f〇f〇h〇r〇h〇r〇Nj> 減少、 CDCOC〇C〇C〇03C〇C〇C3〇0〇CX> ΓΤ -丄/咖々、 〇〇〇〇〇〇〇〇〇〇〇 尺寸(微米）
^ COCOCOCDCOCOCOCOCOCOCO 接線紐 (微米） rohOhorororoforofOfO^o 主間 〇□〇〇〇□〇〇 CO CO OO CD CD CO CD (βί^^^) fs〇 (sj ro ro 標準通路間 的軌線數 駟蛑繂it. 288 ro ro 路的執線數 '每個減少之烊 -.▲ mmiurn _ππιιιιι* Λ _一 * * fOfs〇ls〇r〇f〇NJr〇fOfOf〇P〇 球的軌線數 ο ogcxjcngg^oo^o^ (焊球内部） ooo-^oo^sg^ 5^¾¾¾ οοο^^οο^2§3έ |；^J 能 o o o 差異 -21 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) it 288 to — Lh CO 湼Μ 蘇蘇 to 〇

Claims (1)

  1. IP 曰— 1請專利範圍 " 1· 一種改善球格柵陣列封裝（10)可靠性的方法，該方法 係藉由降低焊球接點之疲乏現象，其中多重軌線或接 線的路線被安排通過因選擇性自該封裝覆蓋區 (3 8,4 1，43)減少焊球（12)與其相關焊球焊墊（34)、通 路（32)與執線或接線（3〇)造成的結果而空出的空間。 2·如申請專利範圍第1項之方法，其中當使用25微米接 線寬度規則時有多達8條軌線或接線的路線被安排通 過因減少該等焊球與其相關焊球焊墊、通路與軌線或 接線造成的結果而未使用的空間。 3·如申叫專利範圍第1項之方法，其中當使用丨8微米接 線寬度規則時有多達12條軌線或接線的路線被安排通 過因減少該等焊球與其相關焊球焊墊、通路與執線或 接線造成的結果而未使用的空間。 4·如申請專利範圍第1_3項中任一項之方法，其中實施選 擇性減數之該覆蓋區中該通路的直徑係大於未實施選 擇性減數之覆蓋區中之通路者，且符合相同最佳通路 設計規則。 5·如申請專利範圍第4項之方法，其中該直徑是28〇微 米。 6·如申請專利範圍第1、2或3項之方法，其中該等悍球 的間距是500微米。 7·如申請專利範圍第1、2或3項之方法，其中該軌線或 A8 B8 C8
    接線之寬度為18微米。 8·如申請專利範圍第1、2或3項之方法，其中該執線或 接線之空間寬度為28微米。 9· 一種柵陣列裝置，包括： 一半導體裸晶片（20);及 一基底（40)，該基底的第一側連接至該裸晶片且該 基底的第二側具有選擇性減量之球格柵陣列，其中將 焊球焊墊連接至該基底的該第一側之多重軌線或接線 的路線被安排通過因減少該等焊球（丨2)與其相關焊球 焊塾（34)、通路（32)與軌線或接線（3 0)造成的結果而 空出的空間’該基底經由減少焊球接點疲乏而提供改 進的裝置可靠度。 10·如申請專利範圍第9項之柵陣列裝置，其中該等多重軌 線或接線進一步延伸到該基底之外部表面。 11·如申請專利範圍第9項之柵陣列裝置，其中當使用28 微米接線寬度規則時有多達8條軌線或接線的路線被 安排通過因減少該等焊球與其相關焊球焊墊、通路與 軌線或接線造成的結果而未使用的空間。 12·如申請專利範圍第9項之柵陣列裝置，其中當使用18 微米接線寬度規則時有多達12條軌線或接線的路線被 安排通過因減少該等焊球與其相關焊球焊墊、通路與 軌線或接線造成的結果而未使用的空間。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
    13·如申請專利範圍第9_12項中任一項之柵陣列裝置，其 中實施選擇性減數之該覆蓋區中該通路的直徑係大於 未實施選擇性減數之覆蓋區中之通路者，且符合相同 的最佳通路設計規則。 14·如申請專利範園第13項之柵陣列裝置，其中該直徑為 280微米。 15·如申請專利範圍第9-12項中任一項之柵陣列裝置，其 中該等焊球之間距為500微米。 16.如申請專利範圍第9-12項中任一項之栅陣列裝置，其 中該軌線或接線之寬度為18微米》 Π·如申請專利範圍第9-12項中任一項之柵陣列裝置，其 中該執線或接線之空間寬度為28微米。 18·如申請專利範圍第9_12項中任一項之柵陣列裝置，其 中該裝置為球袼柵陣列（BGA)封裝。 19· 一種改進球格柵陣列（BGA)封裝之可靠性的方法，其 中 於該封裝之覆蓋區上提供增大直徑之通路，以減少 球接點疲乏；且 多條軌線或接線的路線，被安排通過因自該覆蓋區 選擇性減少焊球（12)及其相關之焊球焊墊（34)、通路 (3 2 )及軌線或接線（30)所造成的結果而空出的空間。 20· —種改進球格柵陣列（BGA)封裝之可靠性的方法，其 •3龜 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
    503549 A8 B8 C8 ____D8 六、申請專利範圍 ^ 中 多條軌線或接線之路線，係被安排通過因自該封裝 之一基底選擇性減少焊球（1 2 )及其相關焊球焊墊 (34)、通路（32)及軌線或接線（3〇)所造成之結果而空 出之空間；該選擇性減數及軌線或接線之路線安排， 使得可使用較未具有該選擇性減數及軌線或接線路線 安排者更大直徑之通路。 21· —種改進球格栅陣列（BG a )封裝之可靠性的方法，其 中 多條軌線或接線之路線，係被安排通過因自該封裝 之一基底選擇性減少焊球（1 2)及其相關焊球焊墊 (34)、通路（3 2)及執線或接線（3 〇)所造成之結果而空 出之空間；該選擇性減數及執線或接線之路線安排， 使得可使用較未具有該選擇性減數及軌線或接線路線 安排之最佳接線/空間設計規則所允許者更大直徑的通 路。 22· —種經由減少球接點疲乏改進球格栅陣列（Bga)封裝 之可靠性的方法，其中 多條軌線或接線之路線，係被安排通過因自該封裝 之一基底選擇性減少焊球（i 2)及其相關焊球焊墊 (3 4)、通路（3 2)及軌線或接線（3 〇)所造成之結果而空 出之空間；該選擇性減數及軌線或接線之路線安排， « 4 - 本紙張尺度適财S S家標準(CNS) A4規格(21G X 297公釐) 一- 503549 A8 B8 C8 -—-------—__D8 ____ 六、申請專利範圍 使得可使用較未具有該選擇性減數及軌線或接線路線 安排者更大直徑之通路。 23· 一種經由減少球接點疲乏改進球格柵陣列（B G A)封裝 之可靠性的方法，其中 多條軌線或接線之路線，係被安排通過因自該封裝 之一基底選擇性減少焊球（丨2)及其相關焊球焊墊 (34)、通路（32)及軌線或接線（3〇)所造成之結果而空 出之空間；該選擇性減數及軌線或接線之路線安排， 使得可使用較未具有該選擇性減數及執線或接線路線 去排之最佳接線/空間設計規則所允許者更大直徑的通 路。 24· —種柵陣列裝置，包括： 一半導體鍛模（20);及 一基底（4 0)，該基底的第一侧連接至該鍛模、該基 底的第二側及選擇性減量之球格柵陣列，其中將烊球 焊盤連接至該基底的該第一側之多重軌線或接線的路 線被安排通過因減少該等焊球（丨2)與其相關焊球焊墊 (34)、通路（3 2)與軌線或接線（30)造成的結果而空出 的2間；該選擇性減數及軌線或接線之路線安排，使 得可使用較未具有該選擇性減數及軌線或接線路線安 排者更大直徑之通路。 25· —種柵陣列裝置，包括： 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A B c D 503549 六、申請專利範圍 一半導體鍛模（20);及 一基底（4 0 )，該基底的第一側連接至該鍛模、該基 底的第二側及選擇性诚量之球格柵陣列，其中將焊球 焊盤連接至該基底的該第一側之多重軌線或接線的路 線被安排通過因減少該等坪球（1 2 )與其相關烊球焊塾 (34)、通路（3 2)與軌線或接線（30)造成的結果而空出 的空間；該選擇性減數及軌線或接線之路線安排，使 得可使用較未具有該選擇性減數及軌線或接線路、線安 排之接線/空間設計規則所允許者更大直徑的通路。 •6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " "'1—--
TW089116018A 1999-09-20 2000-08-09 Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified TW503549B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/400,349 US6285560B1 (en) 1999-09-20 1999-09-20 Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified

Publications (1)

Publication Number Publication Date
TW503549B true TW503549B (en) 2002-09-21

Family

ID=23583264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116018A TW503549B (en) 1999-09-20 2000-08-09 Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified

Country Status (4)

Country Link
US (1) US6285560B1 (zh)
EP (1) EP1085571A1 (zh)
JP (2) JP2001127203A (zh)
TW (1) TW503549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859762A (zh) * 2009-04-07 2010-10-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
JP3371867B2 (ja) * 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
EP1098555B1 (en) * 1999-11-02 2008-07-23 Canon Kabushiki Kaisha Printed-wiring board
WO2001050526A1 (en) * 1999-12-30 2001-07-12 Intel Corporation Optimized driver layout for integrated circuits with staggered bond pads
JP3407025B2 (ja) * 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
JP2003209202A (ja) * 2002-01-11 2003-07-25 Texas Instr Japan Ltd 半導体装置又はその実装方法
US20050040539A1 (en) * 2002-01-31 2005-02-24 Carlsgaard Eric Stephen Flip chip die bond pads, die bond pad placement and routing optimization
CN1659810B (zh) * 2002-04-29 2012-04-25 三星电子株式会社 直接连接信号传送系统
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
EP1460690A1 (en) * 2003-02-25 2004-09-22 Broadcom Corporation Optimization of routing layers and board space requirements in a BGA package (fka BGA package)
US7816247B2 (en) * 2003-02-25 2010-10-19 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations
US7196908B2 (en) * 2003-06-05 2007-03-27 International Business Machines Corporation Dual pitch contact pad footprint for flip-chip chips and modules
JP2005166794A (ja) * 2003-12-01 2005-06-23 Ricoh Co Ltd 部品パッケージとプリント配線基板および電子機器
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP5107270B2 (ja) * 2007-02-07 2012-12-26 ローム株式会社 実装基板および電子機器
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
US20090174072A1 (en) * 2008-01-04 2009-07-09 Texas Instruments Incorporated Semiconductor system having bga package with radially ball-depopulated substrate zones and board with radial via zones
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US8102667B2 (en) * 2008-10-27 2012-01-24 Motorola Solutions, Inc. Method and apparatus for spatially optimizing surface mount pads on a ball grid array package
US8097964B2 (en) * 2008-12-29 2012-01-17 Texas Instruments Incorporated IC having TSV arrays with reduced TSV induced stress
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
US8723337B2 (en) 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
JP5946370B2 (ja) * 2012-08-28 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
KR102079795B1 (ko) 2013-07-19 2020-02-21 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치 및 칩
US9853007B2 (en) 2014-12-30 2017-12-26 Microsemi Solutions (U.S.), Inc. Method for producing an integrated circuit package and apparatus produced thereby
US10076033B1 (en) 2016-12-22 2018-09-11 Juniper Networks, Inc. Printed circuit board with connector header mounted to bottom surface
KR20220169043A (ko) * 2021-06-17 2022-12-27 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN117390936B (zh) * 2023-12-12 2024-03-15 武创芯研科技(武汉)有限公司 一种芯片封装可靠性模型求解翘曲度的方法及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
JP2872825B2 (ja) 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5729894A (en) 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5491364A (en) 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
JPH09172105A (ja) * 1995-12-20 1997-06-30 Nec Corp 集積回路装置
JPH10173087A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体集積回路装置
KR100369386B1 (ko) * 1996-12-27 2003-04-08 앰코 테크놀로지 코리아 주식회사 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
US6133134A (en) * 1997-12-02 2000-10-17 Intel Corporation Ball grid array integrated circuit package
JPH11214832A (ja) * 1998-01-26 1999-08-06 Sumitomo Metal Electronics Devices Inc 回路基板のめっき線の形成方法
JPH11251353A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859762A (zh) * 2009-04-07 2010-10-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US6285560B1 (en) 2001-09-04
JP2012069984A (ja) 2012-04-05
EP1085571A1 (en) 2001-03-21
JP2001127203A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
TW503549B (en) Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
US6664483B2 (en) Electronic package with high density interconnect and associated methods
US7615872B2 (en) Semiconductor device
US7781325B2 (en) Copper pillar tin bump on semiconductor chip and method of forming the same
US7038917B2 (en) Low loss, high density array interconnection
US7102222B2 (en) Conductive trace structure and semiconductor package having the conductive trace structure
US6319750B1 (en) Layout method for thin and fine ball grid array package substrate with plating bus
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2007081374A (ja) ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
US6160313A (en) Semiconductor device having an insulating substrate
JPH07326644A (ja) テープキャリアおよびこれを用いた半導体デバイス の実装構造
TW544822B (en) Common electrode line for plating
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
JP2002151634A (ja) 基板放熱装置
JP2002031663A (ja) テスト用マルティプルライングリッド、半導体チップ、並びに、半導体チップの性能チェック用テスト素子
US20090223709A1 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
US12087675B2 (en) Semiconductor device and mounting structure thereof
JP3875407B2 (ja) 半導体パッケージ
US6364669B1 (en) Spring contact for providing high current power to an integrated circuit
JP2010153751A (ja) 半導体パッケージ
JPH10150065A (ja) チップサイズパッケージ
JPH08316408A (ja) 三次元構造半導体装置
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent