TW492141B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW492141B
TW492141B TW089126771A TW89126771A TW492141B TW 492141 B TW492141 B TW 492141B TW 089126771 A TW089126771 A TW 089126771A TW 89126771 A TW89126771 A TW 89126771A TW 492141 B TW492141 B TW 492141B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
manufacturing
layer
main surface
Prior art date
Application number
TW089126771A
Other languages
English (en)
Inventor
Shigenobu Maeda
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW492141B publication Critical patent/TW492141B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

492141 五、發明說明（l) 〔發明所屬的技術領域〕 本發明’係有關於一種使用so I基板的半導體裝置之製 造方法。 〔先前技術〕 圖44，係顯示使用到s〇 I基板之習知的半導體裝置的結 構之剖面圖。SOI基板，係呈依序使矽基板1 〇1、BOX (Berried oxide )層1〇2、矽層1〇3疊層的積層結構。在 石夕層1 0 3的上面内，分別選擇性地形成有一種具有位於比
B0X層1 02的上面更上方處的底面之元件隔離絕緣膜1 07a 〜1 0 7 c。该態樣的隔離，以下稱謂「部分隔離」。 在藉由tl件隔離絕緣膜丨〇 7a、丨〇 7b所規定的元件形成區 内’形成有PM0S電晶體。pm〇s電晶體，係具有：p+型源 極:汲=區114ai、114a2，為隔著rr型通道形成區113a對 置’問結構1 10a，為呈依序使閘絕緣膜108及閘極109a疊 層的積層結構；侧壁丨丨i，為形成在閘結構丨丨〇a的側面 處。源極、汲極區l14al、ll4a2及通道形成區U3a，係形 成於η型井區ii2a内。 、此外，在以元件隔離絕緣膜1〇7b、1〇7c所規定的元件形 成區内，形成有NM0S電晶體。NM〇s電晶體，係具有··源
極·汲極區1 1 4bl、1 14b2，為隔著p-型通道形成區丨丨3b對 置’閑結構1 1 〇b，為呈依序使閘絕緣膜丨〇8及閘極丨〇gb疊 層的積層結構；側壁111，為形成在閘結構11〇b的側面 處。源極、沒極區114bl、ll4b2及通道形成區113b，係形 成於rr型井區11 2b内。
492141 五、發明說明（2) 〔本發明所欲解決之問題〕 根據在圖44所示的習知之半導體裝置，在石夕層丨〇3的上 面内，形成有一種部分隔離型之元件隔離絕緣膜1〇7&〜 1 0 7c。從而，使其介由在元件隔離絕緣膜丨〇7&〜丨〇7〇的底 面和BOX層1 02的上面之間的矽層1 〇 3，從外部固定通道形 成區11 3 a、1 1 3 b的電位。亦即，其可獲得實接體。 然而，在η-型井區112a和p-型井區112b的邊界部分上， 亦形成有部分隔離型之元件隔離絕緣膜1〇7b，故而仍有 型源極、汲極區114a2和n+源極、汲極區1141^，均係介由 位於元件隔離絕緣膜107b下方處的^型井區丨丨 區⑽，相互以電氣性連接，並在該部分形成；及= 結構，以致發生閉鎖現象等問題。 本發明，係為了解決該等 種半導體裝置之製造方法， 之間，藉由從半導體層的上 使其等以電氣性相互隔離（ 可獲得貫接體，而且得以達 〔解決問題之手段〕 問題而成，其目的在於獲得一 其係NM0S電晶體和pm〇s電晶體 面到底面所形成的絕緣體，可 以下略稱「完全隔離」），並 到元件的細微化。
該發明的半導體裝置之製造方法，係 底層及半導體層疊層形成積層結構的基 不與底層接觸側的半導體層的第一主面内，選擇性(:)名 不與底層接觸第一元件隔離r巴緣膜之步驟；（C 也开二
層的第-主面上，形成一種具有僅位於第一(元)+广: 膜上方的導體區的元件之步，驟；⑷ C
492141 五、發明說明（3) 分之步驟；（e )在（d)之後執行，在半導體層的第二主面 内，選擇性地形成一種在導體區的下方接觸於第一元件隔 離絕緣膜的第二元件隔離絕緣膜之步驟。 此外，該發明的半導體裝置之製造方法，係具有：（a) 備置使底層及半導體層疊層形成積層結構的基板之步驟； (b) 在第一導電型的第一井區的形成預定區和第二導電型 的第二井區的形成預定區之間的第一邊界部分、及均形成 在相同導電型井區内的第一半導體元件形成預定區和第二 半導體元件的形成預定區之間的第二邊界部分之中的至少 一方當中，在不與底層接觸側的半導體層的第一主面内， 選擇性地形成一種具有高於第一及第二井區底之底部且不 與底層接觸侧的半導體層的第一元件隔離絕緣膜之步驟； (c) 除去底層的至少一部分之步驟；（d)在（c)之後執行， 在半導體層的第二主面内，選擇性地形成一種接觸於第一 元件隔離絕緣膜的第二元件隔離絕緣膜之步驟。 此外，該發明的半導體裝置之製造方法，係具有：（a) 備置具有包含第一區和第二區之邊界的第一主面的基板之 步驟；（b )在包含邊界的部分中，將具有未到達位於第 一主面相反側的基板第二主面的底部之凹部，選擇性地形 成於基板的上述第一主面内之步驟；（c)在藉由（b)步 驟所獲得的構造體上，形成負光阻之步驟；（d )使用一 種第一區上方的射出光線的相位和第二區上方的射出光線 的相位，呈相互反相位之光罩，來對光阻進行曝光之步 驟；（e )在（d )之後執行，顯影光阻之步驟；（f )藉
UU C:\2D-CODE\90-02\89126771.ptd 第7頁 492141 五、發明說明（4) 由除去經由步驟（e )所露出部分的基板，形成一種從凹 部貫通至基板的第二主面的貫通溝之步驟；（g )以絕緣 膜來填充凹部内及貫通溝之步驟。 此外，該發明的半導體裝置之製造方法，其特徵為：第 一區，係第一導電型的第一井區，而第二區，則係第二區 的第二井區，在步驟（d )中，使用具有將可使入射光的 — 相位予以反轉的移相器僅形成於第一區上方或第二區上方 、 的任何一方處的移相圖案之相移光罩，對蝕刻劑進行曝 光，而其移相圖案，為基於記述有基板内的第一及第二井 區佈局之設計資料，來製作之。 > 此外，該發明的半導體裝置之製造方法，其特徵為：更 具有（h )步驟，係在（g )步驟後執行，將具有導體區的 半導體元件形成於基板上之步驟，而在步驟（b )中，凹 部，係亦形成於導體區的形成預定區的下方處，而在步驟 (d )中，使用一種具有將遮光膜形成於導體區的形成預 定區上方的罩幕圖案之光罩，對光阻進行曝光。 此外，該發明的半導體裝置之製造方法，其特徵為：罩 幕圖案，係基於一種記述有半導體元件内的導體區佈局之 設計資料，來製作之。 〔發明之實施形態〕 ’ 實施形態1. 圖1為以模式方式顯示半導體裝置的一佈局例之俯視 ’ 圖。在圖1中所示的半導體裝置，係具有：呈相互鄰接的 、 四個MOS 電晶體（PMOSa、PMOSb、PMOSc、PMOSd );螺旋
C:\2D-CODE\90-02\89126771.ptd 第8頁 492141
C:\2D-CODE\90-02\89126771.ptd 第9頁 492141
492141 五、發明說明（7) 此，可在矽層3的第一主面内，形成一種部分隔離型的元 件隔離絕緣膜7a〜7c (圖3 )。 順便而言，在進行用以形成凹部6 a〜6 c的餘刻後，舍使 絕緣膜堆積之前’可植入離子，以使高濃度雜質區設"於元 件隔離絕緣膜7a〜7c之下面。 或者，用以形成凹部6 a〜6 c的蝕刻，係可到露出第一主 面時停止之。在這種狀況之下’以絕緣膜來填充在#錢刻後 所產生的凹部，並形成元件隔離絕緣膜7a~7c，而後除去 石夕氧化膜4及矽氮化膜5，使矽磊晶生長於石夕層3的第二主 面上，可藉以獲得如圖3所示的結構。 或者，亦為透過用以形成凹部6a〜6c的蝕刻，可使β〇χ層 2的上面露出（圖4 )。而後，以未能填滿凹部6&〜6〇的厚曰 度來形成多晶矽膜65於其整面（圖5)，保留凹部“^^^内 及其開口周邊處，對於多晶矽膜65選擇性地蝕刻而除去之 (圖6 )。此後，將一種介由多晶矽膜65能填滿凹部以〜以 内的多晶矽膜65堆積於其整面，並使用CMp處理，使矽氮 化膜5露出。然後，除去矽氮化膜5及矽氧化膜4 (圖7 )。 在此之後，透過使多晶矽膜65的上部氧化，以獲得一種由 絕緣膜66和經氧化的多晶石夕祕而成的元件隔 7a〜7c (圖8，）。 匕、冬狀 或者，亦為可在矽氧化膜4和矽氮化膜5之間，夾設多晶 石夕層(圖、9 \。、在形成凹部6a之後，使多晶石夕層64及矽 層3氧化並^/成種覆蓋凹部6c的内壁之石夕氧化膜β3 (圖10 )。而後’將一種介由多晶矽膜63能填滿凹部&内
C:\2D-CODE\90-02\89126771.ptd 第11頁 五、發明說明（8) ---------- 的絕緣膜6 2堆積於豆敕 露出（圖11)。葬^疋面，並使用CMP處理，使矽氮化膜5 從曰女口 μ 丁 在石夕氮化膜5的端部處，可形成一 種具有王上下成對的1u丨 X丄Α β⑽， 馬鳥狀之元件隔離絕緣膜7c。此後， 除去矽乳化膜4及矽_ π ^ c ^ n n 氣化胺5。該步驟，可適用於元件隔離 絕緣膜7a、7b上。 才ΐ ΐ在圖3、所不的步驟，其次，在元件隔離絕緣膜7b中 規定境界’並使用離子植入法將n_型N井區]2a及p_型p井區 1 2b形成於石夕層3内。N井區1 2a及P井區1 2b的底面，係位於 比元件隔離絕緣膜7a〜7c的底面更深處。其次，在以元件 隔離絕緣膜7a、7b所規定的SOI基板之第一元件形成區 中，於矽層3的第一主面上，選擇性地形成一種呈依序使 閘氧化膜8及閘極9 a疊層的積層結構之閘結構1 〇 a。此外， 與此同時，在以元件隔離絕緣膜7b、7c所規定的SOI基板 之第二元件形成區中，於矽層3的第一主面上，選擇性地 形成一種呈依序使閘氧化膜8及閘極9b疊層的積層結構之 閘結構1 0 b。而後’閘結構1 0 a、1 〇 b的側面處，分別形成 一種由絕緣膜而成的側壁11。 其次，使用離子植入法，將P+型源極、及極區1 4 a 1、 14a2形成於第一元件形成區之矽層3内。處於源極、汲極 區14al、14a2之間的區，係以rr型通道形成區13a來規定 之。接著，使用離子植入法，將n+型源極、汲極區1 4a 1、 1 4a2形成於第二元件形成區之矽層3内。處於源極、汲極 區14al、14a2之間的區，係以p—型通道形成區13b來規定 之（圖12 )。
C:\2D-CODE\90-02\89126771.ptd 第12頁 492141 五、發明說明（9) 其次’在將層間絕緣膜1 5形成於如圖丨2所示的結構上的 整面之後，將一種分別連接於源極、汲極區14al、Ua2、 1 4 b 1、1 4 b 2上’且以鶴等金屬插塞填充其内部之接觸孔 16al、16a2 1 16bl、16b2，分別選擇性地形成於層間絕緣 膜15内。接著，將一種由鋁等金屬而成的佈線17a〜17c， $別選擇性地形成於層間絕緣膜丨5上。佈線丨7a ,係連接 方、接觸孔1 6al上’而佈線丨7b，係連接於接觸孔丨6a2、 1 6bl上，而佈線1 7C，則連接於接觸孔丨6b2上（圖丨3 )。 八人，在將層間絕緣膜1 8形成於如圖1 3所示的結構上的 =面之後，將一種連接於佈線17a上，且以金屬插塞填充 ::内邛的接觸孔1 9 ’選擇性地形成於層間絕緣膜1 8内。接 =將-種連接於接觸孔19的螺旋狀電感㈣、 於螺旋狀電感器20的佈妗、一鍤咭μ a & 侵 等，分別選擇性地形成於声間 ^ = 21的如墊22 取、層間、纟巴緣胰1 8上。如圖1 4所示， 上°及銲墊22，僅存在於元件隔離絕緣膜〜的
wafer"") (STICKING METHOD FOR 23，$成；^ 士 m 4 t氧化膜等絕緣膜而成的支撐基板 η '成圖所示的結構上的整面（圖1 5 )。接菩 使如圖15所示的結槿卜π c姑 、， ； 接者， 基板1的大部分之後，透 ，亚使用機械研磨來除去矽 用HF的濕式蝕刻來除去 Χ層2路出。再次，透過使 (與層間絕緣膜丨5非桩鎚从υ 、 日^的弟一主面 非接觸的侧面）露* (圖16 )。藉由使
I 第13頁 C:\2D-C0DE\90-02\89l2677l.ptd 492141 五、發明說明（10) 用HF的濕式蝕刻來除去B〇x層2，以可避免在Β〇χ層2的除去 步驟中矽層3的第二主面受到損傷。 其次，將一種在完全隔離的預定區的上方處具有開口圖 案之光阻24a〜24d，形成於矽層3的第二主面上。更具體而 言，光阻24a〜24d的開口圖案，係設於N井區12a和P井區 1 2b之間的邊界部分上方處、螺旋狀電感器2〇的上方處及 銲墊22的上方處。接著，使用光阻24a〜2 4d，對於矽層3的 餘刻進行到元件隔離絕緣膜7 a、7 b露出為止，藉以形成凹 部2 5 a〜2 5 c (圖1 7 )。順便而言，凹部2 5 a〜2 5 c，係亦可根 據後述的實施形態2中所說明的方法來形成之。 此外’在圖1 6所示的步驟中，雖然完全除去box層2，但 是亦可保留BOX層2的一部分而除去預定厚度。在這種狀況 之下，以剩餘BOX層2上所形成的光阻24a〜24d作為光罩， 依序BOX層2及矽層3的順序，蝕刻進行到元件隔離絕緣膜 7a、7b露出為止，藉以形成凹部25a〜25c。藉此，可避免 矽層3的第二主面整體露出於外空氣中，以使品質管理易 於達成。 其次，在除去光阻24a〜24c之後，將矽氧化膜等絕緣膜 26 ’以能夠填滿凹部25a〜25c的厚度形成於其整面（圖18 )。接著’除去位於比矽層3的第二主面更上方處的石夕氧 化膜26 ’僅在凹部25a〜25c上留下矽氧化膜26。例如，CMP ，理進行到矽層3的第二主面為止即可。藉此，在矽層3的 第二主面内，可形成一種接觸於元件隔離絕緣膜化或几的 元件隔離絕緣膜27a〜27c (圖19)。而後，作為元件隔離
C:\2D-CODE\90-02\89l2677I.ptd
第14頁 492141 五、發明說明（11) 絕緣膜27a和元件隔離絕緣膜7b的一組、元件隔離絕緣膜 27b和元件隔離絕緣膜7a的一組、元件隔離絕緣膜27c和元 件隔離絕緣膜7a的一組，即可分別獲得完全隔離27A、 27B、27C、27D等，如圖1所示。 其次，將一種用來以電氣性地延出銲墊2 2的接觸孔2 8， 貫通元件隔離絕緣膜27c、7a及層間絕緣膜15、18内，並 ::性地形成之（圖20)。順便而纟，獲得如圖18所示的 ^ 44· ^後’、亚不必執行除去絕緣膜2 6之步驟（圖1 9 )，便 可執行形成接觸孔2 §之步驟「岡9 η、 # , 3 筮-士而敕圖0 )。精此，可避免矽層 d的严一主面整體曝露於外空氣中。 曰
雜:::二—種從與經進行部分隔離的背面，開口半導 月豆層而使部分隔離的絕緣 1 V 開口之技術，係如；P七入丄 I以具他絶緣體填充該 上所揭示。、°表日本專利特開平7- 1 6 1 80 9號公報 施；所示，沿著線X2位置上的剖面，說明本實 :序顯：本實施形態i的半導體裝置= 方:為以 圖。首先，在矽厣3的筮士；， 衣、力决的口U面 5形成於其整面，;依序將膜4峨化膜 進行㈣，藉佈^又:的石夕氮化膜5作為光罩，來 驟同時執行。（圖21)该步驟，係與如圖2所示的步 不 其^，藉=以絕緣膜來填充凹部6d〜6f，形 隔離型的元件隔離絕緣膜7d〜7f。該步驟，係與如圖二刀 492141
C:\2D.CODE\90_02\89126771.ptd 第16頁 五、發明說明（13) 25,内人，、在、除去、光阻246、川之後，以、絕緣膜來填充凹部 離絕Ϊ「種接觸於元件隔離絕緣膜7d的元件隔 牛驟SI - 該步驟’係與如圖18、19所示的 i :邑二：7d '丁；猎此’作為元件隔離絕緣膜27d和元件隔 „7d :可獲得如圖”斤示的完全隔離27])。順便而 :处豹：t光阻2杜、m之後’將矽氧化膜等絕緣膜26， 夠填滿凹部25d的厚度形成於其整面’而後，亦可不 $執：除去位於比矽層3的第二主面更上方處的矽氧化膜 化ΠΓ，9:、’藉以在石夕層3的第二主面上留下石夕氧 ^ 知11 ，可避免矽層3的第二主面整體曝露於外空 氣中。 /另外，根據上述說明，雖然在如圖丨7所示的步驟中各別 形成凹，25b、25c，但是亦可使其等凹部25b、25c連接地 形成。藉此，可獲得一種從螺旋狀電感器2〇的上方處延伸 至完全隔離。 根據如此本實施形態丨的半導體裝置之製造方法，在將 4为“離型的兀件隔離絕緣膜7 a〜7 f形成於矽層3的第一主 面内之後，形成PMOSa、PMOSb、PMOSc、PMOSd，而後，將 一種連接於元件隔離絕緣膜7a〜7d的元件隔離絕緣膜 2 7a〜2 7d，從矽層3的第二主面側形成，藉以獲得完全隔離 2 7A〜2 7D。從而’將不同導電型的pM〇Sa、pM〇Sb之間，及 PMOSc、PMOSd之間等，均分別以完全隔離27A呈相互電氣 性地隔離，可避免發生閉鎖現象。 此外’由於將形成於相同導電型N井區12a、12b内的不
C:\2D-CODE\90-02\89126771.ptd 111 miti 第17頁 492141 五、發明說明（14) ' --^ =導電型的PMOSa、PMOSc之間，及PM〇Sb、PM〇Sd之間 二別以完全隔離27D呈相互電氣性地隔離，故而可避免六二 炎現象的發生。而且，在元件隔離絕緣膜27d的以俯視= '^上兩側處，存在有部分隔離型的元件隔離絕緣膜7 此可獲得實接體。 因 更且，在圖1中，於銲墊22及螺旋狀電感器2〇的下方 处，均分別形成完全隔離27C及完全隔離27B，故而可避 $銲墊2 2及螺旋狀電感器2 〇，和矽層3之間的寄生電容 ^生。其結果，可達成降低功率損失或提昇高頻電路的特
形態2. 圖2 6為以模式方式顯示半導體裝置的佈局一例之俯 圖。在圖26中所示的半導體裝置，係具有：形成於p井區 (未圖示）内的NMOSa ;形成於n井區（未圖示）内，且： 接於NMOSa的PMOSb。NMOSa，係具有源極、汲極區Ua和^ 極9 a ’ P Μ 0 S b ’係具有源極、；；及極區1 4 b和閘極9 b。
此外，在圖2 6所示的半導體裝置，係具有實接體區 BCa，以固定NMOSa通道形成區（因呈與閘極9a重疊，而未 在圖26中顯示）的電位。實接體區BCa，係連接於金屬佈 線Μ E a上。除此之外，在圖2 6所示的半導體裝置，係具有 貫接體區BCb ’以固定PMOSb的通道形成區（因呈與閘極⑽ 重疊，而未在圖26中顯示）的各電位。實接體區BCb，係 連接於金屬佈線MEb上。在NMOSa和PMOSb之間，形成有部 分隔離7及完全隔離57B。
492141 五、發明說明（15) 以下，如圖26所示，沿著線X3位置上的剖面，說明本實 施形態2的半導體裝置之製造方法。圖27〜32均為按照步驟 順序顯示本實施形態2的半導體裝置之製造方法的剖面 ，。首先，備置一種呈依序使矽基板1、B0X層2、及矽層3 豐層的積層結構之SOI基板。其次，根據與上述實施形^ 相同方法，在矽層3的上面内，選擇性地形成凹部6a〜6f。 其次，負性光阻50形成於其整面（圖27 )。 其次，使用利文生（levenson)式相移光罩53， =50上（。圖28 )。相移光罩53，係將可使入射光的相位反 轉成180。的移相器52，形成於玻璃基板51上而構成。 本實施形態2中，移相器52，係形成於在N井區的形成預 區及P井區的形成預定區的任何一方處（在圖27中，豆來 :?井區的形成預定區上方處）。藉此，位於p井區的; ^預定區上方處之光阻50，係以其相位呈〇。的射 本光之，位於N井區的形成預定區上方處之光阻5〇， =相位呈180。的射出光來曝光之。另外，N井區的、形成 員疋區和P井區的形成預定區之邊界部分，相互呈 的射出光兩者，起相互消除作用，光量強度即為〇。 其次，對經曝光的光阻5〇加以顯影。此時，因 性光阻50的關係，所以僅對光量強度為〇且於N井 成 預定區和P井區的形成預定區之邊界部分的光阻5〇二 以顯影劑來溶解除去，並僅使該部分的矽層3上面霖 形成開口 54a (圖29 )。開口 54a的寬度，在一般
技術中，小於受曝光性能支配的最小線寬度非常多。J
492141
2 ’以一種形成有開口54a的光阻50作 其蝕刻進行到露出BOX層2為止，形成凹部54b。】用 2阻5G (圖3G )。接著，以如石夕氧化膜等絕緣填牙充 凹德〜6c、凹部54b内，藉以獲得元件隔離絕緣心真充 7c、58b (圖31 )。元件隔離絕緣膜58b，係由一種 凹部54b内的石夕氧化膜57b和一種填充於凹部⑽内的石夕氧化 M56b而成。而後，以矽氧化膜57b和位於該矽氧化膜 上的部分之石夕氧化膜56b作為一組，可獲得如圖26所示 完全隔離57B。 順便而言，亦可使用如上述的矽氧化膜4和矽氮化膜5之 間失設有多晶矽層64的結構，形成元件隔離絕緣膜581}。 其次’將p-型P井區12b及it型N井區12a，形成於矽層3内 之後，在由元件隔離絕緣膜7 a、5 8 b規定的S 0 I基板的第一 元件形成區中’於矽層3的上面上，形成一種呈依序使閘 氧化膜8及閘極9 a疊層的積層結構之閘結構1 〇 a。另外，於 此同時，在由元件隔離絕緣膜5 8 b、7 c規定的S 0 I基板的第 二元件形成區中，於矽層3的上面上，形成一種呈依序使 閘氧化膜8及閘極9 b疊層的積層結構之閘結構1 〇 b。接著， 在閘結構1 0 a、1 〇 b的侧面處，形成侧壁1 1。 其次’在第一元件形成區的石夕層3内，形成n+型源極、 汲極區域1 4a。藉此，型通道形成區1 3b，規定於閘結構 10a的下方處。接著，在第二元件形成區的石夕層3内，形成 P+型源極、汲極區域1 4 b。藉此，η-型通道形成區1 3 a，規 定於閘結構10b的下方處（圖32 )。
492141 五、發明說明（17) 此外，PMOS電晶俨心題nc + 種呈在石夕層的上面：；=電晶體的邊界部分上’形成- 部分完全隔離型之元件：二:而在底U較窄形狀的 可行的。圖33為舉緣膜’是依據其他方法’亦 膜之半導體裝置之具有該形狀的元：隔離絕緣 晶體的邊界部分中：圖。在_電晶體電 絕緣膜7bb。元件隔離絕h上面内’形成#兀件隔離 隔離部分完全隔離部刀二底面達到B〇X層2的上面之完全 赞=成ΪΓ牛隔離絕緣膜7bb，係根據下面所述的步 驟可形成。頁先，矽層3的上 ^ ^ A ^ : 部分7bl的形成預定區的上方 形成一種在部分隔離 阻。接著，以第丄的方處具有開口圖案之第-光 彳，：：形二:ί:Γ光罩使用，對於梦層3進行钱 光：:;在底部之第1部。再 ^ ^ ^ ^ ^ ^7b2 阻作為光罩使用，對於第一凹部 * ☆丹一人以弟一尤 上面霞屮A 1卜 μ 、 〇 ，、钱刻進行到BOX層2的 上面匕出為止错以形成第二凹部。然後， 光 之以絕緣體來填充第-及第二凹部内，上 隔離絕緣膜7bb。 w 然而，由達成元件的細微化方面觀之，仍期 過減少 =圖33所不的半導體裂置中之完全隔離部分如的隔離寬 度，以縮小το件隔離絕緣膜7bb本身的隔離 相對於此，根據本實施形態2的半導體裝^製造方 第21頁 C: \2D-CODE\90-02\89126771.ptd 492141 五、發明說明（18) 法，相關於圖32所示的結構，由於 58b本身的隔離寬度，故而可读、'、、δ小兀件隔離絕緣膜 此外，形成負性光阻50之後，導體裝置的細微化。 定區的上方處之射出光的相位， 一種在Ν井區形成預 上方處之射出光的相位，呈相 井區形成預定區的 於光阻5 0進行曝光。於是， 二^立的相移光罩5 3，對 度非常狹窄的開口 5 4 a之光阻5 〇作為員〜所獲彳于且具有覓 形成用於完全隔離的凹部54b為目的之=用，可進行以 於如圖32所示的結構，將在 划。從而，相關 區⑽p井嶋的各主體在 範圍内，並可抑制主體電阻的增加。可抑制在最小 電位或電路的工作速度變為不穩定；現更：：止主體 工作。 貝見更穩疋的電路 實施形態3. 在此°兒明在如圖28所示的步驟所使用刹^ 的移相圖案之製作方法。圖34〜43為/來=的相^罩53 的移相圖案之製作方法之示意圖。在剛中相私光罩53 在設計元件時所t作且有關於佈^不出—種 34所示的CAD資料中，#、+、斗 之LAD貝料。在圖 區。於是，參見㈣成區种井區形成 作移相圖案。 以，並相對應井區的佈局，來製 在圖35中，顯示有已製作的相移光 &。 般’在相移光罩…上，僅在對應於 所示 區的位置上，形成移相器52。當然，與此相反=成 J僅在對 C:\2D-CODE\90^02\89126771.ptd 第22頁 五、發明說明（19) 資料的P井區形成區 二V顯示有—種使用如圖35所示的多相器52。在圖 传到之完全隔離的形成。、;l :的相移光罩53a後所獲 區和P井區形成區之邊界，木者圖34所示的N井區形成 示的Ν井區形成區和ρ井1开/成完全隔離。沿著如圖34所 在圖37中顯示一種區的邊界，形成完全隔離。 區、電感器及銲墊之佈^的7^件设計階段中所製作的井 料中，記述有：Ν井區开Λ ρ貧料。在圖37所示的CAD資 區、以及銲墊形成區等'於是、，：m區、電感器形成 在各要素的佈局，圖資宰料， 般，：相：光所製作的相移光罩咖。如圖⑼所示 的位置處m々j堇在對應CAD資料的N井區形成區 形成區及銲墊形成區 貝抖的革感杰 由於在遮光膜6。的下j寺的遮光膜6°。 以在之後的顯影步光阻5〇的曝光’所 光阻U / .中，除去位於遮光膜60下方處的負性 圖39/，顯示一種使用在圖38所示的相移光罩 一之〜果所得到的完全隔離的形成圖案。沿著在圖3 7所 =N一井區形成區和p井區形成區之邊界，以及，對應在圖 不的2感器形成區及銲墊形成區，形成有完全隔離。 /順便而言，在一種於相同導電型的井區内呈相互鄰接地 形成且容易受到雜訊影響的元件彼此之間，亦可形成完全 ，離:例如，DRAM等半導體記憶裝置，係具有：多數記憶 單元王直排地配置的§己憶單元陣列；對每列記憶單元陣列 492141 五、發明說明（20) 所配置的多數感測放大哭 、 ^ " σσ 。在這種半導體記憶裝置巾， 方、王相互鄰接的感測放大器彼二衣置甲 以避#夂一蜉，日丨4,匕之間死^成兀全隔離，藉 在图/η 士感測放大益文到其他感測放大器的影響。 &佈I 顯不一種有關於在元件設計階段中所f作的井 £佈局之CAD資料。在圖40所 r “作的井 庶4^丄、 的L A D貝料中，記述右n非 7成區和P井區形成區。於是 井區的佈4，以製作移相圖案。 X對應 =、42中’分別顯示已製作的相移光罩53。、53 斤示般，在相移光罩53c中，僅在對應⑽資 區形成區的位置處，形成有移相哭 井 導雷荆4 〜vb Z 另外，在欲於相同
^電型井區内形成完全隔離的位置虛 ,J =夕卜如圖42所不般’在相移光罩咖中 對角狀地形成移相器52，以使移相哭 /目°。王 完全隔離的部分重疊。 4目心的邊緣部與欲形成 在圖43中，顯示一種使用分別在圖41、42所示的 罩53c、53d之結果所得到的完全隔離的形成圖荦。沪^ 圖40所示的N井區形成區和P井區形成區之邊界，以^^ 應在圖41所示的遮光膜60的形成部分，形成有完全隔離。' 或者’沿著在圖42所示的移相器52之形成區和非形成區 邊界’形成有完全隔離。 、 在上述實施形態2的半導體裝置之製造方法的說明中， 對在從石夕層3的上面（第一主面）側形成一種為了完全隔 離所具備的凹部54b時的狀況，進行說明之。然而，如: 述實施形態1的半導體裝置之製造方法般，即&在從^層3
_蕾
IHL \\312\2d-code\90-02\89126771.pid 第24頁 492141 五、發明說明（21) ---- 底面（第二主面）側開始形成凹部2 5 a〜2 5 d時，仍亦 用本實施形態3的移相圖案製作方法。但是，在這/、I適 時，將CAD資料左右反轉而形成移相圖案，自不$，情況 根據本實施形態3的移相圖案之製作方法，相移二。 5 3、5 3 a〜5 3 d移相圖案，係基於在設計階段時制“罩 資料，可較容易製作之，因此並不必製作任何的CAD 亦可製作一種具有所需的移相圖案之相移光罩。、貝料， 而且，藉由甚至參考銲墊或電感器的佈局資制 相圖案，就可在銲墊及電感器的下方處，形成二丄衣作移 以可避免在與矽層3之間的寄生電容現象之.凡。王隔離， 〔發明的功效〕 & ° 根據本發明，由於在導體下方處，形成一 ^ :的=隔離絕緣膜而成的完全隔離型之元件隔：；i第 :發：而可避免在導體區和半導體層之間的m::象 此：考根據本發明’ s少在第一邊 何-方處，形成-種由第一及第二的元件=-邊界的： 的完全隔離型之；灿 件隔離絕緣膜而成 +1 a么 凡件隔離絕緣膜。故而，可、拽么π、+，紅打 件，均介由+c;第一半導體元件和第二半導體元 此外，根：：：層以電氣性地連接所致的影響。 溝，故而對於下、;、明’由於可形成覓度極為狹窄的貫通 和第二區的邊：問題’可抑制在最小範圍内：在第一區 _ °卩上形成隔離寬度較寬的完全隔離所致的
C:\2D-CODE\90-02\89126771.ptd 第25頁 -方的現象：第 避免下述1 492141 五、發明說明（22) 通道寬度等。另外，亦可達成半導體裝置的 本發明，相移光罩的移相圖案，係基於在設 的設計資料，故而並不必製作任何新的資 一種具有所需的移相圖案之相移光罩。 本發明，在導體下方處，形成一種由能填充 溝内的絕緣膜而成的完全隔離型之元件隔離 免在導體區和基板之間的寄生電容之發生。 本發明，罩幕圖案，係基於在設計階段所製 而製作，故而並不必製作任何新的資料，亦 影響，例如為 細微化。 此外，根據 計階段所製作 料，亦可製作 此外，根據 凹部内及貫通 絕緣膜，可避 此外，根據 作的設計資料 可製作一種具有所需的罩幕圖案之光罩 〔元件編號之說明〕 1 矽 基 板 2 BOX層 3 矽 層 4 矽 氧 化 膜 5 矽 氮 化 膜 6a〜6f 凹 部 7 部 分 隔 離 7a〜7f 元 件 隔 離 絕 緣 膜 7bb 元 件 隔 離 絕 緣 膜 7bl 部 分 隔 離 部 分 7b2 完 全 隔 離 部 分 8 閘 氧 化 膜
C:\2D-CODE\90-02\89126771.ptd 第26頁 492141 五、發明說明（23) 9a〜9d 閘極 1 Oa 〜1 Oc 閘結構 11 側壁 12a N井區 12b P井區 13a rr型通道形成區 13b p_型通道形成區 14al〜14d2 源極、〉及極區域 15 層間絕緣膜 16al〜16b2 接觸孔 17a 〜17c 佈線 18 層間絕緣膜 19 接觸孔 20 螺旋狀電感器 21 佈線 22 銲墊 23 支撐基板 24a〜24f 光阻 25a〜25d 凹部 26 石夕氧化膜 27a〜27d 元件隔離絕緣膜 27A〜27D 完全隔離 28 接觸孔 50 光阻
C:\2D-CODE\90-02\89126771.ptd 第27頁 492141
五、發明說明（24) 51 玻璃基板 52 移相器 53 相移光罩 53a〜53d 相移光罩 54a 開口 54b 凹部 56b 石夕氧化膜 57b 矽氧化膜 57B 完全隔離 58b 元件隔離絕緣膜 60 遮光膜 62 絕緣膜 63 矽氧化膜 64 多晶矽層 65 多晶矽膜 66 絕緣膜 101 矽基板 102 BOX層 103 矽層 107a〜107c 元件隔離絕緣膜 108 閘絕緣膜 109a 、 109b 閘極 110a 、 110b 閘結構 111 側壁 C:\2D-CODE\90-02\89126771.ptd 第28頁 492141 五、發明說明（25) 112a 、 112b 113a 、 113b 114al〜114d2 MEa 、 MEb MEc 、 MEd BCa 、 BCb 井區 通道形成區 源極、>及極區域 金屬佈線 Μ E e 佈線 實接體區
C:\2D-CODE\90-02\89126771.ptd 第29頁 492141 圖式簡單說明 圖1為以模式方式顯示半導體裝置的一佈局例之俯視 圖。 圖2為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖3為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖4為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖5為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖6為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖7為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖8為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖9為按照步驟順序顯示本實施形態1的半導體裝置之製 造方法的剖面圖。 圖1 0為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 1為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 2為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。
C:\2D-CODE\90-02\89126771.ptd 第30頁 492141 圖式簡單說明 圖1 3為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 4為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 5為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 6為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 7為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 8為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖1 9為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖2 0為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖2 1為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖2 2為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖2 3為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖24為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。
C:\2D-CODE\90-02\89126771.ptd 第31頁 492141 圖式簡單說明 圖2 5為按照步驟順序顯示本實施形態1的半導體裝置之 製造方法的剖面圖。 圖2 6為模式方式顯示半導體裝置的一佈局例之俯視圖。 圖2 7為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 圖28為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 圖2 9為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 _ 圖3 0為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 圖3 1為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 圖3 2為按照步驟順序顯示本實施形態2的半導體裝置之 製造方法的剖面圖。 圖3 3為舉例顯示一種具有一部分完全隔離型的元件隔離 絕緣膜之半導體裝置之結構的剖面圖。 圖34為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖3 5為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖3 6為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖3 7為用來說明相移光罩的移相圖案之製作方法之示意
C:\2D-CODE\90-02\89126771.ptd 第32頁 492141 圖式簡單說明 圖。 圖3 8為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖3 9為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖4 0為用來說明相移光罩的移相圖案之製作方法之示意 — 圖。 - 圖4 1為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖42為用來說明相移光罩的移相圖案之製作方法之示意 籲 圖。 圖4 3為用來說明相移光罩的移相圖案之製作方法之示意 圖。 圖44為顯示習知的半導體裝置的結構之剖面圖。
C: \2D-CODE\90-02\89126771.ptd 第33頁

Claims (1)

  1. 492141 六、申請專利範圍 1. 一種半導體裝置之製造方法，其特徵為包含有： (a) 備置使底層及半導體層疊層形成積層結構的基板之 步驟； (b) 在不與底層接觸侧的半導體層的第一主面内，選擇 性地形成不與底層接觸第一元件隔離絕緣膜之步驟； (c) 在上述半導體層的上述第一主面上，形成一具有僅 位於上述第一元件隔離絕緣膜上方的導體區的元件之步 驟； (d )除去上述底層的至少一部分之步驟；以及 (e)在上述步驟（d)之後執行，在上述半導體層的第二主 面内，選擇性地形成一種在上述導體區的下方接觸於上述 第一元件隔離絕緣膜的第二元件隔離絕緣膜之步驟。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，在上述步驟（d)中，接觸於上述半導體層的上述第 二主面部分的上述底層，係以濕式蝕刻除去。 3. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，在上述步驟（d )中，係除去上述底層，而保留與上 述半導體層的上述第二主面接觸的部分。 4. 一種半導體裝置之製造方法，其特徵為包含有： (a) 備置使底層及半導體層疊層形成積層結構的基板之 步驟； (b) 在第一導電型的第一井區的形成預定區和第二導電 型的第二井區的形成預定區之間的第一邊界部分、及均形 成在相同導電型井區内的第一半導體元件形成預定區和第
    C:\2D-CODE\90_02\89126771.ptd 第34頁 492141 六、申請專利範圍 二半導體元件的形成預定區之間的第二邊界部分之中的至 少一方當中，在不與上述底層接觸侧的上述半導體層的第 一主面内，選擇性地形成一種具有高於第一及第二井區底 之底部且不與上述底層接觸側的半導體層的第一元件隔離 絕緣膜之步驟； (C )除去上述底層的至少一部分之步驟；以及 (d)在上述步驟（c)之後執行，在上述半導體層的第二主 面内，選擇性地形成一種接觸於上述第一元件隔離絕緣膜 的第二元件隔離絕緣膜之步驟。 5. 如申請專利範圍第4項之半導體裝置之製造方法，其 中，在上述步驟（c)中，接觸於上述半導體層的上述第 二主面部分的上述底層，係以濕式钱刻除去。 6. 如申請專利範圍第5項之半導體裝置之製造方法，其 中在上述步驟（c)中，係除去上述底層，而保留與上述 半導體層的上述第二主面接觸的部分。 7. —種半導體裝置之製造方法，其特徵為包含有： (a) 備置具有包含第一區和第二區之邊界的第一主面的 基板之步驟； (b) 在包含邊界的部分中，將具有未到達位於第一主面 相反侧的基板第二主面的底部之凹部，選擇性地形成於基 板的上述第一主面内之步驟； (c) 在藉由上述步驟（b )所獲得的構造體上，形成負光 阻之步驟； (d) 使用一種上述第一區上方的射出光線的相位和上述
    C:\2D-CODE\90-02\89126771.ptd 第35頁 492141 六、申請專利範圍 第二區上方的射出光線的相位，相互呈反相位之光罩，來 對上述光阻進行曝光之步驟； (e )在上述步驟（d )之後執行，顯影上述光阻之步驟； (f )藉由除去經由上述步驟（e )所露出部分的上述基 板，形成一種從上述凹部貫通至上述基板的上述第二主面 的貫通溝之步驟；以及 (g )以絕緣膜來填充上述凹部内及上述貫通溝之步驟。 8. 如申請專利範圍第7項之半導體裝置之製造方法，其 中上述光罩，係一種利文生（1 e v e n s ο η )式相移光罩。 9. 如申請專利範圍第7項之半導體裝置之製造方法，其 中上述第一區，係第一導電型的第一井區； 上述第二區，係第二導電型的弟二井區， 在上述步驟（d )中，使入射光的相位予以反轉的移相 器，係使用具有移相圖案之相移光罩，而對上述光阻進行 曝光，而該移相圖案，係僅形成於上述第一區上方或上述 第二區上方的任何一方處； 上述移相圖案，係基於一種記述有上述基板内的上述第 一及第二井區佈局之設計資料來製作。 1 0.如申請專利範圍第7項之半導體裝置之製造方法，其 中更具有（h )步驟，係在上述步驟（g )後執行，將具有 導體區的半導體元件形成於上述基板上之步驟； 在上述步驟（b )中，上述凹部，係亦形成於上述導體 區的形成預定區的下方處， 在上述步驟（d )中，使用具有將遮光膜形成於上述導
    C:\2D-CODE\90-02\89126771.ptd 第36頁 492141 六、申請專利範圍 體區的上述形成預定區上方之罩幕圖案的光罩，對上述光 阻進行曝光。 1 1.如申請專利範圍第1或1 0項之半導體裝置之製造方 法，其中上述導電區，係一種銲墊。 1 2.如申請專利範圍第1或1 0項之半導體裝置之製造方 法，其中上述導電區，係一種螺旋狀電感器。 1 3.如申請專利範圍第1 0項之半導體裝置之製造方法， 其中上述罩幕圖案，係基於一種記述有上述半導體元件内 的導體區佈局之設計資料所製作。
    \\312\2d-code\90-02\89126771.ptd 第37頁
TW089126771A 2000-04-17 2000-12-14 Method of manufacturing semiconductor device TW492141B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000114963 2000-04-17

Publications (1)

Publication Number Publication Date
TW492141B true TW492141B (en) 2002-06-21

Family

ID=18626684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126771A TW492141B (en) 2000-04-17 2000-12-14 Method of manufacturing semiconductor device

Country Status (5)

Country Link
US (2) US6358820B1 (zh)
KR (1) KR100355982B1 (zh)
DE (1) DE10062237A1 (zh)
FR (1) FR2807873B1 (zh)
TW (1) TW492141B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10015278B4 (de) * 2000-03-28 2004-09-23 Infineon Technologies Ag Halbleiterspeicher mit einem Speicherzellenfeld
US6358820B1 (en) 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US7148553B1 (en) * 2001-08-01 2006-12-12 Davies Robert B Semiconductor device with inductive component and method of making
FR2828766B1 (fr) * 2001-08-16 2004-01-16 St Microelectronics Sa Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US6798039B1 (en) 2002-10-21 2004-09-28 Integrated Device Technology, Inc. Integrated circuit inductors having high quality factors
CN1282246C (zh) * 2003-09-01 2006-10-25 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
US6916708B2 (en) * 2003-12-04 2005-07-12 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate for a stacked gate flash memory device
JP2005183686A (ja) * 2003-12-19 2005-07-07 Renesas Technology Corp 半導体装置およびその製造方法
US20110254092A1 (en) * 2010-04-14 2011-10-20 Globalfoundries Inc. Etsoi cmos architecture with dual backside stressors
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120675A (en) * 1990-06-01 1992-06-09 Texas Instruments Incorporated Method for forming a trench within a semiconductor layer of material
US5145795A (en) 1990-06-25 1992-09-08 Motorola, Inc. Semiconductor device and method therefore
US5153083A (en) * 1990-12-05 1992-10-06 At&T Bell Laboratories Method of making phase-shifting lithographic masks
JP3019430B2 (ja) * 1991-01-21 2000-03-13 ソニー株式会社 半導体集積回路装置
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
JP3257893B2 (ja) * 1993-10-18 2002-02-18 三菱電機株式会社 位相シフトマスク、その位相シフトマスクの製造方法およびその位相シフトマスクを用いた露光方法
JPH07161809A (ja) * 1993-12-02 1995-06-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE4433330C2 (de) * 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
JP3322492B2 (ja) * 1994-11-28 2002-09-09 三菱電機株式会社 半導体装置およびその製造方法
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device
KR100233286B1 (ko) * 1996-06-29 1999-12-01 김영환 반도체 장치 및 그 제조방법
KR100201040B1 (ko) * 1996-08-26 1999-06-15 다니구찌 이찌로오; 기타오카 다카시 위상 쉬프트 마스크 및 그 제조 방법
JP3673040B2 (ja) 1996-11-12 2005-07-20 三菱電機株式会社 半導体装置およびその製造方法
JPH1174339A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
US6358820B1 (en) 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20020072161A1 (en) 2002-06-13
US6358820B1 (en) 2002-03-19
FR2807873B1 (fr) 2003-10-24
KR20010096528A (ko) 2001-11-07
DE10062237A1 (de) 2001-10-25
US6573153B2 (en) 2003-06-03
FR2807873A1 (fr) 2001-10-19
KR100355982B1 (ko) 2002-10-12

Similar Documents

Publication Publication Date Title
US20090179268A1 (en) Design structures for high-voltage integrated circuits
US20070284655A1 (en) Semiconductor device and method for fabricating the same
TW492141B (en) Method of manufacturing semiconductor device
KR102307226B1 (ko) 반도체 장치
CN103579242B (zh) 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
JP2002289873A (ja) Ｓｏｉ半導体集積回路及びその製造方法
JP2006245390A (ja) 半導体集積回路装置およびその製造方法
JPH06252359A (ja) 半導体装置の製造方法
JPH03171663A (ja) 半導体記憶装置およびその製造方法
GB2294587A (en) Method for forming contacts in a semiconductor device
JP2006253648A (ja) 半導体装置及び半導体装置の製造方法
KR100426442B1 (ko) 반도체소자의 제조방법
KR20220014587A (ko) 반도체 소자 및 이의 제조 방법
TW200417031A (en) Semiconductor device
US7146597B2 (en) CAD method for arranging via-holes, a CAD tool, photomasks produced by the CAD method, a semiconductor integrated circuit manufactured with photomasks and a computer program product for executing the CAD method
JP2002009299A (ja) 半導体装置の製造方法
JP2000150807A (ja) 半導体装置及びその製造方法
JP3507667B2 (ja) 半導体装置及びその製造方法
TW419726B (en) Semiconductor device and its manufacture method
JP3034351B2 (ja) 半導体装置の製造方法
JPH05299497A (ja) 半導体装置およびその製造方法
JPS60170250A (ja) 半導体装置の製造方法
JPH04192368A (ja) 縦チャンネルｆｅｔ
JP3450983B2 (ja) 半導体装置
KR100304284B1 (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees