KR100426442B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100426442B1
KR100426442B1 KR10-2002-0026232A KR20020026232A KR100426442B1 KR 100426442 B1 KR100426442 B1 KR 100426442B1 KR 20020026232 A KR20020026232 A KR 20020026232A KR 100426442 B1 KR100426442 B1 KR 100426442B1
Authority
KR
South Korea
Prior art keywords
forming
active region
source
epitaxial growth
drain
Prior art date
Application number
KR10-2002-0026232A
Other languages
English (en)
Other versions
KR20030088573A (ko
Inventor
김종수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0026232A priority Critical patent/KR100426442B1/ko
Priority to US10/330,078 priority patent/US6737688B2/en
Priority to TW091138024A priority patent/TWI230441B/zh
Priority to JP2003032250A priority patent/JP4161195B2/ja
Publication of KR20030088573A publication Critical patent/KR20030088573A/ko
Application granted granted Critical
Publication of KR100426442B1 publication Critical patent/KR100426442B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 직사각형 구조의 선택적 에피 성장층과 반도체기판으로 형성된 활성영역의 변이 서로 이웃하고 각각 동일한 활성영역의 변과는 서로 이웃하지 않도록 형성되며, 그 경계부는 절연막 스페이서가 구비되어 서로 격리되는 활성영역을 갖는 매트릭스 형태로 소자를 형성하여 소자의 고집적화를 가능하게 하고 이를 메모리 소자 및 스위칭 소자에 적용할 수 있도록 할 수 있도록 하는 기술이다.

Description

반도체소자의 제조방법{A method for forming a transistor of a semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 활성영역을 정의하는 소자분리막의 면적을 극소화시켜 소자의 고집적화를 가능하게 하고 이를 단위 셀 및 스위칭 소자에 사용할 수 있도록 하는 것이다.
일반적인 소자분리막은 워드라인을 따라 워드라인의 일측 또는 타측에 구비되는 활성영역간에 소자분리막이 구비된다.
일반적으로, 상기 소자분리막은 트렌치형으로 형성한다.
도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도로서, 일반적으로 활성영역을 I 또는 Z 자 형상으로 형성하고 그 사이에 트렌치형 소자분리막을 형성하는 경우를 설명한 것이다.
도 1 을 참조하면, 실리콘기판(11)에 활성영역을 정의하는 소자분리막(13)을 형성한다.
이때, 상기 소자분리막(13)은 상기 실리콘기판(11) 상부에 패드산화막 및 질화막을 형성하고 소자분리마스크(도시안됨)를 이용한 사진식각공정으로 상기 질화막 및 패드산화막 그리고 일정두께의 실리콘 기판(11)을 식각하여 트렌치를 형성한 다음, 이를 매립하여 형성한다.
그 다음, 상기 실리콘기판(11)의 활성영역 상부에 게이트전극(17)을 형성한다.
이때, 상기 게이트전극(17)과 실리콘기판(11)과의 계면에 게이트산화막(15)이 개재된다.
그 다음, 상기 게이트전극(17)을 마스크로 하여 상기 실리콘기판(11)에 저농도의 불순물을 이온주입하여 저농도의 불순물 접합영역(도시안됨)을 형성한다.
그리고, 상기 게이트전극(17) 측벽에 절연막 스페이서(19)를 형성하고 상기 게이트전극(17) 및 절연막 스페이서(19)를 마스크로 하여 상기 실리콘기판(11)에 고농도의 불순물을 이온주입하여 고농도의 불순물 접합영역(도시안됨)을 형성함으로써 소오스/드레인 접합영역(도시안됨)을 형성한다.
그 다음, 전체표면상부에 층간절연막(도시안됨)을 형성하고 상기 층간절연막을 통하여 상기 접합영역에 접속되는 소오스/드레인 전극(21,23)을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 제조방법은, 소자의 고집적화를 충족시키지 못하여, 이를 해결하기 위해 소자분리영역에 단차를 형성하고 그 단차의 경계면에 절연막 스페이서를 형성하기도 하였으나 콘택 마진을 확보하지 못하는 문제점이 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 활성영역을 정의하는 소자분리막 영역을 트렌치형으로 형성하고 상기 트렌치 측벽에 절연막 스페이서를 형성하고 트렌치에 선택적인 에피 성장층을 형성하여 다른 활성영역을 형성함으로써 활성영역간을 절연막 스페이서로 분리하는 매트릭스 형태로 소자를 형성하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자를 도시한 단면도.
도 2a 내지 도 2i 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도.
도 3 은 본 발명에 따른 반도체소자의 제조방법을 도시한 평면도.
< 도면의 주요 부분에 대한 부호 설명 >
11,31 : 실리콘기판 13 : 소자분리막
15,51 : 게이트산화막 17,53 : 게이트전극
19 : 절연막 스페이서 21 : 소오스 전극
23 : 드레인 전극 33 : 패드산화막
35 : 제1질화막 37 : 감광막패턴
39 : 트렌치 41,47 : 열산화막
43,49 : 제2질화막 45 : 선택적인 에피 성장층
55 : 소오스/드레인 전극
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,
실리콘기판 상부에 패드산화막과 질화막 적층구조를 형성하는 공정과,
상기 실리콘기판에 직사각형 구조의 활성영역을 정의하는 소자분리영역인 트렌치를 직사각형 구조로 형성하되, 상기 활성영역의 변과 상기 트렌치의 변이 서로 접하여 이웃하고 각각 동일한 영역과는 이웃하지 않는 매트릭스 형태로 형성하는 공정과,
상기 트렌치 측벽에 절연막 스페이서를 형성하는 공정과,
상기 트렌치 저부의 실리콘 기판을 씨드로 하여 선택적 에피 성장층을 형성하되, 상기 질화막 상부로 돌출되도록 형성하는 공정과,
상기 적층구조를 식각장벽층으로 하여 선택적 에피 성장층을 평탄화식각하는 공정과,
상기 적층구조를 제거하는 공정과,
상기 선택적 에피 성장층 측벽에 절연막 스페이서를 형성하여 상기 선택적 에피 성장층으로 형성된 활성영역과 반도체기판으로 형성되는 활성영역을 절연막 스페이서로 격리시키는 공정과,
상기 선택적 에피 성장층 및 반도체기판 표면에 게이트산화막을 형성하는 공정과,
상기 실리콘기판 상에 게이트전극을 형성하고 이를 이용한 불순물 주입공정으로 소오스/드레인을 형성하되, 상기 게이트전극의 일측에 소오스를 형성하고 타측에 드레인을 형성하며, 상기 드레인은 이웃하는 게이트전극의 소오스로 사용되는 공정과,
전체표면상부에 하부절연층을 형성하고 이를 통하여 상기 소오스/드레인에 접속되는 소오스/드레인 전극을 형성하는 공정을 포함하여 트랜지스터를 형성하는 것과,
상기 절연막 스페이서는 산화막과 질화막의 적층구조로 형성하는 것과,
상기 평탄화식각공정은 CMP 공정으로 실시하는 것과,
상기 트랜지스터는 상기 트랜지스터 하나를 개별 단위 시스템으로 사용하는 디스플레이 변환 장치로 사용되는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
활성영역을 직사각형 형태의 I 형으로 정의하는 I 자 형태의 소자분리영역을 식각하여 트렌치를 형성하고, 상기 트렌치 저부의 실리콘기판을 씨드로 하여 상기 트렌치를 매립하는 선택적 에피 성장층을 형성하되, 상기 선택적 에피 성장층의 형성 전후 공정으로 상기 소자분리영역과 활성영역 사이에 절연막 스페이서를 형성함으로써 상기 소자분리영역에 선택적 에피 성장층으로 형성된 활성영역과 실리콘기판으로 형성된 활성영역이 변이 서로 이웃하고, 같은 형태의 활성영역이 서로 이웃하지 않는 매트릭스 형태의 활성영역을 형성하여 소자의 크기를 최소화할 수 있도록 하는 것으로서,
각각의 트랜지스터는 모든 디스플레이 변환 장치와 같은 개별 단위 시스템으로 사용할 수 있다.
여기서, 상기 각각의 활성영역을 통과하는 워드라인의 일측은 소오스, 타측은 드레인으로 사용되며, 상기 타측의 드레인은 이웃하는 워드라인의 소오스로 사용된다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도로서, 상기 도 2b 의 ⓐ-ⓐ 절단면을 따라 도시한 것이다.
도 2a를 참조하면, 실리콘기판(31) 상에 패드산화막(33) 및 제1질화막(35)의 적층구조를 형성한다.
그리고, 상기 적층구조 상부에 감광막패턴(37)을 형성한다.
이때, 상기 감광막패턴(37)은 트렌치 식각되는 제1영역과 식각되지않은 제2영역이 변을 함께 사용하고, 상기 제1영역과 제2영역이 각각 이웃하지 않도록 직사각형의 매트릭스 형태로 디자인된 노광마스크를 이용하여 노광 및 현상하여 형성한 것이다.
도 2b를 참조하면, 상기 감광막패턴을 마스크로 상기 적층구조 및 일정두께의 실리콘기판(31)을 식각하여 트렌치(39)를 형성한다.
그리고, 상기 식각공정시 남은 감광막패턴(37)을 제거한다.
도 2c를 참조하면, 상기 트렌치(39) 표면에 열산화막(41)을 형성한다.
그리고, 상기 트렌치(39)를 포함한 전체표면상부에 제2질화막(43)을 일정두께 증착한다.
도 2d를 참조하면, 상기 제2질화막(43) 및 열산화막(41)을 상기 실리콘기판(31)에 수직하게 전면식각하여 상기 트렌치(39) 저부의 열산화막(41)과 제2질화막(43)을 제거함으로써 상기 트렌치(39) 저부의 실리콘기판(31)을 노출시키되, 상기 트렌치(39)의 측벽에 열산화막(41)과 제2질화막(43)의 적층구조로 구비되는 절연막 스페이서를 형성한다.
도 2e를 참조하면, 상기 노출된 실리콘기판(31)을 씨드로 하여 에피 성장시킴으로써 선택적인 에피 성장층(45)을 형성한다.
이때, 선택적인 에피 성장층(45)은 상기 트렌치(39)를 매립하며 상기 제1질화막(35) 상측으로 돌출되도록 성장시킨 것이다.
그 다음, 상기 적층구조를 식각장벽층으로 하여 상기 선택적인 에피 성장층(45)을 평탄화식각한다.
이때, 상기 평탄화식각공정은 CMP 공정으로 실시한 것이다.
그 다음, 상기 적층구조(33,35)를 제거한다.
그리고, 상기 적층구조(33,35)가 제거된 부분의 실리콘기판(31)과 상기 선택적인 에피 성장층(45) 표면에 열산화막(47)을 형성한다.
도 2f를 참조하면, 전체표면상부에 제3질화막(49)을 증착하고 상기 제3질화막(49)과 열산화막(47)을 이방성식각하여 상기 선택적인 에피 성장층(45) 측벽에 상기 열산화막(47)과 제3질화막(49) 적층구조로 형성된 절연막 스페이서를 형성한다.
도 2g, 도 2h 및 도 2i 를 참조하면, 상기 실리콘기판(31)과 선택적인 에피 성장층(45)의 표면을 열산화시켜 게이트산화막(51)을 형성한다.
그리고, 상기 게이트산화막(51) 상부에 게이트전극(53)을 형성한다.
이때, 상기 게이트전극(53)은 상기 게이트산화막(51)과 게이트전극용 도전층을 형성하고 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 게이트전극용 도전층과 게이트산화막(51)을 식각하여 형성한 것이다.
그 다음, 상기 게이트전극(53)을 마스크로 하여 상기 실리콘기판(31)에 불순물을 이온주입하여 소오스/드레인 접합영역(도시안됨)을 형성한다. 여기서, 상기 불순물이 주입된 영역은 이웃하는 워드라인의 소오스 또는 드레인으로 사용된다.
이때, 이웃하는 소오스/드레인 접합영역간의 사이는 열산화막(41,47)과 제2,3질화막(43,49) 적층구조의 절연막 스페이서로 형성되어 서로 분리된 것이다.
그 다음, 하부절연층(도시안됨)을 형성하고 이를 통하여 소오스/드레인에 접속되는 소오스/드레인 전극을 형성한다.
여기서, "55" 는 상기 소오스/드레인 전극을 도시한 것으로서, 상기 게이트전극(53)의 위치에 따라 소오스 전극이나 드레인 전극으로 사용된다.
도 3a 및 도 3b 는 도 2a 내지 도 2g를 도시한 평면도로서, 상기 도 2a 내지 도 2g 는 상기 도 3b 의 ⓐ-ⓐ의 절단면을 따른 제조 공정을 도시한 것이고, 상기 도 2h 및 도 2i 는 각각 상기 도 3b 의 ⓑ-ⓑ, ⓒ-ⓒ 절단면을 따라 도시한 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은,
직사각형 구조의 선택적 에피 성장층과 반도체기판으로 형성된 활성영역의 변이 서로 이웃하고 각각 동일한 활성영역의 변과는 서로 이웃하지 않도록 형성되며, 그 경계부는 절연막 스페이서가 구비되어 서로 격리되는 활성영역을 갖는 매트릭스 형태로 소자를 형성하여 소자의 고집적화를 가능하게 하고 이를 메모리 소자 및 스위칭 소자에 적용할 수 있도록 하는 효과를 제공한다.

Claims (4)

  1. 실리콘기판 상부에 패드산화막과 질화막 적층구조를 형성하는 공정과,
    상기 실리콘기판에 직사각형 구조의 활성영역을 정의하는 소자분리영역인 트렌치를 직사각형 구조로 형성하되, 상기 활성영역의 변과 상기 트렌치의 변이 서로 접하여 이웃하고 각각 동일한 영역과는 이웃하지 않는 매트릭스 형태로 형성하는 공정과,
    상기 트렌치 측벽에 절연막 스페이서를 형성하는 공정과,
    상기 트렌치 저부의 실리콘 기판을 씨드로 하여 선택적 에피 성장층을 형성하되, 상기 질화막 상부로 돌출되도록 형성하는 공정과,
    상기 적층구조를 식각장벽층으로 하여 선택적 에피 성장층을 평탄화식각하는 공정과,
    상기 적층구조를 제거하는 공정과,
    상기 선택적 에피 성장층 측벽에 절연막 스페이서를 형성하여 상기 선택적 에피 성장층으로 형성된 활성영역과 반도체기판으로 형성되는 활성영역을 절연막 스페이서로 격리시키는 공정과,
    상기 선택적 에피 성장층 및 반도체기판 표면에 게이트산화막을 형성하는 공정과,
    상기 실리콘기판 상에 게이트전극을 형성하고 이를 이용한 불순물 주입공정으로 소오스/드레인을 형성하되, 상기 게이트전극의 일측에 소오스를 형성하고 타측에 드레인을 형성하며, 상기 드레인은 이웃하는 게이트전극의 소오스로 사용되는 공정과,
    전체표면상부에 하부절연층을 형성하고 이를 통하여 상기 소오스/드레인에 접속되는 소오스/드레인 전극을 형성하는 공정을 포함하여 트랜지스터를 형성하는 것을 특징으로 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 절연막 스페이서는 산화막과 질화막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 평탄화식각공정은 CMP 공정으로 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 트랜지스터는 상기 트랜지스터 하나를 개별 단위 시스템으로 사용하는 디스플레이 변환 장치로 사용되는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2002-0026232A 2002-05-13 2002-05-13 반도체소자의 제조방법 KR100426442B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0026232A KR100426442B1 (ko) 2002-05-13 2002-05-13 반도체소자의 제조방법
US10/330,078 US6737688B2 (en) 2002-05-13 2002-12-30 Method for manufacturing semiconductor device
TW091138024A TWI230441B (en) 2002-05-13 2002-12-31 Method for manufacturing semiconductor device
JP2003032250A JP4161195B2 (ja) 2002-05-13 2003-02-10 半導体素子の製造方法および半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0026232A KR100426442B1 (ko) 2002-05-13 2002-05-13 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030088573A KR20030088573A (ko) 2003-11-20
KR100426442B1 true KR100426442B1 (ko) 2004-04-13

Family

ID=36083984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0026232A KR100426442B1 (ko) 2002-05-13 2002-05-13 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US6737688B2 (ko)
JP (1) JP4161195B2 (ko)
KR (1) KR100426442B1 (ko)
TW (1) TWI230441B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849177B1 (ko) 2005-01-04 2008-07-30 삼성전자주식회사 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들
KR100689677B1 (ko) * 2005-06-21 2007-03-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US8269307B2 (en) * 2010-11-19 2012-09-18 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same
US8709910B2 (en) * 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
KR102581032B1 (ko) * 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11417369B2 (en) * 2019-12-31 2022-08-16 Etron Technology, Inc. Semiconductor device structure with an underground interconnection embedded into a silicon substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
KR20000073114A (ko) * 1999-05-06 2000-12-05 윤종용 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
KR20010017325A (ko) * 1999-08-10 2001-03-05 윤종용 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법
US6306723B1 (en) * 2000-03-13 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations without a chemical mechanical polish

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US5094973A (en) * 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US6005279A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Trench edge spacer formation
US6107157A (en) * 1998-02-27 2000-08-22 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
US6080628A (en) * 1998-05-15 2000-06-27 Vanguard International Semiconductor Corporation Method of forming shallow trench isolation for integrated circuit applications
TW395024B (en) * 1998-08-28 2000-06-21 United Microelectronics Corp The method to shape up a shallow trench for isolation in IC
US6268264B1 (en) * 1998-12-04 2001-07-31 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
TW400605B (en) * 1999-01-16 2000-08-01 United Microelectronics Corp The manufacturing method of the Shallow Trench Isolation (STI)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
KR20000073114A (ko) * 1999-05-06 2000-12-05 윤종용 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
KR20010017325A (ko) * 1999-08-10 2001-03-05 윤종용 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법
US6306723B1 (en) * 2000-03-13 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations without a chemical mechanical polish

Also Published As

Publication number Publication date
TWI230441B (en) 2005-04-01
US20030211683A1 (en) 2003-11-13
US6737688B2 (en) 2004-05-18
JP2003332414A (ja) 2003-11-21
KR20030088573A (ko) 2003-11-20
TW200306648A (en) 2003-11-16
JP4161195B2 (ja) 2008-10-08

Similar Documents

Publication Publication Date Title
KR100610465B1 (ko) 반도체 소자의 제조 방법
KR100471189B1 (ko) 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
KR100699839B1 (ko) 다중채널을 갖는 반도체 장치 및 그의 제조방법.
KR100471173B1 (ko) 다층채널을 갖는 트랜지스터 및 그 제조방법
KR100653712B1 (ko) 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들
US7754546B2 (en) Semiconductor device manufacturing method and semiconductor device using the same
KR100673133B1 (ko) 반도체 소자의 제조 방법
JP2791260B2 (ja) 半導体装置の製造方法
KR20100028910A (ko) 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
JPH08330586A (ja) バーチカルトランジスタ及びその製造方法
JP2007329489A (ja) 集積回路装置およびその製造方法
US7629215B2 (en) Semiconductor device and method of manufacturing the same
US5550071A (en) Method for forming micro contacts of semiconductor device
KR100426442B1 (ko) 반도체소자의 제조방법
KR100610421B1 (ko) 반도체 소자의 제조 방법
KR100680429B1 (ko) 반도체 소자의 제조 방법
KR20040074347A (ko) 콘택 패드를 포함하는 반도체 장치 및 이의 제조 방법
KR100636919B1 (ko) 반도체 소자의 제조 방법
JPH06260610A (ja) 半導体記憶装置及びその製造方法
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR101416318B1 (ko) 소자 분리 공정을 포함하는 반도체 장치의 제조방법
JPS6324657A (ja) 半導体記憶装置の製造方法
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR100278270B1 (ko) 반도체장치제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee