TW492111B - Semiconductor integrated circuit device and manufacture thereof - Google Patents

Semiconductor integrated circuit device and manufacture thereof Download PDF

Info

Publication number
TW492111B
TW492111B TW089105602A TW89105602A TW492111B TW 492111 B TW492111 B TW 492111B TW 089105602 A TW089105602 A TW 089105602A TW 89105602 A TW89105602 A TW 89105602A TW 492111 B TW492111 B TW 492111B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
integrated circuit
circuit device
semiconductor integrated
Prior art date
Application number
TW089105602A
Other languages
English (en)
Inventor
Masayoshi Saito
Katsuhiko Hotta
Masanari Hirasawa
Masayuki Kojima
Hiroyuki Uchiyama
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW492111B publication Critical patent/TW492111B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

經濟部智慧財產局員工消費合作社印製 492111 Α7 ___ Β7 五、發明說明（1 ) 本發明係有關於半導體積體電路裝置及其製造技術， 特別是有關於一種用於形成微細之Μ I S F E T ( Metal Insulator Semiconductor Field Effect Transistor )的絕緣膜 構造以及其形成過程（p r o c e s s )之有效的技術。 以往爲了要使在Μ I S F E T之閘極上所形成的絕緣 膜得以平坦化，乃使用在約8 5 0〜9 0 0 °C的高溫下， 使堆積在聞極上的 B P S G ( Boron-doped Phospho Silicate G1 a s s )膜作平流焊（r e f 1 o w )的方法。但是隨著 Μ I S F E T的微細化的進展，在鄰接之閘極間的空間也 會變狹窄，因此，在閘極上的平坦化絕緣膜很難使用 B P S G 膜。 在通過接觸孔（contact hole )，而將配線連接到被微 細化之Μ I S F E T的源極，汲極的過程中，則使用一在 閘極上的上面與側面形成氮化矽膜，利用該氮化矽膜與堆 積在其上部之氧化矽膜之絕緣膜的蝕刻速度差，不必要有 與閘極之對合裕度，即能夠形成接觸孔之自我對準接觸（ Self Align Contact; SAC )技術。 但是當在微細的Μ I S F E T的閘極的上面與側面形 成氮化矽膜時，則相鄰之閘極間的空間會變得非常的狹窄 ，因此，在將B P S G膜埋入到該空間時會發生空間（空 隙）。又，在以0 · 2 5 μ m以下之微細的設計規則來製 造裝置時，則在形成好Μ I S F E T後，若是使用經過超 過8 0 0 °C之高溫熱處理的B P S G膜時，則 Μ I S F E T的特性會惡化。 -----------·裝--------訂--------- * > (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 492111 A7 B7_ 五、發明說明（2 ) (請先閱讀背面之注意事項再填寫本頁) 由將溶於有機溶媒的矽化合物的藥液旋轉（spin )塗 佈在基板上，進行約4 0 0〜4 5 0 °C的熱處理烘焙處理 ，藉著讓溶媒氣化而得到的S〇G ( Spin On Glass )膜， 則備有可以良好地被埋入到高縱橫比（aspect )之閘極間 空間之優越的間隙塡充性，且成本也便宜，因此，對於要 求過程處理溫度低溫化的0 . 2 5 // m以下的 Μ I S F E T而言，則期待使用作爲在閘極上所形成的平 坦化絕緣膜。 又，以氫矽倍半噁烷作爲原料的S 0 G膜，由於其介 電常數較由C V D法所形成的氧化矽膜爲低，因此，當使 用作爲多層金屬配線間的層間絕緣膜時，則也能夠期待具 有減低配線延遲的效果。 但是，相反地，S〇G膜，由於（i )相較於C V D -氧化矽膜缺乏耐濕性，因此會導致金屬配線遭到腐蝕。 經濟部智慧財產局員工消費合作社印製 (i i )由於膜較柔軟，而難以使用化學機械硏磨（ Chemical Mechanical Polishing: CMP )，因此’當想要使包 含配線密的領域與鬆的領域在內之球狀（global )領域得 以平坦化時，則有必須先在S 0 G膜的上部堆積氧化矽膜 ，然後再實施C Μ P不可的缺點。至於其調質技術，則已 提出有各種的方法。 特開平9 一 3 3 0 9 8 2號公報，則揭露一改善 S〇G膜之吸濕性的方法’其係一以4 0 0〜7 5 0 °C的 溫度對S 0 G膜實施烘焙’在因應所需進行完氧氣電漿處 理（或注入氬離子）後，在其上部形成防止吸濕層（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ~ "" 492111 A7 B7 五、發明說明（3 ) CVD —氧化膜等），之後再進行5 5 0〜75 Ot的熱 處理的技術。 特開平8 - 7 8 5 2 8號公報，則揭露一爲了要防止 來自S〇G膜的脫離氣體（包含了水分的氣體）對A 1配 線所造成的腐蝕則在A 1配線之上部的絕緣膜（C V D -氧化膜/ SO G膜/CVD —氧化膜）形成通孔（through hole )，接著在實施300〜350 °C的熱處理，而讓脫 離氣體放出後，在通孔的側壁形成由氧化矽膜所構成的側 壁間隔層（sidewallspacer)的技術。 特開平9 一 2 8 3 5 1 5號公報，則揭露一當在氮等 之惰性氣體環境中，對S 0 G實施熱處理而形成爲陶瓷狀 之氧化矽膜時，爲了要防止在其表面發生微小的突起，則 在將氫矽倍半噁烷（H S Q )的溶液旋轉（spin )塗佈在 基板上後，當在惰性氣體環境中進行未滿4 0 0 °C的第1 熱處理，而成爲預陶瓷（pre ceramic )狀的膜後，才在氧 化性氣體環境（氧氣+氮氣）中進行未滿4 0 0 °C的第2 熱處理，而得到陶瓷（ceramic )狀之氧化矽膜的技術。 特開平8 - 1 2 5 0 2 1號公報，則揭露·一藉著對蛵 由7 0〜2 2 0°C之預備熱處理而被半硬化的S〇G膜實 施臭氧/紫外線處理而對其表層部進行調質，接著，則在 氧氣或氮氣環境中進行4 0 0〜5 0 0 °C的前熱處理與 7〇0〜1 〇 〇 〇°C的後熱處理’而讓S〇G膜完全硬化 的技術。 特開平1 0 - 1 〇 7 0 2 6號公報’則揭露一藉著以 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-6 -
請 先 閱 讀 背 面· 注 事 項 I裝 頁 I 訂 # 經濟部智慧財產局員工消費合作社印製 492111 A7 B7 五、發明說明（4 ) 常溫一 5 〇 〇 °C的條件，對以氫矽倍半噁烷（H S Q )作 爲原料的S〇G膜進行電子束處理（blam cure )，而試圖 提尚裂痕（crack )耐性以及增加密度的技術。 本發明人則檢討在Μ I S F E T之閘極上所形成的平 坦化絕緣膜使用聚矽氨烷系S 0 G膜以及氫矽倍半噁烷系 S〇G膜的情形。 聚矽氨烷的特徵在於在矽（S i )原子具有氮（Ν ) 原子與氫（H)原子結合的分子結構。在形成以該聚矽氨 烷作爲原料的S〇G膜時，在將使聚矽氨烷溶於溶媒的藥 液旋轉（spin )塗佈在基板上後，則進行烘焙而讓其氣化 。接著，當對該S〇G膜實施高溫的蒸氣氧化處理時，則 如化學式（1 )所示，結合在S i的氫與NH基會產生反 應，而使得氫氣與氨氣脫離，而能夠得到由S i -〇-S i結合所構成之緻密，且耐濕性高的S〇G膜。 (請先閱讀背面之注意事項再填寫本頁) /r Η Isi丨 Η Η— Ν \
η ο I s — ο — + Η Ν Η 2 + η 經濟部智慧財產局員工消費合作社印製 但是如此所得到的S 0 G膜，由於含有來自聚矽氨烷 之微量的殘留氮，因此會在閘極的上部，經由氮化矽膜而 形成該S〇G膜，當利用與氮化矽膜之間的蝕刻速度差， 而想要形成接觸孔（c ο n t a c t h ο 1 e )時，則根據本發明人的 檢討可知由於無法充分地確保與氮化矽膜之間的蝕刻選擇 比，因此，當接觸孔的直徑變微細時，則會導致無法開孔 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492111 Α7 Β7 五、發明說明（5 ) 〇 另一方面，氫矽倍半噁烷的特徵則在於在矽（s i ) 原子具有氧（〇）原子與氫（Η)原子結合的分子構造， 而在分子中不含有氮。在形成以該氫矽倍半噁烷作爲原料 的S 0 G膜時，在將使氫矽倍半噁烷溶於溶媒的藥液旋轉 塗佈在基板上後，則進行約4 0 〇 °C的熱處理而讓溶媒氣 化。如化學式（2)所示，Si— Η結合的20〜30% 左右會被氧化，而得到成爲S i —〇Η結合的SO G膜。
Η Η ] I ι f H OH ] | | 1 1 一 Si ——Ο — Si —— 1 ι 4 0 0 °C —Si —〇 — Si — I I 1 1 ο ο Ι ι - I 1 0 0 II • 1 一 Si——Ο——Si—— ι ι —Si——O——Si—— I I 1 1 \ Η H y n k Η H J 但是，氫矽倍半噁烷系S 0 G膜，由於在分子中存在 有S 1 - Η結合，因此在形成膜以後的過程中，當進行大 幅超越4 0 0 °C之高溫的熱處理時，則會有由氫所造成之 脫氣的問題。 例如，當在氫矽倍半噁烷系S〇G膜形成通孔（ through hole )，而將導體層埋入到其內部時，若導體層的 形成溫度超過4 0 0 °C時，則在通孔內會產生氫等的氣體 。因此，導體層的埋入會變得不充分，而產生電阻增加的 問題。又，由於蝕刻條件會因爲所產生的氫氣而變動，因 此有很難形成高縱橫比（aspect )之通孔的問題。 本發明的目的即在於提供一種能夠推進Μ I S F E Τ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- (請先閱讀背面之注意事項再填寫本頁) - 1 ϋ ϋ 1 ϋ I n 一口，t I ϋ n I —a— n ·ϋ I - 492111
五、發明說明（6 ) 之微細化的絕緣膜形成技術。 本發明之上述以及其他的目的與新的特徵，可以由本 說明書的記載以及所附圖面而明白。 (請先閱讀背面之注咅？事項再填寫本頁) 在本案中所揭露的發明，若是簡單地說明代表者的槪 要內容，即如下所述。 (1 )本發明之半導體積體電路裝置，其主要係針對 一經由第1絕緣膜，而在形成在半導體基板之主面的 Μ I S F E T的上部形成第1層配線，且經由第2絕緣膜 ’在上述第1層配線的上部形成第2層配線之半導體積體 電路裝置，其特徵在於·· 上述第1絕緣膜以及上述第2絕緣膜分別包含藉由塗 佈以矽’氧以及氫所構成的共聚物作爲主要成分的液狀物 質所形成的絕緣膜，而上述第2絕緣膜的介電常數則較上 述第1絕緣膜的介電常數爲小。 (2 )本發明之半導體積體電路裝置，係在上述第工 項中，上述共聚物爲 。 經濟部智慧財產局員工消費合作社印製 (3 )本發明之半導體積體電路裝置，係在上述第1 項或第2項中，上述第2絕緣膜的氫含有率，則較上述第 1絕緣膜的氫含有率爲高。 (4 )本發明之半導體積體電路裝置，係在上述第1 項，第2項或第3項中，上述第1絕緣膜的表面係藉由硏 磨而被平坦化。 (5 )本發明之半導體積體電路裝置，其主要係針對 一在形成在半導體基板之主面的Μ I S F E T的上部形成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 第1絕緣膜，且在上述第1絕緣膜的上部，形成由第1電 極，第2電極，以及位在該些中間的介電體膜所構成的電 容元件，而在上述電容元件的上部形成第2絕緣膜之半導 體積體電路裝置，其特徵在於： 上述第1絕緣膜以及上述第2絕緣膜乃包含藉由塗佈 以矽，氧以及氫所構成的共聚物作爲主要成分的液狀物質 所形成的絕緣膜，而上述第2絕緣膜的氫含有率，則較上 述第1絕緣膜的氫含有率爲高。 (6 )本發明之半導體積體電路裝置，係在上述第5 項中，上述第2絕緣膜的介電常數，則較上述第1絕緣膜 的介電常數爲小。 (7 )本發明之半導體積體電路裝置，係在上述第5 項中，在上述電容元件的上部形成第1金屬配線以及第2 金屬配線，而上述第2絕緣膜則位於上述第1金屬配線與 上述第2金屬配線之間。 (8 )本發明之半導體積體電路裝置，其主要係針對 一在形成在半導體基板之表面的半導體領域的上部形成氮 化矽膜，在上述氮化矽膜的上部形成蝕刻速度與上述氮化 矽膜不同的第1絕緣膜，在上述第1絕緣膜以及上述氮化 矽膜形成第1連接孔，在上述第1連接孔的內部形成在電 氣上與上述半導體領域連接的第1導體膜，而在上述第1 絕緣膜的上部，則介由第2絕緣膜形成第2導體膜之半導 體積體電路裝置，其特徵在於： 上述第1絕緣膜包含藉由塗佈以由矽，氧以及氫所構 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- ----------- -----I--訂---------. (請先閱讀背面之注音/事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492111 A7 B7_ 五、發明說明（8 ) 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜， 而上述第2絕緣膜則包含藉由塗佈以由矽，氮以及氫 所構成的共聚物作爲主要成分的液狀物質而形成的絕緣膜 〇 (9 )本發明之半導體積體電路裝置，係在上述第8 項中，上述由砂，氧以及氫所構成的共聚物爲氫砂倍半嚼 烷，而上述由矽，氮以及氫所構成的共聚物爲矽氨烷。 (10)本發明之半導體積體電路·裝置，其主要係針 對一在形成在半導體基板之表面的半導體領域的上部形成 氮化矽膜，在上述氮化矽膜的上部形成蝕刻速度與上述氮 化矽膜不同的第1絕緣膜，在上述第1絕緣膜以及上述氮 化矽膜形成第1連接孔，在上述第1連接孔的內部形成在 電氣上與上述半導體領域連接的第1導體膜，而在上述第 1絕緣膜的上部，則介由第2絕緣膜形成第2導體膜之半 導體積體電路裝置，其特徵在於： 上述第1絕緣膜包含藉由塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜。 (1 1 )本發明之半導體積體電路裝置，其主要係針 對一在形成在半導體基板之表面的Μ I S F E T的上部形 成氮化矽膜，在上述氮化矽膜的上部形成蝕刻速度與上述 氮化矽膜不同的第1絕緣膜，在上述第1絕緣膜以及上述 氮化矽膜形成第1連接孔，在上述第1連接孔的內部形成 在電氣上與上述MISFET的源極，汲極之其中一者連 接的第1導體膜，而在上述第1絕緣膜的上部，則介由上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 7771 ' -----------裝--------訂--------- • > (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（9 ) 述第1導電膜’而形成在電氣上與上述配線，汲極之其中 一者連接的電容元件，而在上述電容元件的上部，則經由 第2絕緣膜形成第1金屬配線之半導體積體電路裝置，其 特徵在於： 上述第1絕緣膜以及上述第2絕緣膜包含藉由塗佈以 由矽’氧以及氫所構成的共聚物作爲主要成分的液狀物質 而形成的絕緣膜， 上述第2絕緣膜的介電常數，則較上述第1絕緣膜的 介電常數爲小。 (1 2)本發明之半導體積體電路裝置，係在上述第 1 1項中，上述第1絕緣膜的表面係藉由硏,磨而被平坦化 0 (1 3 )本發明之半導體積體電路裝置，係在上述第 1 1項中，上述電容元件的容量絕緣膜含有以具有鈣鈦礦 (perovskhe )型或複合鈣鈦礦型之結晶構造的介電體或強 介電體作爲主要成分的膜。 (1 4 )本發明之半導體積體電路裝置，其主要係針 對一在形成在半導體基板之表面的Μ I S F E T的上部形 成氮化矽膜，在上述氮化矽膜的上部形成蝕刻速度與上述 氮化矽膜不同的第1絕緣膜，在上述第1絕緣膜以及上述 氮化矽膜形成第1連接孔，在上述第1連接孔的內部形成 在電氣上與上述MISFET的源極，汲極之其中一者連 接的第1導體膜’而在上述第1絕緣膜的上部，則介由上 述第1導電膜，而形成在電氣上與上述源極，汲極之其中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）· - -----------裳--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（1〇 ) 一者連接的電容元件，而在上述電容元件的上部，則經由 第2絕緣膜形成第1金屬配線之半導體積體電路裝置，其 特徵在於： 上述第1絕緣膜，包含藉由塗佈以由矽，氧以及氫所 構成的共聚物作爲主要成分的液狀物質而形成的絕緣膜， 上述第2絕緣膜包含藉由塗佈以由矽，氮以及氫所構 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜， 上述第2絕緣膜的介電常數，則較上述第1絕緣膜的 介電常數爲小。 (1 5)本發明之半導體積體電路裝置，其主要係針 對一在形成在半導體基板之主面上的Μ I S F E T的上部 ，介由第1絕緣膜形成有位元線，在上述位元線的上部， 介由第2絕緣膜形成有電容元件，而在上述電容元件的上 部，則介由第3絕緣膜形成有第1金屬配線， 上述位元線，則通過在上述第1絕緣膜所形成的第1 連接孔，在電氣上與上述MISFET的源極，汲極的其 中一者連接，而上述電容元件，則通過在上述第2絕緣膜 所形成的第2連接孔，以及在上述第1絕緣膜所形成的第 3連接孔，在電氣上與上述源極，汲極的另一者連接之半 導體積體電路裝置，其特徵在於： 上述第1絕緣膜，第2絕緣膜，以及上述第3絕緣膜 分別含有藉由塗佈以由砂，氧以及氫所構成之共聚物作爲 主要成分的液狀物質而形成的絕緣膜，而上述第3導電膜 的介電常數，則較上述第1絕緣膜以及上述第2絕緣膜的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- -----------裝--------訂--------- * / (請先閱讀背面之注意事項再填寫本頁) 492111 A7 B7 五、發明說明（11 ) 介電常數爲小。 (請先閱讀背面之注音/事項再填寫本頁) (1 6 )本發明之半導體積體電路裝置，係在上述第 1 5項中’在上述第1金屬配線的上部，則介由第4絕緣 膜而形成有第2金屬配線，上述第4絕緣膜則含有藉由塗 佈以由矽’氧以及氫所構成之共聚物作爲主要成分的液狀 物質而形成的絕緣膜，其介電常數，則較上述第1絕緣膜 以及上述第2絕緣膜的介電常數爲小。 (1 7 )本發明之半導體積體電路裝置，係在上述第 1 5項中，上述第1絕緣膜係由用於覆蓋上述 Μ I S F E T之閘極的上面與側面的氮化矽膜，以及在上 述氮化矽膜的上部所形成的上述絕緣膜而構成，而上述絕 緣膜的表面，則藉由硏磨而被平坦化。 (1 8 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， . (a )當在半導體基板的主面上形成氮化矽膜後，則 將以由矽，氧以及氫所構成的共聚物作爲主要成分的液狀 物質塗佈在上述氮化矽膜之上部的過程； 經濟部智慧財產局員工消費合作社印製 (b )藉著對上述液狀物質實施第1熱處理而讓溶媒 氣化，而形成絕緣膜的過程； (c )在以上述絕緣膜的蝕刻速度較上述氮化矽膜爲 大的條件下，對上述絕緣膜實施完蝕刻後，藉著對上述氮 化矽膜實施蝕刻，而在上述絕緣膜以及上述氮化矽膜形成 連接孔的過程。 (19)本發明之半導體積體電路裝置之製造方法， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14 - 492111 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（12 ) 係在上述第1 8項中，上述共聚物爲氫矽倍半噁烷。 (2 0 )本發明之半導體積體電路裝置之製造方法， 係在上述第1 8項中，在對上述液狀物質實施完上述第1 熱處理後’在對上述絕緣膜實施蝕刻的過程以前，以較上 述第1熱處理的溫度爲高的溫度，對上述絕緣膜實施第2 熱處理。 (2 1 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體積體的表面形成完半導體領域後， 則將以由矽，氧以及氫所構成的共聚物作爲主要成分的液 狀物質塗佈在上述半導體基板上的過程； (b )藉著對上述液狀物質實施第1熱處理而讓溶媒 氣化，而形成絕緣膜的過程； (c )當在含有氧的環境中，對上述絕緣膜實施完第 2熱處理後，則對上述絕緣膜實施乾蝕刻，而形成連接孔 的過程； (d )在上述連接孔的內部，形成在電氣上與上述半 導體領域連接之導體膜的過程。 (2 2 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 1項中，上述第2熱處理的溫度，則較上述 第1熱處理的溫度爲高。 (2 3 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當將以由矽，氧以及氫所構成的共聚物作爲主 ^ ^--------^---------^9 • 、 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 492111 A7 __ B7 五、發明說明（彳3) 要成分的液狀物質塗佈在半導體基板之主面上後，藉著對 上述液狀物質實施第1熱處理而讓溶媒氣化，而形成第1 絕緣膜的過程； (b )當在含有氧的環境中，對上述第1絕緣膜實施 完第2熱處理後，以化學方式以及機械方式，對上述第1 絕緣膜的表面實施硏磨的過程； (c )當在上述第1絕緣膜的上部形成好導體膜後， 藉著對上述導體膜實施蝕刻，而形成導體片的過程； (d )在上述導體片的上部形成第2絕緣膜的過程。 (2 4 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 3項中，上述第2絕緣膜的介電常數，則較 上述第1絕緣膜的介電常數爲小。 (2 5 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 3項中，上述第2絕緣膜的氫含有率則較上 述第1絕緣膜的氫含有率爲高。 (2 6 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 3項中，上述第2絕緣膜，是當在上述導體 片的上部塗佈好以由矽，氧以及氫所構成的共聚物作爲主 要成分的液狀物質後，藉著對上述液狀物質實施第1熱處 理而讓溶媒氣化而被形成。 (2 7 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體基板的主面上形成好多個的第1導 體片後，則在上述第1導體片之間的空間以及上述第1導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 16 _ (請先閱讀背面之注咅？事項再填寫本頁) 裝--------訂---- 經濟部智慧財產局員工消費合作社印製 492111 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（14 ) 體片的上部，塗佈以由矽，氧以及氫所構成的共聚物作爲 主要成分之液狀物質的過程； (b )在藉著對上述液狀物質實施第1熱處理而讓溶 媒氣化，而形成絕緣膜後，則在含有氧的環境中，對上述 絕緣膜實施第2熱處理的過程； (c )在上述絕緣膜的上部形成由第1電極，電容絕 緣膜以及第2電極所構成之電容元件的過程。 (2 8 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 7項中，上述第2熱處理的溫度，則較上述 1第熱處理的溫度爲高。 (2 9 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 7項中，上述第2熱處理的溫度則在形成上 述電容元件之上述電容絕緣膜的溫度以上。 (3 0 )本發明之半導體積體電路裝置之製造方法， 係在上述第2 7項中，上述電容元件的上述電容絕緣膜含 有以具有鈣鈦礦型或複合鈣鈦礦型之結晶構造的高介電體 或強介電體作爲主要成分的膜。 (3 1 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體基板的主面上形成好多個的第丨導 體片後，則在上述第1導體片之間的空間以及上述第1導 體片的上部，塗佈以由矽，氧以及氫所構成的共聚物作爲 主要成分之第1液狀物質的過程； (b )在藉著對上述第1液狀物質實施第1熱處理而 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- i. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17 經濟部智慧財產局員工消費合作社印製 492111 A7 _ B7 五、發明說明（15 ) 讓溶媒氣化，而形成第1絕緣膜後，則在含有氧的環境中 ，對上述第1絕緣膜實施第2熱處理的過程； (c )當在上述第1絕緣膜的上部形成由第1電極， 電容絕緣膜以及第2電極所構成的電容元件後，則將以由 矽，氧以及氫所構成的共聚物作爲主要成分的第2液狀物 質塗佈在上述電容元件之上部的過程； (d )藉著對上述第2液狀物質實施第3熱處理而讓 溶媒氣化，而形成第2絕緣膜的過程。 (3 2 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 1項中，上述共聚物爲氫矽倍半噁烷。 (3 3 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 1項中，上述第2熱處理的溫度，則較上述 第1熱處理的溫度以及上述第3熱處理的溫度爲高。 (3 4)本發明之半導體積體電路裝置之製造方法， 係在上述第3 1項中，上述第2熱處理的溫度則在形成上 述電容元件之上述電容絕緣膜的溫度以上。 (3 5 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 1項中，上述第2絕緣膜的介電常數，則較 上述第1絕緣膜的介電常數爲小。 (3 6 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 1項中，在上述第1絕緣膜之上部形成上述 電容元件的過程，包含：以C V D法在上述第1絕緣膜之 上部形成第3絕緣膜的過程，在上述第3絕緣膜形成溝的 過程，以及在上述溝的內部形成上述電容元件的過程。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-18 _ -----------裝--------訂---------^9 • / (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492111 A7 _______ B7 五、發明說明（16) (3 7 )本發明之半導體積體電路裝置之製造方法， 其主要係針對一包含：當在半導體基板的主面形成好 MI SFET後，在上述MI SFET的上部形成第1絕 緣膜的過程，以及當在上述第1絕緣膜的上部形成好由第 1電極，電容絕緣膜，以及第2電極所構成的電容元件後 ，在上述電容元件的上部形成第2絕緣膜的過程之半導體 積體電路裝置之製造方法，其特徵在於： 上述第1絕緣膜以及上述第2絕緣膜分別含有藉由塗 佈以由矽，氧以及氫所構成的共聚物作爲主要成分的液狀 物質而形成的絕緣膜，而上述第2絕緣膜的介電常數，則 較上述第1絕緣膜的介電常數爲小。 (3 8 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 7項中，以化學方式以及機械方式，對上述 第1絕緣膜的表面實施硏磨以達到平坦化。 (3 9 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 7項中，上述第2絕緣膜的氫含有率，則較 上述第1絕緣膜的氫含有率爲高。 (4 0 )本發明之半導體積體電路裝置之製造方法， 係在上述第3 7項中，在上述第2絕緣膜的上部形成第1 金屬配線，在第1金屬配線的上部，則介由第3絕緣膜形 成有第2金屬配線，上述第3絕緣膜包含藉由塗佈以由石夕 ，氧以及氫所構成的共聚物作爲主要成分的液狀物質而形 成的絕緣膜，其介電常數則較上述第1絕緣膜的介電常數 爲小。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- -----------裝--------訂--------- • W (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（17 ) (4 1 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體基板的主面形成好MI SFET後 ’在上述Μ I S F E T的上部塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分的第1液狀、物質的過程； (b )在藉著對上述第1液狀物質實施第1熱處理， 而形成好弟1絕緣膜後’在含有氧的環境中，對上述第1 絕緣膜實施較上述第1熱處理爲高溫之第2熱處理的過程 (C )‘當在上述第1絕緣膜的上部形成好以A i作爲 主要成分的金屬配線後，在上述金屬配線的上部塗佈以由 矽’氧以及氫所構成的共聚物作爲主要成分之第2液狀物 質的過程； (d )藉著對上述第2液狀物質實施較上述第2熱處 理爲低溫之第3熱處理的第2絕緣膜的過程。 (4 2 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 1項中，上述第2絕緣膜的介電常數，則較 上述第1絕緣膜的介電常數爲小。 (4 3 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 1項中，上述第3熱處理的溫度則較使上述 金屬配線劣化的溫度爲低。 (4 4 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 1項中，在上述過程（b )之後，藉著化學 方式以及機械方式，對上述第1絕緣膜的表面實施硏磨以 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 20 ^--------^--------- • t (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（18 ) 達到平坦化。 (4 5 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 1項中，更包括有： (e )在上述過程（d)後，在含有氧的環境中，對 上述第2絕緣膜的表面照射紫外線的過程； (f )在上述經照射紫外線之上述第2絕緣膜的表面 塗佈以由砂，氧以及氫所構成的共聚物作爲主要成分之第 3液狀物質的過程； (g )藉著對上述第3液狀物質實施第4熱處理，而 使得上述第2絕緣膜厚膜化的過程。 (4 6 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體基板的主面形成好Μ I S F ET後 ，在上述Μ I S F Ε Τ的上部塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分之第1液狀物質的過程； (b )在藉著對上述第1液狀物質實施第1熱處理， 而形成好第1絕緣膜後，在含有氧的環境中，對上述第1 絕緣膜實施較上述第1熱處理爲高溫的第2熱處理的過程 ， (c )當在上述第1絕緣膜的上部形成好電容元件後 ，在上述電容元件塗佈以由矽，氧以及氫所構成的共聚物 作爲主要成分之第2液狀物質的過程； (d )藉著對上述第2液狀物質實施較上述第2熱處 理爲低溫的第3熱處理，而形成第2絕緣膜的過程。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - -----------裝--------訂---------^9 確 * (請先閱讀背面之注意事項再填寫本頁) 492111 Α7 Β7 五、發明說明（19 ) (4 7 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 6項中，上述第3熱處理的溫度，則較使上 述電容元件的電容絕緣膜劣化的溫度爲低。 (4 8 )本發明之半導體積體電路裝置之製造方法， 其特徵在於：包含以下的過程， (a )當在半導體基板之主面的兀件分離領域形成好 溝後，在包含上述溝之內部在內的上述半導體基板上塗佈 以由矽，氧以及氫所構成的共聚物作爲主要成分之液狀物 質的過程； (b )在藉著對上述液狀物質實施第1熱處理，而形 成好絕緣膜後，在含有氧的環境中，對上述絕緣膜實施較 上述第1熱處理爲高溫之第2熱處理的過程； (c )以化學方式以及機械方式1對上述經實施第2 熱處理的上述絕緣膜進行硏磨，藉著讓上述絕緣膜殘留在 上述溝的內部’而在上述半導體基板的主面形成元件分離 溝的過程。 (4 9 )本發明之半導體積體電路裝置之製造方法， 係在上述第4 8項中，上述共聚物爲氫矽倍半噁烷。 若根據上述的手段，藉著在MISFET的上部形成 以未含有氮的共聚物作爲原料的絕緣膜，由於可以得到乾 鈾刻速度比較氮化矽膜爲大的絕緣膜’因此容易形成自我 對準接觸（Self Align Contact )。 若根據上述的手段’由於藉者封塗佈膜貫施筒溫熱處 理，可以得到緻密的絕緣膜，因此能夠將C Μ P應用在塗 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 22 - (請先閱讀背面之注意事項再填寫本頁) 裝·-----—丨訂---- 奉 經濟部智慧財產局員工消費合作社印製 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2〇 佈膜上。 若根據上述的手段，藉著金屬配線間的層間絕緣膜使 用低介電常數的絕緣膜，能夠減低配線間的寄生電容。 若根據上述的手段，藉著使用較由C v D法所形成的 絕緣膜爲便宜的塗佈膜作爲絕緣膜材料，能夠減低半導體 積體電路裝置的製造成本。 若根據上述的手段，藉著對塗佈膜實施高溫熱處理， 由於可以得到實質上未含有氫的絕緣膜，因此能夠防止氣 體自塗佈膜脫離。 以下’則請參照圖面來詳細地說明本發明的實施形態 。此外’在說明實施形態的所有的圖中，具有相同的功能 者’則附加相同的符號，且省略其反復的說明。 作爲本發明之實施形態1的D R A M ( Dynamic Random Access Memory )，請參照圖1〜圖3 7，依過程 的順序加以說明。此外，表示基板之斷面的各圖的左側部 分係表形成有D R A Μ之記憶單元（memory cell )的領域 (memory cell array )，而右側部分則表示周邊電路領域。 首先，如圖1所示，在由例如具有1〜1 0Ω cm;^ 右之電阻常數之p型的單晶矽所構成的半導體基板（以下 只稱爲基板）形成元件分離溝2。 爲了要形成上述元件分離溝2，首先在對元件分離領 域的基板1實施蝕刻，而形成深度爲3 5 0 n m左右的溝 後’藉著在大約1 0 0 0 t下，對基板1實施熱氧化，而 在溝的內壁形成膜厚爲1 0 nm左右之薄的氧化矽膜6。 --------^--------- - i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 經濟部智慧財產局員工消費合作社印製 492111 A7 _ B7____ 五、發明說明（21 ) 該氧化矽膜6 ，除了使在溝的內壁上之由乾蝕刻所造成的 損傷得以平復外，也能夠緩和在下一過程中，在被埋入到 溝之內部的SOG膜7與基板1之界面上所產生之應力（ stress )。 接著，在對含有上述溝之內部的基板1上旋轉塗佈以 氫矽倍半噁烷作爲主要成分的液狀物質（藥液）後，則在 進行大約9 0 °C的1分鐘的烘焙處理以及大約1 5 0 °C的 1分鐘的烘焙處理後，在氮氣等的惰性氣體環境下，進行 大約4 0 0 °C的3 0分鐘的熱處理（第1熱處理），而讓 溶媒氣化。藉此，如上述化學式（2 )所示，S i — Η結 合的2 0〜3 0 %左右會被氧化，而得到成爲S i —〇Η 結合的S〇G膜。 上述S〇G膜，由於相較於由C V D法所堆積的氧化 矽膜，具有優越的微細之空間的空隙塡充性，因此，即使 溝的縱橫比大，也能夠將該空間良好地埋住。 接著，在本實施形態中，則在含有氣氣的環境中，對 上述SO G膜實施8 0 0°C以上的高溫熱處理（第2熱處 理）。在此所謂的含有氧氣的環境，不只是指存在有分子 狀的氧氣（〇2 )的環境，也可以指例如存在有N〇或 N〇2等之氧化性氣體的環境。藉此，上述化學式（2 )所 示的反應會更加進行，而與S i結合之〇Η基彼此反應而 使得水（Η 2〇）脫離的結果，可以得到備有如以下之化學 式（3)所示之分子構造的SO G膜7。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-24 - -----------•裝--------訂--------- 龜 * i (請先閱讀背面之注音？事項再填寫本頁) 492111 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（22 ) / | , \ H OH ] 1 1 1 I 〇 0 —Si —o —Si — 8 0 0 °C 丨_ 1 1 1 一 Si —· 0 一 Si 一 0 〇 - 1 1 1 1 〔〇〕 0 0 —Si —0 —Si — 1 1 1 1 —Si — 〇 一 Si 一 \ Η H y n \ 1 1 / 如此所得到的S〇G膜7，除了微量的殘量的氫外， 在分子中並未存在有氫（H)，由於實質上只是由S ίο — S i 結合 而構成 ，因此 ，膜具 有緻密 ，且 耐濕 性高的 特性。 接著，則以化學方式以及機械方式，對溝的上部的 S〇G膜7實施硏磨，而使其表面平坦化，藉此完成元件 分離溝2。 接著，如圖2所示，在對基板1注入p型雜質（硼） 以及η型雜質（例如磷）的離子後，藉著以約1 0 0 0 °C 的熱處理而讓上述雜質擴散，而在記憶單元陣列的基板1 形成P型阱3以及η型阱5 ，且在周邊電路領域的基板1 形成Ρ型阱3以及η型阱4。 接著，在利用氟酸系的洗淨液，對基板1 ( Ρ型卩井3 以及η型阱4 )的表面實施完濕洗淨後，以約8 〇 〇 °c的 熱氧化，在P型阱3以及η型阱4的各自的表面形成膜厚 約6 m左右之乾淨的閘氧化膜8。該閘氧化膜8 ’其中一 部分也可以由含有氮化矽的氧氮化矽膜所構成。由於氧氮 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- -----------裝 -------訂--------- • j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492111 A7 B7____ 五、發明說明（23 ) 化矽膜，相較於氧化矽膜，可以抑制在膜中發生界面位準 ，且減低電子陷阱（trap )的效果高，因此能夠提高閘氧 化膜8的熱載體（hot earner )耐性。在形成氧氮化矽膜時 ，則例如在N 0或N〇2等之含氮氣的環境中，對基板1進 行熱氧化。 接著，如圖3所示，以C V D法，在閘氧化膜8的上 部堆積經摻雜有磷（P )，而膜厚爲1 0 0 n m左右的低 電阻多晶矽膜9 a ，接著，則藉由噴濺（spattering )法， 在其上部堆積膜厚5 nm左右的WN膜9 6與膜厚 5〇nm左右的W膜9 c ，更者，則以CVD法，在其上 部堆積膜厚1 〇 〇 n m左右的氧化矽膜1 〇 a。 接著，則爲了要達到上述W膜9 c的緩和應力與W N 膜9 b的緻密化（densify )的目的，乃在氮氣等的惰性氣 體環境下進行約8 0 0 °C的熱處理。W膜9 c之上部的氧 化矽膜1 0 a ，其目的在於在作該熱處理時保護W膜9 c 的表面，以及緩和在下一過程中，位在堆積在氧化矽膜 1 0 a之上部的氮化矽膜1 〇 b與下層之W膜9 c之界面 的應力。 接著，如圖4所示，當以C V D法，在氧化砍膜 1 0 a的上部堆積好膜厚1 〇 〇 n m左右的氮化矽膜 1〇b後，以光阻（photoresist )膜（未圖示）作爲掩罩 (mask )，藉著對氮化矽膜1 〇 b實施乾蝕刻，而讓氮化 矽膜1 0 b殘留在形成閘極的領域中。 接著，在除去光阻膜後，如圖5所示，以氮化矽膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 :26 - -----------裝--------訂--------- ί (請先閱讀背面之注意事項再填寫本頁) 492111 A7 _ B7 五、發明說明（24 ) l〇b作爲掩罩，藉著針對氧化矽膜l〇a ，评膜9(：， W N膜9 b以及多晶矽膜9 a實施乾蝕刻，而在記億單元 陣列以及周邊電路領域形成由多晶矽膜9 · a ，W N膜9 b ，以及W膜9 c所構成的閘極9，在該些閘極9的上部， 則形成由氧化矽膜1 0 a以及氮化矽膜1 〇 b所構成的間 隙絕緣膜1 0。此外，在記憶單元陣列所形成的閘極9 ， 則當作字元線W L來使用。 接著，如圖6所示，藉著對閘極9之兩側的p型阱3 注入η型雜質（磷或砷）的離子，而形成η型半導體領域 1 1 ，藉著對η型阱4注入Ρ型雜質（硼）的離子，而形 成ρ型半導體領域1 2。 接著，如圖7所示，在以C V D法，在基板1上堆積 好膜厚5 0 n m左右的氮化矽膜1 3後，以光阻膜（未圖 示）來覆蓋記憶單元陣列之基板1的上部，藉著對周邊電 路領域的氮化矽膜1 3實施異方性的蝕刻，而在周邊電路 領域之閘極9的側壁形成側壁間隔層（sidewall spacer ) 1 3 a ° 接著，藉著對周邊電路領域之ρ型阱3注入η型雜質 (磷或砷）的離子，而形成η+型半導體領域1 4 (源極’ 汲極），藉著對η型阱4注入Ρ型雜質（硼）的離子’而 形成Ρ +型半導體領域1 5 (源極，汲極）。到目前爲止的 過程，則在周邊電路領域形成備有L D D ( Ughty Doped Dram )構造之源極，汲極的η通道型Μ I S F E T Q η 以及p通道型MISFET Qp。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 27 - (請先閱讀背面之注意事項再填寫本頁) 裝 IT--------- 經濟部智慧財產局員工消費合作社印製 492111 Α7 Β7 五、發明說明（25 ) (請先閱讀背面之注意事項再填寫本頁) 接著，如圖8所示，在閘極9的上部形成S〇G膜 1 6。在形成S〇G膜1 6時，首先，將以氫矽倍半噁烷 作爲主要成分的液狀物質（藥液）旋轉塗佈在基板1。如 上述化學式（2 )所示，氫矽倍半噁烷具有在矽（S i ) 原子結合有氧（〇）原子與氫（Η)原子的分子構造，而 在分子中未含有氮。其分子量（η )通常爲數百〜一萬， 而代表者爲2000左右，介電常數爲2 . 7〜2 . 9左 右。 接著，在進行完約9 0 °C，1分鐘的烘焙處理以及約 1 5 0 °C，1分鐘的烘焙處理後，則在氮氣等的惰性氣體 環境下，進行約4 0 0 °C，3 0分鐘的熱處理（第1熱處 理），而讓溶媒氣化。藉此，如上述化學式（2 )所示， S i — Η結合的2 0 - 3 0 %左右會被氧化，而得到成爲 S 1. — Η結合的SO G膜。該SO G膜的介電常數爲 3 · 2〜3 · 4左右。 經濟部智慧財產局員工消費合作社印製 上述S〇G膜，由於相較於以C V D法所堆積的氧化 矽膜或B P S G膜，在微細的配線之間具有優越的間隙塡 充性，因此，即使閘極9 (字元線W L )彼此間的空間極 爲狹窄時，也能夠將該空間良好地埋住。 接著，在本實施形態中，則對上述S〇G膜，在含有 氧化矽膜的環境下，實施約8 0 0 °C，5〜1 0分鐘左右 的熱處理（第2熱處理）。藉此，上述化學式（2 )所示 的反應會更加進行，與S i結合的0 Η基彼此會反應，而 使水（Η 2〇）脫離。結果’可以得到備有如上述化學式（ -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492111 Α7 Β7 五、發明說明（26 ) 3)所示之分子構造的SOG膜1 6。該SOG膜1 6的 介電常數爲3 · 8〜4 · 0左右。 (請先閱讀背面之注意事項再填寫本頁) 如此所得到的S〇G膜1 6 ，除了微量的殘留的氫外 ’在分子中並未含有氫（H)，由於實質上只由Si —〇 - S 1結合所構成，因此，膜備有緻密且耐熱性高的特性 〇 爲了要得到上述化學式（3 )所示的SOG膜1 6 ， 針對已實施了約4 0 〇 °C的熱處理，而在含有氧的環境中 ，必須至少實施6 0 0 °C以上的高溫熱處理。在此所謂的 含有氧的環境，不只是指存在有分子狀的氧（〇2)的環境 ，也可以指例如存在有N 0或N 0 2等之氧化性氣體的環境 〇 經濟部智慧財產局員工消費合作社印製 在進行上述的高溫熱處理時，則最好在環境中的水蒸 氣（Η 2〇）的濃度要儘量的低。又，當針對經旋轉塗佈在 基板1上之氫矽倍半噁烷的藥液直接實施高溫的熱處理時 ，則由於因爲藥液中之溶媒的急速的氣化，會在膜中產生 氣泡，因此首先在實施完讓溶媒氣化後，必須要進行高溫 熱處理。 如後所述，在D R A Μ的製程中，在形成電容元件之 電容絕緣膜的過程中，會有進行讓膜結晶化，或供給氧給 膜的高溫熱處理的情形。此時，爲了要得到緻密的S〇G 膜1 6的高溫熱處理，則必須要以在電容絕緣膜之形成過 程中所進行之熱處理溫度以上的溫度來進行。用來得到緻 密的S〇G膜1 6的熱處理，當以較電容絕緣膜形成過程 -29 - 本紙張尺度適用中國國家標準（CNS)A4規格（210>< 297公釐） 492111 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（27 ) 的熱處理溫度爲低的溫度來進行時，則含有殘留氫的氣體 會從S〇G膜1 6的內部被放出，而有導致SOG膜1 6 的膜質惡化的顧慮。但是，當用來得到緻密之S〇G膜1 6的熱處理溫度過高時，則被導入到Μ I S F E T之半導 體領域（源極，汲極等）的雜質會擴散到基板1 ，而無法 得到淺的ρ η接合，因此會導致Μ I S F Ε Τ之相互電導 (G m )惡化以及閾値電壓變動之特性惡化。因此，用來 得到緻密的S 0 G膜1 6的熱處理，最好是以較電容絕緣 膜形成過程的熱處理溫度稍高的溫度來進行。 接著，如圖9所示，藉著以化學方式以及機械方式， 針對S 0 G膜1 6進行硏磨，而使其表面平坦化。通常由 4 0 0 t左右的熱處理所得到的S〇G膜，雖然其膜較由 c V D法所堆積的氧化矽膜爲軟，而很難使用c Μ P法’ 但是經實施約8 0 0 °C之高溫熱處理的S〇G膜1 6 ’由 於成爲一爲由C V D法所堆積的氧化矽膜同等以上之緻密 的膜，因此能夠使用C Μ P法。藉此，由於閘極9的上部 ，可以只讓1層的S〇G膜1 6變得平坦’因此能夠縮短 過程。 接著，如圖1 0所示’在以光阻膜（未圖示）作爲掩 罩，而對記憶單元陣列的s〇G膜1 6實施好乾蝕刻後’ 如圖1 1所示，藉著針對S〇G膜1 6之下層的氮化矽膜 1 3實施乾蝕刻，而在η型半導體領域1 1的上部形成接 觸孔1 8，1 9。 上述S〇G膜1 6的鈾刻’係以相較於氮化矽’氧化 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -30 - -----------裝--------訂--------- · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492111 A7 B7___ 五、發明說明（28 ) 矽（s〇G膜）1 6的蝕刻速度變大的條件來實施，而使 得氮化矽1 3未被完全地除去。又，氮化矽膜1 3的蝕刻 ，係以相較於矽（基板）及氧化矽，氮化矽的蝕刻速度變 大的條件來實施，而使得基板1以及S 0 G膜7不會被深 切。更者，氮化矽膜1 3的蝕刻，係以氮化矽膜1 3會被 異方性鈾刻的條件來進行，而讓氮化矽膜1 3殘留在閘極 9 (字元線W L )的側壁。藉此，具有微細之直徑的接觸 孔1 8，1 9 ，會相對於閘極9 (字元線W L )呈自我整 合地被形成。 圖1 2係表當在3種的氧化矽系絕緣膜形成接觸孔時 之接觸孔直徑與針對氮化矽膜之乾蝕刻速度比之相關性的 說明圖。圖中的HSQ — SO G係表在含有氧的環境中， 從聚矽氨烷所得到的S〇G膜，以P E - C V D法，電漿 C V D法所堆積的氧化矽膜。又，針對氮化矽膜的蝕刻速 度比，則是以在以電漿C V D法所堆積的氧化矽膜（P E 一 C V D )形成直徑1 // m的接觸孔的情形爲1。 如圖所示，由聚矽氨烷所得到的S〇G膜（含氮 S〇G )，由於在分子中殘留有氮，因此，當接觸孔的直 徑成爲微細時，則針對氮化矽膜的蝕刻速度比會急速地降 低，而導致難以開孔形成接觸孔。相較於此，本實施形態 的S〇G膜（1 6 )，能夠以較由電漿C V D法所堆積的 氧化矽膜（P E - C V D )更高的蝕刻速度比’開孔形成 一在0 . 2 5 μ m以下之微細直徑的接觸孔。又，由氫矽 倍半噁烷所得到的S〇G膜1 6，由於未含有氮’因此’ -------I--裝！--- 訂--------- 备 I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 492111 A7 B7 五、發明說明（29) 針對氮化矽膜的乾蝕刻速度大。 接著，如圖1 3所示，藉著通過上述接觸孔1 8 ’ (請先閱讀背面之注意事項再填寫本頁) 1 9 ，將η型雜質（磷或砷）的離子注入到記憶單元陣列 的Ρ型阱3 ( η型半導體領域1 1 )，而形成η +型半導體 領域1 7 (源極，汲極）。到目前爲止的過程，則在記憶 單元陣列形成由η通道型所構成的記憶單元選擇用 Μ I S F E T Q s。 接著，如圖1 4所示，在接觸孔1 8 ，1 9的內部形 成插塞（plug ) 20。在形成插塞20時，首先在使用含 有氟酸的洗淨液，對接觸孔1 8，1 9的內部實施濕蝕刻 後，在包含接觸孔18，19之內部的SO G膜16的上 部，以C V D法堆積經摻雜了磷（P )等之η型雜質，接 著，則對該多晶矽膜實施平坦蝕刻（ttch back )(或是以 C Μ P法進行硏磨），而只殘留在接觸孔1 8 ，1 9的內 部。 經濟部智慧財產局員工消費合作社印製 圖1 5係表在使用含有〇 · 5 %之氟酸的洗淨液’對 S〇G膜實施濕蝕刻時的蝕刻速度，與在形成S 0 G膜時 之熱處理溫度之相關性的說明圖。如圖所示，由於只進行 4 0 0 °C左右之熱處理（烘焙處理）的S 0 G膜’其蝕刻 速度非常的大，因此，當針對形成在該S〇G膜之接觸孔 的內部實施濕洗淨時，其直徑會變大’而在形成插塞時’ 在相鄰的接觸孔內的插塞彼此會發生漏電，或是短路的顧 慮。 相較於此，經8 0 0 °C左右的高溫熱處理而緻密化的 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492111 A7 B7 _ 五、發明說明（3〇 ) S〇G膜，由於蝕刻速度小，因此，藉由濕洗淨來擴大接 觸孔的直徑只需要一點即可。亦即，藉著將針對由氫矽倍 半噁烷所得到之S 0 G膜已實施8 0 0 °C左右之高溫熱處 理的緻密的S 0 G膜1 6形成在閘極9的上部，則即使是 使記憶單元尺寸微細化，也能夠抑制在相鄰之接觸孔1 8 ，1 9內之插塞2 0彼此發生漏電或是短路。 接著，如圖16所示，在以CVD法，在SOG膜 1 6的上部堆積好膜厚2 0 n m左右的氧化矽膜2 1後， 藉由以光阻膜（未圖示）作爲掩罩的乾鈾刻，針對周邊電 路領域的氧化矽膜2 1以及位在其下層的S〇G膜1 6實 施乾飩刻，在η通道型Μ I S F E T Q η的源極，汲極 (η+型半導體領域14)形成接觸孔22，而在ρ通道型 MI SFET Qp的源極，汲極（ρ+型半導體領域1 5 )的上部形成接觸孔2 3。又，在此同時，則在周邊電路 領域的P通道型MISFET Qp的閘極9 (以及η通 道型MI SFET Qn之未圖示領域的閘極9 )的上部 形成接觸孔2 4，而在記憶單元陣列的接觸孔1 8的上部 形成通孔2 5。 接著，如圖1 7所示，當分別在η通道型 MI SFET Qn之源極，汲極（n+型半導體領域14 )的表面，ρ通道型MI SFET Qp之源極，汲極（ ρ +型半導體領域1 5 )的表面，以及接觸孔1 8之內部的 插塞2 0的表面形成金屬矽化物膜2 6後，則在接觸孔 2 2，2 3，2 4的內部以及通孔2 5的內部形成插塞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33 - -----------裝--------訂--------- •"- (請先閱讀背面之注意事項再填寫本頁) 492111 A7 B7 五、發明說明（31 ) 2 7° 上述金屬矽化物膜2 6 ，係由在以噴濺法，在例如包 (請先閱讀背面之注意事項再填寫本頁) 含接觸孔2 2 ，2 3 ，2 4之內部以及通孔2 5之內部的 氧化矽膜2 1的上部堆積好膜厚3 0 n m左右的T i膜與 膜厚2 0 n m左右的T i N膜後，在約6 5 0 °C下，藉著 對基板1實施熱處理而形成。又，插塞2 7，則由在以 C V D法，在例如包含接觸孔2 2，2 3，2 4的內部以 及通孔2 5之內部的上述T i N膜的上部堆積好膜厚 5 0 nm左右的T i N膜以及膜厚3 0 0 nm左右的W膜 後，以C Μ P法，針對位在氧化矽膜2 1的上部的W膜， T i Ν膜以及T i膜進行硏磨，而讓該些的膜只殘留在接 觸孔2 2 ，2 3，2 4的內部以及通孔2 5的內部而形成 〇 而藉著在源極，汲極（n+型半導體領域1 4，P +型 半導體領域1 5 )與被形成在其上部之插塞2 7的界面’ 形成由T i矽化物所構成的上述金屬矽化物膜2 6 ’由於 經濟部智慧財產局員工消費合作社印製 能夠減低源極，汲極（η +型半導體領域1 4，P +型半導 體領域1 5 )與插塞2 7的接觸電阻，因此，能夠提高構 成周邊電路之MI SFET (η通道型MI SFET Qn，ρ通道型MI SFET Qp)的動作速度。 接著，如圖1 8所示，在記憶單元陣列的氧化矽膜 2 1的上部形成位元線B L，而在周邊電路領域的氧化矽 膜2 1的上部形成第1層的配線3 0〜3 3。位元線B L 以及第1層的配線3 0〜3 3，係由例如在以噴濺法’在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -34 - 492111 A7 B7 五、發明說明（32 ) (請先閱讀背面之注意事項再填寫本頁) 氧化矽膜2 1的上部堆積好膜厚1 〇 〇 n m左右的w膜後 ，以光阻膜作爲掩罩，而針對該w膜實施乾蝕刻而形成。 此時，由於位元線B L以及配線3 0〜3 3的下層的 S〇G膜1 6被平坦化’因此’能夠以高的尺寸精度，對 位元線B L以及配線3 0〜3 3實施圖案。 經濟部智慧財產局員工消費合作社印制农 接著，如圖1 9所示，在位元線B L以及第1層的配 線3〇〜3 3的上部形成膜厚3 0 0 nm的S〇G膜3 4 。該S〇G膜3 4係以與上述SO G膜1 6同樣的方法而 形成。亦即，在已形成有位元線B L以及第1層的配線 3 0〜3 3的基板1上旋轉塗佈以氫矽倍半噁烷作爲主要 成分的液狀物質（藥液），進行約9 0 °C，1分鐘的烘焙 處理，以及約1 5 0 °C，1分鐘的烘焙處理，接著’則在 氫等的惰性氣體環境中，藉著實施約8 0 0 °C，5〜1 0 分鐘左右的熱處理，而形成備有如上述化學式（3 )所示 之分子構造的緻密的S〇G膜3 4。用來得到緻密的 S〇G膜3 4的高溫熱處理，基於上述的理由，則以稍微 較在之後的過程中所進行之用於形成電容絕緣膜的熱處理 爲高的溫度來進行。 此外，當因爲位元線B L以及配線3 0〜3 3的段差 ，而導致在S 0 G膜3 4的表面發生段差時，則藉著以化 學方式以及機械方式，對S 0 G膜3 4實施硏磨’以使得 其表面平坦化。 接著，如圖2 0所示，當在SO G膜3 4的上部堆積 好膜厚2 0 0 n m左右之多晶矽膜3 5後，則以光阻膜當 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492111 A7 —_ B7_____ 五、發明說明（33 ) 作掩罩，藉著針對記憶單元陣列的多晶矽膜3 5實施乾蝕 刻’而在接觸孔1 9之上方的多晶矽膜3 5形成溝3 6。 (請先閱讀背面之注意事項再填寫本頁) 接著，如圖2 1所示，當在上述溝3 6的側壁形成好 側壁間隔層3 7後，則以該側壁間隔層3 7與多晶矽膜 3 5作爲掩罩，藉著針對S〇G膜3 4以及位在其下層的 氧化矽膜2 1進行乾鈾刻，而在接觸孔1 9的上部形成通 孔3 8。溝3 6的側壁的側壁間隔層3 7，則當藉由 C V D法，將多晶矽膜堆積在包含溝3 6之內部的多晶矽 膜3 5的上部後，藉著針對該多晶矽膜實施異方性蝕刻， 而殘留在溝3 6的側壁而形成。 藉著在於側壁形成有側壁間隔層3 7之上述溝3 6的 底部形成通孔3 8，通孔3 8的直徑會變得較其下部的接 觸孔1 9的直徑爲小。藉此，由於即使是縮小記憶單元尺 寸，也可以確保位元線B L與通孔3 8之對合範圍，因此 ，能夠在下一過程中，確實防止被埋入到通孔3 8之內部 的插塞3 9與位元線B L發生短路。 經濟部智慧財產局員工消費合作社印制衣 接著，在藉由乾蝕刻除去上述多晶矽膜3 5與側壁間 隔層3 7後，如圖2 2所示，在通孔3 8的內部形成插塞. 39。插塞39係由在藉由CVD法，在包含通孔38之 內部的S〇G膜3 4的上部堆積好經摻雜了 n型雜質（磷 )的低電阻多晶矽膜後，針對該多晶矽膜實施平坦鈾刻（ etch back )，而只殘留在通孔3 8的內部而形成。 接著’如圖2 3所示，藉由C V D法’將膜厚1〇〇 nm左右的氮化矽膜4 0堆積在S〇G膜3 4的上部’接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-36 - 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（34 ) 著’在藉由C V D法，將氧化矽膜4 1堆積在氮化矽膜 4 0的上部後，如圖2 4所示，以光阻膜（未圖示）當作 掩罩，針對記憶陣列的氧化矽膜4 1進行乾鈾刻，接著， 藉著針對該氧化矽膜4 1的下層的氮化矽膜4 0實施乾蝕 刻’而在通孔3 8的上部形成溝4 2。由於資訊儲存用電 容元件的下部電極係沿著該溝4 2的內壁而被形成，因此 爲了要加大下部電極的表面積，而增加積蓄電荷量，則必 須以厚的膜厚（例如1 · 3 # m左右）來堆積用於形成溝 4 2的氧化矽膜4 1。 接著，如圖2 5所示，當藉由C V D法，將經摻雜了 η型雜質（磷）之膜厚5 0 n m左右的非晶矽膜4 3 a堆 積在包含溝4 2之內部的氧化矽膜4 1的上部後，藉由對 氧化矽膜4 1之上部的非晶矽膜4 3 a實施平坦蝕刻（ etch back )，而沿著溝4 2的內壁，讓非晶矽膜4 3 a殘 留下。 接著，如圖2 6所示，在以氟酸系的洗淨液，針對殘 留在溝4 2之內部的上述非晶矽膜4 3 a的表面實施濕蝕 刻後，則在減壓環境下，將S i Η 4 (單矽烷）供給到非晶 矽膜4 3 a的表面，接著，則對基板1實施熱處理，而讓 非晶矽膜4 3 a多結晶化，而讓矽粒在其表面成長。藉此 ，表面被粗面化的多晶矽膜4 3，則沿著溝4 2的內壁而 被形成。該多晶矽膜4 3，則當作資訊儲存用電容元件的 下部電極來使用。 接著，如圖2 7所示，在以C V D法，將膜厚 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37- -----------·裝--------訂--------- *- (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（35 ) 1 5 nm左右的氧化鉅（Ta2〇5)膜44堆積在包含溝 4 2之內部的氧化矽膜4 1的上部後，在氧氣環境下，藉 著實施約8 0 0 °C，3分鐘的熱處理，除了讓氧化鉅膜 4 4結晶化外，也藉由對膜供給氧而修復缺陷。該氧化鉅 膜4 4，則當作資訊儲存用電容元件的電容絕緣膜來使用 〇 如上所述，用於使s〇G膜1 6以及S〇G膜3 4緻 密化的高溫熱處理，則是以較用於使氧化鉅膜4 4結晶化 的上述熱處理爲高的溫度來進行。因此，即使在高溫下， 對氧化鉅膜4 4實施熱處理，S〇G膜1 6以及S〇G膜 3 4的膜質也不會惡化。 接著，如圖2 8所示，在同時利用C V D法與噴濺法 ，將膜厚1 5 0 nm左右的T i N膜堆積在包含溝4 2之 內部的氧化鉬膜4 4的上部後，則以光阻膜（未圖示）作 爲掩罩，藉著對T i N膜4 5與氧化鉅膜4 4進行乾蝕刻 ，而以由T i N膜4 5所構成的上部電極，由氧化鉅膜 4 4所構成的電容絕緣膜，以及由多晶矽膜4 3所構成的 下部電極而形成資訊儲存用電容元件C。根據到目前爲止 的過程，而完成由記憶單元選擇用MISFET Qs與 被串聯連接在此的資訊儲存用電容元件C所構成的 D R A Μ的記憶單元。 資訊儲存用電容元件C的電容絕緣膜，不只是上述的 氧化鉬膜44，也可以由PZT，PLT，PLZT， PbTi〇3， SrTi〇3，BaTi〇3，BST, 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- * * (請先閱讀背面之注意事項再填寫本頁) -38- 492111 A7 B7 ____ 五、發明說明（36 ) (請先閱讀背面之注意事項再填寫本頁) S B 丁或T a 2〇5等之以具有銘鈦礦（pervoskite )型或 複合鈣鈦礦型之結晶構造的高介電體或強介電體作爲主要 成分的膜所構成。 接著，則根據以下的方法，在資訊儲存用電容元件C 的上部形成2層的A 1配線。 首先，如圖2 9所示，藉由C VD法，將膜厚 1 0 0 nm左右的氧化矽膜5 0堆積在資訊儲存用電容元 件C的上部。此時，由於在周邊電路領域殘留有厚旳膜厚 的氧化矽膜4 1 ，因此，從基板1的表面到氧化矽膜5 0 之表面爲止的高度（標高），則在記憶單元陣列與周邊電 路領域中大約相同。 經濟部智慧財產局員工消費合作社印製 接著，如圖3 0所示，以光阻膜（未圖示）作爲掩罩 ，在藉著對周邊電路領域之第1層配線3 0，3 3之上部 的氧化矽膜5 0，4 1，氮化矽膜4 0，以及S 0 G膜 3 4實施乾蝕刻，而形成通孔5 1，5 2後，則在通孔 5 1 ，5 2的內部形成插塞5 3。插塞5 3 ，則是由例如 藉由噴濺法，將膜厚1 0 0 n m左右的T i N膜堆積在例 如氧化矽膜5 0之上部，更者，在以C V D法，將膜厚 5 0 0 nm左右的W膜堆積在其上部後，藉著對該些膜實 施平坦蝕刻（etch back )，而殘留在通孔51，52之內 部而形成。 接著，如圖3 1所示，在氧化矽膜5 0的上部形成第 2層的配線5 4〜5 6。配線5 4〜5 6係由藉由噴濺法 ，將膜厚5 0 nm左右的T 1 N膜，膜厚5 0 〇 n m左右 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 〇9 - 492111 A7 B7 五、發明說明（37 ) (請先閱讀背面之注意事項再填寫本頁) 的A1 (鋁）合金膜，以及膜厚50nm左右的TiN膜 堆積在例如氧化矽膜5 0的上部後，以光阻膜（未圖示） 當作掩罩，而藉著對該些的膜實施乾蝕刻而形成。此時， 由於配線5 4〜5 6之下層的氧化矽膜5 0的標高，在記 憶單元陣列與周邊電路領域中大約相同，因此，能夠以高 的尺寸精度，對配線5 4〜5 6實施圖案。 接著，如圖3 2所示，在第2層的配線5 4〜5 6的 上部形成S〇G膜5 7。在形成S〇G膜5 7時，則當在 基板1上旋轉塗佈以氫矽倍半噁烷作爲主要成分的液狀物 質（藥液）後，進行約9 0 °C，1分鐘的烘焙處理，以及 約1 5 0 °C，1分鐘的烘焙處理，更者，則在氮氣等的惰 性氣體環境中，進行約4 0 0 °C，3 0分鐘的熱處理，而 讓溶媒氣化。 經濟部智慧財產局員工消費合作社印製 如此般，在本實施形態中，相較於針對形成在資訊儲 存用電容元件C之下層的SO G膜（1 6 ，3 4)實施約 8 ◦ 0 °C的高溫熱處理以達到緻密化，對於在資訊儲存用 電容元件C之上層所形成的S〇G膜5 7，則不實施高溫 的熱處理。 對氫矽倍半噁烷在約4 0 0 °C下實施熱處理所形成的 上述SOG膜57的介電常數爲3.2〜3·4左右，而 較經高溫熱處理而緻密化的S 0 G膜（1 6，3 4 )的介 電常數（3 · 8〜4 · 0左右）爲小。亦即，在第2層的 配線5 4〜5 6與在以後的過程中，形成在其上層之第3 層的配線之層間所形成的絕緣膜，藉著使用介電率低的 -40- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 492111 A7 B7__ 五、發明說明（38 ) s〇G膜5 7，由於可以減低配線間電容，因此能夠提高 DRAM的動作速度。 此外，在第2層的配線5 4〜5 6與第3層的配線之 層間所形成的絕緣膜，也可以是一在低介電率的S 0 G膜 5 7的下層與上層形成由電漿C V D法所堆積的氧化矽膜 的3層構造（氧化矽膜/ S〇G膜/氧化矽膜）的絕緣膜 。又，當配線間的電容不會造成問題時，則也可以取代低 介電常數的SO G膜5 7，而改採聚矽氨烷系SO G膜（ 介電常數爲4 · 0〜5 · 0左右）。但是不管是那一種情 形，爲了要防止以A 1膜作爲主體的配線5 4〜5 6或是 由氧化鉅膜4 4所構成的電容元件發生熱惡化的情形， S〇G膜的熱處理，必須不要在大幅超越4 〇 0 t的溫度 下進行。 當在第2層的配線5 4〜5 6與第3層的配線之層間 所形成的厚的絕緣膜只由S ◦ G膜5 7而形成時，則只是 將氫砂倍半螺院的藥液旋轉（spin )塗佈1次，很難得到 作爲層間絕緣膜所要求的膜厚（8 0 0〜1 〇 〇 〇 n m ) 。但是，以氫砂倍半螺院作爲原料之S〇G膜5 7的表面 ，由於富於S i — Η結合，因此，當將藥液重疊塗布膜之 上時’則膜的表面會將藥液強力地反彈，而導致膜厚不均 句 。 在此’在將以氫砂倍半D惡院作爲原料的S〇G膜重疊 塗佈而使其厚膜化時，則在進行約4 0 〇 t的熱處理，而 讓膜硬化後，在含氧的環境中，對膜的表面照射紫外線， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 41 ---------------I--訂·-------- • - (請先閱讀背面之注意事項再填寫本頁) 492111 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（39 ) 而將膜的表面調質，之後才將藥液作爲旋轉塗佈。藉此， 由於藉由1次的旋轉塗佈很難形成之厚的S〇G膜5 7， 可以以均勻的膜厚被形成，因此，即使是將配線5 4〜 5 6的空間充分地埋住，也能夠得到表面平坦的s〇G膜 5 7° 圖3 3係表在對以氫矽倍半噁烷作爲原料的S〇G膜 (H S Q — S〇G )的表面照射紫外線（U V )線後，在 水滴滴下時之接觸角度以及直徑，與紫外線之波長之相關 性的說明圖，圖3 4同樣係表在水滴滴下時之接觸角度以 及直徑，與紫外線（波長二1 7 2 n m )的照射時間之相 關性的說明圖。 如圖3 3所示，當紫外線的波長成爲約2 0 0 n m以 下時，則除了水滴的接觸角度變小外，直徑也會變大。又 ’如圖3 4所示，當照射時間成爲約3 0秒以上時，則除 了水滴的接觸角度變小外，直徑也會變大。由此可知，藉 著對S〇G膜的表面照射3 0秒以上之2 0 0 n m以下的 紫外線，可以大幅地提高藥液的沾濕性。 接著，如圖3 5所示，以光阻膜（未圖示）作爲掩罩 ，藉著針對記憶單元陣列的S〇G膜5 7與位在其下層的 氧化矽膜5 0實施乾飩刻，而在資訊儲存用電容元件C的 上部形成通孔5 8。又，此時，藉著對周邊電路領域之 S〇G膜5 7實施乾蝕刻，而在配線5 6的上部形成通孔 5 9° 接著，雖然在上述通孔58，59的內部形成插塞（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -42- -----------裝--------訂--------- - J (請先閱讀背面之注意事項再填寫本頁) 492111 A7 __B7 _ 五、發明說明（4〇 ) (請先閱讀背面之注意事項再填寫本頁) plug )，但是在本實施形態中，在形成插塞的過程之前， 如圖3 6所示，在通孔5 8 ，5 9的內壁形成側壁間隔層 6 0° 當對以氫矽倍半噁烷作爲原料的S 0 G膜5 7實施鈾 刻而形成通孔5 8，5 9時，則會有從富於S i - Η結合 的膜的內部，將含有殘留氫氣的氣體放出到通孔5 8， 5 9內，而導致插塞之電阻增加的情形。在此，則在通孔 5 8 ，5 9的內壁形成側壁間隔層6 0，藉著阻止氣體放 出到通孔5 8，5 9內，可以防止插塞的電阻增加。 上述側壁間隔層6 0最好是使用氣體障壁（gas barrier )性高的緻密的膜而形成。例如當在以電漿C V D法，將 氧化矽膜或氮化矽膜堆積在例如包含通孔5 8，5 9之內 部的S〇G膜5 7的上部後，藉著對該膜實施異方性蝕刻 ，而讓其只殘留在通孔5 8，5 9之內壁而形成。 經濟部智慧財產局員工消費合作社印製 接著，如圖3 7所示，當在通孔5 8，5 9的內部形 成插塞6 1後，在S 0 G膜5 7的上部形成第2層的配線 62，63。插塞61則是由在藉由CVD法，將W膜（ 或ΤιΝ膜與W膜）堆積在包含通孔58，59之內部的 S〇G膜5 7的上部後，藉著對SOG膜5 7的上部的膜 實施平坦蝕刻（etch back )，而讓其殘留在通孔58， 5 9之內部而形成。又，配線6 2，6 3則是由在藉由噴 濺法，在S〇G膜5 7的上部堆積膜厚5 0 nm左右的 T i N膜，膜厚5 0 0 nm左右的A 1膜以及膜厚 5 0 nm左右的T i膜後，以光阻膜（未圖不）作爲掩罩 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -43 - 經濟部智慧財產局員工消費合作社印製 492111 A7 B7_ 五、發明說明（41 ) ，藉著對該些的膜實施乾鈾刻而形成。 之後，則在第3層的配線6 2 ，6 3的上部堆積由氧 化矽膜與氮化矽膜所構成的鈍化膜，然而省略其圖示。藉 由以上的過程大略完成本實施形態的D R A Μ。 以上，雖然是根據實施形態具體地說明本發明人所提 之發明，但是本發明並不限定在上述實施形態，在不脫離 其主旨的範圍內，當然可進行各種的變更。 在上述實施形態中，雖然是針對應用在D R A Μ的情 形來加以說明，但是並不限定於此，也能夠廣泛地當作依 據0 · 2 5〆m以下之設計規則所製造的L S I的絕緣膜 形成方法。 在本案所揭露的說明中，若是簡單地說明由代表者所 得到的效果時，則如下所述。 (1 )，根據本發明，由於能夠形成不含有氮的緻密 的s〇G膜，因此，很容易形成自我整合接觸（self Align Contact )，而能夠推進半導體積體電路裝置的微細化。 (2 ) •根據本發明，由於可以將C Μ P法應用在 S 0 G膜上，因此能夠縮短絕緣膜形成過程。 (3 ) •根據本發明，藉著使用低介電常數的S〇G 膜當作多層金屬配線間的層間絕緣膜，因此能夠減低配線 的延遲情形。 (4) •根據本發明，藉著使用便宜的S〇G膜作爲 絕緣膜材料，能夠降低半導體積體電路裝置的製造成本。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 44 _ -----------•裝--------訂----------^11 - Μ (請先閱讀背面之注意事項再填寫本頁) 492111 A7 B7 五、發明說明（42 ) 圖面之簡單說明： (請先閱讀背面之注意事項再填寫本頁) 圖1係爲本發明之一實施形態之半導體積體電路裝置 _ 之製造方法之基板的主要部分的斷面圖。 圖2係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖3係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖4係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖5係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖6係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖7係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 圖8係爲本發明之一實施形態之半導體積體電路裝置 之製造方法之基板的主要部分的斷面圖。 經濟部智慧財產局員工消費合作社印製 圖9係爲本發明之一實施形態之半導體積體電路裝置· 之製造方法之基板的主要部分的斷面圖。 圖1 0係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 1係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 2係表當在氧化矽系絕緣膜形成接觸孔時之接觸 -45- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492111 A7 B7 五、發明說明（43 ) 孔直徑與針對氮化矽膜之乾蝕刻速度比之相關性的說明圖 0 圖1 3係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 4係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 5係表當使用含有氟酸的洗淨液對S 0 G膜實施 濕（wet )洗淨時之飩刻速度與在形成S〇G膜時之熱處理 溫度之相關性的說明圖。 圖1 6係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 7係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 8係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖1 9係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 0係爲本發明之一實施形態之半導體積體電路裝· 置之製造方法之基板的主要部分的斷面圖。 圖2 1係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 2係爲本發明之~實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 3係爲本發明之一實施形態之半導體積體電路裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 裝--------訂---------' 經濟部智慧財產局員工消費合作社印製 -46- 492111 A7 B7 五、發明說明（44 ) 置之製造方法之基板的主要部分的斷面圖。 (請先閱讀背面之注音？事項再填寫本頁) 圖2 4係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 5係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 6係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 7係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 8係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖2 9係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖3 0係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖3 1係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 經濟部智慧財產局員工消費合作社印製 圖3 2係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖3 3係表在對以作爲原料之S〇G膜的表面照射紫 外線後，在水滴滴下時之接觸角度以及直徑，與紫外線之 波長之相關性的說明圖。 圖3 4係表在對以作爲原料之S 0 G膜的表面照射紫 外線後，在水滴滴下時之接觸角度以及直徑’與紫外線之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 47 - 492111 經濟部智慧財產局員工消費合作社印製 A7 ___B7 五、發明說明（45 ) 波長之相關性的說明圖。 圖3 5係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖3 6係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 圖3 7係爲本發明之一實施形態之半導體積體電路裝 置之製造方法之基板的主要部分的斷面圖。 符號的說明： 1 半導體基板 2 元件分離溝 3 ρ 型阱（well ) 4 η型阱 5 η型阱 6 氧化矽膜 7 S〇G膜 8 閘氧化膜 9 a 多晶矽膜 9 b W N 膜 9 c W膜 9 聞極 10a 氧化矽膜 10b 氮化矽膜 10 間隙絕緣膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -48 * I I— n Μϋ I ϋ ϋ ·ϋ H »1« · I 1_ 1_1 I I —Μ n^δ,ν · mmamm ammam mmmme n ϋ 11 11 I t m (請先閱讀背面之注音？事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 492111 A7 B7_ 五、發明說明（46 ) 11 型半導體領域 12 p '型半導體領域 13 氮化矽膜 13a 側壁間隔層（s i d e w a 11 s p a c e r ) 14 n +型半導體領域（源極，汲極） 15 p +型半導體領域（源極，汲極） 16 S〇G膜 17 η +型半導體領域（源極，汲極） 18 接觸孔（contact bole) 19 接觸孔 2〇 插塞（plug ) 2 1 氧化矽膜 22，23，24 接觸孔 2 5 通孔（through hole) 2 6 金屬矽化物膜 2 7 插塞 2 8 氮化矽膜 2 9 氮化矽膜 3〇〜3 3 配線 3 4 S〇G膜 3 5 多晶矽膜 3 6 溝 3 7 側壁間隔層 3 8 通孔 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .49 - -----------·裝--------訂---------^9. Λ* (請先閱讀背面之注意事項再填寫本頁) 492111 A7 _ B7 五、發明說明（47 ) 經濟部智慧財產局員工消費合作社印製 3 9 插 塞 4 〇 氮 化 矽 膜 4 1 氧 化 矽 膜 4 2 溝 4 3 a 非晶 矽 膜 4 3 多 晶 矽 膜 4 4 氧 化 鉅 膜 4 5 T i N 膜 5 〇 氧 化矽 膜 5 1 ，5 2 通 孔 5 3 插 塞 5 4 〜5 6 配 線 5 7 S 〇 G 膜 5 8 ，5 9 通 孔 6 〇 側 壁 間 隔 層 6 1 插 塞 6 2 ，6 3 配 線 B L 位 元 線 C 資訊 儲 存 用 電 容 元 件 Q η η 通 道 型 Μ I S F Ε Τ Q Ρ Ρ 通 道 型 Μ I S F Ε Τ Q S 記 憶 單 元 彳BB 培 擇 用 Μ I S F Ε Τ W L 字 元 線 -----------裝--------訂--------- ** (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 5〇 _

Claims (1)

  1. 听111 A 8 ， 驾7 2举f月條正/史補1 _____ D8 ( - ι_— 一 .. - __ _ /、、申清專利範圍 第89 105602號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國90年8月修正 1 · 一種半導體積體電路裝置，其主要係針對一經由 第1絕緣膜，而在形成在半導體基板之主面的 Μ I S F E T的上部形成第1層配線’且經由第2絕緣膜 ’在上述第1層配線的上部形成第2層配線之半導體積體 電路裝置，其特徵在於： 上述第1絕緣膜以及上述第2絕緣膜分別包含藉由塗 佈以砂’氧以及氫所構成的共聚物作爲主要成分的液狀物 質所形成的絕緣膜，而上述第2絕緣膜的介電常數則較上 述第1絕緣膜的介電常數爲小。 2 ·如申請專利範圍第1項之半導體積體電路裝置， 上述共聚物爲氫矽倍半噁烷。 3 ·如申請專利範圍第1項或2項之半導體積體電路 裝置’上述第2絕緣膜的氫含有率，則較上述第1絕緣膜 的氫含有率爲高。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第1項或第2項之半導體積體電 路裝置’上述第1絕緣膜的表面係藉由硏磨而被平坦化。 5 . —種半導體積體電路裝置，其主要係針對一在形 成在半導體基板之主面的Μ I S F Ε Τ的上部形成第1絕 緣膜，且在上述第1絕緣膜的上部，形成由第1電極，第 2電極，以及位在該些中間的介電體膜所構成的電容元件 ，而在上述電容元件的上部形成第2絕緣膜之半導體積體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 492111 A8 B8 C8 D8 六、申請專利範圍 電路裝置，其特徵在於 (請先閲讀背面之注意事項再填寫本頁) 上述第1絕緣膜以及上述第2絕緣膜乃包含藉由塗佈 以矽，氧以及氫所構成的共聚物作爲主要成分的液狀物質 所形成的絕緣膜，而上述第2絕緣膜的氫含有率，則較上 述第1絕緣膜的氫含有率爲高。 6 .如申請專利範圍第5項之半導體積體電路裝置， 上述第2絕緣膜的介電常數，則較上述第1絕緣膜的介電 常數爲小。 7 .如申請專利範圍第5項之半導體積體電路裝置， 在上述電容元件的上部形成第1金屬配線以及第2金屬配 線，而上述第2絕緣膜則位於上述第1金屬配線與上述第 2.金屬配線之間。 8 · —種半導體積體電路裝置，其主要係針對一在形 成在半導體基板之表面的半導體領域的上部形成氮化矽膜 經濟部智慧財產局員工消費合作社印製 ，在上述氮化矽膜的上部形成鈾刻速度與上述氮化矽膜不 同的第1絕緣膜，在上述第1絕緣膜以及上述氮化矽膜形 成第1連接孔，在上述第1連接孔的內部形成在電氣上與 上述半導體領域連接的第1導體膜，而在上述第1絕緣膜 的上部，則介由第2絕緣膜形成第2導體膜之半導體積體 電路裝置，其特徵在於： 上述第1絕緣膜包含藉由塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜， 而上述第2絕緣膜則包含藉由塗佈以由矽，氮以及氫 所構成的共聚物作爲主要成分的液狀物質而形成的絕緣膜 本紙張U逋用中國國家標率（CNS ) A4· ( 210X297公釐)Γ7Ί 492111 A8 B8 C8 D8 六、申請專利範圍 〇 (請先閱讀背面之注意事項再填寫本頁) 9 ·如申請專利範圍第8項之半導體積體電路裝置， 上述由矽，氧以及氫所構成的共聚物爲氫矽倍半噁烷，而 上述由矽，氮以及氫所構成的共聚物爲矽氨烷。 1〇.一種半導體積體電路裝置，其主要係針對一在 形成在半導體基板之表面的半導體領域的上部形成氮化砂 膜，在上述氮化矽膜的上部形成蝕刻速度與上述氮化矽膜 不同的第1絕緣膜，在上述第1絕緣膜以及上述氮化矽膜 形成第1連接孔，在上述第1連接孔的內部形成在電氣上 與上述半導體領域連接的第1導體膜，而在上述第1絕緣 膜的上部，則介由第2絕緣膜形成第2導體膜之半導體積 體電路裝置，其特徵在於： 上述第1絕緣膜包含藉由塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜。 1 1 · 一種半導體積體電路裝置，其主要係針對一在 經濟部智慧財產局員工消費合作社印製 形成在半導體基板之表面的Μ I S F E T的上部形成氮化 石夕膜，在上述氮化砍fl吴的上部形成飩刻速度與上述氮化石夕 膜不同的第1絕緣膜，在上述第1絕緣膜以及上述氮化石夕 膜形成第1連接孔，在上述第1連接孔的內部形成在電氣 上與上述Μ I S F E T的源極，汲極之其中一者連接的第 1導體膜，而在上述第1絕緣膜的上部，則介由上述第丄 導電膜，而形成在電氣上與上述配線，汲極之其中一者連 接的電容元件，而在上述電容元件的上部，則經由第2絕 緣膜形成第1金屬配線之半導體積體電路裝置，其特徵在 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ΓΤΓ 492111 A8 B8 C8 D8 六、申請專利範圍 於： ：. (請先閎讀背面之注意事項再填寫本頁) 上述第1絕緣膜以及上述第2絕緣膜包含藉由塗佈以 由矽，氧以及氫所構成的共聚物作爲主要成分的液狀物質 而形成的絕緣膜， 上述第2絕緣膜的介電常數，則較上述第1絕緣膜的 介電常數爲小。 1 2 ·如申請專利範圍第1 1項之半導體積體電路裝 置，上述第1絕緣膜的表面係藉由硏磨而被平坦化。 1 3 ·如申請專利範圍第1 1項之半導體積體電路裝 置，上述電容元件的容量絕緣膜含有以具有鈣鈦礦（ perovskite )型或複合鈣鈦礦型之結晶構造的介電體或強介 電體作爲主要成分的膜。 經濟部智慧財產局員工消費合作社印製 1 4 · 一種半導體積體電路裝置，其主要係針對一在 形成在半導體基板之表面的Μ I S F E T的上部形成氮化 石夕膜，在上述氮化砂膜的上部形成触刻速度與上述氮化石夕 膜不同的第1絕緣膜，在上述第1絕緣膜以及上述氮化砂 膜形成第1連接孔，在上述第1連接孔的內部形成在電氣 上與上述Μ I S F Ε Τ的源極，汲極之其中一者連接的第 1導體膜，而在上述第1絕緣膜的上部，則介由上述第1 導體膜，而形成在電氣上與上述源極，汲極之其中一者連 接的電容元件，而在上述電容元件的上部，則經由第2絕 緣膜形成第1金屬配線之半導體積體電路裝置，其特徵在 於： 上述第1絕緣膜，包含藉由塗佈以由矽，氧以及氫所 本紙張尺度適用中國國家標準( CNS ) Α4規格（210X297公釐） Γ4Τ 492111 A8 B8 C8 ___ D8 々、申請專利範圍 構成的共聚物作爲主要.成分的液狀物質而形成的絕緣膜， 上述第2絕緣膜包含藉由塗佈以由矽，氮以及氫所構 成的共聚物作爲主要成分的液狀物質而形成的絕緣膜， 上述第2絕緣膜的介電常數，則較上述第1絕緣膜的 介電常數爲小。 1 5 · —種半導體積體電路裝置，其主要係針對一在 形成在半導體基板之主面上的Μ I S F E T的上部，介由 第1絕緣膜形成有位元線，在上述位元線的上部，介由第 2絕緣膜形成有電容元件，而在上述電容元件的上部，則 介由第3絕緣膜形成有第1金屬配線， 上述位元線，則通過在上述第1絕緣膜所形成的第1 連接孔，在電氣上與上述Μ I S F Ε Τ的源極，汲極的其 中一者連接，而上述電容元件，則通過在上述第2絕緣膜 所形成的第2連接孔，以及在上述第1絕緣膜所形成的第 3連接孔，在電氣上與上述源極，汲極的另一者連接之半 導體積體電路裝置，其特徵在於： 上述第1絕緣膜，第2絕緣膜，以及上述第3絕緣膜 分別含有藉由塗佈以由矽，氧以及氫所構成之共聚物作爲 主要成分的液狀物質而形成的絕緣膜，而上述第3絕緣膜 的介電常數，則較上述第1絕緣膜以及上述第2絕緣膜的 介電常數爲小。 1 6 .如申請專利範圍第1 5項之半導體積體電路裝 置，在上述第1金屬配線的上部，則介由第4絕緣膜而形 成有第2金屬配線，上述第4絕緣膜則含有藉由塗佈以由 本紙張尺度適用中國國家梂準(CNS ) Α4規格（210Χ297公釐） ΓΤΊ ---- (請先閱讀背面之注意事項再填寫本頁) I裝_ 、1Τ 經濟部智慧財產局員工消費合作社印製 492111 A8 B8 C8 _____ D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 矽，氧以及氫所構成之共聚物作爲主要成分的液狀物質而 形成的絕緣膜，其介電常數，則較上述第1絕緣膜以及上 述第2絕緣膜的介電常數爲小。 1 7 ·如申請專利範圍第1 5項之半導體積體電路裝 置，上述第1絕緣膜係由用於覆蓋上述Μ I S F E T之閘 極的上面與側面的氮化矽膜，以及在上述氮化矽膜的上部 所形成的上述絕緣膜而構成，而上述絕緣膜的表面，則藉 由硏磨而被平坦化。 1 8 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板的主面上形成氮化矽膜後，則 將以由矽，氧以及氫所構成的共聚物作爲主要成分的液狀 物質塗佈在上述氮化矽膜之上部的過程； (b )藉著對上述液狀物質實施第1熱處理而讓溶媒 氣化，而形成絕緣膜的過程； 經濟部智慧財產局員工消費合作社印製 (c )在以上述絕緣膜的鈾刻速度較上述氮化矽膜爲 大的條件下，對上述絕緣膜實施完飩刻後，藉著對上述氮 化矽膜實施蝕刻，而在上述絕緣膜以及上述氮化矽膜形成 連接孔的過程。 1 9 ·如申請專利範圍第1 8項之半導體積體電路裝 置之製造方法，上述共聚物爲氫矽倍半噁烷。 2 0 ·如申請專利範圍第1 8項半導體積體電路裝置 之製造方法，在對上述液狀物質實施完上述第1熱處理後 ，在對上述絕緣膜實施蝕刻的過程以前，以較上述第1熱 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 492111 A8 B8 C8 D8 六、申請專利範圍 處理的溫度爲高的溫度，對上述絕緣膜實施第2熱處理。 2 1 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (請先閲讀背面之注意事項再填寫本頁) (a )當在半導體基板的表面形成完半導體領域後， 則將以由矽，氧以及氫所構成的共聚物作爲主要成分的液 狀物質塗佈在上述半導體基板上的過程； (b )藉者封上述液狀物負貫施弟1熱處理而讓溶媒 氣化，而形成絕緣膜的過程； (c )當在含有氧的環境中，對上述絕緣膜實施完第 2熱處理後，則對上述絕緣膜實施乾蝕刻，而形成連接孔 的過程； (d )在上述連接孔的內部，形成在電氣上與上述半 導體領域連接之導體層的過程。 2 2 ·如申請專利範圍第2 1項之半導體積體電路裝 置之製造方法，上述第2熱處理的溫度，則較上述第1熱 處理的溫度爲高。 經濟部智慧財產局員工消費合作社印製 2 3 . —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當將以由矽，氧以及氫所構成的共聚物作爲主 要成分的液狀物質塗佈在半導體基板之主面上後，藉著對 上述液狀物質實施第1熱處理而讓溶媒氣化，而形成第1 絕緣膜的過程； (b )當在含有氧的環境中，對上述第1絕緣膜實施 完第2熱處理後，以化學方式以及機械方式，對上述第1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 7 - 492111 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 々、申請專利範圍 絕緣膜的表面實施硏磨.的過程； (C )當在上述第1絕緣膜的上部形成好導體膜後， 藉著對上述導體膜實施蝕刻，而形成導體片的過程； (d )在上述導體片的上部形成第2絕緣膜的過程。 2 4 .如申請專利範圍第2 3項之半導體積體電路裝 置之製造方法，上述第2絕緣膜的介電常數，則較上述第 1絕緣膜的介電常數爲小。 2 5 ·如申請專利範圍第2 3項之半導體積體電路裝 置之製造方法，上述第2絕緣膜的氫含有率則較上述第1 絕緣膜的氫含有率爲高。 2 6 ·如申請專利範圍第2 3項之半導體積體電路裝 置之製造方法，上述第2絕緣膜，是當在上述導體片的上 部塗佈好以由矽，氧以及氫所構成的共聚物作爲主要成分 的液狀物質後，藉著對上述液狀物質實施第1熱處理而讓 溶媒氣化而被形成。 2 7 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板的主面上形成好多個的第1導 體片後，則在上述第1導體片之間的空間以及上述第1導 體片的上部，塗佈以由矽，氧以及氫所構成的共聚物作爲 主要成分之液狀物質的過程； (b )在藉著對上述液狀物質實施第1熱處理而讓溶 媒氣化，而形成絕緣膜後，則在含有氧的環境中，對上述 絕緣膜實施第2熱處理的過程； (請先閱讀背面之注意事項再填寫本頁) C. 、11 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -8- 492111 A8 B8 C8 D8 六、申請專利範圍 (C )在上述絕緣膜的上部形成由第1電極，電容絕 緣膜以及第2電極所構成之電容元件的過程。 2 8 ·如申請專利範圍第2 7項之半導體積體電路裝 置之製造方法，上述第2熱處理的溫度，則較上述；]_第熱 處理的溫度爲高。 2 9 ·如申請專利範圍第2 7項之半導體積體電路裝 置之製造方法，上述第2熱處理的溫度則在形成上述電容 元件之上述電容絕緣膜的溫度以上。 3 0 .如申請專利範圍第2 7項之半導體積體電路裝 置之製造方法，上述電容元件的上述電容絕緣膜含有以具 有鈴欽礦型或複合錦欽礦型之結晶構造的局介電體或強介 電體作爲主要成分的膜。 3 1 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板的主面上形成好多個的第1導 體片後，則在上述第1導體片之間的空間以及上述第i導 體片的上部，塗佈以由矽，氧以及氫所構成的共聚物作爲 主要成分之第1液狀物質的過程； (b )在藉著對上述第1液狀物質實施第1熱處理而 讓溶媒氣化，而形成第1絕緣膜後，則在含有氧的環境中 ，對上述第1絕緣膜實施第2熱處理的過程； (c )當在上述第1絕緣膜的上部形成由第1電極， 電容絕緣膜以及第2電極所構成的電容元件後，則將以由 矽，氧以及氫所構成的共聚物作爲主要成分的第2液狀物 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公嫠） 7〇Ζ (請先閱讀背面之注意事項再填寫本頁) 、1T. 經濟部智慧財產局員工消費合作社印製 492111 A8 B8 C8 ____ —_ D8 六、申請專利範圍 質塗佈在上述電容元件之上部的過程； (請先閎讀背面之注意事項再填寫本頁) (d )藉著對上述第2液狀物質實施第3熱處理而讓 溶媒氣化’而形成第2絕緣膜的過程。 3 2 ·如申請專利範圍第3 1項之半導體積體電路裝 置之製造方法，上述共聚物爲氫矽倍半噁烷。 —3 3 ’如申請專利範圍第3 1項之半導體積體電路裝 置之製造方法，上述第2熱處理的溫度，則較上述第1熱 處理的溫度以及上述第3熱處理的溫度爲高。 3 4 ·如申請專利範圍第3 1項之半導體積體電路裝 置之製造方法，上述第2熱處理的溫度則在形成上述電容 元件之上述電容絕緣膜的溫度以上。 3 5 ·如申請專利範圍第3 1項之半導體積體電路裝 置之製造方法，上述第2絕緣膜的介電常數，則較上述第 1絕緣膜的介電常數爲小。 經濟部智慧財產局員工消費合作社印製 3 6 ·如申請專利範圍第3 1項之半導體積體電路裝 置之製造方法，在上述第1絕緣膜之上部形成上述電容元 件的過程，包含：以C V D法在上述第1絕緣膜之上部形 成第3絕緣膜的過程，在上述第3絕緣膜形成溝的過程， 以及在上述溝的內部形成上述電容元件的過程。 3 7 · —種半導體積體電路裝置之製造方法，其主要 係針對一包含：當在半導體基板的主面形成好 ^ Μ I S F E T後，在上述Μ I S F E T的上部形成第1絕 緣膜的過程，以及當在上述第1絕緣膜的上部形成好由第 1電極，電容絕緣膜，以及第2電極所構成的電容元件後 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） _ - 492111 A8 B8 C8 D8 六、申請專利範圍 ，在上述電容元件的上部形成第2絕緣膜的過程之半導體 積體電路裝置之製造方法，其特徵在於： 上述第1絕緣膜以及上述第2絕緣膜分別含有藉由塗 佈以由矽，氧以及氫所構成的共聚物作爲主要成分的液狀 物質而形成的絕緣膜，而上述第2絕緣膜的介電常數，貝ij 較上述第1絕緣膜的介電常數爲小。 3 8 ·如申請專利範圍第3 7項之半導體積體電路裝 置之製造方法，以化學方式以及機械方式，對上述第1絕 緣膜的表面實施硏磨以達到平坦化。 3 9 ·如申請專利範圍第3 7項之半導體積體電路裝 置之製造方法，上述第2絕緣膜的氫含有率，則較上述第 1.絕緣膜的氫含有率爲高。 4 0 ·如申請專利範圍第3 7項之半導體積體電路裝 置之製造方法，在上述第2絕緣膜的上部形成第1金屬配 線’在第1金屬配線的上邰’則介由第3絕緣膜形成有第 2金屬配線，上述第3絕緣膜包含藉由塗佈以由矽，氧以 及氫所構成的共聚物作爲主要成分的液狀物質而形成的絕 緣膜，其介電常數則較上述第1絕緣膜的介電常數爲小。 4 1 · 一種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板的主面形成好μ I S F E T後 ，在上述Μ I S F Ε Τ的上部塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分的第1液狀物質的過程； (b )在藉著對上述第1液狀物質實施第熱處理， 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公董） (請先閲讀背面之注意事項再填寫本頁) 、^1 經濟部智慧財產局員工消費合作社印製 -11 - 492111 A8 B8 C8 _______ D8 六、申請專利範圍 而形成好第1絕緣膜後，在含有氧的環境中，對上述第1 絕緣膜實施較上述第1熱處理爲高溫之第2熱處理的過程 (請先閱讀背面之注意事項再填寫本買) (c )當在上述第1絕緣膜的上部形成好以a 1作爲 主要成分的金屬配線後，在上述金屬配線的上部塗佈以由 砂’氧以及氫所構成的共聚物作爲主要成分之第2液狀物 質的過程； (d )藉著對上述第2液狀物質實施較上述第2熱處 理爲低溫之第3熱處理之形成第2絕緣膜的過程。 4 2 ·如申請專利範圍第4 1項之半導體積體電路裝 置之製造方法，上述第2絕緣膜的介電常數，則較上述第 1絕緣膜的介電常數爲小。 4 3 ·如申請專利範圍第4 1項之半導體積體電路裝 置之製造方法，上述第3熱處理的溫度則較使上述金屬配 線劣化的溫度爲低。 4 4 ·如申請專利範圍第4 1項之半導體積體電路裝 置之製造方法，在上述過程（b )之後，藉著化學方式以 經濟部智慧財產局員工消費合作社印製 及機械方式，對上述第1絕緣膜的表面實施硏磨以達到平 坦化。 4 5 .如申請專利範圍第4 1項之半導體積體電路裝 置之製造方法，更包括有： (e )在上述過程（d )後，在含有氧的環境中，對 上述第2絕緣膜的表面照射紫外線的過程； (f )在上述經照射紫外線之上述第2絕緣膜的表面 -12- 本紙張尺度國國家揉率（CNS )人槻格（210X297^7 492111 A8 B8 C8 D8 六、申請專利範圍 塗佈以由矽，氧以及氫所構成的共聚物作爲主要成分之第 3液狀物質的過程； (g )藉著對上述第3液狀物質實施第4熱處理，而 使得上述第2絕緣膜厚膜化的過程。 4 6 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板的主面形成好MI SFET後 ’在上述Μ I S F E T的上部塗佈以由矽，氧以及氫所構 成的共聚物作爲主要成分之第1液狀物質的過程； (b )在藉著對上述第1液狀物質實施第1熱處理， 而形成好第1絕緣膜後，在含有氧的環境中，對上述第1 絕緣膜實施較上述第1熱處理爲高溫的第2熱處理的過程 (c )當在上述第1絕緣膜的上部形成好電容元件後 ’在上述電容元件塗佈以由矽，氧以及氫所構成的共聚物 作爲主要成分之第2液狀物質的過程； (d )藉著對上述第2液狀物質實施較上述第2熱處 理爲低溫的第3熱處理，而形成第2絕緣膜的過程。 4 7 ·如申請專利範圍第4 6項之半導體積體電路裝 置之製造方法，上述第3熱處理的溫度，則較使上述電容 元件的電容絕緣値劣化的溫度爲低。 4 8 · —種半導體積體電路裝置之製造方法，其特徵 在於：包含以下的過程， (a )當在半導體基板之主面的元件分離領域形成好 本紙張Μ適用中國國家祿準（CNS )八4胁（21〇χ297公釐）' (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 492111 A8 B8 C8 D8 六、申請專利範圍 溝後，在包含上述溝之內部在內的上述半導體基板上塗佈 以由矽，氧以及氫所構成的共聚物作爲主要成分之液狀物 質的過程； (b )在藉著對上述液狀物質實施第1熱處理，而形 成好絕緣膜後，在含有氧的运境中’對上述絕緣膜實施較 上述第1熱處理爲高溫之第2熱處理的過程； (c )以化學方式以及機械方式對上述經實施第2熱 處理的上述絕緣I吴進仃硏磨’藉者議上述絕緣膜殘留在上 述溝的內部，而在上述半導體基板的主面形成元件分離溝 的過程。 4 9 .如申請專利範圍第4 8項之半導體積體電路裝 置之製造方法，上述共聚物爲氫矽倍半噁烷。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 -
TW089105602A 1999-03-31 2000-03-27 Semiconductor integrated circuit device and manufacture thereof TW492111B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11093871A JP2000286254A (ja) 1999-03-31 1999-03-31 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW492111B true TW492111B (en) 2002-06-21

Family

ID=14094535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105602A TW492111B (en) 1999-03-31 2000-03-27 Semiconductor integrated circuit device and manufacture thereof

Country Status (4)

Country Link
US (2) US6509277B1 (zh)
JP (1) JP2000286254A (zh)
KR (1) KR100787266B1 (zh)
TW (1) TW492111B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414018B (zh) * 2007-02-20 2013-11-01 Lam Res Corp 低介電常數之介電膜的修復方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7208389B1 (en) * 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
JP2010004081A (ja) * 2003-04-23 2010-01-07 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US20070284743A1 (en) * 2003-12-12 2007-12-13 Samsung Electronics Co., Ltd. Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
JP2005217189A (ja) 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US7589362B1 (en) * 2004-07-01 2009-09-15 Netlogic Microsystems, Inc. Configurable non-volatile logic structure for characterizing an integrated circuit device
US7215004B1 (en) * 2004-07-01 2007-05-08 Netlogic Microsystems, Inc. Integrated circuit device with electronically accessible device identifier
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
KR100888202B1 (ko) * 2006-09-28 2009-03-12 주식회사 하이닉스반도체 반도체 소자 제조방법
EP2165363B1 (de) * 2007-06-18 2020-07-29 AZURSPACE Solar Power GmbH Elektrische schaltung mit vertikaler kontaktierung
KR100885895B1 (ko) * 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
JP2010171327A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102246277B1 (ko) * 2014-03-14 2021-04-29 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN104952724B (zh) * 2014-03-31 2018-10-23 中芯国际集成电路制造(上海)有限公司 介电薄膜的后处理方法、互连层及半导体器件
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278174A (en) * 1990-06-04 1994-01-11 Scios Nova, Inc. Sigma binding site agents
JP3174417B2 (ja) * 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US6278174B1 (en) * 1994-04-28 2001-08-21 Texas Instruments Incorporated Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
JPH0878528A (ja) 1994-09-05 1996-03-22 Sony Corp 半導体装置の配線形成方法
JP2959412B2 (ja) * 1994-09-28 1999-10-06 日本電気株式会社 半導体記憶装置及びその製造方法
JP3391575B2 (ja) 1994-10-28 2003-03-31 旭化成マイクロシステム株式会社 多層ｓｏｇ膜の硬化方法
KR0170312B1 (ko) * 1995-06-23 1999-02-01 김광호 고집적 dram 셀 및 그 제조방법
JPH09252098A (ja) 1996-01-12 1997-09-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100255659B1 (ko) 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
JPH09283515A (ja) 1996-04-15 1997-10-31 Yamaha Corp 酸化シリコン膜形成法
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5882981A (en) * 1996-07-30 1999-03-16 Texas Instruments Incorporated Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
KR100238252B1 (ko) 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
JP3193335B2 (ja) * 1997-12-12 2001-07-30 松下電器産業株式会社 半導体装置の製造方法
US6087724A (en) * 1997-12-18 2000-07-11 Advanced Micro Devices, Inc. HSQ with high plasma etching resistance surface for borderless vias
US6046104A (en) * 1998-05-15 2000-04-04 Advanced Micro Devices, Inc. Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6225240B1 (en) * 1998-11-12 2001-05-01 Advanced Micro Devices, Inc. Rapid acceleration methods for global planarization of spin-on films
US6407009B1 (en) * 1998-11-12 2002-06-18 Advanced Micro Devices, Inc. Methods of manufacture of uniform spin-on films
US6331480B1 (en) * 1999-02-18 2001-12-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between an overlying oxide hard mask and an underlying low dielectric constant material
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6187624B1 (en) * 1999-06-04 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device
US6083822A (en) 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414018B (zh) * 2007-02-20 2013-11-01 Lam Res Corp 低介電常數之介電膜的修復方法

Also Published As

Publication number Publication date
US20030077896A1 (en) 2003-04-24
US6833331B2 (en) 2004-12-21
KR100787266B1 (ko) 2007-12-21
KR20010006900A (ko) 2001-01-26
JP2000286254A (ja) 2000-10-13
US6509277B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
TW492111B (en) Semiconductor integrated circuit device and manufacture thereof
KR100648632B1 (ko) 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
JP4150154B2 (ja) 半導体集積回路装置
TW577126B (en) Semiconductor device with copper wirings
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
JP4886021B2 (ja) 半導体装置及びその製造方法
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
US7018675B2 (en) Method for forming a ruthenium metal layer
TW200304677A (en) Semiconductor device and method of manufacturing the same
JP5359518B2 (ja) 半導体装置及びその製造方法
JP2006135364A (ja) 半導体集積回路装置の製造方法
CN100539116C (zh) 半导体装置及其制造方法
TW444395B (en) Processing method to planarize the crown capacitor device
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
TW584957B (en) Semiconductor integrated circuit and the manufacturing method thereof
TW578297B (en) Semiconductor integrated circuit device and the manufacturing method thereof
JP2015231025A (ja) 半導体装置及びその製造方法
TW201234568A (en) DRAM cell based on conductive nanochannel plate
US20030029839A1 (en) Method of reducing wet etch rate of silicon nitride
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
JP4665140B2 (ja) 半導体装置の製造方法
JP2010262989A (ja) 半導体装置の製造方法
JP2007036267A (ja) Ｓｏｇ膜の形成方法
US6054360A (en) Method of manufacturing a semiconductor memory device with a stacked capacitor wherein an electrode of the capacitor is shaped using a high melting point metal film

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees