TW486876B - Digital-to-analog converter - Google Patents

Digital-to-analog converter Download PDF

Info

Publication number
TW486876B
TW486876B TW089125225A TW89125225A TW486876B TW 486876 B TW486876 B TW 486876B TW 089125225 A TW089125225 A TW 089125225A TW 89125225 A TW89125225 A TW 89125225A TW 486876 B TW486876 B TW 486876B
Authority
TW
Taiwan
Prior art keywords
voltage
data
output
individual
resistors
Prior art date
Application number
TW089125225A
Other languages
English (en)
Inventor
Akihiko Toda
Toshio Maejima
Masao Noro
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Application granted granted Critical
Publication of TW486876B publication Critical patent/TW486876B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

486876 A7
I I I I 訂 先 閱 if 背 之 注 意 事 項 再 填 寫 本 頁 裝 線 486876 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(2 將該降低之電壓増加至第i選擇裝置輸出 選擇裝置輸出之電壓減去之運算裝置。 次疋由弟1 二項宣稱之本㈣,如申請專利範圍第 ¥;旦:至類比轉換器具有特徵爲第1至第m選擇裝 置包括η _位元角军石g哭 、/只从 农 月千馬态,以及猎由該解碼器之 及關閉之2°個開關裝置。 ^出各自開啓 此外,如申請專利範圍第3項宣稱之本發 類比轉換器,包括,聯之複數電阻器、依據第二!::; 之個別資料依序接收藉由劃分料轉換 ^^科 最高㈣位元至最低有效位4順序連續配;1
組而獲得之第1 5筮、之L,I <幻另J η位7C m之η之❿ 狀後卿性地^於該複數 %…間心個別接合點輸出電壓之選擇裝置、保二 相對應於該選擇裝署夕, " 保持分別 谇哀置<罘2至第瓜資料之輸出電壓 置以及將該保抟奘菩士击人< 保持裝 怵待裝置 <輸出電壓降低至其中之-ι)η 以及之後將該降低之而厭描 ’ ⑽山、^ 増至相對應於第1資料之選摆# 置。 由錢擇裝置輸出之電壓減去之運算裝 如申請專利_第4項宣稱之本發明, 3項宣稱之數位至_比棘施w 3 甲叫專利範圍第 —員比轉換益具有特徵爲第 置包括η-位元解碼罘,α、一丄 乃弟1至弟m選擇襞 及關閉之2n個開關裝置。 輸出各自開啓 圖式之簡單説明 圖1 A顯π如本發明第_具體實施例之數位 整體配置方塊圖; 一巧比·4換器 t @ @ (cmKTE^m x 297公釐) (請先閱讀背面之注意事項再填寫本頁}
▼裝--------訂---------線I 經濟部智慧財產局員工消費合作社印製 整 個 效 有 之 入
(請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明(3 圖2爲顯示如本發明第_具體實施例之 資料轉換特徵之圖; 釭至頒比·ητ換备 圖。爲顯示如本發明第—,每 、 整體配置方塊圖; ^例〈數位至類比轉換器 體本:及第三具體實施例之數位至類曝器整 操^^時 如第四具體實施例之數位至類比轉換器 完成本發明之最佳模式 本發明現在將參考顯示具體實施例之附圖加以詳細説明 。圖!顯示如纟發明第一具體實施例之數位至類比轉換哭 體配置。㈣Α轉換器能夠轉換8_位元資料爲類比㈣ 在该圖中,符號DI指定該D/A轉換器輸人端經由該輸入 ,應用於轉換之資料。應用至該輸入端Di之該資料之4 最问有政位元供應至解碼器丨,而相同資料之4個最低有 位元供應至反向器電路2。該反向器電路2將該4個最低 效位兀心各位元反向以及供應該反向位元至解碼器3。 參考數丰r 0至r 1 5指定相互串聯以及具有相同電阻値之一 串列私阻器。該電阻器rl5具有連接至高電壓源之一端 ,而該電阻器1*0具有連接至低電壓源VL之一端。參考數字 F 0至F 1 5指定藉由該解碼器1之輸出各自開啓及關閉之FET 。该FET F0至F15具有連接至介於該電阻器Γ〇至rl5之間 個別接合點之源極以及共同連接至運算放大器6非反向輸 之汲極。 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線· 五、發明說明(4 ) 及::數指定藉由該解碼器3之輸出各自開啓 Γ:: 該FETF〇a至仙具有連接至介於該電阻器 間〈個別接合點之源極以及共同連接至運算放大 器7非反向輸入之汲極 :接至、异放大 私山、 S連异放大态7具有連接至反向之 二:及因亡操作爲具有增益爲&非反向放大器。此外, ?异放匕7H經由電阻器rb(電阻値15R)應用至該 斤算放大态6(反向輸入。電阻器ra(電阻値R)插入於該運 异,大器6叩之輸·出與相同放大器6之反向輸人之間,以及該 運异放大器6之輸出連接至該D/A轉換器之輸出端〇〇。該 運算放大器6完成下列等式⑴之運算以及供應該運算結果 至該輸出端D◦爲相對應於用於轉換之資料之類比電壓:
Vo = (16/15)Va — (l/15)Vb …⑴ 其中Vo代表該運算放大器6之輸出,Va代表在該運算放大 态6非反向輸入之電壓,以及Vb代表該運算放大器7輸出電 壓。 ^ 在如上述構造之D/A轉換器中,當用於轉換之資料爲 00000000"時,將該4個最高有效位元解碼之該解碼器工開 啓該FET F0,因此該電壓VL供應至該運算放大器6非反向 輸入。此時,”im"爲該反向器電路2之輸出。結果,該解 碼态J開啓該FET F15a,因此在介於該電阻器ri4與rl5之間 之接合點上之該電壓(VL + 15v) (v ··跨越該電阻器r 〇至rl5 之各電阻器之電壓降値)供應至該運算放大器7非反向輸入 。總之’在此案例中,該電壓Va及vb獲得爲如下:
Va = VL
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 486876 經濟部智慧財產局員工消費合作社印則农 A7 B7 五、發明說明(5 )
Vb = VL + 15v 所以,藉由替換這些値至等式(1 )内,該輸出類比電壓Vo 決定爲如下:
Vo = (16/15)VL - (1/15) (VL + 15v) = VL - v 類似地是,相對應於用於轉換之個別資料之類比電壓可 以獲得爲如下: 用於轉換之資料 Va Vb Vo 00000001 VL VL+14v VL-(14/15)v 00000010 VL VL+13v VL-(13/15)v 00010000 VL+v VL+15v VL+(l/15)v 00010001 VL+v VL+14v VL+(2/15)v 00100000 VL+2v VL+15v VL+(17/15)v 圖2顯示介於用於轉換之上述資料與類比輸出電壓之間之 關係。 因此,如上述具體實施例,可能藉由使用傳統需要用於 轉換4 -位元數位資料爲類比電壓之1 6個電阻器轉換8 -位元 資料爲類比電壓。通常,2 η -位元資料可以藉由使用傳統需 要用於轉換η -位元資料爲類比電壓之電阻器加以轉換。在 此案例中,提供串聯之2η個電阻器、η個最高有效位元之2η FET以及η個最低有效位元之2η個FET,以及該電阻器rb之 値設定爲2n_ 1 R。 雖然在上述之具體實施例中,用於轉換之資料劃分爲二 資料組,以及如同各自藉由解碼器及FET形成之許多電路爲 以相對應於個別資料組之方式配置,所以用於轉換之資料 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 五、 發明說明(6 ) : '、男]刀爲更夕貝料組,以及如同各自藉由解碼器及形 成之許多電路爲以相對應於個別資料組之方式配置。例如 、,圖3顯示如本發明第二具體實施例之d/a轉換器,其中用 於轉換之3n_位元資料劃分爲三個η-位元資料組,以及以 ^對應於η個最高有效位元之方式配置有解碼^ i及2。個 T 1 2,1 2,·.·、以相對應於η個中間有效位元之方式配 置:反向器電路14、解碼器15以及以相對應於“固最低有 元之方式配置有反向器電路18、解碼器19以及2 〇 ,2〇,···。在該圖中,參考數字印至以2^)指定相互_ 聯以及具有相同電阻値之電阻器。 在FE\ 12,12,· · ·共同連接之共同接合點上之電壓爲輸 入至運算放大器22,在FET 16, 16,共同連接之共同接 合點上之電壓爲輸入至具有增益i之運算放大器U以及在 FET 2〇,2〇 ’ ···共同連接之共同接合點上之電壓爲輸入至 八有&皿1之運算放大器2 4。此外,插入電阻器2 7 (電阻値 (2 i)R)介於茲運算放大器23輸出與該運算放大器22反 =輸入之間,插入電阻器28(電阻値:於該運 算放大器24與該運算放大器22反向輸入之間,插入電阻器 26(電阻俊·· R)介於該運算放大器22輸出與該運算放大器 2 2反向輸入之間。 如上述構造之D/A轉換器,在FET 16,16,·共同接合 點上之電壓降低1/2n,以及在FET 2〇,2〇,...共同接合點 上之電壓降低l/22n,以及二電壓增加至在叩丁 12,12,… 5^氏張尺度刺巾國目家鮮(CNS)A4規格⑵。X 297公髮 9- 486876 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 共同接合點上之電壓。該運算放大器2 2經由輸出端D〇輸出 相加之結果爲相對應於用於轉換之資料之類比電壓。 接著,將説明如本發明第三具體實施例之;轉換器。 圖4顯示該D/A轉換器之整體配置,而圖5爲有利於解釋 D/A轉換器操作之定時圖。該解釋之!)“轉換器將2卜位元 資料爲類比電壓,以及區別於上述具體實施例,其中單— 串列串聯電阻器在時間共享基準上使用二次。 在圖4中,符號DI指定輸入端,經由該輸入端用於轉換 之2η-位元資料在時間共享基準上以n位元單位供應(參考 圖5(a))。參考數字30指定n -位元解碼器。參考數字31, 3 1,···指足相互串聯以及具有相同電阻値之電阻器串列, 而參考數字32,32,.··指定藉由該解碼器3〇之輸出各自開 啓及關閉之FET。該FET 32,32, ...具有接至介於該電阻器 j 1,3 1 ,···之間個別接合點之源極以及共同連接至共同接 合點34之汲極。 參考數字35指足包括FET 36、取樣與保持電容器37以及 具有增益1之運算放大器3 8之取樣與保持電路。當供應至 該FET36之訊號Sl(參考圖5(b))爲邏輯1時,該FET36爲開 啓,因此在共同接合點3 4上之電壓供應至該電容器3 7以充 電至相同電壓。另一方面,當訊號81爲邏輯〇時,該FET 36爲關閉,因此在該電容器37充電之電壓藉由該電容器37 保持。由該電容器3 7保持之電壓藉由該運算放大器38以增 益1放大以及輸出經由該運算放大器38之輸出加以輸出。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 C請先閱讀背面之注意事項再填寫本頁) 486876
^考數冬40彳曰定運算放大器。在共同接合點“上之電壓 應用至琢運|放大器4G之非反向輸人,而該取樣與保持電 =35之。輸出經由電阻器41(電阻値:(2'i)r)應用至該運 异放大器40之反向輸入。此外,電阻器42(電阻値:及)插 入於該運算放大器40之輸出與相同運算放大器之反向輸入 <間。此情形使得該運算放大器4〇輸出藉由增加該共同接 :點〇 4上 < 電壓而獲得之電壓以及藉由降低該取樣與保持 電路35之輸出電壓1/2n而獲得之電壓。 參考數字45指定包括FET 46、取樣與保持電容器47以及 具有增益1之運算放大器48之另一取樣與保持電路。當應 用至該FET46之訊號S2(參考圖5(〇)爲邏輯1時,該取樣 與保持電路45取樣其輸入電壓,然而當訊號32爲〇時,該 取樣與保持電路45保持該輸入電壓。該取樣與保持電路4 5 之輸出遞送至該輸出端D〇(參考圖5(d))。 在上述構造之D/A轉換器中,首先,藉由將用於轉換之 貝料之η個最低有效位元之各位元加以反向而獲得之資料經 由该輸入端D I供應,以及同時該訊號3 1上升至邏輯丨(圖5 之時間點11)。當該資料經由該輸入端供應時,該解碼器 3 0將該資料解碼以開啓藉由該解碼資料指示之FET 32。此 情形使得該電容器3 2經由該共同接合點3 4以及該FET 36充 電爲具有相對應於用於轉換之資料之η個最低有效位元之電 壓。 之後,用於轉換之資料之η個最高有效位元經由輸入端 D I供應。同時,該訊號s 1變成邏輯〇,以及該訊號s 2爲邏 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 輯(時間點12 )。當用於轉換之資料古 由輪入:山n T w — 幻取呵有效位凡經 由知入碲DI供應時,該解 之FET ” ^ r 司σ稭由孩解碼資料指示 J2,因此。相對應於用於轉換之 加曰古士4 位元之電壓經由^r j£ ρη / m個取问有效 非反= 34供應至該運算放大器40之 外,當該訊號S1降爲邏⑴時,該FET36 馬關閉,以及由那時起,該電容器 相對應於該資料之n個最古右#/、_、无私电壓,疋即, 有效位疋(電壓由該取樣與保持 且;Γ之後,該取樣與保持電路35之輸出電壓藉由 ::丄降低1/2Π以及藉由該運算放大器40增加至 :二點34之電壓。結果,相對應於用於轉換之2η- 取樣與保持電路45 # 供應至該 此時,該訊號S2爲邏輯i,因此該上述類比電壓不僅應 用至孩電容器37以充電爲相同電壓,亦且經由該運算放大 器48由該輸出端D〇加以輸出。 ,後,-在時間點t3,藉由將用於轉換之次資料之n個最低 有效位兀反向而獲得之資料經由該輸入端D〗供應,以及同 時該訊號S1變成邏輯1,而該訊號S2爲邏輯〇。此後,綠換 爲類比電壓之資料轉換以上述之相同方式加以完成。Μ 工業應用 70 t本發明,藉由劃分料轉換之資料爲以最高有效位元 至最低有效位元之順序連續配置之個別η位元組而獲得之第 1至第m資料爲各自藉由單一组串聯之電阻器轉換^類比訊 號。所以,可能由用於轉換之資料獲得具有增加位元數目 -12- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝 訂-------- (請先閱讀背面之注意事項再填寫本頁) 線 _ 486876 A7 B7_ 五、發明說明(1〇 ) 之多重位元資料而不用使用增加電阻器數目。此外,如申 請專利範圍第3項及第4項宣稱之本發明,選擇裝置在時間 共享基準上操作,而使其可能降低選擇裝置數目。 --------------------訂---------線 ^|||· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 斗刪76 2. 經濟部智慧財產局員工消費合作社印製 申清專利範圍 —種數位至類比轉換器,包括: 串聯之複數電阻器; 第1至第mi%擇裝置,依據藉由劃分用於轉換之資料 爲以貝料之取南有效位元至最低有效位元之順序連$配 置之個別11位元組而獲得之第1至第m資料之個別資 選擇性地在介於該複數電阻器之間之個別接合點輸出、 壓;以及 w 運算裝置,將由該第2至第m選擇裝置之輸出電壓 低土其中之1 / 2 ( m 1〕n,以及之後將該降低之電壓增加 弟1選擇裝置輸出之電壓或是由第丨選擇裝置輸出之電 減去。 如申凊專利範圍第1項之數位至類比轉換器,其中該第 至第m選擇裝置包括卜位元解碼器,以及藉由該解碼 之輸出各自開啓及關閉之2n個開關裝置。 一種數位至類比轉換器,包括: 串聯之複數電阻器; 選擇裝置,依據第1至第m資料之個別資料依序接收 藉由劃分用於轉換之資料爲以資料之最高有效位元至 低有效位元之順序連續配置之個別η位元組而獲得之負 至第m資料以及之後選擇性地在介於該複數電阻器之 之個別接合點輸出電壓; 保持裝置,保持分別相對應於該選擇裝置之第2至 m資料之輸出電壓;以及 至 壓 器 最 第1 間 第 ---------訂---------線 f請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 486876 A8 B8 C8 D8
    、申請專利範圍 運算裝£ ’將d保持裝£之輸出電壓降低至其 i/2( n,以及之後將該降低之電壓増加至相心1^ 第1資料之該選擇裝置輸出之兩 祠%壓或是由孩選擇裝置輸 出之電壓減去。 如申請專利範圍第3,之备户$ # 、<数位至類比轉換器,其中該選 擇裝置包括η -位元解碼岑, ° 及猎由孩解碼器之輸出各 自開啓及關閉之2 η個開關裝冒 • I I n ϋ ϋ n ϋ n n n n · ϋ ϋ ϋ n n n ϋ 一-口,1 ϋ I ϋ n ϋ ϋ H I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)
TW089125225A 1999-11-30 2000-11-28 Digital-to-analog converter TW486876B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34148299A JP2001156640A (ja) 1999-11-30 1999-11-30 ディジタル/アナログ変換器

Publications (1)

Publication Number Publication Date
TW486876B true TW486876B (en) 2002-05-11

Family

ID=18346411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125225A TW486876B (en) 1999-11-30 2000-11-28 Digital-to-analog converter

Country Status (7)

Country Link
JP (1) JP2001156640A (zh)
KR (1) KR100514320B1 (zh)
CN (1) CN1220331C (zh)
AU (1) AU1549201A (zh)
HK (1) HK1051266A1 (zh)
TW (1) TW486876B (zh)
WO (1) WO2001041311A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534179B2 (ja) 2000-03-31 2004-06-07 ヤマハ株式会社 デジタル/アナログ変換器
KR100633537B1 (ko) * 2005-08-04 2006-10-13 한국과학기술원 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로
KR100708939B1 (ko) * 2005-08-08 2007-04-17 삼성전기주식회사 디지털/아날로그 변환기
US7522081B1 (en) * 2008-01-24 2009-04-21 Himax Technologies Limited Digital-to-analog converter based on a pre-decoder, a binary decoder and ROM decoders
JP5325587B2 (ja) * 2009-01-19 2013-10-23 新日本無線株式会社 D/a変換回路
JP5440143B2 (ja) 2009-12-16 2014-03-12 ヤマハ株式会社 電圧加算回路およびd/a変換回路
CN105096800B (zh) * 2015-08-13 2018-05-25 京东方科技集团股份有限公司 灰阶电压转换方法及其模块、数据驱动电路和显示面板
CN108566205A (zh) * 2018-04-19 2018-09-21 南通大学 一种基于fpga实现的d/a转换器
CN108551345A (zh) * 2018-04-19 2018-09-18 南通大学 一种多通道单选型d/a转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017260B2 (ja) * 1978-10-28 1985-05-01 ソニー株式会社 デジタル・アナログ変換器
JPS57202126A (en) * 1981-06-05 1982-12-10 Toko Inc Digital-to-analog converter
JPS5842314A (ja) * 1981-09-04 1983-03-11 Nec Corp デイジタル・アナログ変換回路
JPS59159035U (ja) * 1983-04-12 1984-10-25 株式会社ケンウッド D/aコンバ−タ
JPS61242121A (ja) * 1985-04-19 1986-10-28 Pioneer Electronic Corp D−a変換回路
JPH01133424A (ja) * 1987-11-19 1989-05-25 Sanyo Electric Co Ltd Da変換回路
JPH0313123A (ja) * 1989-06-12 1991-01-22 Mitsubishi Electric Corp D/a変換器
JP2663845B2 (ja) * 1993-09-09 1997-10-15 日本電気株式会社 デジタル・アナログ変換器

Also Published As

Publication number Publication date
WO2001041311A1 (fr) 2001-06-07
HK1051266A1 (en) 2003-07-25
KR20020064321A (ko) 2002-08-07
AU1549201A (en) 2001-06-12
CN1220331C (zh) 2005-09-21
KR100514320B1 (ko) 2005-09-13
CN1402909A (zh) 2003-03-12
JP2001156640A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
TW441194B (en) DA converter and liquid crystal driving device incorporating the same
CN101807923B (zh) 混合模数转换器
KR100800494B1 (ko) 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
TW486876B (en) Digital-to-analog converter
US7355543B2 (en) Digital-to-analog converter using capacitors and operational amplifier
TW200814542A (en) Digital-to-analog converter and image display device
JP4420345B2 (ja) デジタル/アナログコンバータ、ディスプレイドライバおよびディスプレイ
CN101103530B (zh) 数模转换器
US6191720B1 (en) Efficient two-stage digital-to-analog converter using sample-and-hold circuits
US6611222B1 (en) Low-complexity high-speed analog-to-digital converters
JP2001517411A (ja) ディジタル−アナログ変換器及びその動作方法
TWI223788B (en) D/A conversion circuit, display apparatus using D/A conversion circuit, and portable terminal mounted with the display apparatus
TW402846B (en) Capacitor-swithched array DAC and control
US4922252A (en) Analog/digital converter with capacitor network
JP4242973B2 (ja) 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ
US5686918A (en) Analog-to-digital converter with digital-to-analog converter and comparator
TWI226506B (en) Data driver structure for thin film transistor liquid crystal display
JPH11162183A (ja) 不揮発性半導体多値メモリ装置
JPH11144479A (ja) 不揮発性半導体多値メモリ装置
JP2006109059A (ja) 電子回路
RU2003104041A (ru) Аналого-цифровой преобразователь последовательного действия
JPS62298229A (ja) 電圧−デジタルコ−ドコンバ−タ
JP2003228341A5 (zh)
JPH02293894A (ja) 液晶駆動回路
TW202327285A (zh) 取樣維持電路以及類比數位轉換電路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees