JPH02293894A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JPH02293894A JPH02293894A JP11630489A JP11630489A JPH02293894A JP H02293894 A JPH02293894 A JP H02293894A JP 11630489 A JP11630489 A JP 11630489A JP 11630489 A JP11630489 A JP 11630489A JP H02293894 A JPH02293894 A JP H02293894A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- stages
- output
- voltages
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶駆動回路に関する。
アクティブマトリックス液晶パネルは、ディジタル画像
信号を入力する駆動回路によって表示制御される。
信号を入力する駆動回路によって表示制御される。
第５図は従来の液晶駆動回路の一例のブロック図である
。
。
ｍ階調のディジタル画像信号■３は信号入力端子群Ｔ３
から入力され、クロックパルス入力端子Ｔ４に加わった
クロックパルス■４により、ｎ段？シフトレジスタ１０
．〜１０ｏに転送され、また、ラッチパルス入力端子Ｔ
７に加わったラッチパルス■７により対応する段ａ〜ｎ
のラッチ回路１１．〜１１．にそれぞれ転送される。
から入力され、クロックパルス入力端子Ｔ４に加わった
クロックパルス■４により、ｎ段？シフトレジスタ１０
．〜１０ｏに転送され、また、ラッチパルス入力端子Ｔ
７に加わったラッチパルス■７により対応する段ａ〜ｎ
のラッチ回路１１．〜１１．にそれぞれ転送される。
それぞれラッチされた保持信号■、〜ＶＬｏはそれぞれ
対応するａ〜ｎ段のセレクタ２３．，〜２３．により選
択されて、各々の液晶駆動電圧出力端子Ｔ１８，〜Ｔ
１８ｎに接続されている出力トランジスタＱ＋ｔ〜Ｑ
ｍ ｌ段からＱ １ｎ〜Ｑ■段までの各段につきｍヶの
トランジスタのどれか一つづつをオン状態にさせ電源電
圧端子Ｔ２、〜Ｔ２■のうちの希望する電源電圧■１〜
Ｖ１の一つづつをｍ階調の電圧として液晶ディスプレイ
に与えている。
対応するａ〜ｎ段のセレクタ２３．，〜２３．により選
択されて、各々の液晶駆動電圧出力端子Ｔ１８，〜Ｔ
１８ｎに接続されている出力トランジスタＱ＋ｔ〜Ｑ
ｍ ｌ段からＱ １ｎ〜Ｑ■段までの各段につきｍヶの
トランジスタのどれか一つづつをオン状態にさせ電源電
圧端子Ｔ２、〜Ｔ２■のうちの希望する電源電圧■１〜
Ｖ１の一つづつをｍ階調の電圧として液晶ディスプレイ
に与えている。
一般に階調ｍの数は１６、段数ｎの数は１００程度であ
る。
る。
従って出力トランジスタＱ＋＋〜Ｑ■は１６００個とな
る。
る。
〔発明が解決しようとする課題〕
上述した従来の駆動回路では、階調数ｍが多いと出力ト
ランジスタ数が増えるため、集積回路を構成する場合に
は出力トランジスタでチップ面積の約半分を占めチップ
サイズが大きくなり、コスト高となる。
ランジスタ数が増えるため、集積回路を構成する場合に
は出力トランジスタでチップ面積の約半分を占めチップ
サイズが大きくなり、コスト高となる。
特に液晶パネルの両面が増大すれば、出力トランジスタ
の駆動能力をさらに高くする必要があるため、さらに出
力トランジスタのチップサイズが大きくなり、集積回路
に適さないという欠点があった。
の駆動能力をさらに高くする必要があるため、さらに出
力トランジスタのチップサイズが大きくなり、集積回路
に適さないという欠点があった。
また、それぞれが階調数ｍ分だけの駆動電力容量を有す
る電圧電源が必要だった。
る電圧電源が必要だった。
本発明の目的は、高集積化された集積回路で、かつ階調
数の太い液晶駆動回路を提供することにある。
数の太い液晶駆動回路を提供することにある。
本発明の液晶駆動回路は、
（Ａ＞ 入力した画像信号を転送するために複数個が
カスケードに接続されたシフトレジスタと、該シフトレ
ジスタのそれぞれから転送された前記画像信号を保持し
て保持信号を出力する複数のラッチ回路とを有するセレ
クタ駆動部、 （Ｂ） 入力する複数の基準電圧から、前記保持信号
によって対応する基準電圧を選択してそれぞれ選択基準
電圧を出力する複数のセレクタ、 （Ｃ） 時間に比例して変化するランプ電圧を入力し
、サンプルスイッチによりサンプルホールドするサンプ
リング回路、 （Ｄ） 前記サンプリング回路のそれぞれのホールド
電圧を入力して液晶駆動電圧を出力する複数のソースホ
ロワ回路、 （Ｅ） 前記液晶駆動電圧とそれぞれに対応する前記
選択基準電圧を入力して比較し一致した時点で対応する
前記サンプルスイッチを駆動する複数のコンパレータ、 を含んで構成されている。
カスケードに接続されたシフトレジスタと、該シフトレ
ジスタのそれぞれから転送された前記画像信号を保持し
て保持信号を出力する複数のラッチ回路とを有するセレ
クタ駆動部、 （Ｂ） 入力する複数の基準電圧から、前記保持信号
によって対応する基準電圧を選択してそれぞれ選択基準
電圧を出力する複数のセレクタ、 （Ｃ） 時間に比例して変化するランプ電圧を入力し
、サンプルスイッチによりサンプルホールドするサンプ
リング回路、 （Ｄ） 前記サンプリング回路のそれぞれのホールド
電圧を入力して液晶駆動電圧を出力する複数のソースホ
ロワ回路、 （Ｅ） 前記液晶駆動電圧とそれぞれに対応する前記
選択基準電圧を入力して比較し一致した時点で対応する
前記サンプルスイッチを駆動する複数のコンパレータ、 を含んで構成されている。
第１図は本発明の第１の実施例のブロック図、第２図は
第１図のブロックの各部信号の波形図、第３図（ａ）及
び（ｂ）は第１図のコンパレータ？びセレクタ回路図で
ある。
第１図のブロックの各部信号の波形図、第３図（ａ）及
び（ｂ）は第１図のコンパレータ？びセレクタ回路図で
ある。
液晶駆動回路は、第５図に示した従来のセレクタ駆動回
路１とｎ段のラッチ回路１１．〜１１■にラッチされた
保持信号ＶＬａ〜ＶＬｎに対応して基準電源端子Ｔ目〜
Ｖ１■から基準電圧Ｖ１１〜■１，，，の一つを選択基
準電圧として選択するためのセレクタ１２．〜１２．と
、ランプ電圧■１を入力とし各段ａ〜ｎのサンプリング
コンデンサＣ． −．−Ｃ．とサンプリングスイッチ１
４，〜１４，，から成るサンプリング回路３ａ〜３ｎと
、各段１ヶの出力トランジスタＱ，〜ＱＱと定電流源Ｉ
８〜■■から成るｎ段のソースホロワ回路２３〜２ｎと
、各ソースホロワ回路２．〜２ｎの出力する液晶駆動電
圧Ｖ １８ａ〜Ｖ１８ｎを一方に入力し他方に遷択基準
電圧ＶＩ２ａ〜Ｖ１２ｎを対応して比較し、そのコンパ
レータ出力電圧■１３，〜ｖ１３ｎにより、各段の対応
するサンプリングスイッチ１４３〜１４ｎを開閉するコ
ンパレータ１３．〜１３ｎとがら構成される。
路１とｎ段のラッチ回路１１．〜１１■にラッチされた
保持信号ＶＬａ〜ＶＬｎに対応して基準電源端子Ｔ目〜
Ｖ１■から基準電圧Ｖ１１〜■１，，，の一つを選択基
準電圧として選択するためのセレクタ１２．〜１２．と
、ランプ電圧■１を入力とし各段ａ〜ｎのサンプリング
コンデンサＣ． −．−Ｃ．とサンプリングスイッチ１
４，〜１４，，から成るサンプリング回路３ａ〜３ｎと
、各段１ヶの出力トランジスタＱ，〜ＱＱと定電流源Ｉ
８〜■■から成るｎ段のソースホロワ回路２３〜２ｎと
、各ソースホロワ回路２．〜２ｎの出力する液晶駆動電
圧Ｖ １８ａ〜Ｖ１８ｎを一方に入力し他方に遷択基準
電圧ＶＩ２ａ〜Ｖ１２ｎを対応して比較し、そのコンパ
レータ出力電圧■１３，〜ｖ１３ｎにより、各段の対応
するサンプリングスイッチ１４３〜１４ｎを開閉するコ
ンパレータ１３．〜１３ｎとがら構成される。
第２図に示すように、画像信号ｖ３は入力端子Ｔ３から
入力されて、クロツクパルスｖ６により各段のシフトレ
ジスタ１０．〜１０，，を転送され、ラッチ回路１１ａ
〜ｌｌｂに人力するラ・ソチバルスｖ７により次の１水
平期間の間のデータが保持されている。
入力されて、クロツクパルスｖ６により各段のシフトレ
ジスタ１０．〜１０，，を転送され、ラッチ回路１１ａ
〜ｌｌｂに人力するラ・ソチバルスｖ７により次の１水
平期間の間のデータが保持されている。
各段ａ〜ｎのセレクタ１２．〜１２．は、保持信号ＶＬ
ａ〜ＶＬｎの信号に対応した基準電圧Ｖ１〜■ｏの一つ
を選択し、各段のコンパレータ１３．〜１３ｆｌの各入
力端子に入力する。
ａ〜ＶＬｎの信号に対応した基準電圧Ｖ１〜■ｏの一つ
を選択し、各段のコンパレータ１３．〜１３ｆｌの各入
力端子に入力する。
最初、各段のサンプリングコンデンサＣａ〜Ｃｎの充電
電位はすべてゼロであり、各々の液晶駆動電圧出力端子
Ｔ１８６〜Ｔ１８ｎの出力電圧Ｖ ，．ａ〜”Ｌ８ｎは
ほぼグランド電位にあるとする。． 次に、時間を比例して上昇していくランプ電圧ｖ１が入
力端子Ｔ１から入力される。
電位はすべてゼロであり、各々の液晶駆動電圧出力端子
Ｔ１８６〜Ｔ１８ｎの出力電圧Ｖ ，．ａ〜”Ｌ８ｎは
ほぼグランド電位にあるとする。． 次に、時間を比例して上昇していくランプ電圧ｖ１が入
力端子Ｔ１から入力される。
各段のコンパレータにクロックパルス■６を入力開始す
る。
る。
各段のコンパレータ１３．〜１３．は、各段の液晶駆動
出力電圧ｖ１８３〜■１８ｎの電圧値とそれぞれ対応す
る段のセレクタ１２．〜１２ｎの一つで選択された選択
基準電圧ｖ１２ａ〜■，２，，の一つとの比敦を行なう
。
出力電圧ｖ１８３〜■１８ｎの電圧値とそれぞれ対応す
る段のセレクタ１２．〜１２ｎの一つで選択された選択
基準電圧ｖ１２ａ〜■，２，，の一つとの比敦を行なう
。
最初に選択された基準電圧■１は、ランプ電圧■，より
も高く、各段ａ − ｎのコンパレータ１３６〜１３ｎ
の出力電圧■１３．〜Ｖ １３ｎは各時点ｔｏサンプリ
ングスイッチ１４８・・・１４．を閉じ、各段のサンプ
リングコンデンサ０１〜Ｃｎをランプ電圧ｖ１で充電し
、各段の定電流源■３〜Ｉ．と、各段の出力トランジス
タＱ．〜Ｑｎｒ構成されるソースホロワ回路２１〜２ｎ
の出力端子Ｔ１８ａ〜Ｔ １８ｎに出力される。
も高く、各段ａ − ｎのコンパレータ１３６〜１３ｎ
の出力電圧■１３．〜Ｖ １３ｎは各時点ｔｏサンプリ
ングスイッチ１４８・・・１４．を閉じ、各段のサンプ
リングコンデンサ０１〜Ｃｎをランプ電圧ｖ１で充電し
、各段の定電流源■３〜Ｉ．と、各段の出力トランジス
タＱ．〜Ｑｎｒ構成されるソースホロワ回路２１〜２ｎ
の出力端子Ｔ１８ａ〜Ｔ １８ｎに出力される。
時間が経過しランプ電圧■１が上昇し、各段の出力電圧
ＶＩ８ａ〜”１８ｎも■１に比例して上昇し、基準電圧
Ｖ１〜Ｖ．の１つをそれぞれ選択したセレクタ電圧、例
えばＶ，，Ｖ，を越える。
ＶＩ８ａ〜”１８ｎも■１に比例して上昇し、基準電圧
Ｖ１〜Ｖ．の１つをそれぞれ選択したセレクタ電圧、例
えばＶ，，Ｖ，を越える。
その時点ｔＬ＋，ｔ』で各段ａ〜ｎのコンパレータ出力
電圧ｖ１３，〜■ｌ３ｆｉは反転し、各段のサンプリン
グスイッチ１４．〜１４．を開かせる。
電圧ｖ１３，〜■ｌ３ｆｉは反転し、各段のサンプリン
グスイッチ１４．〜１４．を開かせる。
その結果、各段の駆動出力電圧■１８ａ〜Ｖ１８ｎは、
各段のラッチ１１，，〜１１ｎにそれぞれ保持された信
号に対応した値、ここでは■，及び■，を得る。
各段のラッチ１１，，〜１１ｎにそれぞれ保持された信
号に対応した値、ここでは■，及び■，を得る。
第１図の回路の出力トランジスタＱ，〜Ｑｎは、各段ａ
〜ｎにつき１ヶであり、第３図（ａ）に示すようにコン
パレータ１３．〜１３ｎも三ヶのスイッチと１ヶのコン
デンサ及び１ヶのＮＯＴ回路で簡単に構成でき、第３図
（ｂ）に示すようにセレクタ１２３〜１２．，もデコー
ダ４とｍヶのトランスファゲートＴＧで構成できるので
、従来は、トランジスタＱｌ＋〜Ｑ ｍｎの各ｍ Ｘ
ｎ個が必要だったのが本実施例ではＱ．〜Ｑｎのｎ個に
減り、例えばｍが１６の場合は集積回路のチップの占有
面積は約６０％に減少するので、駆動回路を小形の集積
回路にできる効果がある。
〜ｎにつき１ヶであり、第３図（ａ）に示すようにコン
パレータ１３．〜１３ｎも三ヶのスイッチと１ヶのコン
デンサ及び１ヶのＮＯＴ回路で簡単に構成でき、第３図
（ｂ）に示すようにセレクタ１２３〜１２．，もデコー
ダ４とｍヶのトランスファゲートＴＧで構成できるので
、従来は、トランジスタＱｌ＋〜Ｑ ｍｎの各ｍ Ｘ
ｎ個が必要だったのが本実施例ではＱ．〜Ｑｎのｎ個に
減り、例えばｍが１６の場合は集積回路のチップの占有
面積は約６０％に減少するので、駆動回路を小形の集積
回路にできる効果がある。
第４図は本発明の第２の実施例のランプ電圧の波形図で
ある。
ある。
一般にアクティブマトリックスの液晶の駆動においては
、透過率が大きく変化する電圧範囲は小さい。
、透過率が大きく変化する電圧範囲は小さい。
本実施例ではその電圧範囲にΔＶＬＩ，ΔＶＬ２に特に
分解能を高めるようにランプ電圧Ｖｌとして低い上昇率
時間τＬ１＋τＬ２を有する非線型電圧ＶＮＬを与えて
いる。
分解能を高めるようにランプ電圧Ｖｌとして低い上昇率
時間τＬ１＋τＬ２を有する非線型電圧ＶＮＬを与えて
いる。
これにより、液晶に正確な駆動電圧を供給する液晶駆動
回路を得ることができる。
回路を得ることができる。
以上説明したように本発明は、複数段の出力に対してサ
ンプリング回路とソースホロワ回路とコンバレー夕回路
を設けて、各段に同時に入力されたランプ電圧を、各段
ごとに転送されたデータ信号値対応して選択された基準
電圧まで充電して液晶駆動電圧を出力することにより、
従来のようなＩＷＩ数分の出力トランジスタ数を必要と
せず、各段にソースホロワだけの出力トランジスタ１個
で済むことができＩＣの高集積化が可能となる。
ンプリング回路とソースホロワ回路とコンバレー夕回路
を設けて、各段に同時に入力されたランプ電圧を、各段
ごとに転送されたデータ信号値対応して選択された基準
電圧まで充電して液晶駆動電圧を出力することにより、
従来のようなＩＷＩ数分の出力トランジスタ数を必要と
せず、各段にソースホロワだけの出力トランジスタ１個
で済むことができＩＣの高集積化が可能となる。
第１図は本発明の第１の実施例のブロック図、第２図は
第１図のブロックの各部信号の波形図、？３図＜ａ）及
び（ｂ）は第１図のコンパレータ及びセレクタの回路図
、第４図は本発明の第２の実施例のランプ電圧の波形図
、第５図は従来の液晶駆動回路の一例のブロック図であ
る。 １・・・セレクタ駆動部、２ａ〜２．，・・・ソースホ
ロワ回路、３，〜３ｎ・・・サンプリング回路、１０．
〜１０．，・・・シフトレジスタ、１１．〜１１．・・
・ラッチ回路、１２３〜１２ｎ・・・セレクタ、１３１
〜１３■・・・コンパレー夕、１４１〜１４．・・・サ
ンプルスイッチ、Ｃ６〜Ｃｎ・・・サンプリングコンデ
ンサ、Ｑ．−Ｑ．・・・出力トランジスタ、Ｔ２・・・
基準電圧端子、Ｔ ｌ１３ａ〜７ １８ｎ・・・液晶駆
動電圧出力端子、■１〜■．・・・基準電圧、ｖ１・・
・ランプ電圧、■３・・・画像信号、■４・・・クロッ
クパルス、ｖ６・・・コンパレータク口ックパルス、ｖ
７・・・ラッチパルス、ｖ１。１・・・選択基準電圧、
Ｖ １３１１・・・コンパレータ出力信号、■１８１〜
Ｖ１８ｎ・・・液晶駆動電圧、ＶＬａ・・・保持信号。
第１図のブロックの各部信号の波形図、？３図＜ａ）及
び（ｂ）は第１図のコンパレータ及びセレクタの回路図
、第４図は本発明の第２の実施例のランプ電圧の波形図
、第５図は従来の液晶駆動回路の一例のブロック図であ
る。 １・・・セレクタ駆動部、２ａ〜２．，・・・ソースホ
ロワ回路、３，〜３ｎ・・・サンプリング回路、１０．
〜１０．，・・・シフトレジスタ、１１．〜１１．・・
・ラッチ回路、１２３〜１２ｎ・・・セレクタ、１３１
〜１３■・・・コンパレー夕、１４１〜１４．・・・サ
ンプルスイッチ、Ｃ６〜Ｃｎ・・・サンプリングコンデ
ンサ、Ｑ．−Ｑ．・・・出力トランジスタ、Ｔ２・・・
基準電圧端子、Ｔ ｌ１３ａ〜７ １８ｎ・・・液晶駆
動電圧出力端子、■１〜■．・・・基準電圧、ｖ１・・
・ランプ電圧、■３・・・画像信号、■４・・・クロッ
クパルス、ｖ６・・・コンパレータク口ックパルス、ｖ
７・・・ラッチパルス、ｖ１。１・・・選択基準電圧、
Ｖ １３１１・・・コンパレータ出力信号、■１８１〜
Ｖ１８ｎ・・・液晶駆動電圧、ＶＬａ・・・保持信号。
Claims (1)
- 【特許請求の範囲】 （Ａ）入力した画像信号を転送するために複数個がカス
ケードに接続されたシフトレ ジスタと、該シフトレジスタのそれぞれ から転送された前記画像信号を保持して 保持信号を出力する複数のラッチ回路と を有するセレクタ駆動部、 （Ｂ）入力する複数の基準電圧から、前記保持信号によ
って対応する基準電圧を選択 してそれぞれ選択基準電圧を出力する複 数のセレクタ、 （Ｃ）時間に比例して変化するランプ電圧を入力し、サ
ンプルスイッチによりサンプ ルホールドするサンプリング回路、 （Ｄ）前記サンプリング回路のそれぞれのホールド電圧
を入力して液晶駆動電圧を出 力する複数のソースホロワ回路、 （Ｅ）前記液晶駆動電圧とそれぞれに対応する前記選択
基準電圧を入力して比較し一 致した時点で対応する前記サンプルスイ ッチを駆動する複数のコンパレータ、 を含むことを特徴とする液晶駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116304A JP2600372B2 (ja) | 1989-05-09 | 1989-05-09 | 液晶駆動回路 |
| US07/888,811 US5266936A (en) | 1989-05-09 | 1992-05-04 | Driving circuit for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116304A JP2600372B2 (ja) | 1989-05-09 | 1989-05-09 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02293894A true JPH02293894A (ja) | 1990-12-05 |
| JP2600372B2 JP2600372B2 (ja) | 1997-04-16 |
Family
ID=14683701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116304A Expired - Fee Related JP2600372B2 (ja) | 1989-05-09 | 1989-05-09 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600372B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203714B1 (en) | 1999-03-16 | 2007-04-10 | Fujitsu Limited | Logic circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116833A (en) * | 1978-03-02 | 1979-09-11 | Seiko Epson Corp | Liquid crystal driver circuit |
| JPS6337394A (ja) * | 1986-08-01 | 1988-02-18 | 株式会社日立製作所 | マトリクス表示装置 |
-
1989
- 1989-05-09 JP JP1116304A patent/JP2600372B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116833A (en) * | 1978-03-02 | 1979-09-11 | Seiko Epson Corp | Liquid crystal driver circuit |
| JPS6337394A (ja) * | 1986-08-01 | 1988-02-18 | 株式会社日立製作所 | マトリクス表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203714B1 (en) | 1999-03-16 | 2007-04-10 | Fujitsu Limited | Logic circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600372B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1601106B1 (en) | Voltage generating apparatus | |
| US5266936A (en) | Driving circuit for liquid crystal display | |
| US5252957A (en) | Sample-and-hold circuit and liquid crystal display apparatus | |
| EP0741391B1 (en) | Sample-and-hold circuit device | |
| US8248350B2 (en) | Analog sampling apparatus for liquid crystal display | |
| KR100860243B1 (ko) | 액정표시장치 | |
| JP2003208135A (ja) | 液晶表示装置のデータ駆動装置及び方法 | |
| WO2017117845A1 (zh) | 栅极驱动电路和使用栅极驱动电路的液晶显示器 | |
| JP2646523B2 (ja) | 画像表示装置 | |
| WO2017092089A1 (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
| WO2017113437A1 (zh) | 栅极驱动电路及液晶显示器 | |
| KR100611508B1 (ko) | 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로 | |
| JPH10260661A (ja) | 表示装置の駆動回路 | |
| US7616183B2 (en) | Source driving circuit of display device and source driving method thereof | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP2899681B2 (ja) | デマルチプレクサ及びそれに使用される３状態ゲート | |
| US20060109228A1 (en) | Liquid crystal display (LCD) driving circuits and methods of driving same | |
| TW486876B (en) | Digital-to-analog converter | |
| JPH02293894A (ja) | 液晶駆動回路 | |
| JPH08256059A (ja) | 信号変換装置 | |
| US7541846B2 (en) | Sample-and-hold apparatus and operating method thereof | |
| US6429844B1 (en) | Data driving circuit for liquid crystal panel | |
| WO2017117855A1 (zh) | 栅极驱动电路和使用栅极驱动电路的液晶显示器 | |
| JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
| JPH04242788A (ja) | 液晶駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |