TW479366B - Semiconductor device and method of manufacturing same - Google Patents

Semiconductor device and method of manufacturing same Download PDF

Info

Publication number
TW479366B
TW479366B TW090108266A TW90108266A TW479366B TW 479366 B TW479366 B TW 479366B TW 090108266 A TW090108266 A TW 090108266A TW 90108266 A TW90108266 A TW 90108266A TW 479366 B TW479366 B TW 479366B
Authority
TW
Taiwan
Prior art keywords
source
mentioned
region
gate electrode
insulating film
Prior art date
Application number
TW090108266A
Other languages
English (en)
Inventor
Yuuichi Hirano
Shigenobu Maeda
Shigeto Maegawa
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW479366B publication Critical patent/TW479366B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

479366 五、發明說明（1) [發明所屬之技術領域] 本發明有關於半導體裴置之構造及其製造方法，尤其有 關於可以實現元件之微細化，動作之高速化，及消耗電力 之減小之MOSFET之構造及其製造方法。 [習知之技術] 圖27是上面圖，用來表示一般之M〇SFET之構造。在閘極 電極101之下方形成有通道區域（圖27中未顯示），一對之 源極·汲極區域1 〇 2形成包夾該通道區域。另外，形成有 接觸插頭1 0 3用來連接源極·汲極區域丨〇 2和源極·汲極配 線（圖中未顯示）。 在此種方式之MOSFET中，為著使元件微細化，所以具有 縮小源極·汲極區域1 〇 2之面積之傾向。圖2 8是上面圖， 用來表示將源極·汲極區域之面積縮小後之習知之 之構造。代替圖2 7所示之源極·汲極區域丨〇 2者，形成有 源極·汲極區域104。通道長度方向之源極·汲極區域之 幅度，在圖27所示之MOSFET中為L1 02，與其相對的，在圖 28所示之MOSFET中為L1 04 (<L1 02)，利用此種方式可以縮 小源極·汲極區域之面積。 圖29是剖面圖，用來表示沿著圖28所示之線乂1〇〇之位置 之剖面構造。SOI基板5是順序的積層矽基板丨， BOXCBurned Oxide)層107，和矽層108成為積層構造。在 矽層108之上面内，選擇性的形成STI(ShaU〇w Trench Isolation)等之元件分離絕緣膜1〇9。 在元件分離絕緣膜109所規定之SOI基板1()5之元件形成 五、發明說明（2) 區域’於石夕層1 〇 8之上面内，形成右 #料从6 + w 丄A 化成有源極·没極區域104， 成對的包夾p型之本體區域（相者於 兮、店托、社，r 1 W目田方；上返之通道區域）1 1 0 〇 该源極·汲極區域1 〇 4具有：n+型雜暂 從石夕層m之上面到達_層10隹上貝:廣散區域111，形成 經由使石夕層m之…化物和石夕化物層112’ 在本體區域1 1 〇上形成有聞搞播、生 仆趙1 η 4网枕〜 閑極構造，順序的積層閘極氧 化族1 1 3和閘極電極1 〇 1成為積層槿 ^ ^ a L ^ ;π Λ、士丄> 乂々精智構w。在該閘極構造之側
面形成有由氣化碎構成之伽辟1 9 PI 曰 /傅风又側坌1 20。閘極電極101具有··多 曰日石夕層11 4，形成在閘極氧化膜丨〗3
形成在以⑪層114上。㈤13上，和料物層115 ’ 另”外二以覆蓋在矽化物層115，112，側壁12〇，和元件分 每隹絕緣膜1 〇 9之各個霖；中而 > 古4 , 姐1 心σ 1U路出面之方式，在全面形成由氧化矽 f成之層間絕緣膜118。在層間絕緣膜118上，形成由鋁等 e成之源極·汲極配線1 1 g。另外，在層間絕緣膜1 1 8内， 選擇性的形成接觸插頭丨03用來連接源極·汲極配線丨丨9和 f極· >及極區域丨〇 4。接觸插頭丨〇 3具有：接觸孔丨丨6，形成 攸層間絕緣膜1丨8之上面到達矽化物層}丨2之上面；和導體 插頭11 7 ’充填在該接觸孔1 1 6内。 [發明所欲解決之問題]
依照此種習知之M0SFET時，經由縮小源極·汲極區域 \〇4之面積可以使元件微細化。另外，在不使用SOI基板而 是使用通常之大塊基板之M0SFET中，經由縮小源極·汲極 區域之面積，可以使導電型互異之源極·汲極區域和石夕基 板夕垃A品社辦 》 一 … 一… — 五、發明說明（3) 但是，隨著源極·汲極 ==和問極電極101。之^積^小，因為接 =咸容增大，會妨礙動作之ί逮::::ί 本發明用來解決此種 其製造方法，可以縮小源極^ π是提供半導體裝置及 制在源極.汲極之接2 °區域之面積，和可以抑 容之增大。 觸插頭和閉極電極之間產生之寄生電 [解決問題之手段] 本發明是一種半導^士 依照順序的形成有半導二^其知斂是具備有·· SO丨基板， 體，具有分別形成於半5二二絕緣層和半導體層；電晶 和問極電極經由間極絕ς沒極區域和源極區域， 包夾之通道區域上；屑成在被汲極區域和源極區域 配線和源極配線，形 Ί 4 ’形成在電晶體上；汲極 成在層間絕緣膜内，用^ 吧緣朕上；第1導電體，形 2導電體，形成在層間絕緣膜内及極配夹線广^ 極區域；汲極區域具有· ^ 、用來連接源極配線和源 部份，以使汲極區域之弟=知，鄰接通道區域；和第2 間極電極之方式，形成彳"二緣&之一部份在平面看成為遠離 沒極區域之第2部份。&弟部份突出；第〗導電體連接至 另外，在本發明之半導俨 1部份具有平面看為多個之^ 中/、特徵是汲極區域之荛 從未與閘極電極連之 °卩，沒極區域之第2部份形成 K “ 1㈣區域之通道幅度方向 »1 C:\2D-CODE\90-07\90108266.ptd 五、發明說明（4) 成為傾斜的突出 另外，在本發明之半導 底面以遠離閘極電極之方^傯特徵是第！導電體之 極區域之第2部份。 偏移成部份的接觸在汲 另外，在本發明之半導雕壯 :/1部份，鄰接通道區域第2部,特徵是源極區域具有 外周緣之一部份在平面 々，以使源極區域之 從第1部份突出；第2導電；：：：閉極電極之方式，形成 另外，在本發明之；|;;;=區域之第2部份。 I部份具有平面看為多個之角1 寸徵是源極區域之第 從未與閘極電極連接之角σ ，、源極區域之第2部份形成 成為傾斜的突出。 、通迢區域之通道幅度方向 另外，在本發明之半導 底面以遠離閘極電極之方^置中其特徵是第1導電體之 極區域之第2部份。 位置偏移成部份的接觸在源 另外，在本發明之半導 鄰接通道區域之第丨 二衣…中其特徵是源極區域具有 第1部份。 ° 77 ’和第2導電體連接到源極區域之 另外’在本發明之半導士 形成在閘極電極之側面之：中其特徵是電晶體更具有 構成。 土，和側壁由多孔質狀之材質 另外’在本發明之半導妒 成在閉極電極和第！和第2 ：特徵是層間絕緣膜形 另外’本發明是-種半導體；置u域以外之部份。 展置’其特徵是具備有··基
五、發明說明（5) 板；電晶體，呈右犯』、上# ，經由閘極絕緣膜开之成對之源極·汲極區域 通道區域上之閘極雷ί 之源極·沒極區域包夾之 ，·層間絕緣膜，和形成在閘極電極之侧面之側壁 在層間絕緣膜_L f電晶體上；源極.汲極配線’形成 連接源極.汲極配形成在層間絕緣膜内，用來 之材質構成。、，在和源極·汲極區域；側壁由多孔質狀 另外，本發明是_ 板；電晶體，具有开^ ΐ t f衣置，、其特徵是具備有：基 域，和經由閘極絕丄 二板内之成對之源極·沒極區 失之通道區域上之二果形成在被成對之源極·汲極區域包 上；源極極；；；層間？緣膜，形成在電晶體 形成在層間絕緣膜内，用f在層間、纟巴緣胰上；和導電體， 汲極區域；層間絕缘膜：連接源極·汲極配線和源極· 域以外之部份。4 、》成在閘極電極和導電體之間之區 另外，本發明是一福 所包含之工程有體裝置之製造方法，其特徵是 閘極構造，成為順序彤二板’（b)在基板之主面上形成 構造·，(C)在閘極構造y之成f閘極絕緣膜和閘極電極之積層 未形成有侧壁之部份之A1面形成側壁；（d)在閘極構造和 極.汲極區域；（=在之利基用板内，經由導入雜質用來形成源 間絕緣膜；（f)在層間的緣t^(d)所獲得之構造上形成層 域之導電體“g) ‘ # 二t内形成連接到源極.沒極區 極·沒極配線；4;) hi成連接到導電體之源 可U)除去導電體和閘極構造之間之層間
C:\2D-CODE\90-07\90108266.ptd 第9頁 479366 五、發明說明（6) 絕緣膜。 另外，在本發明之半導體裝置之製造方法中於工程（h) 亦除去側壁。 [發明之實施形態] f施形態1. 圖1是上面圖，用來表示發明之實施形態1之MOSFET之構 造。在閘極電極1之下方形成有通道區域（圖1中未顯示）， 和形成有包夾通道區域之一對之源極·汲極區域2。該源 極·沒極區域2具有：第i部份3a，鄰接通道區域；和第2部
份3b，形成從第1部份3a朝向通道幅度方向突出，成為使 源極·汲極區域2之外周緣之一部份平面看遠離閘極電極 1。圖1所示之MOSFET是使圖27所示之MOSFET之源極·汲極 區域之面積縮小，第1部份3a之通道長度方向之幅度L2， 比圖27所示之巾田度L102狹’和等於圖28所示之幅度li〇4。 另外，在第2部份3b形成有接觸插頭4用來連接源極.汲極 區域2和源極.汲極配線（圖中未顯示）。該接觸插頭4之直 為^.1〜0.3/zni程度。另外，第！部份3&之幅度[2為〇 2 〜0.5 程度，對於從第J部份仏突 ^ 之長度為0.1〜0·5_程度。 之方向’弟2部份3b
圖2(A)和2(B)是剖面圖，分別表示沿 線B之位置之，關剖面構造。s〇I基板圖:不之:線A和 層8之上面内，選擇性的形成由氧化2積層構泣。在矽 分離絕緣膜9。 構成之STI等之元件
^/^366 五、發明說明（7) 參照圖2(A)，在由元件分離絕緣 元件形成區域，於石夕層8之上面内;^^定之SOI基板5之 該源極.汲極區域2具有：n+型之 =極·及極£域2 ° 矽層8之上面到達_層7之上面；隹和貝區域11，形成從 石夕層8之上面進行秒化物化而形成#。夕化物層12，經由使 參照圖2(B)，在SOI基板5之元件刑成p丄、 上面内，形成源極·汲極區域2，成對品：、方、矽層8之 域（相當於上述之通道區域）10。在成本1 的「包央P型之本體區 ^丄成為順序積層閘極氧化膜13和閘極電極i之 ^該閑極構造之側面形成由氧化石夕構成之侧壁2 具有形成在間極氧化膜13上之多晶石夕層14和形成 在夕晶石夕層1 4上之石夕化物層1 5。 參照圖2(A)和（B)，以覆蓋在矽化物層15,12，側壁2〇， 和元件分離絕緣膜9之各個露出面之方式，在全面形成由 虱化矽構成之層間絕緣膜18。參照圖2(a) ’在層間絕 18上選擇性的形成由鋁等構成之源極.汲極配線19。另、 外，在層間絕緣膜1 8内選擇性的形成接觸插頭4用來連接 源極.汲極配線1 9和源極.汲極區域2。接觸插頭4具有. 接觸孔1 6，形成從層間絕緣膜丨8之上面到達矽化物^〗2之 上面；和導體插頭1 7，充填到該接觸孔1 6内。 圖3〜圖1 2是剖面圖，用來表示本發明之實施形態i之 M0SFET之製造方法之工程步驟。圖3(A)〜圖12(A)對應到 圖2(A)所示之構造之製造方法，圖3(B)〜圖12(b)對應到 圖2 (B)所示之構造之製造方法。參照圖3，首先，準備積
479366
層構造之SOI基板5其形成是在矽基板6上順序的積層·Β〇χ 層7 ’具有400_程度之膜厚；和石夕層8，具有2〇〇隨程度之 膜厚。其次’利用CVD等法在石夕層8之上面上順序的全面形 成具有10 nm程度之膜厚之矽氧化膜和具有2〇〇_程度之膜 厚之矽氮化膜。其次，利用照相製版法和異方性乾式蝕刻 法，對該等之膜進行圖型製作，用來在矽層8之上面選擇 性的形成順序積層有矽氧化膜2 1和矽氮化膜22之積層構 造。 、曰 參照圖4，其次使用矽氮化膜22作為遮罩，利用在s〇I基 板5之深度方向具有高蝕刻率之異方性乾式餘刻法，從上 面起將矽層8蝕刻1 0 0 nm程度。利用此種方式，在未形成有 由石夕氣化膜2 2和石夕氧化膜2 1構成之積層構造之部份之石夕声 8之上面内，形成凹部23。 曰 參照圖5，其次以充填凹部23内之方式，利用CVD法在全 面堆積具有500nm程度之膜厚之碎氧化膜24。其次，利用 CMP(Chemical Mechanical Polishing)法研磨除去石夕氧化 膜24。此種CMP處理用來停止使矽氮化膜22之底部殘留。 參照圖6，其次利用濕式蝕刻除去殘留之矽氮化膜2 2。 其次，為著形成通道區域，所以利用注入法，以丨〇〜 5 0keV，1〜9el 2cnr2之條件，經由矽氧化膜21將硼等之雜 質（形成N Μ 0 S之情況）導入到石夕層8内。另外，在形成ρ μ 〇 g 之情況時，可以以5 0〜2 0 0 k e V，1〜9 e 1 2 c nr2之條件，將 砷等之雜質之離子注入。其次，利用濕式蝕刻除去石夕氧化 膜2 1。由於這時之濕式餘刻，石夕氧化膜2 4之上部亦會被務
\\312\2d-code\90-07\90108266.ptd 第12頁 五、發明說明（9) ^除J。利用此種方式獲得元件分離絕 矽氧化膜2 4。 X馬殘留之 缘其次利用熱氧化法，在未形成有元件分離絕 厚之石夕氧二形成具有1〜一程度之膜 ’乳化膜25 #次，利用CVD法在 程度之膜厚之多晶矽膜26。 风/、有20 0· 二…、圖8，利用照相製版法和異方 ^ 2 6 ^ W5, t „ , ^ ^ ^ ^ ^ ^ i 4 〇 ^ ^ -a =日日矽層14和元件分離絕緣膜9作 入
^ ^5^1〇keV 腺？ R脾石由堃a μ μ / ^ Τ 、、、工田石夕乳化 用t卜插古I雜貝（形成NM0S之情況）導入到矽層8内。利 域27 Η 在石夕層8之上面内，使較低濃度之低濃度區 =7形々較淺。另外，在形成？_之情況時，可以以^ '，1〜9el4cm-2之條件，注入BF2等之雜質之離子。 ，其次利用CVD法在全面形成具有7〇〜1〇〇㈣程 j膜厚之石夕氧化膜，利用s〇I基板5之深度方向之餘刻率 二同之異方性乾式蝕刻法，對該矽氧化膜和矽氧化膜2 5進 刻’用來在多晶石夕層1 4之侧面形成側壁20。另外，在 :B )中，作為側壁2 0之底層存在之部份之矽氧化膜2 5連 侧壁2 0之一部份，圖中顯與侧壁2 0形成一體。 參照圖1 0 ’其次使用多晶矽層丨4，側壁2〇，和元件分離 絕^膜9作為注入遮罩，制離子注人法，以10〜80keV， 9el5cm2之條件，將砷等之雜質（在形成.的之情況） 入到石夕層8内。利用此種方式，在多晶矽層1 4之下方具
4/^366 五、發明說明GO) 有低濃度區域2 7，用來形成輕、古、曲 #抓浙r u Λ ^阿濃度之雜質擴散區域1 1 〇 1雜貝區域11形成從矽層8之上面到達刪層7之上 外，在形成PM0S之情況時，可以&1〇〜5〇keV，丨〜 9el5cnr2之條件，注入硼等之雜質。 參知、圖11 ’其次在全面形成胺戸 人m β ^ 双膜；5〜l〇nm程度之鈷等之 金屬膜後，以5 0 0〜1 〇 〇 〇 °C進耔·！八拉，— ,^ , y± α UUU U進仃1分鐘程度之熱處理。利用 til 觸之石夕和金屬膜進行反應，用來產生 矽化物化反應。因此，雜質艉私π❹， ^ ^ 〇 雊貝擴政區域11之上面被矽化物化 成為矽化物層12，可以形成由雜質擴散區域u和石夕化物層 12構成之源極.汲極區域2。另外，多晶矽層“之上面被 矽化物化成為矽化物層15，可以形成由多晶矽層H和矽化 物層15構成之閘極電則。然後，利用濕式㈣除去㈣ 矽反應之部份之金屬膜。 ^ 爹照圖12 ’其次利用CVD法，在全面堆積具有1〇〇〇nm程 度之膜厚之矽氧化膜後，利用CMp法從其上面研磨除去 4〇〇nm程度之膜厚，用來使矽氧化膜之上面平坦化。利用 此種方式可以形成層間絕緣膜18。其次，在層間絕緣膜18 内選擇性的形成從層間絕緣膜18上面到達矽化物層12之上 面之接觸孔1 6。 其次，在全面堆積具有5 0 0nm程度之膜厚之鎢膜後，利 用C Μ P法研磨除去該鎢膜直至使層間絕緣膜1 8之上面露 $ ’藉以以導體插頭17(導電體）充填到接觸孔16内。其 -人j以接觸到接觸插頭4之方式，在層間絕緣膜丨8之上面 上選擇性的形成由鋁等構成之源極·汲極配線1 9，藉以獲
\\312\2d-code\90-07\90108266.ptd 第14頁 479366 五、發明說明（11) 得圖2所示之構造。 圖13是上面圖，用來表示本實施形態}之使M〇SFET應用 在CMOS之實例。CMOS具備有共用閘極電極1之NMOS和
PM0S °閘極電極1連接到CM〇s之輸入。nm〇s具有包夾閘 極電極1之下之通道區域之成對之源極區域2 S1和汲極區域 2 d 1。源極區域2 s 1具有第}部份3 a 1和第2部份3 b 1。第2部 份3bl經由接觸插頭4a連接到電源VDD。汲極區域21d具有： 第1部份3a2，鄰接通道區域；和第2部份3b2，以汲極區域 2d 1之外周緣之一部份在平面看成為遠離閘極電極1之方 式，形成從第1部份3a 2朝向通道長度方向突出。第2部份 3b2經由接觸插頭4b連接到CMOS之輸出OUT。 。PM0S具有包夾閘極電極}之下之通道區域之成對之源極 區域2s2和汲極區域2d2。源極區域2s2具有第1部份3a3和 第2部份3b3。第2部份3b3經由接觸插頭4d連接到接地 GND。汲極區域2d2具有：第】部份3a4，鄰接通道區域和 弟2部^分3b4，以汲極區域2d2之外周緣之一部份在平面 成為遠離閘極電極1之方式，形成從第i部份3&4 ^二向。突出。第2部份3Μ經由接觸插頭4C連接到:二
=照此種方式之本實施形態！之半導體裝置及复 法％，源極.汲極區域2具有：们部份3a , 10 ;和第2部份3b ’以源極.汲極區域2之外周緣本 在平面看成為遠離閘極電極i之方 Μ < 口丨 出。另外，在源極·沒極區域2之第2立 < 弟1部份3 a 弟2 σ卩伤3b形成有接觸
479366 五、發明說明（12) 頭4用來連接源極·汲極區域2和源極·汲極配線1 9。 因此，當與圖28所示之習知之MOSFET進行比較時， 插頭4和閘極電極丨之間之距離可以擴大。其結果是妾觸 小源極·汲極區域2之面積使元件微細化，縮 速化，和減小消耗電力。 乍巧 另外，本實施形態1之M0SFET採用s〇I基板5 極區域2形成從矽層8之上面到達Β〇χ層7之上面。’因°及^ 與圖28所示之習知之MOSFET進行比較日寺，源極^當 2之面積擴大了形成該第2部份3b之部份，因此可=域 極.汲極電容之增大抑制到最小限度。 源 貫施形熊2. 圖14疋上面圖，用來表示本發明之竇施积能9 —心。 之構造。在閘極電極！之下方亡之貝W“2U〇SFET 示），-對之源朽, 成有通道區域（圖14中未顯 ’、和/及極區域2形成包夾通道區域。湄榀 /極區域2具有：第]^部份3〇&， 一二。· 30b，以源極·匁忾p 〇 L按逋迢區域，和弟2部份 遠離問極電極上緣之一爾^ 閘極電極1之」成從第1部份3〇a之角部（未鄰接 程度的突出到外侧。用口以連S :幅度方向成為傾斜45度 汲極配線（圖中夫θ§ - ^ 極·汲極區域2和源極· 極區域2之第2 =·： ；；)之^觸插頭4，被連接到源極.没 與上述之實t⑽。本實施形態2之MOSFET之其他構造 圖15是上面圖，用來 相同。 石表不使本貫施形態2之MOSFET應用
C:\2D-C0DE\90-07\90108266.ptd
第16頁 479366 五、發明說明（13) 在CMOS之實例。對於NM〇s，源極區域2s][星 ζ第2部份30bl。第2部份3〇bl經由接觸插頭化連接^ = DD。汲極區域2dl具有第}部份3〇32和第2部份3 。，、 部份30b2經由接觸插頭4b連接到CMOS之輪出〇υτ。 PM0S，源極區域2S2具有第1部份30a3和第2部份⑽…於 ::30b3經由接觸插頭4d連接到接地⑽。汲極區域犯且 有弟1部份30a4和第2部份3〇b4。第2部份3〇b4經由接觸插、 頭4c連接到CMOS之輸出out。 、、由接觸插 依照此種方式之本實施形態2之M〇SFET時， 區域2具有：第1部份3〇a，鄰接通道區诚./、°汲極
.^ ^ ^ ^^ ^ _ ,；；Λ^Λ2 ： t3； V 二，形成從第1⑽ 之私度犬出到外侧。另外，接總杯 .*Qnu 接觸插碩4連接到源極·汲極 &域2之弟2邛伤30b。因此，當與上述之 M0SFET進行比較時，因為接觸插 二之 離可以更進-步的擴大，所以利用H閘極電極1之間之距 積之縮小可以更進.一步的抑制在觸插^極區域2之面 間產生之寄生電容之增大。接觸插頭4和閘極電極1之 實施形態3. 圖16是上面圖，用來表示本發 之構造。本實施形態3之M0SFET是以^施形態3之M〇SFET 態1之M0SFET作為基礎，代替呈圖1所不之上述實施形 汲極區域之第2部份儿之接觸插J底面全面接觸在源極. 以位置偏離閘極電極i之方式，I /，形成有接觸插頭31 /、有底面成為部份的接觸
C:\2D-CODE\90-07\90108266.ptd 479366 五、發明說明（14) 在第2部份3b。在圖1 6中，只有接觸插頭3丨之底面之下半 部份接觸在第2部份3b。 一 圖1 7是剖面圖，用來表示沿著圖丨6所示之線χι之位置之 剖面構造。接觸插頭31具有接觸孔32和充填到該接觸孔32 内之導體插頭3 3。接觸插頭3 1之底面是接近第！部份3 a之 左側半部成為接觸在矽化物層丨2，遠離第1部份3a之右側 半部成為接觸在元件分離絕緣膜9。另外，接 上面接觸在源極·汲極配線1 9。 、
依照此種方式之本實施形態3之㈣”以時，以遠離閑極 之方式，形成接觸插頭31其中具有底面成為部份接 觸在源極.汲極區域2之第2部份。因此，當與上述之者 形態1之MOSFET進行比較時，因為接觸插頭31和閘極電H Γ之間門之之距卑離二以Λ大、所以產生在接觸插頭31和間極電極 1之間之寄生電容可以更進一步的減小。 t施形熊4. :18是口圖，用來表示本發明之實施形態4之 之構造。本貫施形態4之MOSFET是以圖14所示 a ^態2之MOSFET作為基礎，代替具有底面全面接觸。施 和.汲極區域2之第2部份30b之接觸插頭4者， 插頭3 1，以遠離閘極電極}之方式使位置偏移，罝 萄 成為部份的接觸在第2部份3 0 b。 ’、 &面 依照此種方式之本實施形態4之m〇sfeT時，Lv、土仏 】極!之方式形成接觸插刷，使其具有】面匕= 接觸在源極.汲極區域2之第2部份3〇b。因此战知的 备與上述 \\3l2\2d-code\90-07\90108266.ptd 第18頁 479366
之實施形態2之M0SFET進行比較時’目為接觸插頭3i和閘 =='1之距離可以更進一步的擴大，所以在接觸插 頭31和閘極電極}之間所產生之寄生電容可以 實施形態5.
圖19是上面圖，用來表示本發明之實施形態5之肌 之構造。本實施形態5之M0SFET是以圖示之上述實施 態1之MOSFET作為基礎，代替具有第i部份3a和第2部份 之源極區域2者，形成與圖28所示之習知之M〇SFET同樣之 源極區域104。參照圖19，本實施形態5之M〇SFET具有只與 圖1所示之第1部份3 a相當之源極區域2 5。源極區域2 5，與 圖28所示之習知之M0SFET同樣的，經由被配置成與閘極電 極1鄰接之接觸插頭1 〇 3，連接到源極配線（圖中未顯示）。 本實施形態5之MOSFET之其他構造與圖1所示之上述實施形 態1之MOSFET之構造相同。
依照此種方式之本實施形態5之MOSFET時，對於汲極區 域2d使用上述之實施形態1之發明，另外一方面，對於源 極區域2s，與習知之MOSFET同樣的，在鄰接閘極電極J之 位置配置接觸插頭1 0 3。因此，當與上述之實施形態}之 MOSFET進行比較時，源極區域2s之接觸插頭1 〇3和閘極電 極1之間之距離可以縮短。因此，可以避免由於接觸接頭4 被配置成遠離閘極電極1所引起之源極電阻之上升，可以 防止因為源極電阻之上升而發生基板偏壓效應。 另外，在以上之說明中是以上述之實施形態1之m〇sfet 作為基礎’以應用本實施形態5之發明之情況為例進行說
W312\2d-code\90-07\90108266.ptd 第19頁 479366 五、發明說明（16) 明，但是亦可以以上述之實施形態2〜4之發明作為基礎， 應用本實施形態5之發明。 hfe形態6. 圖20是剖面圖，用來表示本發明之實施形態62M〇sfet 之構造。SOI基板105形成積層構造，由矽基板1〇6，Β〇χ層 1 0 7和矽層1 〇 8依照順序積層而成。在矽層丨〇 8之上面内， 選擇性的形成有ST I等之元件分離絕緣膜丨〇 9。 在元件分離絕緣膜109所規定之s〇I基板丨〇5之元件形成 區域於石夕層1 〇 8之上面内，形成源極·汲極區域1 〇 4，成 對的包爽p型本體區域11 〇。該源極·汲極區域丨〇 4具有：# 型之雜質擴散區域11 i，形成從矽層丨〇8之上面到達層 107之上面；和矽化物層112，經由使矽層1〇8之上面進行 矽化物化而形成。 在本體區域11〇上形成閘極構造，其中使閘極氧化膜113 和閘極電極101順序的積層成為積層構造。在該閘極構造 之側面形成由多孔質狀之氧化矽構成之側壁34。閘極電極 101具有：多晶矽層114，形成在閘極氧化膜113上；和矽化 物層1 1 5，形成在多晶矽層丨丨4上。 另外，以覆蓋在矽化物層丨丨5,丨丨2，側壁34，和元 離絕緣膜109之各個露出面之方式，在全面形成由氧化矽 構成，層間絕緣膜1丨8。在層間絕緣膜丨丨8上選擇性的形成 由鋁等構成之源極·汲極配線丨丨9。另外，在層間絕 118内’選擇性的形成接觸插頭i㈣來連接源極·汲極配 線119和源極·汲極區域1〇4。接觸插頭1〇3具有：接觸孔
479366 發明說明（17)
11 6，從層間絕緣膜丨丨8之卜而$lt、去A ra11V 丨8之上面到達矽化物層112之上面； 矛V月旦插頭1 1 7，充填到該接觸孔J J 6内。 半ΐ2。1:2!是剖面圖，用來表示侧壁34之形成方法之工程 二：二巧圖2 1 ’首先’利用與上述之實施形 方法，在獲得圖8 (Β)所干之椹、皮你 m ^ 人面泠n古以\ 構後，利用自旋塗膜法，在 :面塗布具有5〇nm程度之膜厚之矽氧化膜35。但 氧亦可以以CVD法形心在該石夕氧化膜35内，全面 的：：非常細之有機粒(例如，*有高彿點之聚酸亞胺； 之有機物之粒狀體）3 6。 '、
^照圖22 ’其次以5 0 0〜900 t:之溫度進行3〇分鐘程度之 退火’用來使⑦氧化聰内所含之有機粒36進行氣化。利 用此種方式’在存在有有機粒3 6之部份產生空孔3 8 ’藉以 獲得多孔質狀之矽氧化膜3 7。 蒼…、圖2 3 ’其次利用在s〇 j基板丨〇 5之深度方向蝕刻率較 高之異方性乾式蝕刻法，對矽氧化膜3 7, 2 5進行蝕刻，用 來在多晶矽層1 4之側面形成侧壁34。換言之，在由閘極絕 緣膜13和多晶矽層14構成之閘極構造之側面，形成侧壁34 其中在底層具有閘極絕緣膜1 3之一部份。
、依照本實施形態6之MOSFET及其製造方法時，在閘極構 ，之側面形成由多孔質狀之氧化矽構成之侧壁34。因此， 當與具有不是由多孔質狀之通常之氧化矽構成側壁之 MOSFET進行比較時，因為側壁34之介質常數降低，所以在 源極；及極區域1 〇 4之接觸插頭1 〇 3和閘極電極1 q 1之間產 生之寄生電容可以減小。
479366
另外，在以上之說明中，所說明之實例是使用s〇i基板 105用來形成本實施形態6 iM〇SFET之情況，但是也可以不 使用SOI而是使用通常之大塊基才反，即使在形成本實施形 態6之M0SFET之情況時，亦可以獲得與上述者同樣之吱 果。 > 實施形態7. 圖24疋σ]面圖，用來表示本發明之實施形態7之 之構造。下面只說明與圖2 〇所示之上述實施形態6之 M0SFET之不同部份。代替由多孔質狀之氧化矽構成之侧壁 3 4者，形成有側壁1 2 〇 a。側壁1 2 0 a由與層間絕緣膜1 1 8之 材質（在此處為氧化矽）不同之材質（例如氮化矽）構成。構 成侧壁1 20a之材質可以是多孔質狀，亦可以不是多孔質 狀。 、 另外，在接觸插頭丨03和閘極電極丨〇 1之間，選擇性的除 去層間絕緣膜1 1 8，用來形成開口部39。利用此種方式用 來使側壁1 2 0 a之表面和石夕化物層1 1 5之上面露出。 圖2 5是剖面圖，用來表示開口部3 9之形成方法。在獲得 圖20所示之構造（在本實施形態7中是形成側壁12〇a用來代 替侧壁3 4 )後’以覆蓋源極·没極配線11 9之方式，在層間 絕緣膜11 8上形成光抗蝕劑4 〇。該光抗蝕劑4 〇在預定形成 開口部3 9之區域之上方，具有開口之圖型。其次，使用光 抗银劑40作為蝕刻遮罩，利用在8〇1基板1〇5之深度方向具 有較高之#刻率而且對氧化矽具有選擇性之異方性乾式钱 刻’對層間絕緣膜1 1 8進行蝕刻。利用此種方式形成開口
479366
部39。然後，經由除去光抗蝕劑4〇用來獲得圖24所示之 造。 依照本實施形態7之MOSFET及其製造方法時，在源極· 沒極區域104之接觸插頭1〇3和閘極電極丨〇1之間，選擇性 的除去層間絕緣膜11 8，用來形成開口部3 9。因此，當與 圖29所示之習知之m〇SFET進行比較時，因為接觸插頭1〇3 和閘極電極101之間之區域之介質常數降低，所以在兩者 之間產生之寄生電容可以減小。
另外，在以上之說明中，所說明之情況是亦除去閘極電 極101上之層間絕緣膜118。但是，要達成減小在接觸插頭 1 0 3和閘極電極1 〇 1之間產生之寄生電容之目的時，至少只 除去接觸插頭1 0 3和閘極電極1 0 1之間之層間絕緣膜丨丨8就 足夠。因此，閘極電極1 〇 1上之層間絕緣膜1 1 8不一定要除 去。 ” 另外，在以上之說明中所述之實例是使用SO I基板1 〇 5用 來形成本實施形態7之MOSFET之情況，但是在不使用SOI基 板而是使用通常之大塊基板用來形成本實施形態7之 MOSFET之情況時，亦可以獲得與上述者同樣之效果。
實施形態8. 圖26是剖面圖，用來表示本發明之實施形態8之MOSFET 之構造。下面只說明與圖2 4所示之上述實施形態7之 MOSFET不同之部份。除去側壁120a，使凹部41内之閘極電 極1 0 1之上面和侧面露出。此種構造是利用與層間絕緣膜 11 8相同之材質（在此處為氧化矽）用來形成侧壁1 2 0 a，利
C:\2D-CODE\90-07\90108266.ptd 第23頁 、發明說明（20)
用圖9 R * 13所示之工程一起蝕刻層間絕緣膜1 1 8和側壁1 2 0 a而 獲得。 豆攸照本實施形態8之M0SFET及其製造方法時，與接觸插 、0 3和閘極電極丨〇 1之間之層間絕緣膜丨丨8 一起的，一併 上、、形成在閘極電極1 0 1之側面之側壁1 2 〇 a。因此，當與 和迷之實施形態7之M0SFET進行比較時，因為接觸插頭1〇3 所^極電極1 〇 1之間之區域之介質常數更進一步的降低， 以在兩者之間產生之寄生電容可以更進一步的減小。 平2外，在以上之說明中所說明之實例是使用SOI基板10 5 本實施形態8之M0SFET之情況，但是在不使用s〇I基板 況=使用通常之大塊基板用來本實施形態8之M0SFET之情 「 ’亦可以獲得與上述者同樣之效果。 努明之效果] 份進當電體連接娜區域之第1部 之矩離可第1導電體和閘極電極之間 <寄生電容可以減小。 毛往之間產 另外，因為採用S 〇 I基板，所 ^
半導㈣庶 了 乂使〉及極區域來a、"X 層之上面到達絕緣層之上，成從 曰大抑制成為最小限度。 猎以將及極電容之 另外，依照本發明時，告命、、访枚广丄、 q通道幅度方向突出之情：進行比：::之第2部份形成朝 和閉極電極之間之距離可比二因為第！導電體 — ^擴大’所以在兩者之間產生:
C:\2D-CODE\90-〇7\9〇i〇3266 Ptd
I1II 第24頁 _纖4
479366 五、發明說明（21) 寄生電容可以減小。 另夕卜，依照本發明時，因為第1導電體和閘極電極之間 之距離可以更進一步的擴大，所以在兩者之間產生之寄生 電容可以更進一步的減小。 另外，依照本發明時，當與第2導電體連接到源極區域 之第1部份之半導體裝置進行比較時，第2導電體和閘極電 極之間之距離可以擴大。其結果是在第2導電體和閘極電 極之間產生之電容可以減小。 另外，依照本發明時，當與源極區域之第2部份形成朝 向通道幅度方向突出之情況進行比較時，因為第2導電體 和閘極電極之間之距離可以擴大，所以在兩者之間產生之 寄生電容可以減小。 另外，依照本發明時，因為第2導電體和閘極電極之間 之距離可以擴大，所以在兩者之間產生之寄生電容可以更 進一步的減小。 另外，依照本發明時，當與上述之半導體裝置進行比 較，可以縮短第2導電體和閘極電極之間之距離。因此， 可以避免因為將第2導電體配置成遠離閘極電極所造成之 源極電阻之上升，可以防止由於源極電阻之上升而發生基 板偏壓效應。 另外，依照本發明時，利用多孔質狀之材質形成侧壁， 可以用來減小側壁之介質常數。因此，當與不使用多孔質 狀之材質構成侧壁之半導體裝置進行比較時，可以減小在 第1和第2導電體與閘極電極之間產生之寄生電容。
C:\2D-CODE\90-07\90108266.ptd 第25頁 479366 五、發明說明（22) 另外，依照本發明時 體之間之區域之介質常 生電容可以減小。 另外，依照本發明時 可以用來使側壁之介質 質狀之材質構成侧壁之 在導電體和閘極電極之 另外，依照本發明時 域之介質常數降低，所 電容。 另外，依照本發明時 域之介質常數降低，所 電容。 另外，依照本發明時 極和導電體之間之區域 在兩者之間產生之寄生 [元件編號之說明] 1 2 3a， 30a 3b， 30b 4, 31 5 6 ，因為使閘極電極與第1和第2導電 數降低，所以在兩者之間產生之寄 ，利用多孔質狀之材質形成側壁， 常數降低。因此，當與不使用多孔 半導體裝置進行比較時，可以減小 間產生之寄生電容。 ’因為閘極電極和導電體之間之區 以可以減小在兩者之間產生之寄生 ^因為閘極電極和導電體之間之區 以可以減小在兩者之間產生之寄生 ，因為經由除去側壁用來使閘極電 之介質常數更進一步的降低，所以 電容可以更進一步的減小。 閘極電極 源極·沒極區域 第1部份 第2部份 接觸插頭 SOI基板 矽基板
C:\2D-⑴DE\90-07\90108266.ptd 第26頁 479366 五、發明說明（23) 7 BOX 層 10 本體區域 11 雜質擴散區域 13 閘極絕緣膜 18 層間絕緣膜 2 0, 34, 1 2 0 a 側壁 19 源極·汲極配線 37 矽氧化膜 39,41 開口部
C:\2D-CODE\90-07\90108266.ptd 第27頁 479366 圖式簡單說明 圖1是上面圖，用來表示本發明之實施形態1之MOSFET之 構造。 圖2 (A )、（ B)是剖面圖，用來表示本發明之實施形態1之 MOSFET之構造。 圖3 (A )、（ B)是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖4 (A )、（ B )是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖5 (A )、（ B )是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖6 (A )、（ B)是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖7 (A )、（ B)是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖8 (A )、（ B )是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖9 (A )、（ B)是剖面圖，用來表示本發明之實施形態1之 MOSFET之製造方法之工程步驟。 圖1 0 (A )、（ B )是剖面圖，用來表示本發明之實施形態1 之MOSFET之製造方法之工程步驟。 圖11 (A )、（ B )是剖面圖，用來表示本發明之實施形態1 之MOSFET之製造方法之工程步驟。 圖1 2 (A )、（ B)是剖面圖，用來表示本發明之實施形態1 之MOSFET之製造方法之工程步驟。
C:\2D-CODE\90-07\90108266.ptd 第28頁 479366 圖式簡單說明 圖1 3是上面圖，用來表示使本發明之實施形態1之 MOSFET應用在CMOS之實例。
圖14是上面圖，用來表示本發明之實施形態2之M0SFET 之構造。 圖1 5是上面圖 在CMOS之實例。 圖1 6是上面圖 之構造。 圖1 7是剖面圖 之剖面構造。 圖1 8是上面圖 之構造。 圖1 9是上面圖 之構造。 圖2 0是剖面圖 之構造。 圖2 1是剖面圖
用來表示使本實施形態2之MOSFET應用 用來表示本發明之實施形態3之MOSFET 用來表示本發明之實施形態3之MOSFET 用來表示本發明之實施形態4之MOSFET 用來表示本發明之實施形態5之MOSFET 用來表示本發明之實施形態6之MOSFET 用來表示本發明之實施形態6之MOSFET 之側壁之形成方法之工程步驟。 圖22是剖面圖，用來表示本發明之實施形態6之MOSFET 之側壁之形成方法之工程步驟。 圖23是剖面圖，用來表示本發明之實施形態6之MOSFET 之側壁之形成方法之工程步驟。 圖24是剖面圖，用來表示本發明之實施形態7之MOSFET 之構造。
C:\2D-CODE\90-07\90108266.ptd 第29頁 479366 圖式簡單說明 圖25是剖面圖，用來表示本發明之實施形態7之MOSFET 之開口部之形成方法。
圖26是剖面圖，用來表示本發明之實施形態8之MOSFET 之構造。 圖2 7是上·面圖 圖28是上面圖 圖2 9是剖面圖 用來表示一般之MOSFET之構造。 用來表示習知之MOSFET之構造。 用來表示習知之MOSFET之剖面構造
C:\2D-CODE\90-07\90108266.ptd 第30頁

Claims (1)

  1. 479366 t、申請專利範圍 1. 一種半導體裝置，其特徵是具備有： SO I基板，依照順序的形成有半導體基板，絕緣層和半 導體層；、 電晶體，具有分別形成於上述半導體層内之汲極區域和 源極區域，和閘極電極經由閘極絕緣膜形成在被上述之汲 極區域和上述之源極區域包夾之通道區域上； 層間絕緣膜，形成在上述之電晶體上； 汲極配線和源極配線，形成在上述之層間絕緣膜上； 第1導電體，形成在上述之層間絕緣膜内，用來連接上 述之没極配線和上述之没極區域；和 第2導電體，形成在上述之層間絕緣膜内，用來連接上 述之源極配線和上述之源極區域； 上述之汲極區域具有：第1部份，鄰接上述之通道區域； 和第2部份，以使上述汲極區域之外周緣之一部份在平面 看成為遠離上述之閘極電極之方式，形成從上述之第1部 份突出； 上述之第1導電體連接到上述汲極區域之上述第2部份。 2. 如申請專利範圍第1項之半導體裝置，其中對於上述 通道區域之通道長度方向，上述汲極區域之上述第1部份 之幅度為0. 2〜0. 5 // m，對於從上述汲極區域之上述第1部 份突出之方向，上述汲極區域之上述第2部份之長度為0.1 〜0 · 5 // m 〇 3. 如申請專利範圍第1項之半導體裝置，其中 上述汲極區域之上述第1部份具有平面看為多個之角
    C:\2D-OQDE\90-07\90108266.ptd 第31頁 479366 六、申請專利範圍 部; 上述汲極區域之上述第2部份形成從未與上述閘極電極 連接之上述角部，對上述通道區域之通道幅度方向成為傾 斜的突出。 4 ·如申請專利範圍第1項之半導體裝置，其中上述之第1 導電體之底面以遠離上述閘極電極之方式，位置偏移成部 份的接觸在上述汲極區域之上述第2部份。 5. 如申請專利範圍第1項之半導體裝置，其中 上述之源極區域具有：第1部份，鄰接上述之通道區域； 和第2部份，以使上述源極區域之外周緣之一部份在平面 看成為遠離上述之閘極電極之方式，形成從上述之第1部 份突出； 上述之第2導電體連接到上述源極區域之上述第2部份。 6. 如申請專利範圍第5項之半導體裝置，，其中對於上述 通道區域之通道長度方向，上述源極區域之上述第1部份 之幅度為0. 2〜0. 5 // m，對於從上述源極區域之上述第1部 份突出之方向，上述源極區域之上述第2部份之長度為0. 1 〜0 · 5 // m 〇 7. 如申請專利範圍第5項之半導體裝置，其中 上述源極區域之上述第1部份具有平面看為多個之角部； 上述源極區域之上述第2部份形成從未與上述閘極電極 連接之上述角部，對上述通道區域之通道幅度方向成為傾 斜的突出。 8. 如申請專利範圍第5項之半導體裝置，其中上述之第1
    C:\2D-CODE\90-07\90108266.ptd 第32頁 479366 六、申請專利範圍 導電體之底面以遠離上述閘極電極之方式，位置偏移成部 份的接觸在上述源極區域之上述第2部份。 9.如申請專利範圍第1項之半導體裝置，其中 上述之源極區域具有鄰接上述之通道區域之第1部份； 和 上述之第2導電體連接到上述源極區域之上述第1部份。 1 0.如申請專利範圍第1項之半導體裝置，其中 上述之電晶體更具有形成在上述閘極電極之侧面之側 壁；和 上述之側壁由多孔質狀之材質構成。 1 1.如申請專利範圍第1項之半導體裝置，其中上述之層 間絕緣膜形成在上述閘極電極和上述第1和第2導電體之間 之區域以外之部份。 1 2. —種半導體裝置，其特徵是具備有： 基板； 電晶體，具有形成在上述基板内之成對之源極·汲極區 域，經由閘極絕緣膜形成在被上述成對之源極·汲極區域 包夾之通道區域上之閘極電極’和形成在上述閘極電極之 侧面之侧壁； 層間絕緣膜，形成在上述之電晶體上； 源極·汲極配線，形成在上述之層間絕緣膜上；和 導電體，形成在上述之層間絕緣膜内，用來連接上述之 源極·汲極配線和上述之源極·汲極區域； 上述之側壁由多孔質狀之材質構成。
    C:\2D-CODE\90-07\90108266.ptd 第33頁 479366 六、申請專利範圍 13 —種半導體裝置，其特徵是具備有. 基板， · 電晶體，具有形成在上述基板内之成 -1，和經由閘極絕緣膜形成在被上述 源極.汲極區 域包夾之通道區域上之閘極電極； f之源極.汲極區 層間、纟巴緣膜，形成在上述之電晶體上. m極配線，形成在上述 絕 、導電體’形成在上述之層間絕緣膜内巴：二上；和 源極、.汲極配線和上述之源極.汲極區域；來連接上述之 門之ί=層間絕緣膜形成在上述閘極電極和上、" 間之£域以外之部份。 上迷導電體之 1 4· 一種半導體裝置之製造方法，豆 程有： 八将倣是所包含之工 (a) 準備基板； 成為順序形成 (b) 在上述基板之主面上形成閘極構造 有閘極絕緣膜和閘極電極之積層構造； (c) 在上述之閘極構造之側面形成側壁· 、十、（其在/述之閘極構造和未形成有上ί側壁之部彳八夕^ 达基板内，經由導入雜質用來形成源極 γ之上 (e)在利用上述之工程（d)所獲得之 】===·， 膜； 上幵/成層間絕緣 (f )在上述之層 區域之導電體； 間絕緣膜内形成連接到上述源極 >及極 (g)在上述之層間絕緣膜上形成連接到上述之導電體之
    479366 \、申請專利範圍 源極·汲極配線；和 (h)除去上述之導電體和上述之閘極構造之間之上述層 間絕緣膜。 1 5.如申請專利範圍第1 4項之半導體裝置之製造方法， 其中在上述之工程（h)亦除去上述之側壁。
    C:\2D-CODE\90-07\90108266.ptd 第35頁
TW090108266A 2000-08-04 2001-04-06 Semiconductor device and method of manufacturing same TW479366B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000236814A JP2002050767A (ja) 2000-08-04 2000-08-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW479366B true TW479366B (en) 2002-03-11

Family

ID=18728799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108266A TW479366B (en) 2000-08-04 2001-04-06 Semiconductor device and method of manufacturing same

Country Status (5)

Country Link
US (3) US6787855B2 (zh)
JP (1) JP2002050767A (zh)
KR (1) KR100360786B1 (zh)
DE (1) DE10111722A1 (zh)
TW (1) TW479366B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536745B (en) * 2002-03-20 2003-06-11 Univ Nat Chiao Tung Structure of metal oxide semiconductor field effect transistor
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
US6830987B1 (en) * 2003-06-13 2004-12-14 Advanced Micro Devices, Inc. Semiconductor device with a silicon-on-void structure and method of making the same
WO2005074035A1 (ja) * 2004-01-30 2005-08-11 Nec Corporation 電界効果型トランジスタおよびその製造方法
JP4947890B2 (ja) * 2004-10-22 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置、ｓｒａｍおよび半導体装置の製造方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
JP6295802B2 (ja) 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
FR3037716B1 (fr) * 2015-06-18 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistors superposes avec zone active du transistor superieur auto-alignee
CN105405388B (zh) * 2016-01-05 2018-03-09 京东方科技集团股份有限公司 像素驱动电路、显示基板和显示装置
JP6717404B2 (ja) * 2019-04-16 2020-07-01 ソニー株式会社 電界効果トランジスタおよび無線通信装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JPS63158869A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
JP3001212B2 (ja) 1989-11-14 2000-01-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2932552B2 (ja) * 1989-12-29 1999-08-09 日本電気株式会社 半導体装置及びその製造方法
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
US5635102A (en) * 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
JP2681756B2 (ja) 1994-10-31 1997-11-26 株式会社リコー Ｍｏｓ型半導体装置
KR0161398B1 (ko) * 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
US5567631A (en) * 1995-11-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Method of forming gate spacer to control the base width of a lateral bipolar junction transistor using SOI technology
KR100214841B1 (ko) * 1996-03-29 1999-08-02 김주용 반도체 소자 및 그의 제조방법
JP3719618B2 (ja) * 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
US5885871A (en) * 1997-07-31 1999-03-23 Stmicrolelectronics, Inc. Method of making EEPROM cell structure
JP3209164B2 (ja) * 1997-10-07 2001-09-17 日本電気株式会社 半導体装置の製造方法
JP3120389B2 (ja) * 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
JP2000049344A (ja) * 1998-07-31 2000-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000077532A (ja) * 1998-09-03 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3394914B2 (ja) * 1998-09-09 2003-04-07 株式会社東芝 半導体装置およびその製造方法
US6018179A (en) * 1998-11-05 2000-01-25 Advanced Micro Devices Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties
JP2000150873A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6258732B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Method of forming a patterned organic dielectric layer on a substrate
US6194748B1 (en) * 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
JP3516616B2 (ja) * 1999-08-03 2004-04-05 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP4671459B2 (ja) * 1999-10-20 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE10111722A1 (de) 2002-02-21
US20050275023A1 (en) 2005-12-15
US6787855B2 (en) 2004-09-07
US20020017689A1 (en) 2002-02-14
KR20020012111A (ko) 2002-02-15
KR100360786B1 (ko) 2002-11-13
JP2002050767A (ja) 2002-02-15
US20040145017A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
TW554535B (en) Semiconductor device
TW548831B (en) Semiconductor device and method of manufacturing same
KR101203433B1 (ko) 반도체 장치
TWI297208B (en) Shared contact structure, semiconductor device and method of fabricating the semiconductor device
TWI281754B (en) Metal-insulator-metal capacitors
TWI488289B (zh) 高電壓裝置
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
TWI249843B (en) Semiconductor device and its manufacturing method, and electronic apparatus
TW567609B (en) Semiconductor device
JP4121356B2 (ja) 半導体装置
TW577146B (en) Semiconductor device and manufacturing method thereof
TW479366B (en) Semiconductor device and method of manufacturing same
US9263457B2 (en) Cross-coupling of gate conductor line and active region in semiconductor devices
TWI260734B (en) Architecture for circuit connection of a vertical transistor
JP2002518849A (ja) 分岐コンデンサを有するｓｏｉ型集積回路とこのような回路の製造方法
TWI336524B (en) Semiconductor structures
JP2008140853A (ja) 半導体装置及びその製造方法
US9000521B2 (en) Body contact SOI transistor structure and method of making
TW201248737A (en) Semiconductor device and method of manufacturing the same
JP2005129947A (ja) 薄膜抵抗器を含むモノリシック集積回路およびその製造方法
TW465084B (en) High dielectric constant nonvolatile memory and its manufacturing method
TW546818B (en) Semiconductor memory device and methods of manufacturing the same
TW200423401A (en) Nitride-encapsulated FET (NNCFET)
US12087809B2 (en) Semiconductor device having capacitor and manufacturing method thereof
TW432716B (en) Structure and fabrication method of a MOS transistor device having an inverse T-shaped and air-gap structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees