TW471138B - Semiconductor device having self-aligned contact and landing pad structure and method of forming same - Google Patents

Description

五、發明·說明（1) 本發明有關於 製造廣泛應用於 觸與著陸墊結構 發明背f 1 自我對準接觸 上，且通常用於 取5己f思體（s R A Μ ) 這些半導體記憶 多晶矽或其他插 個別單位電容的 區連接至個別的 浮控閘極結構， 極0 1 接觸窗口應為 元件的曝光工具 觸窗口的製造技 窗口於位於字元 觸窗口之寬度通 我對準接觸窗口 括由先前技藝已 矽化物閘極，或 此外，熟練該 的各種外觀尺寸 ^ ^ 件’更特別的是有 記憶與邏經-& ^ 轉几件之積體電路之 〇 與閘極的成、ρ 知&❻u战形技術使用於積體電路製造 動悲隨楱左π 5己憶體（D R A Μ )和靜態隨機存 ^ 、，跳如使用於快閃記憶體之元件。 通$包含各種接觸窗口 ，其經常接受 基’益用以將單位電晶體之源極區連接到 儲存電極。接觸窗口也將單位電晶體汲極 位凡線。通常這些型態的半導體元件包含 其中貧料可以電荷的形式儲存於浮控間 小尺寸，且最好小於用·於形成個別半導體 之解析度極限值。一常見的先前技藝，接 術’指的是自我對準接觸，其通常使用_ ，或閘極結構間之源/汲極，自我對準择 常較字元線結構間之空間大。因此，該自 不只包括整個源/汲極區域之寬度，也包 的技術形成的一加蓋絕緣體上表面客曰 甘/, 曰曰 ”他閘極結構之部分裸露。 記憶者普遍已知j要維持半導體元件之間 和最小空間或是設計容限，以維持半導體

第5頁

47113S 五、發明說明（2) 元件之電性·#體性。舉例來說，半導體元件之一擴散區 中，產生金屬接觸形成之任何錯誤對準可能引起其他應該 存在於接觸和周遭元件之間的需求空間之其他問題，例如 多晶矽閘極。舉例來說，為了避免這些在一金屬接觸和閘 極間的金屬接觸錯誤對準所產生的問題，一著陸墊通常會 在金屬接罈與其下方擴散區之間形成。著陸墊通常由一經 佈植的多晶砂化物層所形成，其上可形成一石夕化物層，以 減少片電阻至可容許的層級，該著陸墊通常可容許晶粒尺 寸的減少，並容許較大的錯誤對準問題。 各種以適當的自我對準接觸和/或著陸墊所製造元件之 各種半導體元件之實例，在美國專利第5，1 6 6，7 7 1、 5,8 2 8，130、5,8 6 6,4 4 9、5,8 9 5'961、5,9 0 7,7 7 9，與 5, 923, 988為中有揭示，這些文章有其整體性，為本文之 參考文獻。 如同先前所提及的，自我對準接觸製'程最常使用在大多

I 數的SRAM和DRAM製造技術上，然而，與邏輯產品的製程相 比，該製程通常需要一額外的光罩和蝕刻過程，將使用兩 個#刻步驟，第一钱刻步驟使用於氮化物對氫化物具有低 蝕刻選擇性時，而第二步驟則使用於需要間隔物時。因 此，將難以定義多晶矽與矽頂端的接觸窗口 ，同時也難以 定義自我對準接觸窗口。 發明概述 因此，本發明的目的在於定義一通用的窗口 ，同時定義 一自我對準接觸窗口 ，例如在一記憶元件之浮控閘極製程

第6頁 471138 五、發明說明（3) 中。 依據本發明’ 一虛擬 極過程中，可以被定陸墊在〜 墊，如此則只需要一個蝕』,以藝高一；：製程的浮控閘 衣據本發明，一#.X與光随製程男^、的多晶矽著陸 略

半導體積體電 Γ5* T J 岐： 上形成有場氧化物區和間卩3 = ¾略元件包 f接觸窗口形成的第-和：_主動區在第—釦5基板，、其 氧化物區和主動區相—〜自哉野準 17弟一自我對 場氧化區上和第一自@ W虛擬的多Β% ^觸，其分別與場 石夕著陸墊…對準接简窗:;夕者陸塾，其形成於 在丄成於虛擬著陸势：以及-操作的多晶 在本發明之另一觀念中，第=上。 ^ f自我對準接觸韻刻步驟中=f對準接觸窗C7包含一 八了 f第二自我對準接觸I虫刻步的第一上方部分，以 刀。弟一自我對準接觸窗口在第二形成的第二下方部 中形成。一虛擬著陸墊是在 =自我對準接觸蝕刻步驟 化層位於第二自我對準接觸窗口;極衣私中形成。一薄氧 一部份的主動區域。側壁的办。/ 一多晶矽著陸墊覆蓋 墊的末端CJ 二S可形成於操作多晶矽著陸 件在念’可形成該半導體-體電路元 動區^牛^ '午基板上形成場氧化物區和間隔的主 化物=動二接觸窗口，其與個別的場氧 —自勒•淮U ϋσ相連。忒方法也包含在場氧化物層上和第 法包入，_觸® 口下形成-虛擬的多晶矽著陸墊。該方 3在虛擬著陸墊上形成一操作多晶矽著陸墊之步驟。

471138 五、發明說明（4) 附圖的簡短’ k明 本發明之其他目的、特性和優點，依據附圖思考，對本 發明之詳細敘述，其中·· 圖1係一在記憶元件中形成自我對準接觸之先前記憶之 製程步驟之簡化的橫截面外觀。 圖2係一浮控閘極電晶體元件之橫戴面圖示。 圖3 A和3 B係分別為反及間（N A N D)與反或閘（N 〇 R )快閃記 憶電路中基本元件之圖示。 圖4 A和4 B係分別為先別記憶中自我對準接觸結構的圖 示’橫截面和頂端平面圖。 圖5A:5B係分別為本發明自我對準接觸結構之橫截面與 f ^，其中-虛擬著陸塾定義於-浮控問極製程 圖6係圖示本發明之基本方法的流 之詳細說明 … 本發明為有優點的，因為當製造 晶石夕著陸墊之虛擬著陸墊，# 定義一實際多 我對準接 極’以墊高實除多晶石夕著陸塾時，他：：觸窗口之浮控問 程。因此’假苦實際的多晶石夕著陸整多晶石夕製 m同時定義兩個接觸窗口。=!著陸塾塾 ^ '〜自我對準接觸第一蝕叫牛 曰曰 石夕著陸墊的上方 ^ x步驟中，宁差少 (SAC)製造已經常夂練该技藝者晋遍知道，自我斜進1 準接觸製釭與蠼齄 用。然而，白斗料 乂軻製程相比，需要額外 自我封

先罩和蝕刻製

47113S 五、發明說明（5) 程。在本發·纟月的優 塊和快閃F F L A和類 光罩與钱刻製程即 依據本發明，_ 特性。針_ 一自我 晶石夕墊重疊。虛擬 石夕著陸墊，而一旦 可被定義於實際著 於薄氧化層的頂端 知。在本發明的一 當中，其中所隔離 圖1揭示先前技| 始的階段，其中依 積體電路之金屬氧 在經佈植的s夕基板 極氧化區2 2、2 4 U: 變’但·般大約5 0 度。 一多晶矽鍍層首 並由擴散植入雜質 阻，稍後多晶矽層 3 0 a和3 0 b的功能， 陣列的周圍’且由 在多晶矽上成長， 點中，使用於SRAM(和/或帅〇)記憶區 似的記憶區塊的晶片組巾，不需額 可製作自我對準接觸。 浮控閘極光罩加入了虛擬的多晶矽墊之 對準接觸窗口該虛擬多晶矽墊與實際夕 的多晶矽著陸墊是用以墊高實際的多= 實際著陸墊被虛擬著陸墊墊高，窗口 = 陸墊的頂然而自我對準接觸乃定拳 二形成一氮化矽層乃是熟知此技藝者所 蜆念’虛擬著陸墊定義於浮控閘極製程 之虛擬部分為.浮控閘極。 形成自我屬準接觸的基本背景和初 據熟練該技藝者所知的技術使用一形成 化半導體（MOS)場效應電晶體之方法， 上分別形成N井和p井·20與場氧化區应閘 菱做描述之用）間極氧化物層24的厚度可 矣或由沾練該技藝者所選擇的其他厚 先由低壓化學氣相沈積（LPCVD)形成， f不純物，以達到所希望的片電 會^二完整的半導體元件中具有如閘 ' $第等連結（未顯示）可以位於記憶 此^晶砂層形成。然後氧化層32a、32b 接著氮化石夕層34a、34b經由LPCVD形成

47113S 五、發明說明（6) 於在氧化層上。 接著使用已知的光學光罩和三明治蝕刻技術形成多晶矽 閘極3 0 a、3 0 b，該技術包括一氮化矽層與氧化矽鍍層之電 漿蝕刻，以及多晶矽的連續電漿蝕刻，以形成由這些層所 覆蓋之多晶石夕閘極。 以離子佈植形成N型和P型微量佈植波極（L D D )的植入物 3 6，如此則L D D植入物具有與丼區相反，或者當沒有井區 時，與基板相反的導電型態。氧化♦基板的化學氣相沈積 法，例如使用熱姓刻氧化法（T E 0 S )，之後可以藉由反應離 子蝕刻而形成二氧化矽的閘極側壁間隔物3 8，一氧化物層 可以熱生長以覆蓋源極與汲極區，並使間隔的氧化層較密 集。N+與P+型的源極和汲極區41可以由普遍已知的光罩離 子佈植形成，而佈植物的濃度通常足定義這些區域中每立 方公分佈植原子的數量。如4 4之虛線所示，一氮化$夕鍍層 可以以如化學氣相沈積的方式沈積。 在未顯示，但熟練該技藝者已知的後續步驟中，定義閘 極5接觸區域，且第一和第二光阻層（如虛線2 1、2 2所示） 可藉熟練該技藝者已知的技術施行。接觸窗口的形成經過 氧化物、氮化物和氧化物層，以允許其分別與閘極3 0 a、 3 0 b的電性連接。如虛線所指出的，藉由使用一多晶矽絕 緣光罩形成窗口 ’以暴露一閘極’以便允許其與閉極3 0 b 接觸。暴露的閘極可以有一延伸超過閘極3 0 b接觸尺寸， 如此允許較大的對準容差。即使在光罩的對準最差的情況 下，一可施加的第一光阻層2 1在蝕刻氧化物層與氮化矽鍍

第10頁

47113S 五、發明說明（7) 層以暴露iT初極時，可預防源極與汲極之暴露。因此，與 閘極的電性接觸可以在閘極之上的電晶體之主動區上製 作，而不會引起源極或汲極與閘極間的短路。 如同普遍已知的，一多步驟的蝕刻可以用以暴露出閘極 接觸’其中以電漿虫刻將在光阻層中的窗口所暴露的區域 中之氧化物去除。一標準的濕式磷酸蝕刻後，將第一和第 二光阻鍍層去除。去除後氧化物層則減少在閘極側的氧化 物階梯之高度，以製造一多晶矽閘接觸（未顯示），並位於 閘極30b之上。可以用一熟練該技藝者已知的掩埋接觸光 罩加以定義與源極和：：及極區的接觸，其中在去除覆蓋閘極 的氧化物之部分之後，一氮化矽層可以保護閘極。由於在 一在閘極3 0 a上具有完整的間隔 '氧化物及保護的氮化矽 層，可在稍後沉積任何源極與汲極接觸之金屬化，且其將 與閘極重疊，而不會引起閘極中源極與汲極之間的短路電 流。 如同熟練該技藝者已知的，任何經由源極、沒極、和多 晶矽閘極所暴露的矽與互連可以經由下列步驟製成矽化 物··沈積濺鍍鈦層，然後使用可以在稍後製程步驟保護其 下方源極、没極、閘極區和互連之快速退火。如同熟練該 技藝者已知的，其他層，包含激鑛鈦層，厚氧化物層，與 其他多晶矽層可以被加入。雖然圖1與附帶的說明是半導 體自我對準接觸窗口製程之一例，該說明顯示一形成自我 對準接觸之一般先前技藝與技術」其為本發明所改進之 處，並會在以下討論之。

第11頁 /¾ /丄丄 _ 五、發明說明（8) 半導體元·彳牛間的某些 ^ 須維持以維護半導體~ °°尺寸與表小空間或設計容差必 的。當接，閘極區的金^的整體性乃是熟練該技藝者已知 生時，任何形成金屬有誤對準或其他空間上的問題發 題。因此，著陸墊形成觸^各種擴散區的誤對準會造成問 著陸墊通常由佈植的多，金屬接觸與其下之擴散區之間。 層，以減少片電阻至可=砂層形成，其上可形成矽化物 少與較大的誤對準問0胃谷#之層級。著陸墊元件的尺寸減 時，著陸墊為一良好~ 通常在餘刻接觸窗口至著陸墊 除此之外，使用自J:刻中止層。 微影和乾蝕刻有助χ \準接觸除了對半導體製程如光學 晶片有幫助。如同二述外’也對效能較低或較高之半導體 於字元線成閘極結構自我對準接觸觀念使用開口於位 口較字元線結構^ * 士办源/汲極區，該自我對準接觸窗 對準接觸“暴露所提及的’Λ-幽我 多晶矽或全j夕s ^ β 之金屬結構，通吊’是使用 7 4至屬多晶矽化物層來步 圖3 Α和3 Β分別揭示使用如 — 之反及間⑼（圖3A)和反或閘6圖2所示之f控閘極電晶體64 該技藝者已知的，一浮控 、閃§己fe體70件。如同熟練 極66上之電荷的形式儲‘ ：1 : J:64:”以在浮控開 因其易於編寫和長期電荷保存： = 有效的， 如S 1 02所包圍。 汙拴閘極通ΐ由一絕緣層 由在浮控開極66在上=1:進 荷而完成。如圖2所示，，二:心

第12頁 4711 ⑽ 五、發明說明（g) ' --— 傳^至沣控閘極6 6，而真為1值時則電子由浮控閘極 ^至源極68。浮控閘極電晶體64分別包括汲極70、本 例不中的P-型基板以及一控制閘極74。 圖3 A中 产，缺’一反及閘記憶體6 〇串聯連接，以形成較高的密 ^。’’、、而τ反或閘元件6 2以並聯連接，以便有較快之存 圖3 Β分別顯示控制閘極與浮控閘極的字元線7 6、汲 極、源極與位元線7 8。 範=4和4Α為不意圖，其說明一先前技藝結構，該先前技 I = 一，用—自我對準接觸窗口與一矽基板90，該基板90 區 场氧化區與間隔的主動區9 1 a、9 1 b，與位於場氧化 、品1 a上方之多晶矽（ργ)著陸墊g 2該主動區9 1 &、9丨b含有 =，與及極區（未顯示）。一通常的窗口如1 0 0 (W N 1 )所示， "包括—接觸100a。該自我對準接觸窗口（SAC WN1)如102 所不’如琴4B位於薄氧化層ι〇3(τ〇χ)上，並包括一自我對 準，觸1 0 2 a。每一窗口 1 〇 〇、1 〇 2可以包含個別的由熟練該 技勢者已知的技術形成的插塞。窗口 1 〇 0、1 0 2包含如熟練 違技鲁者已知的氧化物形成之側壁間隔物1 0 5。如圖所 不’形成一硬氧化物光罩1 0 5a與氮化矽鍍層1 〇 5 b。氮化矽 層或顯似的層對本發明是相當重要的，其形成如熟練邊 技藝者已知的一襯墊。 自我對準接觸窗口 1 0 1包括一最上端部分1 1 0，其藉由热 ' Λ技‘者已知技術中第一自我對準接觸餘刻步驟而形 成。第二車f低之部分1 1 2由熟練該-技藝者已知技術之第二 自我對準i觸蝕刻步驟所形成，藉以形成所示的結構。多

五、發明說明（10) """ -- 圖Ί:陸墊：：114與第二主動區91 b相連，並位於其上。 1〇〇/示著陸墊92與自我對準接觸窗口 102，與-般窗口 丄◦0之丁員視圖。 極ξ5矛m揭示本發明優點之示意圖’其中在一浮控閉 虛擬著陸墊130。結果，—般窗口 100可形 131二有？我對準接觸131a之第-自我對準接觸窗口 |4一 J一貫，/.陸塾132在第一自我對準接觸窗口形成，並 ‘ I U我對準接觸窗口140塾高’其相當於圖4A所示 觸触列牛驟f ϋ，口。在圖4A與4：8的結構中，自我對準接 呈有1 =通吊疋以兩個蝕刻步驟完成，其中第一步驟不 所 氮化物之低蝕刻敏感性，但具有介電物質的 ΐΐ钱：f二步驟並不具有氧化物與铺化扪〇5b之 i圖4A t擇性i因為必須保護需要的間隔物。因此，根 邛^ 一 ^ 7之先刚技蟄，不可能定義在多晶矽頂部與矽頂 而，窗：二口，同時也不可能定義自我對準接觸窗口。然 塾丨3〇所A 一、1 4〇在實際多晶矽著陸墊被虛擬多晶矽著陸 ΓΓ石ΛΛ時，可同時依據本發明定義，因此，一般在 定義。自^上的窗口可在自我對準接觸蝕刻步驟1中被 中形成的ί i準接觸窗口140包括在1虫刻步驟之第一部份 現在參照下半部144。 路元件之義士 揭不表不形成本發明之半導體積體電 多晶石夕著ίί步驟:如方塊2 0 0所示，首先形成一虛擬之 堆疊，例=，。然f ’如?塊2 0 2'所示，沈積一多晶問極 可以疋閘極氧化物、多晶矽或堅硬的光罩氧

第Μ頁

47113S 五、發明說明（11) 化物，接著In經由光學微影與射頻電漿蝕刻，形成一多晶 閘極（方塊204)。一間隔氧化物（方塊2 0 6 )通常與一TEOS薄 膜沈積而成。一間隔（方塊2 0 8 )例如以射頻電漿蝕刻而形 成。氮化矽（方塊2 1 0 )以低壓化學氣相蝕刻、高密度電漿 或蝕刻化學氣相沈積而成。以高密度電漿、硫化磷玻璃 (PSG)氧化物，或硫化硼磷玻璃沉積一介電質1 (方塊 2 1 2 )。最後，實施第一窗口自我對準接觸蝕刻（方塊 2 1 4)。自我對準接觸窗口可以包含3個步驟。第一個蝕刻 具有氧化物對氮化物之低蝕刻選擇性，但是第二個蝕刻具 有氧化物對氮化物之高蝕刻選擇性，因為在氮化矽薄膜上 的蝕刻可被停止。改變氣相化學去除氮化矽。該蝕刻具有 氮化矽對氧化矽之高蝕刻選擇性。自然地，上述並不包括 植入製程，該製程對電晶體形成是必須的，因為植入與自 我對準接觸製程是無關的。 熟練該技藝者會想到具有前敘述與相‘關圖示中所提及之 益處之許多本發明修飾與其他具體。因此，人們將瞭解本 發明並不3限於文中特定的具體陳述，而修飾和具體陳述 將涵蓋在相關申請專利範圍之範圍中。

第15頁

47113S 圖式簡單說明

I

I \ 第16頁

Claims (1)

1. 47113S 六、申請專利範圍 1. 一種半·導體積體電路元件，其包含： 一石夕基板，其具有一場氧化物區，與形成於其中之一 間隔區， 分別在第一和第二自我對準接觸窗口之第一和第二自 我對準接蝻，其分別與場氧化物區和主動區相連； 一形成於該場氧化物區之上與該第一自我對準接觸窗 口之下之虛擬多晶矽著陸墊；以及 一形成於該虛擬著陸墊之上的操作多晶矽著陸墊。 2. 如申請專利範圍第1項之元件，其中該第二自我對準 接觸窗口包含一在第一自我對準接觸触刻步驟形成之第一 上半部分，與在第二自我對準接觸蝕刻步驟形成之第二下 半部分。 ' 3. 如申請專利範圍第2項之元.件，其中該第一自我對準 接觸窗口形成於第一自我對準接觸蝕刻步，驟。 4. 如申請專利範圍第3項之元件，其進一步包含一於自 我對準接觸步驟前形成之氮化矽鍍層。 5. 如申請專利範圍第1項之元件，其中該著陸墊於浮控 閘製程中形成。 6. 如申請專利範圍第1項之元件，其進一步包含一位於 該第二自我對準接觸窗口下之薄氧化物層。 7. 如申請專利範圍第1項之元件，其進一步包含一平鋪 於部分主動區上之多晶矽著陸墊。 8. 如申請專利範圍第1項之元件_，其進一步包含形成於 平鋪於部分主動區上之多晶矽著陸墊之末端的側壁空間。

   第17頁 47113S 六、申請專利範圍 9. 如申請’蓴利範圍第1項之元件，其進一步包含形成於 操作的多晶矽著陸墊末端之側壁空間。 10. —種形成一半導體積體電路元件之方法，其包含下 列步騍： 在半導體基板内形成一場氧化物區與一間隔主動區； 形成第一和第二自我對準接觸窗口 ，其分別與場氧化 區和主動區相連， 形成一虛擬多晶矽著陸墊於場氧化物區之上與第一自 我對準窗口之下；以及 於虛擬著陸墊之上形成一操作的多晶矽著陸墊。 1 1.如申請專利範圍第1 0項之方法，其進一步包含在第 一自我對準接觸蝕刻步驟中，形成第二自我對準接觸窗口 之第一上半部分，與在第二自我對準接觸蝕刻步驟中，形 成第二下半部分。 1 2.如申請專利範圍第1 1項之方法，其進一步包含在第 一自我對準接觸蝕刻步驟中，形成第一自我對準接觸窗 σ 。 1 3.如申請專利範圍第1 2項之方法，其進一步包含在任 何自我對準接觸蝕刻步驟之前形成一氮化矽鍍層。 1 4,如申請專利範圍第1 0項之方法，其進一步包含在浮 控閘極製造過程中形成一虛擬著陸墊。 1 5.如申請專利範圍第1 0項之方法，其進一步包含形成 一薄氧化物層之步驟，如此則第；自我對準接觸窗口位於 薄氧化物層上。

   第18頁 47113S 六、申請專利範圍 1 6,如申备專利範圍第1 0項之方法，其進一步包含在部 分主動區域上，形成一多晶石夕著陸墊之步驟。 1 7.如申請專利範圍第1 0項之方法，其進一步包含在平 鋪於部分主動區上之多晶矽著陸墊末端，形成側壁空間。 1 8.如申請專利範圍第1 0項之方法，其進一步包含在操 作的多晶矽著陸墊末端，形成側壁空間之步驟。

   第19頁