JPH098008A - 配線形成方法及び配線構造 - Google Patents

配線形成方法及び配線構造

Info

Publication number
JPH098008A
JPH098008A JP17416995A JP17416995A JPH098008A JP H098008 A JPH098008 A JP H098008A JP 17416995 A JP17416995 A JP 17416995A JP 17416995 A JP17416995 A JP 17416995A JP H098008 A JPH098008 A JP H098008A
Authority
JP
Japan
Prior art keywords
forming
step portion
region
contact hole
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17416995A
Other languages
English (en)
Inventor
Tatsuhiro Sugawara
達博 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17416995A priority Critical patent/JPH098008A/ja
Publication of JPH098008A publication Critical patent/JPH098008A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 隆起領域と低地領域との境界区域の絶縁膜に
コンタクトホールを形成する場合であっても、所定の開
口寸法でコンタクトホールを形成できる配線形成方法を
提供する。 【構成】 本発明方法は、コンタクトホール34Cの位
置を対称中心にして段差部30とほぼ対称的な位置にダ
ミー段差部40を予め低地領域に形成する工程と、隆起
領域36及びダミー段差部40を有する低地領域38の
全面に絶縁膜を形成する工程と、絶縁膜上にホトレジス
ト膜を成膜して、境界区域にコンタクトホール形成用の
開口を有するマスクパターンを形成する工程と、マスク
パターンをマスクにして絶縁膜をエッチングしてコンタ
クトホール34Cを開口する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の配線形成
方法及び配線構造に関し、更に詳細には確実にコンタク
トホールを開口させるようにした配線形成方法及び所定
の断面積を有する導電性プラグを備えた配線構造に関す
るものである。
【0002】
【従来の技術】半導体装置の高集積化に伴い、配線構造
が多層化し、微細化すると共に、配線層の形成、特にコ
ンタクト部の形成が技術的に益々難しくなっている。半
導体装置の配線構造を形成する際に、従来は、以下のよ
うにしてコンタクト部を形成していた。先ず、層間絶縁
膜上に形成されている配線層上にホトレジスト膜を塗布
し、コンタクトホール形成用のマスクパターンを形成す
る。マスクパターンの形成に際しては、その構成を図5
に模式的に示すような縮小投影型露光装置(ステッパ
ー)を使用してウェハを露光し、レチクルのパターンを
ホトレジスト膜上に投影する。それには、ステッパーに
コンタクトホール形成用の所望のパターンを描いたレチ
クルを装填し、光源に超高圧水銀ランプを用い、縮小投
影光学系にて1/5、1/10位の縮小率でレチクル上
のパターンを縮小して、ウェハ上に投影する。露光後、
直ぐに次のショット位置に移動し、再び露光する。
【0003】パターン通りに露光されたホトレジスト膜
は感光して化学的に変化する。洗浄又はアッシングして
不要部分を除去すると、所望のマスクパターンが得られ
る。マスクパターンをマスクにして絶縁膜を反応性イオ
ンエッチング法等によってエッチングすることにより、
絶縁膜の所望位置にコンタクトホールを開口することが
できる。次いで、ブランケット・タングステン膜法等に
よりタングステン・プラグ等の導電性プラグでコンタク
トホールを埋込み、コンタクト部を形成する。
【0004】
【発明が解決しようとする課題】ところで、図6に示す
ように、層間絶縁膜12が、大きな段差部が下地層によ
って形成されている隆起領域14と、隆起領域14に連
続して低い平面状で比較的広く延在する低地領域16と
にわたって延在していることがある。図6中、18は半
導体基板、20はSiO2 膜、22は第1層Al 配線層
及び24は拡散領域である。かかる場合に、隆起領域1
4と低地領域16との境界領域にコンタクトホール26
を形成しようとすると、どうしてもコンタクトホールの
開口寸法が所定寸法より著しく小さくなったり、またコ
ンタクトホールが開口していないこともしばしば発生し
た。
【0005】例えば、SRAMを例にすると、図7は配
線層(段差部)のパターンを示す図(実際は、レチクル
のパターン図の一部を簡単化したものである)であっ
て、図7の右側のセル部の領域は、配線層30により生
じた段差部のため層間絶縁膜の表面が周囲より隆起して
いる領域が各所に分布している隆起領域になっている。
一方、図7の左側のフィールド領域は、配線層30が無
いので、絶縁膜の表面が比較的広くかつ低い平面状に形
成されている低地領域になっている。図7中、32は低
地領域に形成された配線層である。このような起伏形状
の層間絶縁膜にコンタクトホール34A、B、Cを形成
しようとする場合、コンタクトホール34A、Bは支障
無く所定の寸法で開口できるが、しかし、段差部のある
隆起領域36と比較的広くかつ低い平面状に形成されて
いる低地領域38との境界区域に形成しようとしたコン
タクトホール34Cは開口ていないと言うトラブルが、
しばしば発生した。
【0006】そこで、本発明の目的は、隆起領域と低地
領域との境界区域の絶縁膜にコンタクトホールを形成す
る場合であっても、所定の開口寸法でコンタクトホール
を形成できる配線形成方法及び境界区域に形成されたコ
ンタクトホールに埋め込まれた導電性プラグを有する配
線構造を提供することである。
【0007】
【課題を解決するための手段】本発明者は、大きな段差
部が下地層によって形成されている隆起領域と、隆起領
域に連続して比較的広くかつ低く平面状に形成されてい
る低地領域とにわたって延在している絶縁膜に隆起領域
と低地領域との境界区域でコンタクトホールを形成しよ
うとすると、しばしばコンタクトホールが開口していな
いと言うトラブルの原因を研究した。その結果、コンタ
クトホールが開かない原因は絶縁膜のエッチングに問題
があるのでは無く、ホトリソグラフィによりホトレジス
ト膜のマスクパターンを形成する際に、コンタクトホー
ルと同じ開口寸法の開口を有するパターンをホトレジス
ト膜に形成できいこと、極端な場合にはホトレジスト膜
を開口できないことに問題があることを見い出した。そ
の原因は、段差部と広い低地部との形状差による露光マ
ージンが減少するからであると推測した。
【0008】本発明者は、コンタクトホール34A、B
が所定寸法通り開口している事実、即ち、セル部の段差
部(配線層30)に囲まれている区域において、ホトレ
ジスト膜にコンタクトホール34A、B用開口を設ける
場合には、容易に開口できることに注目し、その理由を
研究した。そして、セル部の領域では段差部が、コンタ
クトホールをほぼ対称に取り囲んでいることに着目し、
ダミー隆起部を設けることを考え、実験を経て本発明を
完成するに至った。
【0009】上記目的を達成するために、得た知見に基
づき、本発明に係る配線形成方法は、大きな段差部が下
地層によって形成されている隆起領域と、隆起領域に連
続して比較的広くかつ低く平面状に形成されている低地
領域とにわたって延在している絶縁膜に隆起領域と低地
領域との境界区域でコンタクトホールを形成する際に、
コンタクトホールの位置を中心にして段差部とほぼ対称
的な位置に段差部とほぼ同じ形状及び寸法を有するダミ
ー段差部を予め低地領域に形成する工程と、ダミー段差
部を形成した後、隆起領域及び低地領域の全面に絶縁膜
を形成する工程と、絶縁膜上にホトレジスト膜を成膜し
て、境界区域にコンタクトホール形成用の開口を有する
マスクパターンを形成する工程と、マスクパターンをマ
スクにして絶縁膜をエッチングしてコンタクトホールを
開口する工程とを有することを特徴としている。
【0010】好適には、ダミー段差部を予め低地領域に
形成する際に、段差部が下地層によって形成される工程
と同じ工程において、コンタクトホールの位置を中心に
して段差部とほぼ対称的な位置に段差部とほぼ同じ形状
及び寸法を有するダミー段差部を予め段差部と同じ材料
で形成する。例えば、段差部がAl 配線層により生じて
いる場合には、Al 配線層とほぼ対称的にAl 配線層と
同じ材料を使って同じ形状、寸法でダミー配線層を形成
することにより、ダミー段差部を形成する。また、下地
層による段差部が、ゲート電極のポリシリコン層により
形成されている場合には、ゲート電極とほぼ対称的にゲ
ート電極と同じ材料、例えばポリシリコンを使って同じ
形状、寸法でダミー配線層を形成することにより、ダミ
ー段差部を形成する。
【0011】本発明方法において、ダミー段差部の形
状、寸法は、段差部と同じ形状、寸法であることが望ま
しいが、それが困難な場合には段差部と同じ高さを備え
たダミー段差部とする。ホトレジスト膜によるマスクパ
ターンの形成工程及び絶縁膜をエッチングする工程は、
従来の方法で実施する。本発明方法は、第1層の配線層
に必要なコンタクトホールを形成する場合に限らず、第
2層以上の配線層の形成において必要なコンタクトホー
ル(スルーホール)を形成する場合にも当然に適用でき
る。
【0012】本発明に係る配線構造は、大きな段差部が
下地層によって形成されている隆起領域と、隆起領域に
連続して低い平面状で比較的広く延在し、かつコンタク
トホールを中心にして隆起領域の段差部と対称的な位置
に同じ形状及び寸法で形成されたダミー段差部を有する
低地領域とにわたって延在している絶縁膜と、隆起領域
と低地領域との境界区域の絶縁膜に開口したコンタクト
ホールを埋めている導電性プラグとを備えることを特徴
としている。
【0013】
【作用】段差部と対称的に形成されたダミー段差部を備
えることにより、露光マージンが増大して、ホトレジス
ト膜のコンタクトホール用マスクパターンを形成する際
に、マスクパターンは、コンタクトホールの開口寸法と
同じ寸法で開口している。これにより、配線構造は、所
定通りの開口寸法を有するコンタクトホールを埋めた導
電性プラグを実現できる。
【0014】
【実施例】以下、添付図面を参照し、実施例に基づいて
本発明をより詳細に説明する。図1は、SRAMのセル
部の配線層の配置の一部を示す平面図であって、後述す
るダミー段差部40を除き図7と同じ配置である。図1
に示すように、配線層30により大きな段差部30が形
成されている隆起領域36と、隆起領域36に連続して
比較的広くかつ低く平面状に形成されている低地領域3
8とにわたって延在している絶縁膜(図示せず)に隆起
領域36と低地領域38との境界区域でコンタクトホー
ル34Cを形成する方法を説明する。先ず、コンタクト
ホール34Cを対称中心にして段差部30A、Bとほぼ
対称的な位置に出来るだけ同じ形状、寸法でダミー段差
部40A、Bを予め低地領域38に形成する。但し、ダ
ミー段差部40Bは、低地領域38の配線層32の存在
により、段差部30Bと全く同じ形状に形成することが
難しいので、段差部30Bと同じ高さであるが多少細く
形成されている。また、ダミー段差部40を形成する際
には、図1と同じようなダミー段差部40A、Bを有す
るパターンを備えたレチクルを使用する。これにより、
図2に示すように、段差部30A、Bと対称的にダミー
段差部40A、Bが基板上に形成されている。図2中、
34はコンタクトホール34Cの形成位置である。
【0015】次いで、隆起領域36及び低地領域38の
全面に絶縁膜を通常の条件で例えばCVD法により形成
する。次に、絶縁膜上にホトレジスト膜を成膜して、ホ
トリソグラフィによりコンタクトホール形成用のマスク
パターンを形成する。マスクパターンをマスクとして絶
縁膜を反応性イオンエッチング法によりエッチングして
コンタクトホール34Cを開口する。本発明方法では、
ダミー段差部40A、Bが形成されているので、露光マ
ージンが増大する。よって、コンタクトホール34C用
の所定の開口寸法を有する開口をホトレジスト膜上に形
成でき、従って所定の開口寸法を有するコンタクトホー
ルを形成することができる。
【0016】以上の本発明方法により形成された配線構
造は、図3に示すように、隆起領域36と低地領域38
との境界区域の絶縁膜に開口したコンタクトホール34
Cを埋めている導電性プラグ42と、大きな段差部30
を形成している隆起領域36と、隆起領域36に連続し
て低い平面状で比較的広く延在し、かつコンタクトホー
ル34Cを中心に隆起領域36の段差部30と対称的に
同じ形状で形成されたダミー段差部40を有する低地領
域38とにわたって延在している絶縁膜44を備えた構
造を有する。図3中、46は半導体基板である。
【0017】本発明方法は、第2層の配線層形成に必要
なスルーホールを形成する場合にも、図4に示すように
適用できる。図4において、50は下地層、52は第1
層の配線層及び54は層間絶縁膜である。層間絶縁膜5
4上に形成された第2層の配線層56と対称的にダミー
配線層58を配線層56の形成工程において同じ材料で
形成することにより、配線層56により段差が生じてい
る絶縁膜(図示せず)にコンタクトホール58を確実に
開口し、タングステン・プラグ等の導電性プラグを形成
することができる。
【0018】
【発明の効果】本発明方法によれば、下地層により大き
な段差部が形成されている隆起領域と、隆起領域に連続
して比較的広くかつ低く平面状に形成されている低地領
域とにわたって延在している絶縁膜に隆起領域と低地領
域との境界区域でコンタクトホールを形成する際に、コ
ンタクトホールの位置を対称中心にして段差部とほぼ対
称的な位置にダミー段差部を予め低地領域に形成するこ
とにより、コンタクトホールを確実に所定寸法通り開口
させることができる。また、本発明に係る配線構造は、
絶縁膜が、隆起領域に連続して低い平面状で比較的広く
延在し、かつ隆起領域の段差部と対称に同じ形状で形成
されたダミー段差部を有する低地領域とにわたって延在
していることにより、隆起領域と低地領域との境界区域
に形成されたコンタクトホールであっても、従来のよう
に開口していないと言うトラブルは無く、確実に開口し
たコンタクトホール、従って信頼性の高い導電性プラグ
を備えている。
【図面の簡単な説明】
【図1】本発明に係るSRAMのセル部の配線層の配置
の一部を示す平面図である。
【図2】段差部とダミー段差部との関係を示す斜視図で
ある。
【図3】本発明に係る配線構造の実施例の層構造を示す
基板断面図である。
【図4】第2層の配線層形成に必要なスルーホールを形
成する場合に、本発明方法の適用を示す模式図である。
【図5】ステッパーの構成を示す模式図である。
【図6】隆起領域と低地領域との関係を示す基板断面図
である。
【図7】従来のSRAMのセル部の配線層の配置の一部
を示す平面図である。
【符号の説明】
12 層間絶縁膜 14 隆起領域 16 低地領域 18 半導体基板 20 SiO2 膜 22 第1層Al 配線層 24 拡散領域 26 コンタクトホール 30 配線層 32 配線層 34 コンタクトホール 36 隆起領域 38 低地領域 40 ダミー段差部 42 絶縁膜 44 導電性プラグ 46 半導体基板 50 下地層 52 第1層の配線層 54 層間絶縁膜 56 第2層の配線層 58 ダミー配線層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 大きな段差部が下地層によって形成され
    ている隆起領域と、隆起領域に連続して比較的広くかつ
    低く平面状に形成されている低地領域とにわたって延在
    している絶縁膜に隆起領域と低地領域との境界区域でコ
    ンタクトホールを形成する際に、 コンタクトホールの位置を中心にして段差部とほぼ対称
    的な位置に段差部とほぼ同じ形状及び寸法を有するダミ
    ー段差部を予め低地領域に形成する工程と、 ダミー段差部を形成した後、隆起領域及び低地領域の全
    面に絶縁膜を形成する工程と、 絶縁膜上にホトレジスト膜を成膜して、境界区域にコン
    タクトホール形成用の開口を有するマスクパターンを形
    成する工程と、 マスクパターンをマスクにして絶縁膜をエッチングして
    コンタクトホールを開口する工程とを有することを特徴
    とする配線形成方法。
  2. 【請求項2】 ダミー段差部を予め低地領域に形成する
    際に、段差部が下地層によって形成される工程と同じ工
    程において、コンタクトホールの位置を中心にして段差
    部とほぼ対称的な位置に段差部とほぼ同じ形状及び寸法
    を有するダミー段差部を予め段差部と同じ材料で形成す
    ることを特徴とする請求項1に記載の配線形成方法。
  3. 【請求項3】 大きな段差部が下地層によって形成され
    ている隆起領域と、隆起領域に連続して低い平面状で比
    較的広く延在し、かつコンタクトホールを中心にして隆
    起領域の段差部と対称的な位置に同じ形状及び寸法で形
    成されたダミー段差部を有する低地領域とにわたって延
    在している絶縁膜と、 隆起領域と低地領域との境界区域の絶縁膜に開口したコ
    ンタクトホールを埋めている導電性プラグとを備えるこ
    とを特徴とする配線構造。
  4. 【請求項4】 前記ダミー段差部が、段差部と同じ材料
    で形成されていることを特徴とする請求項3に記載の配
    線構造。
JP17416995A 1995-06-16 1995-06-16 配線形成方法及び配線構造 Pending JPH098008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17416995A JPH098008A (ja) 1995-06-16 1995-06-16 配線形成方法及び配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17416995A JPH098008A (ja) 1995-06-16 1995-06-16 配線形成方法及び配線構造

Publications (1)

Publication Number Publication Date
JPH098008A true JPH098008A (ja) 1997-01-10

Family

ID=15973918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17416995A Pending JPH098008A (ja) 1995-06-16 1995-06-16 配線形成方法及び配線構造

Country Status (1)

Country Link
JP (1) JPH098008A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060137A (ja) * 1999-11-30 2009-03-19 Lucent Technol Inc 半導体集積回路デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060137A (ja) * 1999-11-30 2009-03-19 Lucent Technol Inc 半導体集積回路デバイス

Similar Documents

Publication Publication Date Title
US6156485A (en) Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
JPH06244290A (ja) 接触部及び導体路を有する金属化面の製造方法
JPH11330245A (ja) 半導体装置のコンタクト形成方法
US6071799A (en) Method of forming a contact of a semiconductor device
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
KR100415088B1 (ko) 반도체장치의 제조방법
JPH06204347A (ja) コンタクトホールを形成する方法
JP4169785B2 (ja) 集積回路において小さな構造物を形成するための像反転技術
JP2000031429A (ja) 半導体メモリ装置の製造方法及びその構造
JPH1032250A (ja) 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法
US6093641A (en) Method for fabricating semiconductor device with an increased process tolerance
US6326278B1 (en) Method of protecting an alignment mark when manufacturing a semiconductor device
KR100457046B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
JPH098008A (ja) 配線形成方法及び配線構造
JPH0992800A (ja) 微細コンタクトホールを有する半導体メモリ装置及びその製造方法
US20080070415A1 (en) Method for burying resist and method for manufacturing semiconductor device
KR20010017903A (ko) 듀얼다마신 배선 형성방법
US20060079088A1 (en) Methods of forming a contact opening in a semiconductor assembly using a disposable hard mask
US7087533B2 (en) Method for fabricating semiconductor device
US6235623B1 (en) Methods of forming integrated circuit contact holes using blocking layer patterns
JP2961757B2 (ja) 半導体装置の製造方法
KR100967671B1 (ko) 반도체 소자의 랜딩 플러그 콘택 제조 방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR100243290B1 (ko) 배선층의 이동을 방지할 수 있는 구조의 반도체장치