TW464981B - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device Download PDF

Info

Publication number
TW464981B
TW464981B TW087113883A TW87113883A TW464981B TW 464981 B TW464981 B TW 464981B TW 087113883 A TW087113883 A TW 087113883A TW 87113883 A TW87113883 A TW 87113883A TW 464981 B TW464981 B TW 464981B
Authority
TW
Taiwan
Prior art keywords
film
titanium
point metal
nitrogen
melting point
Prior art date
Application number
TW087113883A
Other languages
English (en)
Inventor
Yoshiaki Yamada
Yoshihisa Matsubara
Takashi Ishigami
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW464981B publication Critical patent/TW464981B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標率局貝工消於合作衫印戈 4 6 4' 9 8 1 A7 B7 五、發明説明（） 後，以CVD法全面沈積矽氧化膜，且以非等向性蝕刻法蝕 刻此;矽氧化膜’於閘電極104之側面形成阻隔壁 (stopper)105 °然後’對石夕基板1〇1 ’以離子植入法注入砷或 硼等不純物，以800或1000°C之熱處理，形成做爲源極.汲 極區域之擴散層丨。接著，如圖8(b)所示’以濺鍍法全面 形成膜厚5〇nm左右之鈦膜107。接著’於常壓之氮氣環境中， 使用燈爐回火裝置等’以6〇〇〜650°C之溫度’施行30〜60秒 之熱處理。如此，使得欽膜1〇7因氮氣擴散而變成氮化鈦膜 112，而且，閘電極104或擴散層106等’其接觸到砂之區域， 產生矽化反應’如圖8(c)所示，於其界面形成矽化鈦層109。 此矽化鈦層爲60μΩ cm左右之高電阻率結晶結構之C49 結構。然後，如圖9(a)所示，以氨水與過氧化氫水溶液混合 之化學藥劑，蝕刻除去未矽化之氮化鈦膜108。如此，矽表 面上僅殘留上述矽化鈦層丨㈧。此外，若於常壓之氮氣中’ 以800°C左右溫度，施行60秒左右之第2熱處理，則如圖9(b) 所示，上述C49結構之矽化鈦層109變成C54結構之矽化鈦層 111，其爲20μΩ cm左右之低電阻率結晶結構。 上述砍化鈦層109需於氮氣中形成之原因如下：鈦與矽 產生矽化反應時，擴散源爲矽。此時，矽因擴散作用’亦 會擴散至元件分離絕緣膜102等氧化膜上，若擴散至此氧化 膜之砂與欽產生反應，則於此氧化膜亦形成砂化欽層’造 成氧化膜絕緣不良，也就是產生所謂的「過度蔓延」（overgross) 。 爲了 防止此現象產生， 於氮氣中施行熱處理 ，使鈦 與氮反應，形成氮化鈦。因此氮化鈦之反應溫度’比矽化 - --- -I- I- n I 11- - 1^1 - 1 I ----- - ί (讀先聞讀背面之注意事項再填寫本頁} 本紙張尺度適ifH，國國家標嘴（（'NS) A4规格（210X 297公楚） A7 6 4 981 五、發明説明（） 反應溫度爲低，所以’氧化膜上之欽於形成氮化鈦膜時已 被消耗，而變得不能與砂產生反應，故無法形成上述矽化 鈦層。此方法，使得可以僅限於砂區域中’自體整合地形 成氮化鈦層。 如此防止「過度蔓延」’形成砂化鈦層之製造方法’可 使用如特願平7-303928號或特願平8-263906號中所記載之技 術。此製造方法，與圖8⑻中所說明相同’如圖10⑻所示’ 於砂基板101上，形成元件分離絕緣膜1〇2、閘氧化膜103、 閘電極104、阻隔壁1〇5後，如圖10(b)所示，以濺鍍法全面 形成20mri左右之鈦膜107及氮化鈦膜113。接著，在氬氣中 施行熱處理，如圖10(c)所示，S令矽和鈦膜107之界面，形成 矽化鈦層109。此時，鈦膜107和氮化鈦膜113反應，形成含 氮氣之鈦膜1〗4。然後，如圖11⑻所示，以氨水與過氧化氫 水溶液混合之化學藥劑，蝕刻除去含氮氣之鈦膜114。如此， 僅剩上述矽化鈦層109，殘留於閘電極104或擴散層106等之 矽表面上。其後，若在氬氣中，以800°C左右溫度，施行 秒之第2熱處理，則如圖11(b)所示，C49結構之矽化鈦層109 會轉變成C54結構之矽化鈦層11卜 本發明欲解決之課題 然而’上述之習用製造方法，雖然可有效地自體整合形 成矽化鈦層，但是，隨著半導體裝置之微細化，欲薄化矽 化鈦層時，習用方法有時無法形成適當之矽化鈦層。亦即， 隨著半導體裝置之微細化，必須也薄化形成矽化鈦層之鈦 _______4_____ 本紙张尺度適用中國國家標嗲（rNS ) Λ4規格（2丨0X297公麓） --I— — — - α和 I— I I~ n I 1' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標卑局貝.X消费含作社印$! A 9'8 1 A7 _________B7 五、發明説明（） ~~ 發明背景 發明之領域 發明與半之製造方獅.棚紐半導體基板 之擴散層或多晶矽電極等表面上，自體整合地形成高溶點 金屬矽化物膜之方法。 相關技術之描沭 隨者半導體之微細化及高密度化，現在已可提供以 0· 15〜0.25微米之尺寸基準所設計之記憶體裝置或邏輯裝置 等之高集積化之半導體裝置。隨著半導體裝置之高集積化， 縮小閘電極長度或擴散層寬度、及減小其膜厚逐漸被要求。 但是’縮小閘電極長度或擴散層寬度、或減小膜厚，必然 造成電阻增加，而嚴重導致電路之延遲。在此發明中，在 微細化元件上’於以多矽晶形成之閘電極或單結晶矽基板 之擴散層表面區域上，形成矽化物層，以期降低阻抗。 經濟部中央椋率局負工消费合作社印掣 --------人裝------訂 ί- (請先閲讀背面之注^W'項再填商本頁) 此矽化物層，特別是由使用高溶點金屬膜，並自體整合 形成矽化物層之矽化技術所形成。圖8及圖9爲將此矽化物 膜製造方法之一例，以製程順序顯示之剖面圖。首先，如 圖8⑻所示，於矽基板1〇1之特定區域中，以LOCOS法形成 元件分離絕緣膜102。同時，於矽基板KH之元件區域中， 以離子植入法注入可提升耐壓之不純物，以熱氧化法形成 閘絕緣膜103，接著，以CVD法全面形成膜厚150nm左右之 多晶矽膜，並摻雜磷等不純物，以降低阻抗。其後，以光 刻(photo-lithography)技術形成圖案，而形成閘電極104。然 2 ___ 本紙張尺度適ΪΑ中國國家標今((、NS)A4規格（ 210X 297公釐） 五 蛵濟部中央榡準局貝J消费合作社印來 A7 B7 發明説明（） 層’但是’此時鈦中之氮化反應及矽化反應會相互競爭。 同時;，極端減少矽化物層之厚度，有時會造成駄全部被氮 ft ’而無法形成矽化物層。特別是當矽中含有砷雜質時， 因會降低矽化反應速率，並相對促進氮化反應，而使此問 題更爲嚴重。 ft# ’在氮氣中形成矽化鈦層時，亦必須考慮對矽化製 程中必要之相轉移之影響圖12爲C49結構變成C54結構時， 相轉移溫度與鈦膜厚之相關圖。從圖中可知，當膜厚小於 3〇nm時’因氮化反應使得鈦中之氮濃度增加，相轉移溫度 升高。因此，於形成矽化鈦膜後，以降低阻抗爲目的之第2 熱處理溫度，不得不高於一般溫度，而此熱處理會影響已 开$成之源極•汲極區域等之擴散層，而成爲元件特性劣化 之原因。而且，高溫熱處理會使矽化物凝結而提高阻抗， 因此，矽化凝結反應之溫度界限亦會降低。 相對而言，以上述於氬氣中施行熱處理而形成矽化物之 方法，可有效地抑制氮氣擴散，並相對促進矽化反應。在 氬氣中施行熱處理時，因並未提供氮氣至基板，使得氮氣 擄散至鈦膜107，而降低氮化鈦膜108中之氮氣濃度。而且， 與氮氣中之熱處理相比，氮氣之擴散深度亦較淺。如此， 因抑制鈦膜1〇7中氮氣之擴散，可抑制鈦膜107下方與矽接 觸區域之鈦的氮化反應。因此，即使隨元件微細化而欽膜107 之膜厚減小時，與矽相接觸區域中，由必要量之鈦所引發 之矽化反應得以確保，而可形成適當厚度之矽化物層。 但是，此方法有以下問題。即，於形成氮化鈦膜後施行 l^i ,一-«J „ - (#先閱讀背面之注意事項再填寫本頁) Γ紙张尺度適&㈣國家標冷((WS ) A4· ( 2i0X297公廣） 464981 A7 B7 五 _ 經淖部中"標率局貝工消资合竹社印髮 發明説明（） I n i I--- ---1 - ^ ^ il n I n ----訂 I (請先閱讀背面之注意事項再填寫本頁) 熱處理，因此熱處理使得氮化鈦燒結(sinter)，而形成緻密之 氮化鈦膜。結果，以氨水與過氧化氫水溶液之混合液，即 使可去除鈦，但卻不容易鈾刻去除燒結之氮化鈦膜。因此， 對氮化鈦膜必須再施以過度蝕刻或乾蝕刻等製程。但是’ 不論何種餓刻方法，矽化鈦和氮化鈦的蝕刻選擇比並不充 分，而使薄膜之矽化物層亦被触刻掉了。如此’因氮化鈦 的去除製程無法保留矽化物，除了增加層阻抗之分散外’ 矽化物層之膜厚極端變薄，使得不易降低政化物之阻抗。 此外，上述於氬氣中施行熱處理而形成矽化物之方法， 因熱處理使氮化鈦膜燒結，造成氮化鈦膜之膜應力變高’ 而有以下問題。絕緣層包圍區域中之矽化反應，隨著矽化 物層之形成，會產生矽化物層本身滲入矽中之現象。此爲 因矽化反應所引起之矽擴散所造成之結果。隨著矽擴散， 鈦於矽中塑性變形，而連續引發矽化反應。而且，鈦上方 有氮化鈦，若產生矽化物層滲入現象時，隨著矽化物之變 形，亦會產生鈦膜或氮化鈦膜之塑性變形。此塑性變形， 於細小線寬之矽中，因絕緣膜所支撐之間隔(span)長度減 小，使得塑性變形所需之力量增加。特別是，一旦於鈦膜 上形成氮化鈦膜時，僅在此氮化鈦之膜應力部分，變得不 容易塑性變形。因爲抑制此細線上之氮化鈦膜之變形，可 降低矽化反應速度。而此細線上之矽化反應速度降低，使 得競爭反應之鈦的氮化反應成爲優勢，結果矽化物無法形 成，而僅形成鈦之氮化物。即，上述於氬氣中施行熱處理 而形成矽化物之方法，於矽化反應被抑制，並將適合薄膜 本紙张乂^通中國K家標呼((、NS ) Λ4規格（2!〇Χ297公f ) ¾¾-部中央標隼局負工消费合竹社印犁 46^1981 五、發明説明（） 化之細線矽化時，尙有改善空間。 本發明之目的’在於防止「過度蔓延」外，並提供一種 半導體裝置之製造方法，其可對有微細線寬元件，形成高 溶點金屬之薄膜矽化物層，並防止因高溫熱處理造成元件 特性之劣化。 解決課題的手段 爲解決上述課題，本發明提供一種半導體裝置之製造方 法，其於矽基板上形成半導體元件之特定區域內，形成高 溶點金屬矽化物層，此製造法含有：於砂基板上形成元件 分離用之氧化膜及閘氧化膜，並於該閘氧化膜上形成閘電 極之製程；於該閘電極之側面形成由絕緣層所成之阻隔壁 之製程；於上述矽基板內導入不純物，而形成源極•汲極 之擴散層之製程；全面覆蓋第1高溶點金屬膜之製程；將含 氮之第2高溶點金屬膜覆蓋於第1高溶點金屬膜之製程；於 不含氮原子之環境中，施行熱處理，於上述第1高溶點金屬 膜、閘電極、及擴散層之接觸界面，形成高溶點金屬矽化 物層之製程；去除上述第1高溶點金屬膜及上述第2尚溶點 金屬膜之製程；以熱處理，將上述高溶點金屬矽化物層相 轉移之製程，而且其特徵爲：上述第2高溶點金屬膜中之膜 應力小於 1 X l〇1Qdyne/cm2。 圖式之簡單說明 本發明之上述及其他目的、優點和特色由以下較佳實施 : - In m^i —^n - -II· n^i --SJ f <請先閱讀背面之注意?項再填寫本頁) 本紙張尺度遶用中國國家標啤（（、NS ) Λ4規格{ 210X297公釐} 4 9 8 1
五ί發明說明 第87113883號專利申請案中文專利說明書修正頁 A7 89年7月26日修訂 B7 例之詳細5兌明中並參考圖式當可更加明白，其中： (請先閱讀背面之注意事項再填寫本頁) 裝--------訂 ί----!·^{ 圖1(a)、（b)、（c)_:依製程順序顯示;φ：發明第丨實施例 之製造方法，其剖面圖之；1。 . _ 圖2(a)、（b) _:依製程順序顯示本發明第1實施例之製造 方法，其剖面圖之2。 圖3 :以準直管濺鍍法形成含氮氣之鈦膜時，其氮氣流 量比與其組成之關係圖。 圖4 :以準直管濺鍍法形成含氮氣之鈦膜時，.其組成與 膜應力之關係圖。 圖5 :以準直管濺鍍法形成含氮氣之鈦膜時，其組成與 砂化鈦層阻抗之關係圖。 圖6 :以準直管濺鍍法形成含氮氣之鈦膜時，並以氨水 及過氧化氫水溶液之混合藥劑蝕刻時，其組成與蝕刻速度 之關係圖。 圖7 :以長投擺鍍法形成含氮氣之欽膜時，其氮氣流量 比與其組成之關係圖。 . 圖8(a)、（b)、（c):依製程順序顯示以往製造方法之一 ί列，其剖面圖之1。 經濟部智慧財產局員工消費合作社印製 圖9(a)、（b):依製程順序顯示以往製造方法之一例， 其剖面圖之2。 圖10(a)、（b)、（c):依製程順序顯示以往製造方法之 其他例，其剖面圖之1。 圖11 (a W b):依製程順序顯示以往製造方法之其他例’ 其剖面圖之2。 8 $紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ;4 98 1 A7 _________ B7 五、發明说明（） 一 圖12 : C49結構變成C54結構時，其相轉移溫度與鈦膜 厚度之關係圖。 ^ ' 符號說明 101矽基板 102元件分離絕緣膜 103閘絕緣膜 104閘電極 105阻隔壁 106擴散層 107鈦膜 硿濟部中决標聲扃負工消费合祚社印梦 ^11 —^n* ^^^1 I —^if It n^i i 1,J 7 方 i ! (諳先聞讀背面之注意事項再域寫本頁) 108含氮氣之鈦膜 109 C49結構之矽化鈦層 110含氮氣之鈦膜 111 C54結構之矽化鈦層 "2氮化i太膜 113氮化欽膜 114含氮氣之欽膜 例之詳細說明 本發明之第一貫施例，參照圖卜圖2，加以說明。首先， 如圖1⑻所示，於以ρ導電型或ρ井所形成之矽基板1〇1特定 的區域中，以LOCOS法形成元件分離絕緣膜102。同時，於 矽基板101之元件區域區域內，以以離子植入法注入做爲通 _____ 9 __________— 本紙張尺度適州中國國家標嶸（「NS ) Λ4規袼（2)0X297公嫠） 經濟部中央標隼扃貝^消贽合作社印繁 A7 B7 五、發明説明（） 道阻隔(channel stopper)用之不純物’並於其上’以熱氧化法 形成膜厚約爲8nm之閘絕緣膜1〇3。接著，以CVD法全面形 成膜厚約100nm之多矽晶膜，並摻雜磷等不純物’以降低阻 抗。其後，以光刻技術形成圖案，而形成閘電極1〇4。接著， 以CVD法全面沈積矽膜厚約爲l〇〇nm之矽氧化膜’且以非等 向性飩刻法，蝕刻此矽氧化膜’而於閘電極104之側面形成 阻隔壁105。然後，對著矽基板101 ’以離子植入法注入砷 或硼等不純物，以900°C左右之熱處理’形成做爲源極•汲 極之擴散層106。此時，砷離子之注入量設定爲1 X 1 〇15 i〇n/cm2 左右。 接著，如圖1(b)所示，以濺鍍法全面形成膜厚約20nm之 鈦膜107，並於其上形成膜厚約20nm之含氮氣的鈦膜108。 鈦膜107是在氬氣中濺鑛鈦靶(target)而形成；而含氮氣之鈦 膜108則是以，在氣和氮之混和氣體中，濺鍍鈦靶之反應性 濺鍍法而形成。含氮氣之鈦膜108之濺鍍，可以使用如將多 孔準直管板置於靶和基板間之準直管濺鍍法(collimator sputtering)。含氮氣之鈦膜108之濺鍍條件爲：假設靶直徑 300mm，靶與基板之間距100mm，而準直管板之厚度和孔 之直徑同爲時，在壓力2〜4mTorr，濺鍍電力8〜10Kw 下，以氬和氮之全流量中，氮氣流量爲30〜50%之條件濺鍍。 而以濺鍍電力爲9Kw，壓力爲3mToir濺鍍時，全流量中之 氮氣流量及形成膜之氮與鈦之組成關係(Ν/ΊΊΧ 100)，如圖3 所示。氮氣爲30%時，相對於鈦之氮組成約爲34%，氮氣爲 50%時，約爲79%。氮氣小於50%時，因鈦靶表面未被氮化， _ 10_ 张i度適W ί國國家標冷(rNS ) Α4規格（210X 297公釐） _- n -----1 - - ^ - -- - - —[ - i (請先閲讀背面之注意事項再填寫本頁) d6 ^ 98 1 A7 B7 五、發明説明（） 與鈦靶表面被氮化時相比，可得4倍以上之成膜速度。鈦靶 表面不被氮化之條件，除了氬和氮之流量比外，亦可適當 地調整壓力、濺鍍電力等，而達到此效果。 其後，在氬氣中，使用燈爐回火裝置等，以700°C之溫 度，施行30秒之熱處理。如此，鈦膜ΚΠ與閘電極1〇4或擴 散層106等之矽接觸之區域，產生矽化反應，如圖l(c)所示， 於此界面形成C49結構之矽化鈦層]09。此時，形成元件分 離絕緣膜之氧化膜102上，因含氮氣之鈦膜108存在於鈦膜 107之上，使得熱處理時，含氮氣之鈦膜108之氮氣，擴散 至鈦膜107，而於鈦膜107之上方側，形成含氮氣之鈦膜110。 因此，使得鈦膜107中產生鈦之氮化反應，可抑制因擴散之 矽與鈦於氧化膜102上產生反應所造成之過度蔓延之現象。 而且，此熱處理若在氮氣中施行，含氮氣之鈦膜108即使較 少受氮化，但因其表面變成氮化鈦，使得蝕刻速率下降， 必須要較多的過度蝕刻，而造成矽化鈦之層阻抗値上昇。 因此，此熱處理必須在不含氮氣中施行，最好能在非活性 氣體中或真空中施行。 含氮氣之鈦膜108之氮/鈦組成(N/Ti X 100)與膜應力(壓縮) 之關係，如圖4所示。膜應力是使用應力測定裝置所測定。 氮氣對鈦濃度越高，壓縮應力越大。熱處理會使含氮氣之 鈦膜108之應力，從壓縮變成拉長應力，但熱處理前之應力 越小，熱處理後之應力變化亦越小。因拉長應力越強，越 能抑制體積減小反應之矽化反應，故氮濃度低、應力小之 含氮氣的鈦膜108，較利於矽化鈦膜109之形成。 11 本紙張尺舰则7關家標增(rNS ) Λ4現梧（2K)X297公楚） I— 111111^---1木 I---I ---訂 - - - f (請先閱讀背面之注意事項再填寫本頁) 經滅部中决標淖局貝J..消费合作私印來 d6'498l A7 B7 五、發明説明（） .其次，圖5爲氮/欽組成(N/Ti X 100)與，於0.35μηι線寬之 Ν型擴散層中所形成之矽化鈦膜109之層阻抗之關係。此層 阻抗爲以下所示以800°C之第2熱處理後所得之値。氮對鈦 之比例一旦大於80%時，層阻抗値會突然變大。此原因爲含 氮氣之欽膜108之應力大，而抑制矽化反應所致。因此，爲 了不抑制矽化反應，欲形成低阻抗之矽化鈦膜109時，膜應 力必須在1 X l〇1Gdyne/cm2以下。 以從將膜應力定爲上述般小的値之觀點而言，最好將氮 化欽膜中，氮氣的原子數目設爲鈦之80%以下，若爲50%以 下更佳。另一方面，氮對欽之比率，最好在30%以上，若爲 45%以上更佳。以上述之設定，因爲不會增加閘及擴散層間 之漏電電流，可以自體整合地形成矽化物。 接著，如圖2⑻所示，以氨水與過氧化氫水溶液混合之 化學藥劑，將鈦膜107和含氮氣之鈦膜108反應所形成之含 氮氣之鈦膜110蝕刻除去。如此，只剩上述砂化鈦層丨〇9 ’ 殘留在閘電極104或擴散層106等之矽表面上。 ^消部中夾標率局貝^消費合竹社印製 -I I _ I —I— -I (^1 - I 1^1 I - ^^1 ^si . - ' . * (請先閱讀背面之注^^項再填寫本頁) 以氨水與過氧化氫水溶液，蝕亥!1膜厚i〇0nm之氮化鈦， 其蝕刻速度與氮/鈦組成(N/Ti X100)之關係，如圖6所示。N 對Ti之比率越小，蝕刻速度越快，當N對Ti之比率小於20% 時，餽刻速度急速增加。N大於30%以上時’蝕刻速度相差 不大，但N爲50%時，蝕刻速度爲7nm/min ’與N爲90%時’ 飩刻速度爲1.9nm/min相比，可得5倍以上之触刻速度。由於 矽化鈦之蝕刻速度爲2nm/m，而含氮之鈦中，使用N組成較 小的膜，可使含氮之鈦與矽化欽的蝕刻選擇比變大’使得 12 一 ^紙張尺度適州中闽國家橾净(CNS } A4IW# ( 210X 297/>i ) 46^1981 五、發明説明（) 政化鈦的触刻侷限於最小限度’而可防止層阻抗上昇及均 一'性惡化。此外’圖不中之触刻速度，爲含氮氣之欽膜108 單層之蝕刻速度’若爲含氮氣之鈦膜108與鈦膜107之層積 構造，並於氬氣中施行熱處理時，氮氣會從含氮氣之鈦膜108 擴散之鈦膜107，因爲含氮氣之鈦膜108中氮氣濃度下降， 使得蝕刻速度比含氮氣之鈦膜單層時更快，而更爲有 利。 之後，於氬氣中，以8〇〇°C左右溫度，施行10秒左右之 第2熱處理，如圖2(b)所示’上述C49結構之矽化鈦層109變 成C54結構之矽化鈦層111。矽化物層阻抗之矽化鈦層109 中，矽化物層阻抗與N對Ti之比率相關性，已於圖5所示， 但是可形成低阻抗矽化物之N比率爲80%以下，N比率上升’ 會使蝕刻速度下降及膜應力增加，而抑制矽化反應，特別 是膜應力增加，使得不可能形成低阻抗之矽化物。 綜合以上結果，一般而言，以準直管濺鍍法所形成之氮 化鈦膜，其應力較大，但以含氮氣之鈦膜’且其N對Ti之比 率爲80%以下時，可減小其膜應力，而不抑制矽化反應。此 外，以氨水與過氧化氫水溶液之混合化學藥劑蝕刻之蝕刻 速度，比氮化鈦膜爲快，與矽化鈦之蝕刻選擇比變大，而 可防止層阻抗之上昇及均一性之惡化。將N對Ti之比率設爲 30%以上，可防止矽化鈦過度蔓延至氧化膜1〇2上時，所造 成閘及擴散層間之漏電電流增加。特別是，爲了穩定形成 低阻抗之矽化鈦，最好將N對Ti之比率設爲45%以上％%以 下。 13 ------nn!^ -^1 I I I I 訂 - (銪先閱讀背面之注意事項再項寫本頁) 本紙張尺度適中阈國家標嘈（（，NS ) A4规格（210X29*7公釐） 4 6 4' 9 B 1 A7 B7 ___ 五、發明説明（） 接著，參照圖卜圖2，說明第2實施例。此實施例中， 含氮氣之鈦膜108，是以長投濺鍍法(long throw sputter)形 成，此方法中，Ti耙與基板間之距離，比一般濺鍍法爲大， 且濺鍍壓力，比一般濺鍍法爲小。此實施例與第1實施例相 同’如圖1⑻般，於矽基板101形成元件分離絕緣膜102、閘 氧化膜103、閘電極104、阻隔壁105之後，如圖1(b)所示， 全面形成膜厚約20nm之鈦膜107及含氮氣之鈦膜108。含氮 氣之鈦膜108之濺鍍所使用之設備，其Ti靶直徑爲300mm， 且Ti靶與基板之間距爲350mm。如此，將靶與基板之間距設 爲大於靶之半徑以上，可穩定形成優質之含氮氣之鈦膜。 而且，靶與基板之間距，雖然無特別之上限，但因爲距離 拉長，會降低膜形成速度，故在設定距離時，最好將此點 納入考量。如以上述設定，則膜形成速度不會極端變慢， 可穩定形成良好之膜。 濺鍍壓力設定爲0.2〜0.4mTorr，氬氣爲lOsccm時，氮氣 設定爲15〜40sccm。濺鍍電力設爲8〜10Kw。圖7爲N對Ti比 與氮氣流量之關係圖。濺鍍電力設爲9Kw。此實施例中，因 固定電導係數(conductance)，故壓力會隨著氮氣之流量，於 0.2〜0.4mTorr間變化。氮氣流量爲40sccm以上時，N對Ti之 比率幾乎維持在90%以上。若流量小於4〇sccm時，N比率會 下降，在氮氣流量2〇sccm附近，N對Ti之比率約成爲50%， 是本發明之最佳組成。此時，靶表面未被氮化。此外，亦 可適當地調整壓力、濺鍍電力等條件，而使靶表面不被氮 化。 14 (，NS)从祕（2丨0X297 公楚 ^ (請先閱讀背面之注意事項再填寫本頁) " 、11 經碘部中次標準局負Jt消費合竹社印來 經消部中决撐隼局貝J.消费合作社印¾. 4 6 4· 9 B ' α7 ____Β7 _ 五、發明説明（） 當氮氣流量爲40sccm以上時，膜應力雖然大爲2Xl〇]° dyne/cm2，但當氮氣流量爲20sccm時，膜應力會變小爲5 X 1〇9 dyne/cm2，因此，在其後之熱處理時，不會抑制Ti之矽化反 應。接著，在氬氣中施行熱處理，如圖1⑹所示，於矽與鈦 膜107之界面’形成矽化鈦層109。 其後，如圖2⑻所示，以氨水與過氧化氫水溶液混合之 化學藥劑，蝕刻除去含氮氣之鈦膜110。如此，只剩上述矽 化鈦層109，殘留在閘電極104或擴散層106等之矽表面上。 之後，於氳氣中，以800°C左右溫度，施行1〇秒左右之第2 熱處理，如圖2(b)所示，上述C49結構之矽化鈦層109變成C54 結構之矽化鈦層111。 在第1實施例中，因爲使用準直管板，而準直管板之使 用狀態會使準直管板上的孔之直徑發生變化，使得即使相 同之濺鍍條件，有時會因成膜速度改變，而使成膜組成也 跟著改變。因此，若沒有隨準直管板之使用狀態(壽命），改 變濺鍍條件時，有時無法形成相同組成之膜。而第2實施例 中，靶之使用狀態或隔板等之狀態，雖然會有若干變化， 但在相同濺鍍條件下，可得到相同組成之膜。 接著，敘述本發明之第3實施例。此實施例中，是以氮 氣之原子數目爲鈦之30%以上80%以下之氮化鈦爲靶，在氬 氣中濺鍍形成氮化鈦膜。依此方法，其優點爲含氮氣之鈦 膜108之組成，幾乎可由靶之組成決定，而不會因濺鍍條件 而改變，與上述第1及第2實施例相比，可更穩定地形成含 氮氣之鈦膜108。此時，在一定範圍內，濺鍍壓力越大、濺 15 _ 本紙张尺度中國®家標埤(CNS ) Λ4規格（210X297公f ) " ~ (諳先聞讀背面之注意事項再填寫本頁) 衣_ 訂 經滴部中决標卑局KJ.消费合作社印繁 4 6 4 9 8 1 at B7 五、發明説明（） 鍍電力越小、基板溫度越高’則膜應力越小。例如，使用TiN0.5 爲靶，濺鍍電力6Kw，濺鍍壓力8mT〇rr以上，則可得1 X 1(Γ dyne/cm2以下膜應力。 發明效果 如以上說明，本發明爲半導體裝置之製造方法，其含有： 於鈦膜等之第1高溶點金屬膜上，形成氮化欽等之第2高溶 點金屬膜後，形成矽化物膜之製程。因爲第2高溶點金屬膜 爲1 X 101()dyne/cm2以下，可防止砂化反應之抑制效果，而適 當地形成薄膜、低阻抗之矽化物層。而且，亦能形成以前 不易製造之對微細線寬元件有高溶點金屬之薄膜矽化物 層。 爲了將上述第2高溶點金屬膜設爲上述般較小的値，如 第1高溶點金屬膜爲鈦，第2高溶點金屬膜爲氮化鈦時’將 氮化鈦中，氮氣的原子數目最好設爲鈦之30%以上80%以 下，若爲45%以上55%以更佳。此外，如此設定，可提高氮 化鈦之蝕刻速率，而減少過度蝕刻，能解決较化物層之膜 厚極端變薄，或引起層阻抗分佈不均等問題。 以氮氣之原子數目爲鈦之30%以上80%以下之氮化鈦爲 靶，在Ar氣中濺鍍，可形成上述組成之氮化鈦膜。此外’ 以靶表面不被氮化爲條件之濺鍍法，具體而言，以準直管 擺鍍法或長投濺鍍法等反應性擺鍍法，可適當形成氮化鈦 膜。 16 __________ 本紙張尺度適用中國®家標冷(CNS ) Μ規桔（2】〇X297公釐） (¾先閱讀背面之注意事項再填寫本頁) 丁

Claims (1)

  1. 4 6^981 bb C8 經濟部中央標準局員工消費合作社印装 六、申請專利範圍 1. 一種半導體裝置之製造方法，其爲於矽基板上形成 半導體元件之其特定區域中，形成高溶點金屬之矽化物層， 其包含： 於矽基板上形成元件分離用氧化膜及閘氧化膜’並於該 閘氧化膜上形成閘電極之製程； •於該閘電極之側面形成由絕緣層所成之阻隔壁之製程； 於上述砂基板內導入不純物，而形成源極•汲極之擴散 層之製程；全面覆蓋第1高溶點金屬膜之製程； 一 於其上，將含氮氣之第2高溶點金屬膜覆蓋於上述第1高 溶點金屬膜之製程； 於不含氮原子之環境中，施行熱處理，於上述第1高溶 點金屬膜、閘電極、及擴散層之接觸界面，形成高溶點金 屬矽化物層之製程； 去除上述第1高溶點金屬膜及上述第2高溶點金屬膜之製 程； 以熱處理，將上述高溶點金屬矽化物層相轉移之製程， 其特徵爲：上述第2高溶點金屬膜中之膜應力小於1 X 10m dyne/ cm2。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 上述第1高溶點金屬膜爲欽膜’上述第2高溶點金屬膜爲氮 化鈦膜。 3_如申請專利範圍第2項之半導體裝置之製造方法，其 上述第2高溶點金屬膜中，氮氣之原子數目爲鈦之3〇%以上 80%以下。 Π I - i I I I - 一 装 — I I I ! I 訂 (请先閲ft背面之注$項存填寫本萸) 本紙張尺度逡用中理國家橾準（CNS > A4規格（210X297公釐） λ 0 ^ 9 B 1 帛87^3883號專利帽案巾文巾請專概圍修正頁 C8 90年9月27日修訂 _ ·_ " 1 I、 六、申請專利範圍 ___________铜充 4. 如申請專利範圍第2項之半導體裝置之製造方法， Π i (I .^1 n _^i 1· n 丨 _ (請先閲讀背面之注項再填寫本頁) «6J 其上述第2高溶點金屬膜中，氮氣之原子數目爲鈦之45%以 上5 5 %以下。 5. 如申請專利範圍第2項至4項中任一項之半導體裝置 之製造方法，其以氮氣之原子數目爲鈦之30%以上80%以 下之氮化鈦爲靶，於氬氣中灑鍍，形成上述第2高溶點金 屬膜。 6. 如申請專利範圍第2項至4項中任一項之半導體裝置 之製造方法，其以鈦爲靶，於含氬氣與氮氣中，以上述靶 不被氮化之條件濺鍍 > 形成上述第2高溶點金屬膜° 7. 如申請專利範圍第6項之半導體裝置之製造方法， 於上述靶及基板間，設置具多孔之板子，而施行上述濺鍍。 8. 如申請專利範圍第7項之半導體裝置之製造方法， 其上述靶及基板之間距，大於靶之半徑以上，而施行上述 濺鍍。 9. 如申請專利範圍第卜2、3、4項之半導體裝置之製 造方法，其上述不含氮原子之環境，爲非活性氣體之環境 或真空環境。 經濟部智慧財產局員工消费合作社印製 10. 如申請專利範圍第8項之半導體裝置之製造方法， 其上述不含氮原子之環境，爲非活性氣體之環境或真空環 境。 本紙張尺度適用中國圉家標準（CNS)A4規格（210 X 297公釐）
TW087113883A 1997-08-22 1998-08-21 Manufacture of semiconductor device TW464981B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22664897A JP3221480B2 (ja) 1997-08-22 1997-08-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW464981B true TW464981B (en) 2001-11-21

Family

ID=16848483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087113883A TW464981B (en) 1997-08-22 1998-08-21 Manufacture of semiconductor device

Country Status (6)

Country Link
US (1) US6241859B1 (zh)
EP (1) EP0898306A3 (zh)
JP (1) JP3221480B2 (zh)
KR (1) KR100275018B1 (zh)
CN (1) CN1096705C (zh)
TW (1) TW464981B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388327B1 (en) * 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
EP1411146B1 (en) * 2002-10-17 2010-06-09 Samsung Electronics Co., Ltd. Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film
US7030001B2 (en) * 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
KR100645196B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US7417290B2 (en) * 2006-01-09 2008-08-26 International Business Machines Corporation Air break for improved silicide formation with composite caps
FR2977367A1 (fr) * 2011-06-30 2013-01-04 St Microelectronics Crolles 2 Transistors dont la grille comprend une couche de nitrure de titane et procede de depot de cette couche
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US9837357B1 (en) 2017-02-06 2017-12-05 International Business Machines Corporation Method to reduce variability in contact resistance
CN108754515A (zh) * 2018-05-16 2018-11-06 深圳仕上电子科技有限公司 利用氨水双氧水溶液剥离钛和氮化钛膜的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111665A (ja) 1986-10-30 1988-05-16 Mitsubishi Electric Corp 半導体装置
JPH05299376A (ja) 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3552238B2 (ja) 1992-12-28 2004-08-11 日立金属株式会社 Ｌｓｉのオーミックコンタクト部形成方法
JPH06340969A (ja) 1993-06-01 1994-12-13 Hitachi Metals Ltd スパッタリング用ターゲットおよびその製造方法
JPH0849069A (ja) 1994-08-03 1996-02-20 Hitachi Metals Ltd スパッタリング用ターゲットおよびその製造方法
JPH0936230A (ja) 1995-05-15 1997-02-07 Sony Corp 半導体装置の製造方法
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
US5972178A (en) 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
JP2900897B2 (ja) 1995-10-28 1999-06-02 日本電気株式会社 半導体装置の製造方法
JP2850883B2 (ja) 1995-10-28 1999-01-27 日本電気株式会社 半導体装置の製造方法
KR100198621B1 (ko) 1995-12-26 1999-06-15 구본준 반도체소자의 실리사이드막 형성방법
KR100200499B1 (ko) 1995-12-28 1999-06-15 윤종용 반도체 소자의 금속배선막 형성방법
JPH09320990A (ja) * 1996-03-25 1997-12-12 Sharp Corp 半導体装置の製造方法
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US6054387A (en) * 1996-09-13 2000-04-25 Texas Instruments Incorporated Method for forming a silicide region
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer

Also Published As

Publication number Publication date
JP3221480B2 (ja) 2001-10-22
KR19990023801A (ko) 1999-03-25
JPH1167689A (ja) 1999-03-09
EP0898306A3 (en) 1999-09-08
EP0898306A2 (en) 1999-02-24
KR100275018B1 (ko) 2001-01-15
CN1209646A (zh) 1999-03-03
CN1096705C (zh) 2002-12-18
US6241859B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
JP3851752B2 (ja) 半導体装置の製造方法
TWI241620B (en) Manufacturing method of semiconductor device
US20070128867A1 (en) Method for enhanced uni-directional diffusion of metal and subsequent silicide formation
JPH11260759A (ja) 半導体装置の製造方法
JP2003273350A (ja) 半導体装置及びその製造方法
US6905560B2 (en) Retarding agglomeration of Ni monosilicide using Ni alloys
TW464981B (en) Manufacture of semiconductor device
JP2001326348A (ja) 半導体装置の製造方法及び半導体装置
JP3659330B2 (ja) シリサイドを使用した合金の高温アグロメレーションを阻止する方法および構造
TW541631B (en) Method of enhanced oxidation of MOS transistor gate corners
JP2006186326A (ja) 半導体装置及びその製造方法
JPH11121399A (ja) 半導体装置の製造方法
TW200828424A (en) Semiconductor device with gate stack structure
US6509254B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
US6593219B2 (en) Method for fabricating electrode structure and method for fabricating semiconductor device
JP4091530B2 (ja) 半導体装置の製造方法
WO2007142010A1 (ja) 半導体装置およびその製造方法
US5877085A (en) Method of manufacturing semiconductor device
JP3247099B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
TW200524141A (en) Semiconductor device and manufacturing method thereof
TW400579B (en) Method for manufacturing semiconductor device with titanium nitride
JP2850883B2 (ja) 半導体装置の製造方法
JP2003229567A (ja) ゲート電極及びその製造方法
JP2900897B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees