TW463223B - Method of manufacturing semiconductor wafer method of using and utilizing the same - Google Patents

Method of manufacturing semiconductor wafer method of using and utilizing the same Download PDF

Info

Publication number
TW463223B
TW463223B TW088121212A TW88121212A TW463223B TW 463223 B TW463223 B TW 463223B TW 088121212 A TW088121212 A TW 088121212A TW 88121212 A TW88121212 A TW 88121212A TW 463223 B TW463223 B TW 463223B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
wafer
patent application
manufacturing
Prior art date
Application number
TW088121212A
Other languages
English (en)
Inventor
Takao Yonehara
Kunio Watanabe
Tetsuya Shimada
Kazuaki Ohmi
Kiyofumi Sakaguchi
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW463223B publication Critical patent/TW463223B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913Graphoepitaxy or surface modification to enhance epitaxy

Description

經濟部智慧財產局員工消費合作社印製 463223 五、發明說明(l ) 發明背景 發明領域 本發明相關於製造半導體晶圓的方法,並且也相關於 使用及利用此半導體晶圓的方法。 更具體地說,本發明相關於製造半導體晶圓的方法, 其中半導體晶圓可被用來製造例如微處理機,記憶體,邏 輯電路,系統L S I ,太陽電池,影像感測器,光發射裝 置,或顯示裝置的半導體裝置,可成爲例如被用來形成膜 的膜厚度監視器,用於蝕刻操作的蝕刻深度監視器,或用 來偵測及數算外來粒子的粒子監視器的監視器晶圓,或是 可成爲被用在處理系統中以調節膜形成,熱處理,摻雜, 或蝕刻的各種不同的處理條件的虛設晶圓。本發明也相關 於使用及利用此半導體晶圓的方法。明確地說,本發明可 製造可於不同的應用中被使用及利用的不同類型的半導體 晶圓。 . 相關背景技術 已知具有例如Si ,GaAs , InP,及GaN的 各種不同的半導體材料層的半導體晶圓。特別是,包含具 有絕緣表面的支撐基板及形成於其上的半導體層的S〇I 晶圓正吸引人的注意,因爲其高度適合製備在低功率消耗 下以商速操作的半導體裝置。爲本發明的目的,s 〇 I晶 圓指的是在絕緣體上載有半導體的晶圓,其可能不必然爲 在絕緣體上載有矽的晶圓。 已知的S 0 I晶圓包含經由氧離子植入及熱處理製備 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐) VI — If — — — — — — — —— · I 1 <請先閱讀背面之注意事項再本頁) 幻· -線· -4-
4 B3 223 五、發明說明( 的 s I Μ ◦ X 第5〜2 1 1 號’及日本專 中所述且經由 第 w 〇 9 8 / .入(Ρ I I I 開第2 6 0 8 號分別敘述藉 高品質的S 0 曰本專利 國專利第5 , 延層的方法。 圖1 7 A 本專利申請案特許公開 第 5,374,564 10-200080 號 備以及在國際專利公告 且經由電漿浸漬離子植 曰本專利申請案特許公 第 5,371,037 開的支撐基板上而製備 —302889 號(美 提供改進的用來轉移外 至1 7 E顯示已知的用來轉移外延層的方法 A7 ___B7 2 ) 晶圓,以及例如在曰 1 2 8號,美國專利 利申請案特許公開第 氫離子植入及剝離製 52216號中所述 )製備的黏結晶圓。 3 5 1號及美國專利 著將外延層轉移至分 I晶圓的方法。 申請案特許公開第7 8 5 6 ,2 2 9 號) 請 先 閲 讀 背 面 之 注 I 項 再 Γ裝 頁 訂 首先,如圖17A所示,使用爲S i晶圓的半導體晶 圓(可能被稱爲原始晶圓,黏結晶圓,裝置晶圓,或種子 晶圓),並且表面被陽極化以在表面上產生多孔層4。 然後,如圖1 7 B所示,非多孔狀單晶半導體層5典 型上使用C VD技術藉著外延生長而形成在多孔層4上。 然後,如圖1 7 C所示,外延層(非多孔狀單晶半導 體層)的表面被氧化以產生絕緣層6。然後,使絕緣層6 與另一半導體晶圓2 (或一塊石英玻璃)的表面接觸並且 黏結於其。如此,製備內部含有外延層5的多層結構。 然後,如圖1 7 D所示,多層锆構典型上藉著將楔塊 义紙張尺度瑋用中國國家標準(CNS)A4規格(2】0 « 297公釐) ▲ 經濟部智慧財產局員工消費合作社印製 -5- 4 63 223 a7 ____B7____ 五、發明說明(3 ) 插入其橫向側邊或是加熱多層結構而承受外力或內應力, 以將其沿著多孔層分開(圖1 7 D中的參考數字4 1及4 2顯示分開的多孔層)。 然後,存留在已經被轉移至第二半導體晶圓2(也稱 爲處理晶圓或基座晶圓)的外延層5的表面上的多孔層 4 B藉著使用氫氟酸與過氧化氫的混合溶液的濕蝕刻而被 去除。然後,如圖17E所示,暴露的外延層典型上藉著 氫退火而被平滑化,以產生具有不平常的特性的精製 SOI。 另一方面,分離的S i晶圓仍然維持薄盤的輪廓。因 此’在也藉著使用相同溶液的濕蝕刻去除存留在其分開側 上的多孔層之後’其可再次使用成爲如圖17A所示的用 來製備另一 SO I晶圓的S i晶圓1 。或者,其可使用成 爲如圖1 7 B所示的用來製備另一 S 0 I晶圓的半導體晶 圓2。 如上所述,日本專利申請案特許公開第 7_ 3 0 2 8 8 9號揭示重新使用剝離的S i晶圓成爲如 圖1 7 A所示的S 1晶圓1或是成爲如圖1 7 B所示的半 導體晶圓2的方法。 但是,上述方法伴隨有若干待解決的問題。 例如,當S 1晶圓重複地重新使用成爲第一晶圓時, 其逐漸地損失其厚度,因爲其表面層再次被轉變成多孔層 ,並且所產生的多孔層隨後被去除。因此,此S i晶圓的 .每一次重新使用可能需要有調整其藉著在表面上形成多孔 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .Γ 11·—1 — — — II — · . I I <請先閱讀背面之;i意事項再本頁) 訂 _線_ 經濟部智慧財產局員工消費合作社印54 -6- 463223 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4) 層而因此進一步減小其厚度而被重新使用所處的條件的累 贅過程。另外’如果產生多層結構,則其可能會敏感地受 第一晶圓的厚度以及其他層的厚度的影響而在某些情況下 偏轉。因此,嚴密控制第一晶圓的厚度極爲重要。 另外,分離步驟中發生的對s i晶圓的損害可能不利 地影響後續的步驟,包括產生多孔層的步驟,因而使其不 再適合用來製造具有完全相同的特性的S 0 I晶圓。 另外,S 0 I晶圓的製造方法遠複雜於大塊晶圓的製 造方法,因此S 0 I晶圓的製造產率通常相當低。換句話 說,如果可重新使用的第一晶圓實際上被重新使用成爲用 來製備另一 S 0 I晶圓的第一或第二晶圓,則從獲得所需 的品質位準的觀點而言,其在商業標準上可能不能令人滿 意地被使用。 雖然上述的已知的重新使用s i晶圓的方法意欲在製 造一 SO I晶圓的過程之後重新使用第一晶圓來製造具有 相同品質的另一 S 0 I晶圓,但是此S i晶圓通常不能滿 足所考慮的晶圓類型在商業上可用的要求。 屆時,從在未來產業中減少廢料及開發有限資源的觀 點而言,此一S i晶圓可能不具任何價値。 發明槪說 本發明的目的爲提供一種製造具有'優異的大量生產適 合性及再現性的半導體晶圓的方法。 本發明的另一目的爲提供—種製造半導體晶圓的方法 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 之 注 項 再 I I裝 頁 訂 線 Λα 經濟部智慧財產局員工消費合作社印製 63; 〇 Α7 _______Β7______五、發明說明(5 ) ,其增進經濟效率,並且在不減少市場上的晶圓數目之下 提供具有優異品質的S 0 I晶圓。 根據本發明的一種製造半導體晶圓之方法,包含以下 步驟: 製備在一半導體基板上具有一半導體層的一第一構件 在從該第一構件分離該半導體層之後,將該半導體層 轉移至一第二構件上;及 在該轉移步驟之後使該半導體基板的表面平滑,以將 該半導體基板使用成爲用於與形成該第一及第二構件不同 的目的的一半導體晶圓。 另外,根據本發明的一種製造半導體晶圓之方法*包 含以下步驟: 製備在一半導體基板上具有一半導體層而在二者之間 配置有一分離層的一第一構件: 在經由該分離層分離該半導體層之後,將該半導體層 轉移至一第二構件上;及 在該轉移步驟之後使該半導體基板的表面平滑,以將 該半導體基板使用成爲用於與形成該第一及第二構件不同 的目的的一半導體晶圓。 根據本發明的一種製造半導體晶圓之方法I包含以下 步驟, 製備在一 Ρ型半導體基板上具有一半導體層的一第一 .構件; :''Λ II —i — — —I)—— — — * I I 請先閱讀背面之注意事項再0>«>本頁) .SJ-- -線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8- ^ $322 3 A7 _ B7 五、發明說明(6 ) 從該第一構件分離該半導體層以將該半導體層轉移至 —第二構件上,因而形成一第一半導體晶圓;及 -i I —i I------裝--- (請先閲讀背面之注意事項再本頁) 在該半導體層已經從其分離的該P型半導體基板上實 施—低濃度P型半導體層的外延生長,該低濃度P型半導 體層具有比該P型半導體基板的雜質濃度低的界定P型導 電性的雜質濃度。 根據本發明的一種製造半導體晶圓之方法,包含以下 步驟: .製備在一 Ρ型半導體基板上具有一半導體層而在二者 之間配置有一分離層的一第一構件; 經由該分離層分離該半導體層以將該半導體層轉移至 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該ρ型半導體基板上實施 一低濃度ρ型半導體層的外延生長,該低濃度ρ型半導體 層具有比該Ρ型半導體基板的雜質濃度低的界定Ρ型導電 性的雜質濃度。 根據本發明的一種製造半導體晶圓之方法,包含以下 步驟: 經濟部智慧財產局員工消費合作社印製 在一 Ρ型半導體基板內形成一分離層,以形成在該分 離層上具有一半導體層的一第一構件; 經由該分離層分離該半導體層以將該半導體層轉移至 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該Ρ型半導體基板上實施 一低濃度Ρ型半導體層的外延生長,\該低濃度Ρ型半導體 未紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ~ 4 6322 3 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明說明(7 ) 層具有比該p型半導體基板的雜質濃度低的界定p型導^ 性的雜質濃度。 根據本發明的一種製造半導體晶圓之方法,包含 步驟·· 製備在一 P型半導體基板上具有一半導體層而在 之間配置有一分離層的一第一構件; 將該第一構件與一第二構件黏結以形成一多層結構: 在氧化氣氛下實施該多層結構的熱處理: 經由該分離層分離該多層結構,以將該半導體層轉@ 至該第二構件上,因而形成一第一半導體晶圓;及 經由該分離層分離該半導體層以將該半導體層轉移g 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該P型半導體基板上實施 一低濃度P型半導體層的外延生長,該低濃度P型半導體 層具有比該P型半導體基板的雜質濃度低的界定P型導電 性的雜質濃度。 根據本發明的一種製造半導體晶圓之方法,包含以下 步驟: 製備一第一構件,其至少具有包含一外延半導體層的 一第一半導體層,該外延半導體層具有比一 P型半導體基 板的雜質濃度低的界定P型導電性的雜質濃度:一分離層 ;及一第二半導體層;上述各層依所提及的順序配置在該 P型半導體基板上:及 藉著經由從該分離層分離該.第忑半導體層的分離步驟 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐) -------I------裝 — 請先閲1*'背面之注意事項再本頁) • Js 0 線 -10- ά Α7 Β7 五、發明説明(8 ) 來將該第二半導體層轉移至一第二構件上而形成一 導體晶圓,並且形成在該P型半導體基板上具有該 導體層的一第二半導體晶圓。 一種製造半導體晶圓之方法,包含以下步驟: 至少形成包含一外延半導體層的一第一半導體 第一半 第一半 經濟部智慧財產局員工消費合作社印製 具有比一 P型半導體基板的雜質濃度 的雜質濃度;及包含一外延半導體層 其具有比該第一半導體層的雜質濃度 的雜質濃度;上述二層依所提及的順 體基板上;使該第一半導體層的一部 成多孔狀,並且在成爲多孔狀的該第 第三半導體層,因而形成一第一構件; 將該第三半導體層轉移至一第二 半導體晶圓,並且形成包含具有該第 半導體基板的一第二半導體晶圓。 根據本發明的一種使用半導體晶 於製備已經被用來製造一黏結S 0 I 並且接著對該種子晶圓的至少一表面 成爲一半導體晶圓來販賣,而不再次 基板。 低的界定P型 的一第二半導 高的界定P型 序配置在該P 份及該第二半 二半導體層上 及 構件上以形成 層,其 導電性 體層, 導電性 型半導 導體層 形成一 _ _ ^ — 請 先 閱 請 背 £t 之 注 意 事 項 再Ii裝 頁 訂
一半導體層的該P型 圓之方法,其特徵在 基板的一種子晶圓, 實施平滑化處理,以 用來製造黏結S 0 I 〇' 線 圖式簡要敘述 圖1爲顯示根據本發明的基本實施例的製造半導體晶 圓的方法的流程圖。 \ 本紙張尺度遴用中國國家標準(CNS)A4規格mo X 297公釐) -11 - A7 B7 五、發明說明(9 ) 圖2爲顯示根據本發明的另一基本實施例的製造半導 體晶圓的方法的流程圖。 圖3爲顯示根據本發明的另一基本實施例的製造半導 體晶圓的方法的流程圖》 圖 4A,4B ’ 4C,4D,4E,4F,及 4G 舄 顯示根據本發明的第一實施例的製造晶圓的方法的過程示 意圖。 圖 5A,5B,5C,5D,5E,5F,5G,5 Η ’及5 I爲顯示根據本發明的第二實施例的製造晶圓的 方法的過程示意圖。 圖 6八,68,6(:,6〇,6已,6?,及66爲 顯示根據本發明的第四實施例的製造晶圓的方法的過程示 意圖。 圖 7A,7B,7C,7D,7E,7F,7G。? Η ’及7 I爲顯示根據本發明的第五實施例的製造晶圓的 方法的過程示意圖。 圖 8八,88,8<:,80,8£,8?,及80爲 顯示根據本發明的第七實施例的製造晶圓的方法的過程示 意圖。 圖 9A,9B,9C,9D,9E,9F,&9GS 顯示根據本發明的第八實施例的製造晶圓的方法的過程示 zsie: Γαΐ 思圖。 圖1 0爲顯示製造系統的例子的說明示意圖。 圖1 1爲顯示製造系統的另一例-子的說明示意圖。 - — IJIIII1IIII — · I I <請先W讀背面之注意事項^:舄本頁) .刃-· ♦ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公芨) -12- A7 B7 五、發明說明(10) 圖1 2爲用來決定分離後的第一晶圓的用途的檢驗過 程的流程圖。 圖1 3爲顯示製造系統的例子的說明示意圖。 圖14爲顯示製造系統的另一例子的說明示意圖。 圖 15A*15B,15C,15D,15E,15 F,1 5G,及1 5H爲顯示本發明的製造晶圓的方法的 過程示意圖。 圖16A,16B,16C,及16D爲顯示本發明 的製造太陽電池的方法的過程示意圖。 圖 17A,17B ,17C,17D,及 17E 爲顯 示習知技術的轉移外延層的方法的示意圖。 元件對照表 1 s ^晶圓,第一晶圓 1 大塊矽基板 1 第一基板 2 第二半導體晶圓,第二晶圓 2 第二矽晶圓 2 第二基板 3 單晶半導體層 3 外延層 3 外延矽層 4 多孔層,分離層 5 非多孔狀單晶半導體層,外延·層,非多孔層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ΓΙ1ί--I 1 — I — I I --l (請先閱讀背面之注意事項再(乂本頁) -IST1 · --線· 經濟部智慧財產局員工消費合作社印製 -13- 經濟部智慧財產局員工消費合作社印製 112_ί 五、發明說明(11) 5 非多 孔 狀 單 晶 矽 層 1 半 導 體膜 6 絕緣 層 6 氧化 物 膜 7 外延 層 1 〇 非 多 孔 層 1 0 非 多 孔 狀 外 延 層 1 4 分 離 層 2 0 S 〇 I 晶 圓 2 1 外延 晶 圓 > 大 塊 晶 圓 3 1 外 延 層 外 延 半 導 體 層 3 1 / 外 延 導 體 層 3 1 〃 外 延 半 導 體 層 3 2 外 延 層 > 半 導 體 層 4 1 分 離 的 多 孔 層 Ϊ 存 留 部 份 4 1 存 留 的 多 孔 層 4 1 一 多 孔 層 4 1 ^ 多 孔 層 4 2 分 離 的 多 孔 層 T 存 留 部 份 4 2 存 留 的 多 孔 層 4 2 多 孔 層 5 1 處 理 設 備 5 2 黏 結 設 備 5 3 分 離 設 備 5 4 分 離 層 去 除 及 表 面 平 滑 化設_ 1 ϋ Ll· i 1 I* n ϋ I I n n 請先閱讀背面之注意事項再Ick本頁) 訂: .線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14- 經濟部智慧財產局員工消費合作杜印制π 4 63 22 3 A7 B7 五、發明說明(l2) 5 5 外 延 生 長 設 備 5 6 檢 驗 及 分 析 設 備 5 7 貨 運 封 裝 設 備 5 8 維 修 區 域 5 9 淸 潔 域 8 0 絕 緣 膜 8 1 電 極 或 線 8 2 金 屬 線 導 體 8 3 透 明 基 板 8 5 後 表 面 電 極 8 6 薄 膜 半 導 體 1 4 1 存 留 部 份 1 4 2 存 留 部份 4 0 1 低 孔 隙 度 層 4 0 2 較 高 孔 隙 度 層 4 0 3 高 孔 隙 度 層 4 0 4 較 商 孔 隙 度 層 5 0 1 /r^r 二 半 導 體 層 5 0 2. 第 —. 半 導 體 層 5 0 3 第 一 半 導 體 層 較佳實施例的敘述 圖1爲顯示根據本發明的基本實施例的製造半導體晶 圓的方法的流程圖。 : 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .--------------裝--------訂---------線 (請先閱讀背面之注意事項再ίλ本頁) -15- 4 63 22 3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(i3) 首先,如圖1的步驟S 1所示,提供一半導體晶圓成 爲第一晶圓。可採用S 0 I晶圓及非S 0 I晶圓成爲半導 體晶圓。特別是,可較佳地採用例如C Z晶圓,F Z晶圓 ,外延晶圓,及氫退火晶圓的非SO I晶圓。CZ晶圓及 F Z晶圓分別爲藉著柴克勞斯基(Czochralski )法及浮動 區域法所製造的晶圓。 其次,如同在步驟S 2中,分離層形成在半導體晶圓 上,並且形成在半導體基板上具有單晶半導體而在二者之 間配置有分離層的第一構件。有兩種方法可用來形成分離 層。一爲形成多孔層的方法,然後在其表面上形成非多孔 層。非多孔層是藉著在多孔層上外延生長非多孔層的方法 以及在含有氫或類似者的還原氣氛中對多孔層的表面實施 熱處理的方法而形成。另一種形成分離層的方法爲將氫離 子,稀有氣體離子,及氮離子或類似者的至少之一噴射至 第一晶圓內的方法,因而形成包含細小空隙(這些細小空 隙包含氣體或類似者而被稱爲微氣泡,其也被稱爲微空腔 )的層,或是包含在離開第一晶圓的表面一預定深度位置 處的可藉著隨後的熱處理而產生的潛在細小空隙的層。 在任一情況中*在半導體晶圓的表面上具有其預定厚 度的單晶半導體層在形成分離層之前形成,並且分離層可 在該層內形成。 半導體層上的一層是在單晶半導體層,多晶半導體層 ,及非晶半導體層或類似者之中選擇。明確地說,其包含 Si ,Ge ,SiGe ,SiC ,…C V G a A s , 請 先 閲 讀 背 面 之 注 意 事 項 再 裝 頁 訂 本紙張尺度適用中國囷家標準(CNS)A4規格(210 X 297公釐〉 -16' A7 4 63 22 3 B7___ 五、發明說明(Μ)
AlGaAs ,InP,InAs,或類似者。另外,在 這些半導體層的表面上,可藉著熱氧化,CVD,濺射, 或類似者形成一絕緣層,例如矽氧化物,矽氮化物,或矽 氮氧化物或類似者。 如果未預先形成分離層,則如稍後所述,可在形成一 多層結構後於正確位置處切開多層結構。或者,如果製備 產生應力的界面,則結構會在界面處分離。亦即,結構可 經由步驟s 1 ,S 3,及S 4。 經濟部智慧財產局員工消費合作社印5取 然後,在步驟S 3中,成爲支撐基板的部份(第二構 件)形成在上面形成有分離層的半導體晶圓上,因而形成 多層結構。有兩種方法可用來形成成爲此支撐基板的部份 。其中一方法爲將另外提供的第二晶圓黏結在上面形成有 分離層的第一晶圓上,而另一方法爲在第一晶圓上澱積相 當厚的材料例如多晶矽,因而形成支撐基板《可採用具有 與第一半導體基板相同的結構的晶圓例如C Z晶圓,F Z 晶圓*外延晶圓,氫退火晶圓,或類似者成爲第二晶圓》 第一晶圓可直接黏結在這些晶圓的半導體表面上,或是經 由在這些晶圓之間的絕緣層及/或黏結層而黏結》或者, 可採用例如石英玻璃,塑膠,或類似者的絕緣透明基板, 例如撓性金屬膜,鋁,不鏽鋼,或類似者的導電金屬基板 ,或陶瓷或類似者來取代第二晶圓,並且第一晶圓可直接 或經由絕緣層及/或黏結層而不直接地黏結於其。 然後,在步驟S 4中,多層結構在分離層上分離。有 兩種分離方法。其中一方法爲外部加熱多層結構,發射光 -17- 本紙張尺度通用中國囤家標準<CNS)A4規格(21〇χ 297公釐> 4 63 22 3五、發明說明(is) 至多層結構以吸收光,因而 量。明確地說,包含藉著植 離子,或類似者於第一晶圓 小空隙的層或是包含潛在細 密度隨著細小空隙的增加而 釋放現象發生在層中。此爲 的方法。或者,可用藉著加 或其附近且利用由於氧化物 力的分離方法。上述的熱能 的熱處理或是最好在4 0 0 A7 B7 在多層 入氫離 的預定 小空氣 減小。 在多層 熱過程 膜或類 是藉著 °C至6
結構的 子 > 稀 深度位 的層承 以此方 結構內 從側面 似者的 在3 0 0 0 °C 內部產 有氣體 置處而 受熱能 式,多 部產生 氧化分 生長所 0 °c至 的熱處 生分離能 離子,氮 形成的細 ,因而其 層結構的 分離能量 離層及/ 造成的應8 ο 〇 °c 理而產生 請 先 閱 讀 背 之 注 意 事 項 再i裝 頁 經濟部智慧財產局員工消費合作社印製 另一種 量。明確地 剝離結構的 多層結構的 後表面互相 與多層結構 破壞而剝開 而破壞分離 的切開方法 至於所 如乙醇:例 ,以及具有 .者。另外, 分離方法是直接對多層結構從外部賦予分離能 說,其包括將一楔塊插入多層結構的側面因而 方法:將由液體及/或氣體所構成的流體吹在 側面因而剝離結構的方法;於與多層結構的前 相反的方向施加拉力因而剝離結構的方法;於 的前後表面互相相反的方向施加壓力因而藉著 分離層的方法:對多層結構的側面施加剪力因 層而剝開結構的方法:使用內圓周刀片或線鋸 ;或賦予超音波振動因而破壞分離層的方法。 用的流體,可使用不使用水之下的有機溶劑例 如氫氟酸及硝酸的酸,或是例如氫氧化鉀的鹼 選擇性蝕刻其他分離區域的功能的液體或類似 可採用例如空氣,氮氣,:.碳酸氣體,稀有氣體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 訂 線 -18- 63 22 3 A7 B7 五、發明說明(16) ---U----------裝--- (锖先閱讀背面之注意事項再hk本頁: ,或類似者的氣體成爲流體。可採用對分離區域有蝕刻反 應的氣體或電漿。宜於使用具有高純度的水成爲噴射流, 例如去除雜質金屬或粒子的純水或超純水。但是,當分離 步驟在完全低溫過程中執行時,可在水噴射分離之後實施 沖洗或去除。 當然,上述的各種不同的分離方法可組合使用。 如此獲得的晶圓成爲例如S 0 I晶圓的具有高度價値 的晶圓,並且使用此晶圓來製造半導體裝置。所製成的半 導體裝置具有低功率消耗的優異性,並且可以高速率操作 (步驟S 5 )。 ’線· 另一方面,分離的第一晶圓(半導體基板)被採用成 爲表面被平滑化的非S 0'1晶圓,而非在上述步驟中被再 次利用成爲第一或第二晶圓,並且藉著利用此晶圓而提供 一般的半導體裝置。或者,此晶圓可被使用成爲監視或虛 設晶圓(步驟S 6 )。另外,晶圓可被轉用而經由日本專 利申請案特許公開第8_2 1 3 6 4 5號,第 10-233352 號,及第 10 -270361 號中所 揭示的方法來製造太陽電池。 經濟部智慧財產局員工消費合作社印製 對於表面平滑化,可對分離的第一晶圓施加拋光,硏 磨,蝕刻,熱處理,或類似者中的至少之一。特別是,在 含有氫的還原氣氛中對分離的第一晶圓實施熱處理(氫退 火)的方法爲較佳的方法,因爲可在抑制晶圓厚度的減小 之下進行表面平滑化,同時可使分離後的晶圓表面層中所 .含的例如硼的雜質向外擴散|因而可_降低雜質濃度。 -19- 本紙張尺度適用中國囷家標準(CNS)A4規格(210 x297公釐) A7 B7 6322 3 五、發明說明(]7) 氫退火的較佳溫度爲3 0 0°C以上,並且在晶圓構成 材料的熔點以下。當此退火施加於單晶矽晶圓時,溫度的 下限爲8 0 ◦ °C,而以1 0 0 0 °C較佳,並且溫度的上限 爲矽的熔點,以1 4 0 0 °C較佳,而以1 2 0 0 t更好。 氫退火的還原氣氛的較佳壓力可爲增壓,大氣壓力, 或減壓。其應爲在大氣壓力及3 . 9 X 1 04P a以下或以 上,或是其較佳地應爲在大氣壓力及1 . 3 P a以下或更 大。 氫退火的較佳處理時間不受特別的限制,因爲其係根 據所需的性質來適當地選擇。實際的範圍是從大約1分鐘 到1 0小時。 可採用1 0 0%的氫及氫與惰氣的混合氣體成爲用來 提供含有氫的還原氣氛的氣體。 經由此氫退火而獲得的剝離後的第一晶圓具有與商業 上可得的氫退火晶圓相同的水準,其可較佳地來製造例如 L S I的半導體裝置丨。 由於拋光所造成的平滑化是非常優異的方法。即使是 發生表面失敗,失敗的表面也可藉著拋光而幾乎完全被去 除。不像S 0 I層的表面拋光,對此拋光不需施加相關於 均勻度的嚴格要求。拋光可藉著類似於一般S ί晶圓的拋 光的方法來實施,因而大量生產性優異。但是,晶圓厚度 由於拋光而減小,因而以此觀點而言氫退火較優異。 至於拋光方法,化學及機械拋光(CMP)較佳。至 於用來實施CMP的拋光劑,可採甩矽石玻璃(硼矽玻璃 本紙張尺度過用中國國家標準(CNS〉A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事 項 X. 裝 頁 訂 經濟部智慧財岌局員工消貲合作社印製 -20- 4 63 22 3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明說明 ( 18) ) 9 二 氧 化 鈦 ,氮 化 鈦 氧 化 鋁 ,硝 酸鐵 氧 化 铈 膠 態 矽 石 y 氮 化 砂 ,碳 化 矽 石 墨 例如 鑽石 的 拋 光 顆 粒 或 是 具 有 這 jtb 顆 粒及 與 其 混 合 的 例 如Η 2 0 Ϊ -或κ I 0 3 的 氧 化 劑 或 是 例 如 N a 〇 Η Κ 0 Η ,或 類似 者 的 驗 性 溶 液 的 顆 粒 液 體 〇 可 省 略 平 滑化 步 驟 〇 當 妖 在拋 光的 情 況 中 可 執 行 鏡 面 拋 光 或 是可 對 不 只 是 一 面 而是 對兩 面 均 實 施 鏡 面 拋 光 〇 在 本 發 明 中, 當 特 別 是 採 用 Ρ型 半導 體 晶 圓 成 爲 第 一 晶 圓 時 如 圖 2所 示 在 分 離 步 驟S 4中 製 備 例 如 S 〇 I 晶 圓 的 第 —^ 半 導體 晶 圓 ( 步 驟 S 5 ) ,分 離 的 Ρ 型 半 導 體 晶 圓 被 平 滑化 ,P U層或h 「層及 類 :似者 外延 生 長 ( 步 驟 S 6 ) 在 其 表 面 上 ,妖 後 可 製備 (步驟S 7 )具有F > 一 層 或 Ν 層 及 類 似 者 形 成 在P 型 半 導 體 晶 圓 上的 外延 晶 圓 0 特 別 是 j 較 佳 地 採 用 高 濃度 P 型 半 導 體 晶 圓成 爲Ρ 型 半 導 體 晶 圓 〇 這 是 因 爲 如 稍 後會 特 別 敘 述 的 Ρ _外延/ 3F 基 板 的 形 式 在 巨 刖 採 用 的 晶圓 中 疋 最 被 廣 泛 採用 的。 外 延 生 長 處 理 可 在 剝 離 後 的 第 一晶 圓 的 表 面 已 經 被平 滑化 一 次 之 後施 加 〇 此 外 延 生 長 處 理可 在 剝 離 後 未 施 加拋 光, 蝕 刻 或 熱 處 理 而 只 沖洗 之 後 施加 〇 田 外 延 半 導體 層 形 成 在 成 爲 第一 晶圓 的 高 濃 度 Ρ 型 半 導 體 晶 圓 上 且 被採 用 時 Ϊ 如 圖 3 所示 ,在 分 離 步 驟 S 4 中 製 備 例 如 S 〇 I晶 圓 的 第 一 半 導 體晶 圓( 步 驟 S 5 ) 〇 另 外 1 外 延 半 導 體層 根 據 分 離 位 置 :而存 留在 分 離 的 间 濃 度 Ρ 頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 Μ 讀 背 面 之 注 意 事 項 訂 21 - 經濟部智慧財產局員工消費合作社印製 4 63 22 3 A7 B7 五、發明說明(l9) 型 半 導 am 體 晶 圓 上。如此, 可在不新造成外延 生長 之 下 製 備 外 延 晶 圓 ( 步 驟 S 7 )。 例如,具有p -外延 層的 外 延 曰 曰Η 圓 完 成 在 P +基板上。亦即 ,外延半導體層在步 驟S 1 中 形成 Ϊ 而 分 離 層 形 成於其上。 如此,不像圖2 , 不需 要 在 步 驟 S 6 中 提 供 新 的外延半導 體層。特別是,P ― (或 N ) 型 第 ― 半 導 髀 層 形 成在高濃度 P型半導體晶圓上 ,而 第 二 半 導 體 層 進 — 步 形 成於其上, 並且分離位置較佳 地設 置 在 第 ― 半 導 體 層 的 內 部。高濃度 P型具有1 X 1 ◦ 1 7 c Γ η ' 3 至 1 X 1 0 2 0 C m_3的硼濃度,以及〇 . 〇〇 1至 0 * 5 0 h m C m 的電阻係數 〇 視 情 況 可 能在N型半 導體上使其成爲用 來形 成 分 離 層 的 多 孔 狀 j 但 是宜於採用 P型半導體。Una! ?ami 等 人 硏 究 陽 極 化 中 的 S i溶液反應 ,並且得到H F溶 液中 的 陽 極 化 而 要 有 正 孔 的 結論(T. UnagamiJ. Electrochem. Soc ·, V 〇1. 1 27 ,: 第 476 頁(1980年 ))。爲形成多孔狀 ,較 佳 地採 用 尚 濃 度 P 型 半 導體晶圓, 並且其雜質濃度範圍一般是 :從 5 0 X 1 0 1 6 / c m 3 至 5 . 0 X 1 0 2〔 )/ c m L 3 9 而 以 1 • 0 X 1 0 1 7 / C E η 3 至 2 . 0x10 2 0/ 'C ir 1 3 較 佳 並 且 以 5 • 0X10 1 7 / c m 3 至 1 . 0 X 1 0 1 2 0 / C m 3更好 。當分離層是藉著離子植入而形成 時, 採 用 氫 氮 > 稀 有 氣 體 或類似者( He ,N e ,A r 或類 似 者 ) 成 爲 離 子 植 入 種 類。可植入 其中的至少之一或更多。 外 延 生 長 的較佳溫度 :爲5 0 0 °C或以上 ,並 且 在 晶 圓 構成材料的熔點以下。當外延生長施加於單晶矽晶圓時’ — ΙΓΙ — — — — —— I· · I I (請先閱讀背面之注意事項再CX本頁) .SJ·. -線. 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐) -22- 4 63 22 3 A7 _ B7 五、發明說明(2〇) 溫度的下限爲6 Q 〇 t,而以8 0 〇 °C較佳,並且溫度的 上限爲矽的熔點,而以1 4 0 〇 °C較佳,並且以1 2 0 0 °C更好。 外延生長是藉著c VD法或濺射法來執行,較佳的氣 氛壓力可爲大氣壓力或減壓,應在大氣壓力及 3.9x10 4P a以下或更大,或是應更佳地在大氣壓 力及1.3Pa以下或以上。 外延生長的較佳處理時間不受特別的限制,因爲其係 根據所需的膜厚度來選擇。實際範圍是從1 0秒至1 0小 時。 至於用於外延生長的氣氛原料氣體,舉例而言可爲從 矽烷或其類似物例如S i Η 4,S i C 1 3 Η , S i C 1 2 Η 2 > SiCl4,Si2H6,SiF4,或類 似者中選擇的至少一氣體。爲加入雜質,可加入例如 B2He,BF3,BB r3的含接受體氣體或是例如PH3 ,A s H3或類似者的含給予體氣體。另外,可於以上所述 者加入氫氯酸,氯,或類似者,或是可加入氫或稀有氣體 。一般而言,採用氫氣成爲載體氣體。 如上所述,在本發明的一實施例中,使用P +晶圓來製 造S 0 I晶圓以較佳地使其成爲多孔狀而成爲第一晶圓, 並且外延層生長在剝離之後的第一晶圓的表面上,因而製 造外延晶圓。所製成的外延晶圓可較佳地來製造積體電路 例如記憶體,邏輯電路,類比訊號處理電路,以及類比-.數位混合電路,或是半導體功能元仵例如c C D,太陽電 本紙張尺度通用中國國家標準(CNS)A4規格(210 Χ 297公釐〉 :---.----------裝--- <請先閱讀背面之ii意事項再本頁) *6· ί線- 經濟部智慧財產局員工消費合作社印製 -23- 4 63 22 3 A7 經濟部智慧財產局員工消費合作社印製 B7 ____五、發明說明(21) 池,或類似者。在單一製造過程中,可製造s 0 I晶圓及 外延晶圓二者,並且可降低總材料成本。 以下敘述外延晶圓。 在低功率消耗及高速L S I技術(Realize Co.,Ltd., 第4 7 9頁至第4 8 3頁)中,以P_外延層/P+基板成 爲用來減小數位雜訊的基板結構的一例。 根據第5-1節,矽科學(UCS Semiconductor Substrate Technical Study Society, Realize Co., Ltd.),當 在外延晶圓上製造MOS LSI時,大部份的MOS L S I被採用在P型外延/P+基板結構中。因此,採用外 延晶圓的最重要的因素是可改善軟體誤差及鎖上。另外, 在第5 . 4節中,P型外延/P 4基板的外延晶圓的 TDD B特性就MO S結構氧化物膜的絕緣破壞特性而言 比C 2大塊S 1晶圓好,並且由於基板中硼濃度高的區域 而有強的吸氣效果。 在此節中,討論外延晶圓的價格。如果的晶圓的開孔 變大,則外延晶圓與C Z S i晶圓之間的價格差異變小。 對於十億位元的世代,需要超高品質的S i晶體。另外, 由於具有較大直徑的C Z晶圓(對外延晶圓價格)的價格 比的增加,使用大量外延晶圓於高積體Μ 0 S L· S I例 如DRAM的世代來臨。 在本發明中,當多孔層形成爲分離層時,較佳地採用 高濃度P+晶圓。當分離的高濃度P+晶圓(半導體基板) .在不丟棄下被利用或轉用成爲P〜外延基板時,可從此二晶 (請先閱讀背面之注意事項再ΓΛ^本頁: -裝 訂· 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -24- ^ 63 22 3 A7 B7 五、發明說明(22) 圓製造一高品質S 0 I晶圓及一外延晶圓。另外,可始終 採用新的晶圓成爲用來製造S 0 I晶圓的晶圓,因而可增 加S 0 I晶圓製造效率。因此*可建構在商業上有利的半 導體製造系統來用於上述外延晶圓的大量消耗。 當採用p-晶圓成爲第一晶圓時,製造上述的積體電路 或半導體功能元件的較佳晶圓係藉著在不施加外延生長處 理下只是將表面平滑化而形成。當然,當對製造此種積體 電路或半導體功能元件需要較高品質的層時,可在平滑化 的表面上另外形成外延層。當分離的第一晶圓(半導體基 板)被利用或轉用時,此晶圓的價格幾乎相等於初始晶圓 的價格或是較不昂貴。另外I如果晶圓具有高價値,則其 可以較高的價格販售,因而可建構在商業上有利的半導體 製造系統。 以下參考圖式更詳細敘述本發明的較佳實施例。 (實施例1 ) 圖4 A至4 G爲顯示根據本發明的第一實施例的晶圓 製造方法的示意圖。 經濟部智慧財產局8工消費合作社印製 首先,如圖4 A所示,由例如C Z矽晶圓,F Z矽晶 圓’或類似者的大塊晶圓構成的第一晶圓1的表面承受陽 極化以成多孔狀’因而形成多孔層4。 然後,如圖4 B所示,非多孔層5'形成在多孔層4上 而形成第一構件。用來形成非多孔層5的方法包括氫退火 以封閉多孔層4的孔,以藉著外:延生長來使其成爲非多孔 本紙張尺度適用中國固家標準(CNS)A4規格(210 X 297公釐) -25- A7 ^322 3 B7_ ___ 五、發明說明(23) 狀或形成非多孔狀單晶層。另外,非多孔層5的表面視需 要被氧化,因而在非多孔層5上形成絕緣層6。可藉著 CVD或濺射及類似者而非氧化來形成絕緣層6。在此實 施例中,採用多孔層4成爲分離層= 如圖4 C所示,第一晶圓1的絕緣層6的表面與第二 晶圓2的表面互相黏結而形成多層結構。 第二晶圓2可爲上面暴露半導體的晶圓,或是在其表 面上可形成有絕緣膜的晶圓。或者,可採用例如石英玻璃 的絕緣透光基板來取代第二晶圓。或者•可採用以塑膠爲 基礎的撓性膜。 在此黏結中,這些晶圓的表面可在互相接觸下於室溫 承受熱處理以增加黏結強度,並且可藉著陽極黏結而互相 黏結。或者,熱處理可在二者開始互相接觸時同時執行。 另外,在黏結步驟中,可在二者被加壓以使其互相更緊密 接觸下執行熱處理或類似者。熱處理是較佳地在氧化氣氛 中或惰氣(N2,A r ,或類似者)氣氛中執行。 另外,最好藉著對成對黏結面的至少之一施加使用氧 1氮,矽,氫,稀有氣體,或類似者的電漿處理來預先活 化黏結面。另外,可在這些黏結面之間插入一黏結層。 如圖4D所示,於分離層(多孔層4 )處,藉著上述 方法分離多層結構(參考數字4 1及4 2各表示分離的多 孔層)。剝離的第一晶圓1的非多孔狀部份維持晶圓形狀 ,並且多孔層的存留部份4 1形成在分離的面上。另一方 .面,從第一晶圓轉移的非多孔層與絕緣層6 —起形成在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----— II--!!_ --I {請先Μ讀背面之注意事項再本頁) 訂. 經濟部智慧財產局員工消費合作社印製 -26- 4 63 22 3 A7 B7 經濟部智慧財產局員Η消費合作社印製 五、發明説明(24) 第二晶圓2上。多孔層的存留部份4 2形成在 上。在圖中,雖然分離位置畫成在多孔層的內 然第一晶圓1與多孔層4之間的界面或是非多 孔層4之間的界面可能在分離位置處=在隨後 也是如此。 如圖4 E所示,多孔層的存留部份4 2被 留部份4 2的厚度相當厚時,採用氟酸,過氧 醇的混合物液體成爲蝕刻劑,使得存留部份4 刻而被選擇性地去除,然後表面藉著氫退火而 如果存留部份4 2的厚度薄,則存留部份4 2 刻下藉著氫退火來去除,並且可同時執行平滑 此,獲得具有高價値的S '◦ I晶圓。可對存留 去除步驟加入拋光或平面化步驟。 在圖4 F中*在剝離後的晶圓1 (半導體 存留部份4 1藉著拋光,平面化,濕蝕刻,或 似者而被去除及平滑化。如此,獲得大塊晶圓 上面的存留部份41只是被去除的第一晶圓上 的存留部份41被去除而不將其表面平滑化的 ,可對表面平滑化步驟執行外延生長(圖4 G ) 如圖4 G所示,由非多孔狀P型單晶半導 延層7可藉著在剝離之後的晶圓1的表面上執 其分離的面 部,但是當 孔層5與多 的實施例中 去除。當存 化氫,及乙 2藉著濕蝕 被平滑化。 可在不濕蝕 化處理。如 部份4 2的 基板)上的 氫退火及類 。此處,在 ,亦即上面 第一晶圓上 請 先 閲 讀 背 面 之 注 意 事 項 r^,▲裝 頁 訂 線 體構成的外 行外延生長 處理而形成。如此,獲得外延晶圓°亦即,從二半導體晶 圓獲得一SO I晶圓(圖4E)及一大塊晶圓(圖4F) 或是外延晶圓(圖4 G )。在本:發明中,採用此大塊晶圓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -27- A7 4 6322 3 _____B7__ 五、發明說明(25) /--ΙΓΙ — — — — — — — — - I (請先閱讃背面之注意事項再r->、本頁) (外延晶圓)於上述第一及第二晶圓以外的用途9例如, 晶圓被用來製造太陽電池’被使用成爲虛設晶圓或監視器 晶圓,或是成爲外延晶圓販賣。 在分離之後’在存留在第一或第二晶圓上的分離層非 常薄的情況中,幾乎沒有此層,或是即使存留有此層也沒 有任何問題,可省略去除上述存留部份的步驟,此在隨後 的實施例中也相同。 如已經敘述的,當採用高濃度P型半導體晶圓成爲第 一晶圓時,晶圓較佳地成爲多孔狀。圖4 G中所得的外延 晶圓爲具有形成在P +晶圓上的外延層(例如P -層)的晶 圓。 此處,在多孔層4上形成非多孔層5之前,可加入以 下步驟(1 )至(4)的至少之一。一系列的步驟可較佳 地以(1 ) — ( 2 )的順序來實施,以(1 ) — ( 2 )— (3)或(1)->(2)— (4)更佳,而以(1) —( 2 ) — ( 3 ) — ( 4 )最好。 (1 )在孔的壁上形成保護層的步驟 經濟部智慧財產局眞工消費合作社印製 例如氧化物膜或氮化物膜的保護膜可設置在多孔層中 的孔的壁上,以防止孔由於熱處理而變粗。例如,在氧化 氣氛下執行熱處理(200 t至700 °C)。形成在多孔 層的表面上的氧化物膜或類似者可在需要時被去除(例如 表面暴露於含有HF的液體)。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -28 - 463223 A7 ____B7__ 五、發明說明(26) (2 )氫烘焙步驟 多孔層在含有氫的還原氣氛中承受於8 〇 〇t至 1 2 0 0 °C的熱處理’因而將存在在多孔層的層表面上的 孔密封至某一程度。 (3 )供應非常小量的原料的步驟 如果孔不能藉著上述的氫烘焙處理而被密封,則供應 小量的非多孔層5的原料,因而進一步密封層表面上的孔 〇 明確地說’原料的供應被調整成使得生長率爲2 0 nm/m i η (毫微米/分鐘)或更小,以1 〇 nm/ m i η或更小較佳,而以2 n m/m i η或更小更好。 (4 )高溫烘焙步驟 在比上述的氫烘焙步驟及/或供應小量原料的步驟的 處理溫度高的溫度及在含有氫的還原氣氛下執行熱處理。 以此方式,可在多孔層的表面上達成更完全的密封及平滑 化。 經濟部智慧財產局員工消費合作社印製 (實施例2 ) 圖5A至5 I爲顯示根據本發明的第二實施例的製造 晶圓的方法的示意圖。 首先,如圖5 A所示,提供由例如c z砂晶圓’ F z 矽晶圓,或類似者的大塊晶圓所構成的第一晶圓1 ,並且 -29- 本紙張尺度適用申國國家標準(CNS)A4規格(210 X 297公爱) 463223 五、發明說明(27) 加入有摻雜劑的單晶 而形成在第一晶圓的 具有1X1017cm P +層。 其次,如圖5 B 的表面承受陽極化而 ,最好只使單晶半導 層1 0以大約1 0 0 的厚度存留在多孔層 的區域可承受陽極化 然後,在圖5 C 因而形成第一構件。 氫退火來封閉多孔層 A7 B7 半導體層3使用擴散法或離子植入法 頂層上。此單晶半導體層3較佳地爲 -3至1 X 1 〇2Qcm — 3的硼濃度的 所示,第一晶圓1的單晶半導體層;3 成多孔狀,因而形成多孔層4。此時 體層3的頂層成多孔狀,使得非多孔 nm (毫微米)至2 0em (微米) 4的下方。如此,硼濃度被嚴格規定 ,因而可形成均勻多孔狀表面。 中,非多孔層5形成在多孔層4上, 用來形成非多孔層5的方法包括藉著 4的孔以使頂層成爲非多孔狀,或是 請 先 閲 讀 背 之 注 意 事 項 訂 經濟部智慧財產局員工消費合作杜印製 面藉在 晶矽 2 面的 氧 表可。 二 Z 圓表璃 用 的。6 第 C 晶其玻 使 5 6 層 與如二在英 加 層層緣 面例第是石 施 孔緣絕 表用爲或如 一 多絕成 的採成 '例 之 非成形 6 可圓圓用 少 。 形來罾層。晶晶採 至 層上化ii緣構塊的可 的 晶 5 氧 Μ 絕結大體- 面 單層熱^的層的導者。結 狀孔非成 1多者半或 Η黏 孔多而 4 圓成似露。曰g 對 多非者層晶形類暴圓 一 | 成 非在似孔 | 而或面晶第對 成而類多第結,上的代著 形因及用,黏圓爲膜取藉 來-射採中相晶可緣來好 長化濺 ,0互矽2絕板最 生氧或中 5 面 Z 圓有基 , 延被 D 例圖表 F曰BH成光外 外要V施在的,二形透另 著需 C 實 2 圓第可緣 藉視著此 圓晶。上絕 線 本紙張尺度遶用申國國家標準(CNS>A4規格(210 X 297公釐) -30* A7 4 63 223 ____B7___ 五、發明說明(28) ,氮,矽,氫,稀有氣體,或類似者的電漿處理來預先活 化黏結面"另外,可在這些黏結面之間插入一黏結層。 ----Γ---------裝·-- <請先閱讀背面之注意事項再本頁) 在圖5 E中,於分離層(多孔層4 )處,藉著上述方 法分離多層結構。剝離的第一晶圓的非多孔狀部份維持晶 圓形狀,並且在分離面上具有多孔層的存留部份4 1 。g 一方面,從第一晶圓轉移的非多孔層5與絕緣層6 —起形 成在第二晶圓2上,並且在其分離面上具有多孔層的存留 部份4 2。 ί線. 在圖5 F中,存留部份4 2被去除。當存留部份4 2 的厚度相當厚時,採用氟酸,過氧化氫,及乙醇的混合物 成爲蝕刻劑,使得存留部份4 2藉著濕蝕刻而被選擇性地 去除,然後表面藉著氫退火而被平滑化。當存留部份4 2 的厚度薄時,存留部份4 2可在不濕蝕刻下藉著氫退火來 去除,並且可同時執行平滑化處理。如此,獲得具有高價 値的S ◦ I晶圓。 在圖5 G中,在剝離後的晶圓1 (半導體基板)上的 存留部份4 1藉著拋光,平面化,濕蝕刻,氫退火,或類 似者而被去除及平滑化。 經濟部智慧財產局員工消費合作社印製 另外,當非多孔層1 0被去除時,獲得與原始晶圓相 同的大塊晶圓(圖5H)。 另外,如圖5 I所示,由非多孔狀P型單晶半導體構 成的外延層7可在剝離之後的晶圓1的表面上已經執行外 延生長處理之後形成,因而獲得外延晶圓。亦即,從二晶 圓獲得一 S Ο I晶圓及一大塊晶:圓ί.圖5 Η )或是外延晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -31 - 463223 A7 B7 五、發明說明(29) 圓(圖5 I )。此大塊晶圓(外延晶圓)被採用於製造圖 5 A至5 I所示的S Ο I晶圓以外的用途。例如,晶圓被 採用成爲用來製造太陽電池的設備晶圓,被使用成爲監視 器晶圓或虛設晶圓,或是成爲大塊晶圓或外延晶圓販賣。 (實施例3 ) 以下藉著再次參考圖5A至5I來敘述根據本發明的 第三實施例的製造晶圓的方法。 首先,如圖5 A所示,提供由例如C Z矽晶圓,F Z 矽晶圓’或類似者的大塊晶圓所構成的第一晶圓1 ,並且 單晶半導體層3藉著外延生長處理而形成在其表面上。此 單晶半導體層3較佳地爲具有界定P型導電性的 1 X 1 0i7cm — 3 至 1 X 1 〇2〇cm — 3 的硼濃度的 P + 層。 其次,如圖5 B所示,第一晶圓1的單晶半導體層3 的表面承受陽極化而成多孔狀,因而形成多孔層4。此時 ,最好只使單晶半導體層3的頂層成多孔狀,使得非多孔 外延層1 0以大約lOOnm (毫微米)至2〇μιη (微 米)的厚度存留在多孔層4的下方。 然後,在圖5 C中,非多孔層5形成在多孔層4上, 因而形成第一構件。用來形成非多孔層5的方法包括藉著 氫退火來封閉多孔層4的孔以使頂層成爲非多孔狀,或是 藉著外延生長來形成非多孔狀單晶層。非多孔層5的表面 -視需要被氧化,因而在非多孔層:5 _上形成絕緣層6。可藉 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) 請 先 閲 讀 背 面 之 注 項 再 I , I裝 頁 訂 經濟部智慧財產局員工消費合作社印製 -32- 經濟部智慧財產局員工消費合作杜印製 463223 A7 __________B7____ 五、發明說明(3〇) 著CVD或濺射及類似者而非熱氧化來形成絕緣層6。在 此實施例中,採用多孔層4成爲分離層。 在圖5 D中,第一晶圓1的絕緣層6的表面與第二晶 圓2的表面互相黏結而形成多層結構。由例如C Z矽晶圓 ’ F Z矽晶圓,或類似者的大塊晶圓所構成的第二晶圓2 可爲上面暴露半導體的晶圓,或是在其表面上可形成有絕 緣膜的晶圓。或者,可採用例如石英玻璃的絕緣透光基板 來取代第二晶圓。在黏結期間,這些表面可在互相接觸下 於室溫承受熱處理以增加黏結強度,並且可藉著陽極黏結 而互相黏結。或者,熱處理可在二者開始互相接觸時同時 執行。另外,在黏結步驟中,可在二者被加壓以使其互相 更緊密接觸下執行熱處理或類似者。 另外,最好藉著對成對黏結面的至少之一施加使用氧 ’氮,矽,氫,稀有氣體,或類似者的電漿處理來預先活 化黏結面。 另外,可在這些黏結面之間插入一黏結層。 在圖5 E中,於分離層(多孔層4)處,藉著上述方 法分離多層結構。剝離的第一晶圓的非多孔狀部份維持晶 圓形狀,並且在分離面上具有多孔層的存留部份4 1 。另 一方面,從第一晶圓轉移的非多孔層與絕緣層6 —起形成 在第二晶圓2上,並且在其分離面上具有多孔層的存留部 份4 2。 在圖5 F中,存留部份4 2被去除。當存留部份4 2 的厚度相當厚時,採用氟酸,過氧化氫,及乙醇的混合物 本紙張尺度適用中圈國家標準(CNS)A4規格(210 X 297公釐) -Γ I ΙΓ I — I --------- (諳先閱讀背面之注意事項再本頁) -δ]· i線. -33- 463223 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明說明(31) 成爲蝕刻劑,使得存留部份4 2藉著濕蝕刻而被選擇性地 去除,然後表面藉著氫退火而被平滑化。當存留部份4 2 的厚度薄時,存留部份4 2可在不濕蝕刻下藉著氫退火來 去除,並且可同時執行平滑化處理。如此,獲得具有高價 値的S Ο I晶圓(圖5 F )。 在圖5 G中,在剝離後的晶圓1 (半導體基板)上的 存留部份4 1藉著拋光,平面化,濕蝕刻,氫退火,或類 似者而被去除及平滑化。此時,圖5A中形成的外延層 1 0存留。當氫退火在此狀態中施加時,表面被平滑化。 另外,所含的硼的濃度藉著向外擴散而降低,並且層1 0 形成爲P 型單晶半導體層。此爲具有與所謂的P -外延晶 圓相同品質的晶圓。如果不需要確實實施向外擴散,則即 使表面藉著拋光或短時間的氫退火而被平滑化,也可形成 具有與p -外延晶圓相同品質的晶圓。可在層1 〇上外延生 長一外延層。 另外,當層1 0被去除時*獲得與原始晶圓相同的大 塊晶圓(圖5 Η )。 另外,如圖5 I所示,由非多孔狀Ρ型單晶半導體構 成的外延層7在剝離之後的晶圓1的表面上已經執行外延 生長處理之後形成成爲外延晶圓。亦即,從二晶圓獲得一 S 0 I晶圓及一外延晶圓或大塊晶圓。此非s 〇 I晶圓在 不被再次用來製造so I晶圓之下被轉用或販賣用於其他 用途。 以下參考圖1 5 A至1 5 H.敘述在從一砂晶圓製造一 ---Γ---------裝 i I 請先閲讀背面之注意事項再本頁) SJ· -線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) -34- A7 463223 B7__ 五、發明說明(32) S 〇 I晶圓及一外延晶圓的情況中的有利點。 如圖1 5A所示’外延矽層3形成在大塊矽基板1上 〇 其次,如圖1 5 B所示,外延層3的一部份承受陽極 化,因而成爲多孔狀’並且形成多孔層(分離層)4。然 後’成爲S Ο I晶圓的主動層的非多孔狀單晶矽層5形成 在多孔層4上(圖15C)。另外,形成成爲SOI晶圓 的絕緣膜的一部份的氧化物膜6 (圖1 5 D)。此時,如 圖所示,氧化物膜也形成在矽基板1的表面上。第二矽晶 圓2黏結於其(圖15E)。在此黏結中,可於氧化氣氛 執行熱處理,使得黏結力加強 > 並且也可加厚矽基板1的 表面上的氧化物膜。然後’,黏結基板被分離(圖1 5F) ,存留的多孔層4 1及4 1被去除,因而可獲得SO I晶 圓(圖15G)及外延晶圓(圖15H)。 在處理步驟中,採用用來形成設備的外延晶圓,以在 成爲背面屏蔽的氧化物膜附著於表面特別是基板的背面下 防止雜質從晶圓擴散至外部。 根據上述步騾,即使未提供與其他步驟區分的形成背 面屏蔽的步驟,此種背面屏蔽也在製造S 0 I晶圓的一系 列步驟中形成。因此,可非常有效地製造外延晶圓。 特別是,經由一系列的S 0 I晶圓製造步驟所獲得的 外延晶圓(圖1 5 H)的背面氧化物膜的厚度被較佳地控 制於l〇nm至1 〇em ’而以l〇〇nm至3#m更好 ^ n n ϋ ϋ —J 1 I > n ϋ <請先閱讀背面之注意事項再Gk本頁) 訂. -線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -35- A7 B7 463223 五、發明說明(33) 在圖1 5 A至1 5 Η中’已經敘述採用陽極化來形成 分離層的情況。當利用藉著離子植入而形成的微氣泡層來 製造S 0 I晶圓時,可藉著含有二氧化步驟(在離子植入 之前的矽晶圓的表面上形成保護膜的氧化步驟以及用來增 加黏結強度的氧化步驟)而與分離步驟同時地獲得具有背 面屏蔽的外延晶圓。 (實施例4 ) 圖6 Α至6 G爲顯示根據本發明的第四實施例的晶圓 製造方法的示意圖。 首先,在圖6A中,提供由例如CZ矽晶圓,F Z矽 圓,或類似者的大塊晶圓所構成的第一晶圓。第一晶圓 的表面視需要被氧化,因而形成絕緣層6。然後’在圖 6 B中,植入從氫,氮,及稀有氣體選擇的離子’因而於 預定深度處形成成爲分離層的含有細小空腔(微氣泡或微 空腔)的層1 4。如此,具有由單晶半導體構成的非多孔 層5的第一構件形成在分離層14上。 在圖6 C中,第一晶圓1的絕緣層6的表面與第二晶 圓2的表面互相黏結而形成多層結構。第二晶圓可爲上面 暴露半導體的晶圓,或是在其表面上可形成有例如氧化物 膜的絕緣膜的晶圓。或者,可採用例如石英玻璃的絕緣透 光基板來取代第二晶圓。此黏結可在室溫執行。在黏結期 間,這些晶圓的表面可在互相接觸下於室溫承受熱處理以 增加黏結強度,並且可藉著陽極黏結,而互相黏結。或者, 請 先 閲 讀 背 面 之 注 意 事 項 r^, 么裝 頁 訂 曰曰 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS>A4規格<210 X 297公釐) -36- 4 63 223 A7 經濟部智慧財產局員工消費合作社印製 B7__五、發明說明(34) 熱處理可在二者開始互相接觸時同時執行。另外,在黏結 步騾中,可在二者被加壓以使其互相更緊密接觸下執行熱 處理或類似者。另外,可在這些要黏結的表面之間插入一 黏結層。另外,最好藉著對成對黏結面的至少之一施加使 用氧,氮,矽,氫,稀有氣體,或類似者的電漿處理來預 先活化黏結面。 如圖6 D所示,於分離層1 4處,使用上述方法分離 多層結構。在此方法中,當在圖6 C中的熱處理期間溫度 被設定於4 0 0°C或以上時,分離現象可與黏結同時發生 。溫度範圍最好爲從400 °C至600 °C » 剝離的第一晶圓的非多孔狀部份維持晶圓形狀,並且 在分離面上具有分離層14的存留部份1 4 1。另一方面 ,從第一晶圓轉移的非多孔層5與絕緣層6 —起形成在第 二晶圓2上,並且在分離面上具有分離層1 4的存留部份 1 4 2 ° 在圖6 E中,存留部份1 4 2被去除。此時,此部份 可以低拋光率被拋光,然後可承受氫退火。或者,可在不 拋光存留部份1 4 2之下執行氬退火來將其去除,並且同 時可執行平滑化處理。如此,獲得具有高價値的S 0 I晶 圓。 在圖6 F中,在剝離後的晶圓1 (半導體基板)上的 存留部份1 4 1藉著拋光,濕蝕刻,氫_退火,或類似者而 被去除及平滑化。如此,獲得大塊晶圓。另外,如圖6 G .所示,可視需要在剝離後的晶圓1的表面上執行外延生長 i I I Γ I I I----- - 裝 i I (請先閱讀背面之注意事項再0¾本頁) --δ . _線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -37- ά 6
C Α7 Β7 經濟部智慧財產局員工消貲合作社印製 五、發明說明(35) 處理’因而形成由非多孔狀P型單晶半導體構成的外延層 7。在此情況中*獲得外延晶圓= 採用高濃度P型晶圓成爲第一晶圓1 ,並且採用p〜單 晶層成爲外延層7,因而形成圖6 G所示的P—外延/P + 基板。在圖6 E中,當執行氫退火時',高濃度p +層5藉著 硼的向外擴散而給予具有低濃度的s ο I晶圓(p-層)。 P_外延/P+基板被轉用於上述的SO I晶圓的製造以外 的其他各種不同的用途。 (實施例5 ) 圖7 A至7 I爲顯示根據本發明的第五實施例的製造 晶圓的方法的示意圖。 ^ 首先,如圖7 A所示,提供由例如C Z矽晶圓,F Z 矽晶圓,或類似者的大塊晶圓所構成的第一晶圓1 ,並且 使用外延生長處理在表面上形成單晶半導體層3 » 其次,如圖7 B所示’第一晶圓1的外延層3的表面 視需要被氧化,因而形成絕緣層6 (圖7 B) <然後,植 入從氫,氮,及稀有氣體選擇的離子,使得於預定深度處 形成成爲分離層的含有細小空腔的層1 4。如此,由單晶 半導體構成的非多孔層5存留在分離層1 4上,因而形成 第一構件(圖7 C )。 此時,最好植入離子至外延層3內,使得非多孔狀外 延層1 0以大約1 0 nm至2 0 的厚度存留在分離層 1 4的下方。 \ .— 丨 -------裝--- (請先閱讀背面之沒意事項再¢.¾本頁) .5J· 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 • 38 - Α7 Β7 五、發明說明(36) 在圖7 D中,第一晶圓1的絕緣層6的表面與第二晶 圓2的表面互相黏結而形成多層結構》由例如C Z矽晶圓 ’ F Z矽晶圓,或類似者的大塊晶圓所構成的成爲第二構 件的第二晶圓2可爲上面暴露半導體的晶圓,或是在其表 面上可形成有絕緣層的晶圓。或者,可採用例如石英玻璃 的絕緣透光基板來取代第二晶圓。此黏結可在室溫執行。 在黏結期間,這些晶圓的表面可在互相接觸下於室溫承受 熱處理以增加黏結強度,並且可藉著陽極黏結而互相黏結 。或者,熱處理可在二者開始互相接觸時同時執行。另外 ’在黏結步驟中,可在二者被加壓以使其互相更緊密接觸 下執行熱處理或類似者。可在這些要黏結的表面之間插入 一黏結層。另外,最好藉箸對成對黏結面的至少之一施加 使用氧,氮,矽,氫,稀有氣體,或類似者的電漿處理來 預先活化黏結面。 在圖7 E中,於分離層1 4處,藉著上述方法來分離 多層結構。當溫度於步驟S 4 3中的熱處理時被設定於 4 0 0 °C至6 0 Ot時,分離現象會與黏結同時發生。 剝離的第一晶圓1在厚度未減小下維持晶圓形狀,並 且在分離面上具有分離層1 4的存留部份1 4 1。另一方 面,從第一晶圓轉移的非多孔層5與絕緣層6 —起形成在 第二晶圓2上,並且在分離面上具有分離層1 4的存留部 份1 42。在圖7F中,存留部份1 42被去除。此時, 可以低拋光率實施拋光,然後也可實施氫退火。或者,可 在不拋光下實施氫退火,並且可:與去除存留部份1 4 2 — 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 項 再 $裝 頁 訂 線 經濟部智慧財產局員工消費合作社印製 -39- 4 63 223 A7 經濟部智慧財產局員工消費合作社印製 B7__五、發明說明(37) 起實施平滑化處理。如此,獲得具有高價値的S 0 I晶圓 〇 在圖7G中,在剝離後的晶圓1(半導體基板)上的 存留部份1 4 1藉著拋光,濕蝕刻,氫退火,或類似者而 被去除及平滑化。此時,圖7 C中所形成的外延層1 〇存 留。當氫退火在此狀態中施加時,表面被平滑化。另外, 如果硼濃度高,則所含的硼的濃度藉著向外擴散而降低, 並且層10形成爲p-型單晶半導體層。 另外,當外延層1 0被去除時,獲得與初始晶圓相同 的大塊晶圓(圖7 Η )。 另外’如圖7 I所示,可在剝離後的晶圓1的表面上 執行外延生長處理之後形成由非多孔狀Ρ型單晶半導體構 成的外延層7。因此,獲得外延晶圓。亦即,從二晶圓獲 得一 S ◦ I晶圓及一大塊晶圓或外延晶圓。在本發明中, 採用非SO I晶圓於製造SO I晶圓以外的其他用途。 採用高濃度P型晶圓成爲第一晶圓1,並且採用p-單 晶層成爲外延層7,因而在步驟S 4 7中形成ρ-外延/ Ρ +基板。在步驟S 4 5中,當執行氫退火時,高濃度ρ + 層5藉著硼的向外擴散而給予具有低濃度的SO I晶圓( P —層)。 (實施例6 ) 採用例如矽晶圓的半導體基板成爲第一基板。在半導 體基板上,藉著C VD或分子束外延生長方法形成由與異 :---.----------裝—— (請先閱讀背面之注意事項再本頁) ο 線. 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公餐) -40- Α7 ά 63 223 ___Β7____ 五、發明說明(38) 質外延生長基板的材料不同的材料所構成的半導體層。此 半導體爲S 1 Ge或Ge。 另一方面,採用矽晶圓成爲第二基板。 例如氧化物膜的絕緣膜形成在半導體層的表面及/或 第二基板的表面的至少之一上。 第一與第二基板互相黏結,因而獲得多層結構。 在如此獲得的多層結構中,應力集中在異質界面,亦 即第一基板與半導體層之間的界面,因而易於在此界面處 剝開多層結構。 因此,當施加用於上述分離的能量時,其觸發多層結 構的分離,並且半導體層轉移至第二基板上。分離面可能 稍微捲曲,因而視需要執行平滑化。如此,可從二矽晶圓 獲得一 S 0 I晶圓及一矽晶圓(如果在其上執行外延生長 則獲得外延晶圓)。如此獲得的矽晶圓被採用於上述步驟 以外的其他用途,因而可始終採用新的矽晶圓來用於 S 0 I晶圓的製造。 (實施例7 ) 圖8 A至8 G爲顯示根據本發明的第七實施例的晶圓 製造方法的示意圖。 首先,在圖8 A中,採用由P型矽晶圓所構成的第一 晶圓1。然後,藉著外延生長而形成具有比第一晶圓低的 雜質濃度的外延層31以及具有比外延層31高的雜質濃 度的外延層3 2。對於P型矽晶圓',具有1 X 1 0 1 7 c m 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再广為本頁) 裝 · 經濟部智慧財產局員工消費合作社印制衣 -41 - 經濟部智慧財產局員工消費合作社印製 4 63 22 ;_ A7 ______ B7___ 五、發明說明(39) —3至lxl02Dcm — 3的硼濃度及〇 · 001至〇 . 5 Ω _ cm的電阻係數的高濃度P型矽晶圓較佳。 外延層3 2的雜質濃度必須比外延層3 1的雜質濃度 高°外延層3 2的電阻係數被設定爲比外延層3 1的電阻 係數低。明確地說,外延層3 1的電阻係數被設定爲 0 . 02 至 10000Ω· cm,而以 0 , 1 至 100Ω • cm較佳。外延層3 2的電阻係數被設定爲0 . 00 1 至 0. lD*cm,而以 0.005 至 0.02Q.cm 較佳。 在圖8 Β中,第一晶圓1的外延半導體層3 2及外延 層3 1承受部份陽極化,因而成爲多孔狀,並且形成多孔 層4。即使電流在陽極化期間固定,當如此地採用具有不 同雜質濃度的外延層時,可形成具有不同的孔隙度的多孔 層β在多孔層4中1外延半導體層3 1的多孔狀部份比半 導體層3 2的多孔狀部份孔隙度更高且較脆弱=此時,多 孔層形成爲使得非多孔層1 0以1 0 0 nm至2 0 //m的 厚度存留在多孔層4的下方。 以下更詳細敘述形成具有不同的雜質濃度的外延層。 外延生長層的組份,雜質濃度,及類型的至少之一改 變(在此實施例中,雜質濃度改變),因而形成具有二或 更多個外延生長層的基板。當形成於此外延生長層的多孔 層建構成多孔狀時,二或更多個層具有不同的結構,並且 多孔層中的分離位置可在稍後敘述的黏結後分離步驟中規 r^-r - 疋0 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公釐) ”---‘----— II ! 裝 i I (請先Μ讀背面之注意事項再GH本頁) 〇 線 -42- A7 463223 ___ B7 ___ 五、發明說明(4〇) 宜於使多孔層結構具有在其表面側的低度多孔層以及 在其內的高度多孔層。需要在表面側的低度多孔層來增進 稍後形成的非多孔狀單晶層的結晶度。位在內部的高度多 孔層爲機械上較脆弱且在分離步驟中會主要在其內或是在 其與相鄰層之間的界面處優先分離的層。 在形成多孔層之前,在外延生長層中預先形成具有與 上述者不同的組份,雜質濃度,類型,或類似者的層,因 而可在不特別改變用來在形成多孔層的陽極化期間形成多 孔層的條件之下形成至少上述的低度及高度多孔層。 當多個第一基板被放置在陽極化溶液中以形成多孔層 時,一矽晶圓已經被放置在陽極側成爲屏蔽晶圓,以防止 從陽極逃脫的金屬離子澱積在第一基板的背面。當藉著改 變電流密度而形成二或多個多孔層時,可在屏蔽晶圓的表 面上形成類似結構。如果此屏蔽晶圓使用η次,則於屏蔽 晶圓形成2 η層多孔層。多孔層變得極不穩定。例如,形 成於屏蔽晶圓處的多孔狀部份已經於第η + 1次被剝下, 並且有時已經擴散於容器中。特別是,當交替形成低度及 高度多孔層時,機械強度比在具有相同厚度的多孔層在固 定形成條件下形成的情況顯著地降低較多。亦即,屏蔽晶 圓的使用一向受限制。但是,根據本發明,根據在第一基 板的表面上預先形成的外延生長層的結構來決定第一基板 的多孔層的二或更多層結構。如此,可使施加於屏蔽電極 的電流密度固定,並且可延長屏蔽晶圓的使用壽命》 二或更多層可形成用於多孔層的結構。特別是,可從 本紙張尺度適用中國舀家標準(CNS)A4規格<2〗0 X 297公釐〉 . 44J"· f n n ^^1 n b^i I ^^1 n ^^1 ^^1 n I * i *1 (請先閱讀背面之注意事項再本頁) '-β· ο 經濟部智慧財產局員工消費合作社印製 -43- 4 63 223 Α7 Β7 五、發明說明(41) 表面形成用於第二層的高度多孔層,並且可於其下方形成 第二低度多孔層。在此情況中,即使缺陷在分離期間引入 ,多孔層中的此缺陷也在隨後的去除多孔層的步驟中被去 除,因而缺陷不會存留在第一基板中。如此,當三或更多 層結構的多孔層形成時,於外延生長層中形成具有適合這 些多孔層的不同組份,雜質濃度,及類型的層。 然後,在圖8 C中,非多孔層5形成在多孔層4上, 因而形成第一構件。用來形成非多孔層5的方法包括藉著 氫退火來封閉多孔層4的孔以使頂層成爲非多孔狀,或是 藉著外延生長來形成非多孔狀單晶層。非多孔層5的表面 視需要被氧化,因而在非多孔層5上形成絕緣層6。可藉 著CVD或濺射及類似者而非熱氧化來形成絕緣層6。在 此實施例中,採用外延半導體層3 1的多孔狀部份成爲分 離層。 經濟部智慧財產局員工消費合作社印製 :——‘----------裝i — {請先閱讀背面之ijL意事項再本頁) -線 在圖8 D中,第一晶圓1的絕緣層6的表面與第二晶 圓2的表面互相黏結而形成多層結構。提供由例如C Z砂 晶圓,F Z矽晶圓,或類似者的大塊晶圓所構成的成爲第 二構件的第二晶圓2。第二晶圓可爲上面暴露半導體的晶 圓,或是在其表面上可形成有絕緣膜的晶圓。或者*可採 用例如石英玻璃的絕緣透光基板來取代第二晶圓。在黏結 中,這些表面可在互相接觸下於室溫承受熱處理以增加黏 結強度,並且可藉著陽極黏結而互相黏結。或者,熱處ί里 可在二者開始互相接觸時同時執行=另外,在黏結步驟中 .,可在二者被加壓以使其互相更繁密接觸下執行熱處理或 本紙張尺度適用中S國家標準(CNS)A4規格(210 X 297公釐) -44- 4 63 223 Α7 經濟部智慧財產局員工消費合作社印製 B7___五、發明說明(42> 類似者。 另外,最好對成對黏結面的至少之一施加使用氧,氮 ,矽,氫*稀有氣體,或類似者的電漿處理以預先活化黏 結面。另外,可在要黏結的這些表面之間插入一黏結層。 在圖8 Ε中,於分離層(外延半導體層3 1的多孔状 部份)處,藉著上述方法分離多層結構。剝離的第一晶圓 的非多孔狀部份維持晶圓形狀,並且在分離面上具有多孔 層的存留部份41(外延半導體層31的多孔狀部份的一 部份)。另一方面,從第一晶圓轉移的非多孔層5與絕緣 層6 —起形成在第二晶圓2上,並且在其分離面上具有多 孔層的存留部份42(外延層32的多孔狀部份及外延半 導體層3 1的多孔狀部份的一部份)。 在圖8 F中*存留部份4 2被去除。當存留部份4 2 的厚度相當厚時,採用氟酸,過氧化氫,及乙醇的混合物 成爲蝕刻劑,使得存留部份4 2藉著對其選擇性地實施濕 蝕刻而被去除,然後表面藉著氫退火而被平滑化。當存留 部份4 2的厚度薄時,可在不濕蝕刻下執行氫退火,並且 可與去除存留部份4 2同時地執行平滑化處理。如此,獲 得具有高價値的S 0 I晶圓。 在圖8G中,在剝離後的晶圓1(半導體基板)上的 存留部份4 1藉著拋光,平面化,濕蝕刻,及氫退火而被 去除及平滑化。 此時’非多孔層(外延層)1 〇存留在晶圓1上,因 而獲得外延晶圓。當在下方的基板上想要有Ρ型矽晶圓以 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------裝— (請先閱讀背面之注意事項再C,烏本頁) ιβ- --線· -45- 4 6322: A7 B7 五、發明說明(43) 外的其他晶圓來成爲分離後的外延晶圓時,可採用想要的 矽晶圓(例如P-或N型)。 在這些步驟中,可形成二或更多個外延半導體層3 Γ 。例如’當形成二外延半導體層時,依序形成外延半導體 層3 1'及3 1"(整個爲3 1)。使外延半導體層成爲 多孔狀,此係從表面上的外延半導體層3 2執行。使各層 成爲多孔狀直到至少單晶半導體層3 1 "成爲多孔狀,使 得外延半導體層3 1 —的一部份在不成爲多孔狀之下存留 。因此,當層31 —部份成爲多孔狀時,從第一晶圓1依 序形成外延半導體層3 1 -,多孔層4 1 ζ (藉著使外延 半導體層3 1 /的一部份成爲多孔狀所得的層),多孔層 4 1〃 (藉著使外延半導體層3 1〃成爲多孔狀所得的層 ),以及多孔層4 2 (藉著使單晶半導體層3 2成爲多孔 狀所得的層)。另外,當單晶半導體層3 1 '與單晶半導 體層3 1 ~之間的界面成多孔狀時,多孔層4 1 ~ (藉著 使單一半導體層31/成爲多孔狀所得的層)不存在。 請 先 閲 讀 背 St 之 注 項 再 I ^ 1 i裝 頁 訂 Ο 線 經濟部智慧財產局員工消費合作社印製 〔每一層的角色〕 外延層32 :良好品質的外延層(SOI )形成在此 多孔層上= 外延層31> :未成多孔狀的存留層成爲用於第二半 導體基板的外延層。 外延層3 I":分離是在如此形成的多孔層的內部或 是在其上方或下方界面處實施。^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -46- 4 63 223 , A1 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(似) 在圖8 G中’在剝離後的晶圓1 (半導體基板)上的 存留部份1 4 1藉著拋光,濕蝕刻,氫退火,或類似者而 被去除及平滑化。此時,圖8A中所形成的外延層1 0 ( 原始的單晶半導體層3 1 )存留。當氫退火在此狀態中施 加時,表面被平滑化。當所含的硼的濃度比想要的濃度高 時,硼的濃度藉著向外擴散而降低,並且層1 0形成爲P 一 型單晶半導體層。 此爲具有與所謂的P —外延晶圓相同的品質的晶圓。此 層的硼濃度大致等於初始外延半導體層3 1的硼濃度。此 層在靠近表面的區域成爲多孔狀(多孔層4 2) ’並且作 用成爲分離層。因此,有可能其硼濃度與P_外延晶圓的硼 濃度不配合。在此情況中+,如上所述,配置具有不同硼濃 度的二或更多個外延半導體層31,因而這些層可藉著被 分成具有最佳硼濃度以成多孔狀而用於分離的層(3 1' )以及具有最佳硼濃度以用於P -外延晶圓的層(3 1 —) 而形成。如果不需要確實實施向外擴散’則即使表面藉著" 拋光或短時間氫退火而平滑化,也可形成具有與p _外延晶 圓相同的品質的晶圓=如此,從二晶圓獲得具有高度價値 的一 S 0 I晶圓及一外延晶圓。此外延晶圓被轉用或販賣 成爲被採用於被用來製造S 0 I晶圓以外的其他各種不同 的用途的晶圓,因而可建構在經濟上有利的s 0 1晶圓製 造方法。另外,可始終使用新的晶圓來製造80 1晶匱1 ’ 因而其製造效率增加= (請先閱讀背面之注意事項再本頁) 裝 訂. -·線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -47- 4 63223 at __B7____ 五、發明說明(奶) (實施例8 ) 圖9 A至9 G爲顯示根據本發明的第八實施例的製造 晶圓的方法的示意圖° 首先,在圖9 A中,提供由P型矽晶圓所構成的第一 晶圓1 ,並且藉著外延生長在其表面上形成具有第一導電 型式(例如P-)的第一電阻係數的外延層3 1 ,以及具有 第二導電型式(例如η )的第二電阻係數的外延層3 2。 在此實施例中,外延層3 2形成爲SO I晶圓上的主動層 ,而外延層3 1形成爲外延晶圓上的主動層。各別主動層 可藉著一系列的外延生長步驟來製造。外延層3 1及3 2 可具有相同的導電型式(P型或N型),並且電阻係數可 在未特別改變下相同(亦即可形成單一外延層)。單晶半 導體層3 1及3 2最終形成爲外延晶圓以及例如S 0 I的 晶圓的表面半導體層,因而雜質濃度最好最佳化以用於各 別的用途。較佳地採用高濃度P型矽晶圓成爲第一晶圓。 經濟部智慧財產局員工消費合作社印製 在圖9 B中,第一晶圓的外延層3 2的表面被熱氧化 ,因而形成絕緣層6 (圖9C)。其次,植入從氫,氮, 或稀有氣體選擇的離子,因而形成於預定深度處的成爲分 離層的含有細小空腔的層1 4。分離層的位置被規定成使 得單晶半導體3 2的至少一部份(非多孔層5 )存留在分 離層1 4上,並且另外單晶半導體3 1的至少一部份(非 多孔層1 0 )存留在分離層1 4下方。如此,形成第一構 件。 此時,可較佳地將離子植入外延層3 1及/或外延層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) -48- 經濟部智慧財產局員工消費合作社印製 4 63 223 a: B7 五、發明說明(必) 3 2內,以使得非多孔狀外延層1 〇 (外延層3 1的—部 份)以1 0 nm至2 0 的厚度存留在分離層1 4下方 。此處,顯示分離層1 4形成爲使得外延層3 1與3 2之 間的界面存在於分離層1 4中(亦即使得分離層形成在外 延層3 1與3 2之間)的情況。 在圖9D中,第一晶圓1的絕緣層6的表面與第二晶 圓2的表面互相黏結而形成多層結構。由例如C Z矽晶圓 ,F Z矽晶圓,或類似者的大塊晶圓所構成的成爲第二構 件的第二晶圓可爲上面暴露半導體的晶圓,或是在其表面 上可形成有例如氧化物膜的絕緣膜的晶圓。或者,可採用 例如石英玻璃的絕緣透光基板來取代第二晶圓。這些表面 可於室溫互相黏結。在黏結中,表面可在互相接觸下於室 溫承受熱處理以增加黏結強度,並且可藉著陽極黏結而互 相黏結。或者,熱處理可在二者開始互相接觸時同時執行 。另外,在黏結步驟中,可在二者被加壓以使其互相更緊 密接觸下執行熱處理或類似者。另外,可在這些要黏結的 表面之間插入一黏結層。另外,最好藉著對成對黏結面的 至少之一施加使用氧,氮,矽,氫,稀有氣體,或類似者 的電漿處理來預先活化黏結面。 在圖9 E中,於分離層1 4處,藉著上述方法來分離 多層結構。在此例的方法中,當在圖9 D所示的熱處理期 間溫度被設定於4 0 0 °C或以上而以4 _ 0 0 °C至6 0 〇 °C 較佳時,分離現象可與黏結同時發生。 剝離的第一晶圓1在厚度未減小.下維持晶圓形狀,並 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -I---II--------裝 i I (請先閱讀背面之注意事項再°¾本頁) 訂·. 線 -49- 4 63 223 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(47) 且在分離面上具有分離層1 4的存留部份1 4 1。另一方 面’從第一晶圓轉移的非多孔層5與絕緣層6 —起形成在 第二晶圓上,並且在分離面上具有分離層1 4的存留部份 142。在圖9F中,存留部份142被去除。存留部份 1 4 1是藉著拋光,濕蝕刻,氫退火,或類似者而去除及 平滑化。因此,獲得具有高價値的S 0 I晶圓。 在圖9F中,存留部份1 42被去除》此時,存留部 份可以低拋光率被拋光,然後可承受氫退火。或者,可在 不拋光之下執行氫退火,並且可與去除存留部份1 4 2同 時地執行平滑化處理。如此,獲得具有高價値的S 0 I晶 圓。 在圖9 G中,在剝離後的晶圓1 (半導體基板)上的 存留部份1 4 1藉著拋光,濕蝕刻,氫退火,或類似者而 被去除及平滑化。此時,圖9 A中所形成的外延層1 〇存 留。當在此狀態中施加氫退火時,表面平滑化,並且所含 的硼的濃度藉著向外擴散而降低,因而可採用層1 0成爲 P 型單晶半導體層。如此,可從二晶圓獲得一 S 0 I晶圓 及一外延晶圓(例如,P —外延層形成在P +基板上的晶圓 )° 以下敘述適合來實施上述的實施例7及8的製造方法 的製造系統(製造工廠)。 圖1 3爲顯示製造系統的例子的示意圖。圖1 3的製 造系統只有一部份與圖6 A至6 G的製造系統不同’因而 與圖6 A至6 G中相同的元件是电相同的參考數字表示’ -11 —-(— — — — — —— I— --- <請先閲讀背面之注意事項再Α本頁) 訂· 線 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -50- 4 63 223 A? __ B7 五、發明説明(48) 並且在此省略其敘述。 圖1 3的製造系統與圖6A至6G的製造系統的不同 在於外延層形成在第一基板(晶圓)1上,然後被送至具 有陽極化設備,外延生長設備,離子植入設備,氧化設備 ,或類似者的一群處理設備5 1 ,亦即當剝離的第一基板 .在一群設備5 4處被平滑化時,外延晶圓2 1完成(亦即 ,不需要實施新的外延生長來形成外延層)》 (製造系統) 以下敘述適合於實施本發明的晶圖製造方法的製造系 統(製造工廠)。 圖1 0爲顯示製造系統的例子的示意圖。如圖中所示 ,第一基板(晶圓)1被送至具有陽極化設備,外延生長 設備’離子植入設備,氧化設備,或類似者的一群處理設 備5 1,並且實施上述的步驟S 2或類似者。 上面形成有分離層的第一基板1被送至一群黏結設備 5 2 ’並且於其中與第二基板(晶圓)2黏結,因而獲得 多層結構。 經濟郤智慧財產局員工消費合作杜印製 多層結構被送至含有至少水噴射流設備,熱處理設備 ’楔塊插入設備,或類似者的一群分離設備5 3 ,並且於 其中被分離。 剝離後的第二基扳被送至含有蝕刻設備,拋光設備, 熱處理設備,或類似者的一群分離層去除及表面平滑化設 備54。然後,基板承受處理,因而完成SO I晶圓20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -51 - 經濟部智慧財產局員工消費合作社印?衣 4 63 223 A7 ________B7______ 五、發明說明(49) 〇 另一方面,剝離的第一基板在一群設備5 4中被平滑 化,並且完成成爲大塊晶圓,或是被送至外延生長設備 5 5。然後,施加外延生長處理,因而完成外延晶圓2 1 。當然,在處理設備5 1中,當在第一基板1上實施外延 生長時,在與其分離時的同時獲得外延晶圓,因而可不使 用外延生長設備5 5。 這些S Ο I晶圓2 0及外延晶圓2 1 (或大塊晶圓) 被送至一群檢驗及分析設備5 6,測量膜厚度分佈,外來 粒子密度,及缺陷密度或類似者,並且晶圓在一群運貨封 裝設備5 7中被封裝,然後被運送。外延晶圓2 1被轉用 或販賣成爲用於被使用成爲第一基板1或第二基板2以外 的其他用途的晶圓。參考數字5 8表示維修區域,而參考 數字5 9表示用來運送晶圓的淸潔區域。如此,採用二晶 圓,並且可製造一 SO I晶圓及一外延晶圓(或大塊晶圓 )。可始終採用新的晶圓來製造S 0 I晶圓。藉著將晶圓 轉用於其他用途以及販賣傳統上被重新利用於同一製程中 或是丟棄的晶圓,可建構有效率的半導體製造過程。 圖1 1爲顯示圖1 0的系統的部份修正的視圖,其中 所獲得的S 0 I晶圓2 0及外延晶圓2 1 (或大塊晶圓) 被分開地檢驗以被封裝。 在此情況中,當外延晶圓2 1必須具有與所獲得的 S ◦ I晶圓2 0相同的品質時,外延晶圓2 1 (或大塊晶 圓)不被再次使用成爲第一基板1或第二基板2。如此’ ---ί —--------裝--- (請先閱讀背面之注意事項^本頁) 訂·
C --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -52- ^ 63 223 A7 ___B7___ 五、發明說明(5〇) 從二晶圓可製造一 S 0 I晶圓及一外延晶圓,並且可建構 具有有效率的晶圓利用性的製造方法。 圖12爲用來決定剝離後的第一晶圓的轉用用途的檢 驗步驟的流程圖。 如圖1 2所示,首先測量在剝離後的晶圓的表面上的 外來物質(步驟S 5 0 )。當未測到表面外來物質或是表 面外來物質在標準値以下時,根據第一標準(低標準)來 測量表面粗糙度(步驟S5 1)。當滿足表面粗糙度的第 一標準時,根據第二標準(比第一標準高的標準)來測量 表面粗糙度(步驟S 5 2)。當滿足表面粗糙度的第二標 準時,實施邊緣部份判斷(步驟S 5 3 )。如果邊緣部份 沒問題,則產生第一晶圓%並且其被採用成爲設備晶圓, 外延晶圓,或是高品質的虛設晶圓(步驟S54)。 當在步驟S 5 0中表面外來物質超過標準値時,或是 當在步驟S 5 1中表面粗糙度不滿足第一標準時,實施例 如再淸洗,再拋光,或類似者的表面再處理(步驟S 5 5 )。在表面再處理之後,晶圓再次在步驟S50至S54 中被檢驗,或是如果需要被採用成爲虛設晶圓(步驟 S 5 6 )。另外,如果表面粗糙度在步驟S 5 2中不滿足 第二標準·則晶圓被採用成爲虛設晶圓(步驟。 如果在步驟S 5 3中邊緣判斷有問題,則實施例如邊 緣拋光的邊緣再處理(步驟S 5 7)。’不要求邊緣規格的 圓照原樣產生,並且採用成爲設備晶圓*外延晶圓,或 是高品質虛設晶圓(步驟S 5 4 ) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 s 之 注 意 事 項 i裝 頁 訂 經濟部智慧財產局員工消費合作社印製 -53- 4 632: A7 B7 五、發明說明(51) 以下敘述適合於實施上述的實施例7及8的製造方法 的製造系統(製造工廠)。 圖1 3爲顯示製造系統的例子的示意圖。圖1 3的製 造系統與圖1 〇的製造系統部份不同,因而與圖1 0中相 同的元件由相同的參考數字表示,並且省略其敘述。 圖1 3的製造系統與圖1 〇的製造系統的不同在於外 延層形成在第一基板(晶圓)1上,然後被送至具有陽極 化設備’外延生長設備,離子植入設備,氧化設備,或類 似者的一群處理設備51,亦即當剝離的第一基板在一群 設備5 4中被平滑化時,外延晶圓2 1完成(亦即,不需 要實施新的外延生長來形成外延層)。 圖14爲顯示圖1 3的系統的部份修正的視圖,其中 所獲得的S Ο I晶圓2 0及外延晶圓2 1 (或大塊晶圓) 被分開地檢驗及封裝。圖1 4的製造系統與圖1 1的製造 系統部份不同。圖1 4的製造系統與圖1 1的製造系統的 不同在於外延層形成在第一基板(晶圓)1上,然後被送 至具有陽極化設備,外延生長設備,離子植入設備,氧化 設備,或類似者的一群處理設備5 1 ,亦即當剝離的第一 基板在一群設備5 4中被平滑化時,外延晶圓2 1完成( 亦即,不需要實施新的外延生長來形成外延層)。 用來決定剝離後的第一晶圓的轉用用途的檢驗步驟與 圖1 2所示的流程圖相同。 以下藉著例子來敘述本發明。 在以下的例子中’必須注意8 〇Τ 〇 r r大約等於以 I I L I I I I — II!— . I 請先閱讀背面之注意事項wtc、本頁) . ’線. 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -54- A7 B7 4 63 223 五、發明說明(52) SI單位系統表示的1 . 〇7xi〇4Pa。類似地’ 760 丁 〇rr 大約等於 i.〇ixi〇5Pa ,〇·5 之 /min 大約等於 〇 . Q083L/S,18〇《/ mi η等於3L/S,而2 η大約等於 0.0033L/S。 (例1 ) 顯示在0 · 0 1與〇 . 02Ω . cm之間的電阻係數 的第一P型單晶S i基板在HF溶液中被陽極化。 陽極化的條件如下所列。 電流密度: 7(mA.cm — 2) 陽極化溶液: HF : HsO : CaHsOH^ 1:1:1 時間: 11(分鐘) 多孔狀Si的厚度: 12 (#m) 多孔狀S 1也被使用成爲分離層,用來形成高品質的 外延S i層。因此,其爲多功能層。注意多孔狀s i層的 厚度可具有從〇·1與6〇〇之間的範圍所選擇的値 〇 然後,基板在氧氣氛中於4 0 0°C被氧化一小時。由 於氧化的結果,多孔狀S i層的孔的內壁被熱氧化膜覆蓋 。然後,單晶S i外延生長至0 . 的厚度。外延生 長的條件如下所列。注意可在生長單晶S i的過程之前實 施以上所述的氫烘焙過程,供應小量..原料的過程,以及高 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 之 注 意 事 項 再 i裝 本 _ 頁 訂 ▲ 經濟部智慧財產局員工消費合作社印製 -55- ^ 63 223 A/ __B7___ 五、發明說明(53) 溫烘焙過程。 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 《/min 氣體壓力: 8〇Torr
溫度: 9 5 0 °C 生長率: 〇.15vm/min 然後,1 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延S i層的表面上。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著熱處理而 黏結在一起以產生多層結構。 剛性材料構成的楔塊從多層結構的橫向側面被驅入多 層結構內以剝開多層結構,並且從多層結構移去第一基板 。由於剝開的結果,外延層轉移至第二基板上。 存留在外延層上的多孔層藉著濕蝕刻而被去除,並且 第二基板承受氫退火處理而獲得S 0 I晶圓。然後,藉著 使用此S 0 I晶圓來製備完全耗盡型薄膜電晶體^ 另一方面,剝離的第一基板的暴露表面被拋光以去除 殘餘的多孔層,並且被平滑化而獲得大塊晶圓,然後其被 使用來製備CMOS邏輯電路。 也可藉著使用所獲得的大塊晶圓以以下所述的方式ι # 製備太陽電池。 首先,在藉著陽極化而形成多孔層4之後,如g 16A所示地生長外延層5。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---.----------裝-! 請先閱讀背面之注意事項再Γ·"本頁: -S · 經濟部智慧財產局員工消費合作社印製 -56- 經濟部智慧財產局員工消費合作社印製 4 63 22 A7 ____B7____五、發明說明(54) 更明確地說,以以下所述的方式實施半導體膜5的外 延生長。由p + S i構成的第一半導體層5 0 3在大氣壓力 S i外延生長系統中藉著外延生長而形成,其係使用 S i H4氣體及B2H6氣體來以硼B摻雜第一半導體層 503的p + S i三分鐘,以獲得1 〇19原子/cm3的硼 濃度。然後,在相同系統中形成第二半導體層502 ,其 係藉著改變B2H6氣體的流量,以用硼B來摻雜第二半導 體層502的p-S i十分鐘,以獲得1016原子/cm3 的低硼濃度。然後,第三半導體層5 0 1也藉著外延生長 而形成在P—外延半導體層5 0 2上,其係使用PH3氣體 來取代B2H6氣體,以用磷來摻雜第三半導體層5 0 1的 η 1 S 1四分鐘,以獲得1〇19原子/cm3的高磷濃度。 如此,所獲得的具有第一至第三外延半導體層5 0 1至 5 0 3的半導體膜5顯示p+/p—/n +結構。 然後,在此例中,透明S 1 〇2絕緣膜80藉著表面熱 氧化而形成在半導體膜5上,並且承受使用光石印技術的 圖型蝕刻操作以使其與電極或線8 1接觸。線8 1以所需 的間隔配置成互相平行地延伸,成爲許多在垂直於圖面的 方向的條紋。 電極或線81的每一個均是由製備成多層膜的金屬膜 製成,其係藉著利用蒸發來依序分別澱積T i膜,P d膜 ’及Ag膜至3〇nm,50nm,及100nm的厚度 ’然後以A g電鍍表面。然後所獲得的多層膜於4 0 0 °C 退火20至30分鐘。 ---------------裝—— (請先閲讀背面之注意事項再(、本-!>
1SJ ο -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -57- 4 63 2.::, A7 ___ B7___ 五、發明說明(55) 然後,金屬線導體8 2黏結於條紋形電極或線8 1的 每一個的表面成爲沿著相應的線8 1延伸’並且透明基板 8 3黏結於導體8 2上。導體8 2可藉著軟焊而黏結於電 極或線8 1。導體8 2的一末端延伸超過電極或線8 1。 然後,大塊晶圓1及透明基板8 3承受外力以試圖使 二者互相分離。然後,二者沿著多孔層4分離而產生包含 透明基板8 3及黏結於基板8 3的表面上的外延半導體膜 5的薄膜半導體8 6。 在多孔層4 1部份留在薄膜半導體8 6的後表面上之 下,銀糊漿施加於其上,並且金屬板黏結於其,因而於該 處產生後表面電極8 5。如此,製備包含透明基板8 3及 具有Ρ+/Ρ /Π +結構的薄膜半導體8 6的太陽電池( 圖16C)。金屬電極85也操作成爲保護太陽電池的後 表面的裝置保護膜層。 注意可使多孔層4成爲具有由具有不同孔隙度的層構 成的多層結構,如圖1 6 D所示。 例如,層4 0 1可具有低孔隙度(以產生高品質的外 延膜),並且層402及404可顯示比層401高的孔 隙度*而層4 0 3可顯示最高的孔隙度。 以此配置,可沿著高孔隙度層4 0 3有效地分離大塊 晶圓1及透明基扳8 3。具有不同孔隙度的層可藉著在形 成多孔層的過程期間控制電流密度來形成。 (例2 ) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — ί*---I--------- 請先閱讀背面之注意事項再{7Κ本頁 訂_ -I線' 經濟部智慧財產局員工消費合作社印製 -58- 電流密度: 陽極化溶液: 時間: 多孔狀S i的厚度: 電流密度: 陽極化溶液: 時間: 多孔狀S i的厚度: 在二多孔狀S i層中 4 63 223 A7 B7 五、發明説明(56) 顯示在0 . 0 1與〇 . 02Ω · cm之間的電阻係數 的第一 P型單晶S i基板在η F溶液中被陽極化。 陽極化的條件如下所列。 7 (mA · cm"2) HF : H2〇 : CaHsOH^ 5 (分鐘) 5 . 5 ( y m ) 3 0 ( m A . c m - 2 ) H F : H 2 0 : C a H 5 0 H 1 0 (秒鐘) 0 . 2 ( // m ) 藉著使用低電流密度的陽極化 而製備的上方的一層被用來形成高品質的外延S i層,而 藉著使用高電流密度的陽極化而製備的下方一層被使用成 爲分離層。因此,二者具有其各別的功能。 注意低電流密度多孔狀s i層的厚度可具有從0 . 1 與6 0 0 之間的範圍所選擇的値。並且注意在形成第 二多孔狀S1層之後可形成一個或一個以上的額外的層。 然後,基板在氧氣氛中於4 0 0 °C被氧化一小時。由 於氧化的結果,多孔狀s i層的孔的內—壁被熱氧化膜覆蓋 。然後’單晶S i藉著CVD而外延生長至0 · 3jt/m的 厚度。外延生長的條件如下所列。注意可在生長單晶S 1 本紙張尺度適用中國國家標準(CNS)A4規格(21〇x 297公釐) 一---.----------裝--- (請先閱讀背面之注意事項再0W本頁) -si..
C .線.
經濟部智慧財產局員工消費合作杜印M -59- 4 63 2?J A7 ___B7__ 五、發明說明(57) 的過程之前實施以上所述的氫烘焙過程,供應小量原料的 過程,以及高溫烘焙過程。 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 ^ /m i n 氣體壓力: 80T〇rr
溫度: 9 5 0 °C 生長率: 0,3#m/min 然後,2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延S i層的表面上。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著熱處理而 黏結在一起以產生多層結構。 水藉著水噴射流設備而在高壓下噴送至多層結構的橫 向側面以使其如同楔塊般被驅入多層結構內以剝開多層結 構,並且從多層結構移去第一基板。 由於剝開的結果,外延層轉移至第二基板上。 經濟部智慧財產局員工消費合作社印製 存留在外延層上的多孔層藉著濕蝕刻而被去除,並且 第二基板承受氫退火處理而獲得S 0 I晶圓。然後,藉著 使用此S 0 I晶圓來製備完全耗盡型薄膜電晶體。 另一方面,剝離的第一基板的暴露表面被拋光以去除 殘餘的多孔層,並且被平滑化。然後,第一基板承受外延 生長處理,以獲得在高濃度P型基板上具有p_外延層的外 延晶圓。發現有6 0 0 n m厚的氧化物膜已經形成在晶圓 背面上成爲背面屏蔽。當外延晶圓被用來製備裝置時,表 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -60· 4 63 223 Α7 Β7 五、發明說明(58) 面氧化物膜形成在與外延層相反的表面上並且也形成在橫 側表面上而成爲背面屏蔽,以防止雜質從晶圓擴散至外部 〇 但是,因爲當多層結構被剝開時,背面屏蔽已經形成 在與外延層相反的後表面上並且也形成在第二基板的橫側 表面上,所以可從此例子的裝置製備過程省略形成背面屏 蔽的過程。這是因爲此種背面屏蔽已經在黏結步驟之前的 氧化外延層的表面的步驟中以及在黏結步驟的熱處理期間 形成在晶圓的後表面及橫側表面上。在其餘的例子中也觀 察到形成背面屏蔽的類似功效=注意此氧化物膜具有1 0 nm至1 0 的膜厚度,而以1 〇 〇 nm至3 /zm較佳 〇 然後,使用外延晶圓來製備CMOS邏輯電路。 D R A Μ及其他裝置形成在外延晶圓上,以證明其可 用來增進製造裝置的品質,產率,以及可靠性。 可藉著相同的CVD系統來實施在多孔狀S i上的外 延生長以及在分離過程之後的第一基板上的外延生長的操 作,以增進無論就哪一方面來說成本均很高的CVD系統 的操作效率。 (例3 ) 顯示0 . 0 1 5Ω · cm的電阻係數的p型單晶S i 藉著使用CVD技術的外延生長而形成在第一單晶S i基 扳上至1 5 //m的厚度,然後在H F.溶液中從基板的表面 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------裝--- (請先閱讀背面之注意事項再{1>>,本頁) 一一6J. 線· 經濟部智慧財產局員工消费合作社印製 -61 - “3 223 五、發明說明(59) 被陽極化。 陽極化的條件如下所列 電流密度: 陽極化溶液: 1:1:1 時間: 多孔狀S i的厚度: 電流密度: 陽極化溶液: A7 B7 7 ( m A · c m * 2 )
HF : H2〇 : C 2 H 5 0 H 1 1 (分鐘) 12 C /i m ) 22 (mA* cm"2)
HF : H2〇 : C2HsOH
請 先 閱 讀 背 面 之 注 意 事 項 再 y^: ' \ 本 I 裝 時間: 多孔狀S i的厚度: 在二多孔狀S i層中 2 (分鐘) 訂 3 ( # m ) 藉著使用低電流密度的陽極化 而製備的上方的一層被用來形成高品質的外延S i層,而 經濟部智慧財產局員工消費合作社印製 藉著使用高電流密度的陽 爲分離層。因此|二者具; 然後,基板在氧氣氛 於氧化的結果,多孔狀S 。然後,單晶s i藉著C 厚度D外延生長的條件如 的過程之前實施以上所述 過程,以及高溫烘焙過程 來源氣體: 氣體流量: 極化而製備的下方一層被使用成 t其各別的功能。 中於4 0 0 °C被氧化一小時。由 i層的孔的內壁被熱氧化膜覆蓋 VD而外延生長至〇 . 3yni的 下所列。注意可在生長單晶S i 的氫烘焙過程,供應小量原料的 〇 S i Η 2 C 1 2 / Η 2 0-5/180 ^ / m i η 線 〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公爱) -62- 經濟部智慧財產局員工消費合作社印製 4 63 223 A7 _B7___五、發明說明(6〇) 氣體壓力: 8〇Torr 溫度: 9 5 0 °C 生長率: 0.3jt/m/min 然後,2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延Si層的表面上。 然後*使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著熱處理而 黏結在一起以產生多層結構。 水藉著水噴射流設備而在高壓下噴送至多層結構的橫 向側面以使其如同楔塊般被驅入多層結構內以剝開多層結 構,並且從多層結構移去第一基板。由於剝開的結果,外 延層轉移至第二基板上。_ 存留在外延層上的多孔層藉著濕蝕刻而被去除,並且 第二基板承受氫退火處理而獲得S 0 I晶圓。然後*藉著 使用此S 0 I晶圓來製備完全耗盡型薄膜電晶體。 另一方面,分離的第一基板的暴露表面被拋光以去除 殘餘的多孔層,並且承受氫退火以獲得具有平坦表面的大 塊晶圓。 然後,所得的大塊晶圓被用來製備CMO S邏輯電路 D不用說大塊晶圓可在不被用來製備邏輯電路下以比大塊 晶圓的一般市場價格低的價格販賣。 (例4 ) 顯示0 . 0 1 5Ω · cm的電阻係數的P型單晶S i ----.----------裝--- (請先閱讀背面之注意事項再(彳^本·!) ii· 〇 --線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -63- 4 63 22ο Α7 Β7 五、發明說明(61) 藉著使用CVD技術的外延生長而形成在第一單晶S i基 板上至1 6 pm的厚度,然後在HF溶液中從基板的表面 被陽極化。 陽極化的條件如下所列。 電流密度: 陽極化溶液= 7 ( m A * cm'2) H F : Η 2 0 : C 2 Η 5 Ο Η 時間= 多孔狀S ι的厚度: 電流密度: 陽極化溶液: 1 1 (分鐘) 12 ( iz m ) 22 (mA,cm 一 2) H F : Η 2 Ο : C 2 Η 5 Ο Η I--'----!!裝 i I (請先閱讀背面之;i意事項萬本頁) 訂· 時間: 多孔狀S i的厚度 2 (分鐘) 3 ( /z m ) 經濟部智慧財產局員工消費合作社印製 在二多孔狀S i層中,藉著使用低電流密度的陽極化 而製備的上方的一層被用來形成高品質的外延s i層’而 藉著使用高電流密度的陽極化而製備的下方一層被使用成 爲分離層。因此,二者具有其各別的功能。 然後,基板在氧氣氛中於4 0 0°C被氧化一小時。由 於氧化的結果,多孔狀S i層的孔的內壁被熱氧化膜覆蓋 。然後,單晶S i藉著CVD而外延生長至〇 · 的 厚度。外延生長的條件如下所列。 來源氣體: S i H 2 C 1 2 / Η 2 氣體流量: 0.5/180 f/min -線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -64- 經濟部智慧財產局員工消貲合作社印製 ά 6:? _一 —___Β7___ 五、發明說明(62) 氣體壓力: 80Torr
溫度: 9 5 0 °C 生長率: 0.3Aim/min 然後,2 0 0 nm厚的S ^ 〇2層藉著熱氧化而形成在 外延Si層的表面上。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著熱處理而 黏結在一起以產生多層結構。 水藉著水噴射流設備而在高壓下噴送至多層結構的橫 向側面以使其如同楔塊般被驅入多層結構內以剝開多層結 構,並且從多層結構移去第一基板。由於剝開的結果,外 延層轉移至第二基板上。’ 存留在外延層上的多孔層藉著濕蝕刻而被去除,並且 第二基板承受氫退火處理而獲得S ◦ I晶圓。然後,藉著 使用此S 0 I晶圓來製備完全耗盡型薄膜電晶體。 另一方面,剝離的第一基扳的暴露表面被拋光以去除 殘餘的多孔層以及未成爲多孔狀的外延層,並且承受氫退 火以外部分散殘餘的外延層而獲得性能在與外延晶圓相同 水準的大塊晶圓。 然後,所得的大塊晶圓被用來製備CMO S邏輯電路 〇 (例5 ) 2 0 0 nm厚的S 1 〇2層藉著熱氧化而形成在第一單 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公S ) ---------------裝--- <請先閱讀背面之注意事項ntc'為本頁) 訂: --線_ -65- 經濟部智慧財產局員工消費合作社印製 4 S 3 ’:. A7 _B7______ 五、發明說明(63) 晶s i基板的表面上。 然後,Η +離子藉著施加4 0 k e V的電壓以將投射範 圍局限在S i基板內而以5x1 016cm — 2的植入率從第 一基板的表面植入第一基板內。結果,應變層形成在相應 於投射範圍的深度處成爲微氣泡層,’或是成爲植入離子穉 源顯示高濃度的層,然後其操作成爲分離層。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著於5 0 0 °C的熱處理而黏結在一起以產生多層結構,然後其被分離 成第一基板及第二基板。 由於分開的結果,外延層轉移至第二基板上。 在轉移至第二基板上的單晶半導體層的表面上的殘餘 分離層藉著氫退火而被去除,並且表面被平面化而產生 SO I晶圓。然後,藉著使用此SO I晶圓來製備完全耗 盡型薄膜電晶體。 另一方面,發現分離的第一基扳的暴露表面載有一部 份的分離層,其藉著氫退火而被去除。然後,表面被平滑 化以產生大塊晶圓。隨後,低濃度p型外延層形成於其上 而獲得外延晶圓。 (例6 ) 單晶S i藉著CVD而在第一單晶S i基板上外延生 長至1 ^ m的厚度。外延生長的條件如下所列。 來源氣體: S i Η 2 C 1 2 / Η 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) -I I--- I--I I I---· I I (請先閱讀背面之注意事項^/鳥本頁> 訂· -線 -66- 經濟部智慧財產局員工消費合作社印製 4 63 2 A7 ___B7 五、發明說明(64) 氣體流量: 0 .5 / 1 8 0 ( / m i η 氣體壓力: 8 0 T 〇 r r 溫度: 9 5 〇 °C 生長率: 0 • 3 0 /z m / m i η 然後,2 0 0 η m厚的S i 〇2層藉著熱氧化而形成在 外延S i層的表面上。 然後’ H+離子藉著施加4 0 k e V的電壓以將投射範 圍局限在S i基扳內而以5 X 1 0le cm — 2的植入率從第 一基板的表面植入第一基板內。結果,應變層形成在相應 於投射範圍的深度處成爲微氣泡層,或是成爲植入離子種 源顯示高濃度的層,然後其操作成爲分離層。 隨後’具有相同直徑並且載有形成在其表面上的氧化 物膜的矽晶圓(第二晶圓)在其要被黏結的表面處藉著氮 電漿而被處理,然後使第一與第二基板互相接觸,並且黏 結在一起而產生多層結構。水噴射流被噴送至多層結構的 橫側面並且被驅動朝向多層結構的中心而將其分離成第一 及第二基板。 由於分開的結果,外延層轉移至第二基板上。 在轉移至第二基扳上的外延層的表面上的殘餘分離層 藉著氫退火而被去除,並且表面被平面化而產生S 0 I晶 圓。然後’藉著使用此S 0 I晶圓來製備完全耗盡型薄膜 電晶體。 另一方面,發現分離的第一基板的暴露表面載有外延 層及一部份的分離層,其藉著氫退火而被去除。然後,表 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) ill· — —------裝 i I (請先閱讀背面之注意事項本頁) 訂· •線 -67- 經濟部智慧財產局員工消費合作社印製 4 63 2 Ί Α7 ___Β7_ 五、發明說明(65) 面被平滑化以獲得大塊晶圓。大塊晶圓具有藉著氫退火外 延層而產生的表面層,因而其性能在與外延晶圓相同的水 準。 然後,所得的大塊晶圓被用來製備CMO S邏輯電路 (例7 ) 1 0 0 nm厚的S i 〇2層藉著熱氧化而形成在第一單 晶基板的表面上。 然後,H+離子藉著施加3 0 k e V的電壓以將投射範 圍局限在S i基板內而以5x 1 016cm_2的植入率從第 一基板的表面植入第一基扳內。結果,應變層形成在相應 於投射範圍的深度處成爲微氣泡層|或是成爲植入離子種 源顯示高濃度的層,然後其操作成爲分離層。 在去除表面氧化物膜之後,非晶S i或多晶S i藉著 CVD而在單晶S i的表面上生長至0 . 3 0#m的厚度 。生長的條件如下所列。 氣體種源: S i Η 4 氣體壓力: 7 6 Ο Τ 〇 r r
溫度: 4 0 0 °C 然後,200nm厚的S i Os層形成在表面上。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著於6 0 0 °C的熱處理而黏結在一起以產生多層結構,其隨後被分離 ill·----------裝--- '.· (請先閱讀背面之注意事項^, ¾本頁) Ή. -線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -68- A7 A7 4 63 223 B7___ 五、發明說明(6ό) 成第一基板及第二基板。 由於分開的結果,藉著外延生長而形成的單晶半導體 層轉移至第二基板上。在轉移至第二基板上的單晶半導體 層的表面上的殘餘分離層藉著氫退火而被去除,並且表面 被平面化而產生SO I晶圓。然後,藉著使用此SO I晶 圓來製備完全耗盡型薄膜電晶體。 另一方面,發現分離的第一基板的暴露表面載有一部 份的分離層,其藉著氫退火而被去除。然後,表面被平滑 化以產生大塊晶圓。爲本發明的目的,在氫退火之前藉著 拋光或蝕刻來完全或部份地去除殘餘物。 然後,所得的大塊晶圓被用來製備CMO S邏輯電路 〇 (例8 ) 顯示在0.01與0.02Ω·cm之間的電阻係數 的第一 P型單晶S i基板在H F溶液中被陽極化。 陽極化的條件如下所列》 電流密度: 7 ( m A · c m 1 ) 經濟部智慧財產局員工消費合作社印製 陽極化溶液: HF:H2〇:C2H5〇H=l: 卜1 時間: 1 1 (分鐘) 多孔狀Si的厚度: 12 (//m) 然後,基板在氧氣氛中於4 0 0°C被氧化一小時。由 於氧化的結果,多孔狀S i層的孔的內壁被熱氧化膜覆蓋 本紙張尺度適用中國园家標準(CNS)A4規格(210 X 297公发) -69- A7 4 63 223 B7_ 五、發明說明(67) 0 ----L----------裝--- <請先閱讀背面之注意事項h离本頁) 然後’離子從第一基板的表面植入第一基板內以將投 射範圍局限在多孔狀s i層內(或於多孔狀s i/基板界 面)。結果’應變層形成在相應於投射範圍的深度處成爲 微氣泡層’或是成爲植入離子種源顯示高濃度的層,然後 其操作成爲分離層。 然後’單晶S i藉著CVD而在多孔狀S i層上外延 生長至0 . 3 v κι的厚度=外延生長的條件如下所列。注 意可在生長單晶S i的過程之前實施以上所述的氫烘焙過 程’供應小量原料的過程,以及高溫烘焙過程。 來源氣體: SiH2Cl2/H2 氣體流量: ^ 0.5/180 氣體壓力: 8〇Torr 溫度: 9 5 0 t -.線- 生長率: 0_3j«m/min 經濟部智慧財產局員工消費合作杜印製 然後’ 2 0 0 nm厚的S 1 〇2層藉著熱氧化而形成在 外延S i層的表面上。然後,使表面上的天然氧化物膜已 經被去除的具有相同直徑的矽晶圓與上述的矽晶圓接觸, 並且藉著熱處理而黏結在一起以產生多層結構。 水藉著水噴射流設備而在高壓下噴送至多層結構的橫 向側面以使其如同楔塊般被驅入多層結構內以剝開多層結 構’並且從多層結構移去第一基板。由於剝開的結果,外 延層轉移至第二基板上。 存留在外延層上的多孔層藉著濕蝕刻而被去除,並且 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -70- 63 223 A7 __B7______ 五、發明說明(68) 第二基板承受氫退火處理而獲得s 0 I晶圓。然後,藉著 使用此S Ο I晶圓來製備完全耗盡型薄膜電晶體。 I I u I I *--I I I---· I - 請先閱讀背面之注意事項^本頁) 另一方面’剝離的第一基板的暴露表面承受外延生長 過程而獲得外延晶圓。注意殘餘多孔層可在外延生長過程 之前被完全去除。 然後,使用所得的外延晶圓來製備^^1^0 5邏輯電路 0 D R A Μ及其他裝置形成在外延晶圓上’以證明其可 用來增進製造裝置的品質,產率,以及可靠性。 (例9 ) 顯示0 . 0 1Ω . cm的電阻係數的第一 Ρ型單晶 S i基板在H F溶液中被陽極化。 陽極化的條件如下所列。 -線· 電流密度: 7 ( m A . c m — 2 ) 陽極化溶液: HF:H2〇:C£H5〇H=l: 1:1. 時間: 12(分鐘) 經濟部智慧財產局員工消費合作杜印製 多孔狀Si的厚度: 11(#m) 然後,基板在氧氣氛中於4 0 0°C被氧化—小時。由 於氧化的結果,多孔狀s i層的孔的內壁被熱氧化膜覆蓋 。然後,單晶S i藉著CVD而在多孔狀S i層上外延生 長至0 . 3 A m的厚度。外延生長的條件如下所列。注思 可在生長單晶S i的過程之前實施以上所述的氣供培過程 本紙張尺度適用申國國家標準(CNS)A4規格(2〗〇 x 297公釐) -71 - A7
4 63 21J ____B7___ 五、發明說明(69) ,供應小量原料的過程,以及高溫烘焙過程。 來源氣體: SiH2Cl2/H2 氣體流量. 0.5/180 e/min 氣體壓力: 8 ◦ T 〇 r r 溫度: 9 5 cre 生長率: 0.3em/min 然後’ 2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延S1層的表面上。 然後,離子從第一基板的表面植入第一基板內以將投 射範圍局限於外延層/多孔狀S i層界面(或多孔狀S i /基板界面或在多孔狀S i層內)。結果,應變層形成在 相應於投射範圍的深度處成爲微氣泡層,或是成爲植入離 子種源顯示高濃度的層,然後其操作成爲分離層。 然後,使表面上的天然氧化物膜已經被去除的具有相 同直徑的矽晶圓與上述的矽晶圓接觸,並且藉著於 1 0 0 0°C的熱處理而黏結在一起以產生多層結構,然後 其被分離。由於分離的結果,外延層轉移至第二基板上。 因爲實務上沒有任何多孔層存留在外延層上,所以第 二基板在不濕蝕刻下承受氫退火處理而獲得S Ο I晶圓。 然後,藉著使用此S 0 I晶圓來製備完全耗盡型薄膜電晶 體。 另一方面,分離的第一基板的暴露表面被拋光而獲得 大塊晶圓。 然後,使用所得的大塊晶圓來製備CMO S邏輯電路 ·!!----裝--- (請先閱讀背面之注意事項本頁) 訂-- -線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -72- 4632 A7 B7 五、發明說明(70) 〇 可藉著例如C V D的澱積技術來在第一基板的最上方 表面上形成多晶矽至2 0 0至8 0 〇 ;tzm的厚度,而非黏 結以上任一例子中的第二基板。或者,所得的結構可分成 多個不同的晶圓,以分別用於適當的應用。 (例 1 0 ) 外延生長層藉著CVD而在第一 p型單晶S i基板的 表面上形成至1 的厚度。在此處理期間,成爲摻雜劑 加入的乙硼烷的濃度被調整而使其成爲顯示0.〇15Ω • cm的電阻係數的p++S i層。晶圓的厚度爲6 . 34 β m ° r 然後,外延層在H F與乙醇的混合溶液中被陽極化。 陽極化的條件如下所列。 電流密度: 7 ( m A · c m — 2 ) 陽極化溶液: HF:H2〇:C2H5〇H=l: 1:1 時間: 1 2 (分鐘) 藉著經由高解析度掃描式電子顯微鏡來觀察陽極化產 物的樣本的截面證明已經形成有具有2 0 %的孔隙度的 1 0 /im厚的多孔層。 然後,晶圓在氧氣氛中於4 0 0°C被處理一小時’並 且浸入1 . 2 5%的HF水溶液中3 0秒鐘’以去除表面 上的非常薄的矽氧化物膜。然後,晶圓被放入外延生長設 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---1-------- · 1 I 請先閲讀背面之注意事項^1.¾本頁)
-SJ 經濟部智慧財產局員工消費合作社印製 d 63 2 A7 B7 五、發明說明(71) ----一丨---I I--I* 裝 i I (請先閲讀背面之注意事項本頁) 備中,以藉著使用CV D (化學汽相澱積)技術的外延生 長產生0 3^111厚的單晶s丨層。外延生長的條件如下 所列。注意可在生長單晶S :的過程之前實施以上所述的 氫烘焙過程,供應小量原料的過程,以及高溫烘焙過程。 來源氣體: SiH2Cl2/H2 氣體流量: 0.2/180 ^ /m i η 氣體壓力: 760T〇rr 溫度: 1 0 6 0 t: 生長率: 〇.15//m/min 然後,2 0 0 nm厚的s i 〇2層藉著熱氧化而形成在 外延S i層的表面上。 然後,晶圓被放在另一 S i基板(支撐基板)上,而 以S i 〇2層的表面面對支撐基板的表面,並且使二者互相 接觸。然後,二者於1 180 °C退火5分鐘,因而發現二 線 者穩固地互相黏結。 經濟部智慧財產局員工消費合作社印製 黏結的晶圓沿著高度多孔層被強制分離。可使用各種 不同的技術來將二者分開,包括施加壓力,施加拉力或剪 力,藉著楔塊來施加外部壓力,施加超音波,加熱,藉著 經由氧化來使其膨脹而在多孔S i層內產生內部壓力,施 加熱脈衝以在內部產生熱應力' 及軟化。事實上,可藉著 以上所列的技術的任何之一來分離二者》隨後,支撐基板 浸入H F與過氧化氫的混合物的水溶液中,因而發現殘餘 多孔狀砂層在大約6 0分鐘內從表面被去除而產生S Ο I 晶圓。 -74- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 63 223 A7 _B7_ 五、發明說明(72) 然後,所得的晶圓在氫氣氛中於1 1 0 o°c被熱處理 4小時。 經由原子力顯微鏡來觀察表面粗糙度,因而發現在 5 0 見方的區域內的均方根粗糙度爲〇 . 2 nm,此 大致等於商業上可得的S i晶圓的均方根粗糙度。也對樣 .本觀察晶體缺陷密度,因而發現多層缺陷密度爲5 0缺陷 / c m _ 2。換句話說,低缺陷密度的單晶S i層形成在矽 氧化物膜層上。 當氧化物膜並非形成在外延層的表面上而是形成在第 二基板的表面上或是在二者的表面上時,也獲得類似的結 果。 第一基板上的殘餘多孔層浸入H F與過氧化氫的混合 物的水溶液中,因而發現其在大約3 0分鐘內被去除。然 後,在第一 Ρ型單晶S i基板上的1 //m厚的外延層承受 氫退火以減小雜質濃度。然後,基板被用來製備C Μ〇S 邏輯電路。 D R AM及其他裝置形成在外延晶圓上以證明其可用 來增進製造裝置的品質,產率,以及可靠性。 (例 1 1 ) 外延生長層藉著CVD而在第一 p型單晶S i基板的 表面上形成至3 的厚度。在此處理期間,改變加入成 爲摻雜劑的乙硼烷的濃度以產生顯示0 . Ο 1 5Ω · cm 的電阻係數的2#m厚的上表面p + +S i層及顯示0 5 — 1'--------丨 ' I _ —---—訂·----丨 — ! (請先閱讀背面之注意事項一^.¾本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -75- A7 463223 __J7__ 五、發明說明(73) Ω · cm的電阻係數的1 μπι厚的下表面p + S ί層。 在外延生長期間,S i H2C 1 2/Η2的來源氣體在 760T〇 r r的壓力下於1 1 1 0°C的溫度供應,而同 時在外延層的生長率爲3 . 3 i η下讓1% B2He的摻雜劑對P++S i層以6 0 s c cm流動,而對 P + S i層以◦ . 1 s c cm流動。 然後,外延層在HF與乙醇的混合溶液中被陽極化。 陽極化的條件如下所列。 電流密度: 7(mA*cm_2) 陽極化溶液: HF:H2〇:C2Hs〇H= 1:1:1 時間: ’4(分鐘) 藉著經由高解析度掃描式電子顯微鏡來觀察陽極化產 物的樣本的截面證明具有2 0 %的孔隙度的低孔隙度層及 具有5 0%的孔隙度的高空隙度層已經分別形成於P + S i 層的2厚的上表面及〇.5厚的下表面層。薄的 高孔隙度層顯然結構非常易碎。 然後,晶圓在氧氣氛中於4 0 0 °C被處理一小時,並 且浸入1 . 2 5 %的H F水溶液中3 0秒鐘,以去除表面 上的非常薄的矽氧化物膜。然後,晶圓被放入外延生長設 備中,以藉著使用C V D (化學汽相澱積)技術的外延生 長產生0 . 3#m厚的單晶S i層。外延生長的條件如下 所列。注意可在生長單晶S i的過程之前實施以上所述的 氫烘焙過程,供應小量原料的過程,以及高溫烘焙過程。 ---”----------裝--------訂--------線 (請先閱讀背面之^意事項^丨蔦本頁》 經濟部智慧財產局員工消費合作社印製 本紙張尺度遶用中國國家標準<CNS)A4規格(210 X 297公釐) -76- 4-63 223 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(74) 來源氣體: SiH2C12/H2 氣體流量: 0.2/180 i/min 氣體壓力: 760Torr 溫度: 1 0 6 0 t 生長率: 〇.15vm/min 然後,200nm厚的S丨〇2層藉著熱氧化而形成在 外延S i層的表面上。 然後,晶圓被放在另一 S i基板(支撐基板)上,而 以S i 〇2層的表面面對支撐基板的表面,並且使二者互相 接觸。然後,二者於1 180 °C退火5分鐘,因而發現二 者穩固地互相黏結。 黏結的晶圓沿著高度多孔層被強制分離。可使用各種 不同的技術來將二者分開,包括施加壓力 > 施加拉力或剪 力,藉著楔塊來施加外部壓力,施加超音波,加熱,藉著 經由氧化來使其膨脹而在多孔S i層內產生內部壓力,施 加熱脈衝以在內部產生熱應力,及軟化。事實上,可藉著 以上所列的技術的任何之一來分離二者。 隨後,支撐基板浸入H F與過氧化氫的混合物的水溶 液中,因而發現殘餘多孔狀矽層在大約6 0分鐘內從表面 被去除而產生SOI晶圓。 然後,所得的晶圓在氫氣氛中於1 1 0 0 °C被熱處理 4小時。經由原子力顯微鏡來觀察表面粗糙度,因而發現 在5 0 見方的區域內的均方根粗糙度爲〇 · 2 nm, 此大致等於商業上可得的S i晶圓的均方根粗糙度。也對 ----1-----丨丨裝i I (請先閱讀背面之注意事項本頁) =-°- -線- 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐〉 -77- 63 22 J A? __B7___ 五、發明說明(75) 樣本觀察晶體缺陷密度,因而發現多層缺陷密度爲5 0缺 陷 / c m 2。 請先閱讀背面之注意事項^i*本頁) 換句話說,低缺陷密度的單晶S i層形成在矽氧化物 膜層上。 當氧化物膜並非形成在外延層的表面上而是形成在箄 二基板的表面上或是在二者的表面上時,也獲得類似的結 果。 第一基板上的殘餘多孔層浸入H F與過氧化氫的混合 物的水溶液中,因而發現其在大約3 0分鐘內被去除。然 後,生長具有比第一 ρ型單晶S 1基板的硼濃度低的硼濃 度的外延層,以產生外延晶圓。此外延晶圓被用來製備 CMOS邏輯電路。 D R AM及其他裝置形成在外延晶圓上以證明其可用 來增進製造裝置的品質,產率,以及可靠性。 (例 1 2 ) 單晶S i藉著CVD而在第一單晶S i基板上外延生 長至1 .// m的厚度。外延生長的條件如下所列。 經濟部智慧財產局員工消費合作社印製 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 ^ /m i η 氣體壓力: 8〇Torr
溫度: 9 5 0 °C 生長率: 〇.3〇/am/min 更明確地說,初始的0.5的高度爲藉著使用 -78- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 烴濟部智慧財產局員工消費合作社印製 A7 63 223__B7_ 五、發明說明(76) B2H6成爲摻雜劑而形成的1 Ω · cm的P—層,而上方 的0.5#m的高度爲藉著使用PH3成爲摻雜劑而形成的 1Ω · cm 的 N-層。 然後,2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延Si層的表面上。 然後,H+離子藉著施加7 0 k e V的電壓以將投射範 圍局限在外延層內而以5 X 1 036cm — 2的植入率從第一 基板的表面植入第一基板內。結果,應變層形成在接近P_ /N___界面的相應於投射範圍的深度處成爲微氣泡層,或是 成爲植入離子種源顯示高濃度的層》然後其操作成爲分離 層。 隨後,具有相同直徑的矽晶圓(第二基板)在其要被 黏結的表面處藉著氮電漿而被處理,然後使第一與第二基 板互相接觸,並且黏結在一起而產生多層結構,其可於或 可不於大約200t被熱處理。 水噴射流被噴送至多層結構的橫側面並且被驅動朝向 多層結構的中心而將其分離成第一及第二基板。 二基板也可藉著於5 0 0 °C的熱處理或是藉著利用晶 體重新安排的效果或微氣泡內壓力的效果而分離。 結果,N -單晶半導體層轉移至第二基板上。 在轉移至第二基板上的外延層上的殘餘分離層藉著氫 退火而被去除,並且外延層的表面被平滑化而獲得S 0 I 晶圓。可藉著表面的碰觸拋光來取代氫退火而製備類似的 s 0 I晶圓。然後,晶圓被用來製備完全耗盡型薄膜電晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - — —ill — — —— — — — — — J (請先閱讀背面之注意事項本頁) 幻·_ -線. -79- A7 4 63 223 B7____ 五、發明說明(77) 體。 另一方面,分離的第一基板在其表面上載有ρ_外延層 及殘餘的分離層,其藉著氫退火而被去除。然後,基板的 表面被平滑化以獲得外延晶圓。可藉著表面的碰觸拋光來 取代氫退火而製備類似的外延晶圓。因爲大塊晶圓在表面 上具有藉著外延層的氫退火而形成的層,所以其性能如同 外延晶圓。目前最流行的成爲Ρ 外延/Ρ+晶圓的外延晶 圓是藉著使用Ρ+基板於第一 s i晶圓而獲得。然後’外延 晶圓被用來製備CMO S邏輯電路。 D R AM及其他裝置形成在外延晶圓上以證明其可用 來增進製造裝置的品質,產率,以及可靠性。 (例 1 3 ) P 單晶S i藉著CVD的外延生長而在顯示0 . 0 1 與0 . 0 2Ω * cm之間的電阻係數的第一 P+單晶S i基 板上形成至1的厚度而顯示大約18Ω·cm的電阻 係數。 外延生長的條件如下所列。 經濟部智慧財產局員工消費合作社印製 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 i /m i η 氣體壓力: 8 0 Τ o r r
溫度: 9 5 0 °C 生長率: 〇.30;/m/min 劈後,2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 -80- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) A7 4 63 223 B7____ 五、發明說明(78) 外延S i層的表面上。 然後,H+離子藉著施加4 0 k e V的電壓以將投射範 圍局限在外延層內而以5x 1 016cm — 2的植入率從第一 基板的表面植入第一基板內。結果*應變層形成在相應於 投射範圍的深度處成爲微氣泡層,或是成爲植入離子種源 顯示高濃度的層,然後其操作成爲分離層。 隨後,具有相同直徑的矽晶圓(第二基板)在其要被 黏結的表面處藉著氮電漿而被處理,然後使第一與第二基 板互相接觸,並且黏結在一起而產生多層結構。水噴射流 被噴送至多層結構的橫側面並且被驅動朝向多層結構的中 心而將其分離成第一及第二基板。二基板也可藉著熱處理 而分離。 ' 結果,單晶半導體層轉移至第二基板上。 在轉移至第二基板上的外延層的表面上的殘餘分離層 藉著氫退火而被去除,並且外延層的表面被平滑化而獲得 SOI晶圓。然後* SOI晶圓被用來製備完全耗盡型薄 膜電晶體。如此,如果利用外延晶圓,則可使用P +基板來 藉著植入氫離子而製備S 0 I晶圓。 另一方面,分離的第一基板在其表面上載有p j外延層 及殘餘的分離層,其藉著氣退火而被去除。然後,基板的 表面被平滑化以獲得大塊晶圓。因爲大塊晶圓在表面上具 有藉著外延層的氫退火而形成的層,所以其性能如同外延 晶圓。 然後,外延晶圓被用來製備CMO S邏輯電路。 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項>^'寫本1) 裝 -*]· 經濟部智慧財產局員工消費合作社印製 -81 - 4632 A7 B7 五、發明說明(79) (例 1 4 ) 第一單晶S i基板的表面承受在H F溶液中的陽極化 處理。 陽極化的條件如下所列。 用來製備首先被製備且被使用成爲最上層的第一多孔 層的條件: 電流密度: 陽極化溶液: 1 ( m A · c m — 2 ) H F : Η 2 Ο : C 2 Η 5 Ο Η
時間: 0 . 1 (分鐘) 多孔狀Si的厚度:’0 . 0 2 ( // m ) 用來製備其次被製備的第二多孔層的條件: 電流密度: 5 0 ( m A · c m ' 2 ) 陽極化溶液: HF:H2〇:C2H5〇H ----1----------裝—— (請先閱讀背面之注意ί項¾本頁) Ή 丨線 經W部智慧財產局員工消费合作社印製 時間: 5 (秒鐘) 多孔狀S:i的厚度: 0.1 ("m) 用來製備最後被被製備的第三多孔層的條件 電流密度: 陽極化溶液: 時間: 多孔狀S i的厚度: 7 ( m A · cm2) H F : Η 2 Ο : C 2 Η 5 Ο Η 1 (分鐘) I ( UL m ) -82- 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公笼) A7 B7
m A 4 63 223 五、發明說明(8〇) 由於陽極化的結果,比第一多孔層厚且以50 (mA • cm — 2)的電流密度製備的第二多孔層在所有的多孔狀 S i層中顯示最高的空隙度,因而在結構上最易碎。 然後,基板在氧氣氛中於4 0 0°C被氧化一小時。由 於氧化的結果,多孔狀S i層的孔的內壁被熱氧化膜覆蓋 。晶圓被放置在充塡有氫氣氛的外延生長設備中,並且於 1 04 0°C被烘焙5分鐘。由於熱處理(烘焙)的結果, 最上方多孔狀Si層的表面孔被充塡。然後,爲以1 ( 的電流密度製備的第一多孔狀S i層的最 上方表面層經由S i原子的移動而轉變成非多孔層。 隨後,單晶S i藉著C V D (化學汽相澱積)而在具 有非多孔狀表面的多孔狀S i上外延生長至0 . 3 //m的 厚度。外延生長的條件如下所列。 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 e/min 氣體壓力: 80Torr
溫度: 9 5 0 °C 生長率: 0. 15(am//min 然後,2 0 0 nm厚的S i 〇2層藉著熱氧化而形成在 外延S i層的表面上。 隨後,提供另一矽基板(第二基板),然後使第一與 第二基板互相接觸’並且於1 1 8 0°C熱處理5分鐘,因 而發現二者穩固地黏結在一起。 然後,施加外力於黏結的基板。結果,顯示最高孔隙 本紙張尺度遡用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 Sr 之 注 意 事 項 ^ ! I裝 頁 訂 經濟部智慧財產局員工消費合作社印制衣 -83- ^ B3223 A7 經濟部智慧財產局員工消費合作社印製 B7 _五、發明說明(81) 度的第二多孔層被破壞,並且二基板沿著非多孔層與相鄰 多孔層的界面分離。 如此’ 0 . 2//m厚的單晶S i層形成在第二基板的 S i氧化物膜上而產生S Ο I基板》未發現有任何多孔狀 Si存留在單晶Si層的表面上(分離層)。藉著沿著非 多孔層與相鄰多孔層的界面分離二基板,可省略獲得具有 平滑表面的S 0 I層一般所需的各種不同的步驟。 更明確地說,二基板可沿著界面分離,因爲應力可於 界面處及接近界面處集中地產生。此沿著界面集中地產生 應力的技術也可用於異質外延膜,例如在矽上的s i G e ο 存留在第一基板上的多孔狀S i是藉著將其浸入於 4 9%氫氟酸與3 0%過氧化氫的混合物的水溶液中而被 選擇性地蝕刻去除,因而產生具有平滑表面的大塊晶圓。 其被使用成爲裝置形成晶圓或監視器晶圓,而不被使用成 爲如上所述的第一或第二基板。 如以上的詳細討論,本發明提供具有增進的再現性程 度的在大量生產的基礎上的製造高品質半導體晶圓的方法 。根據本發明的製造半導體晶圓的方法可提供在不影響晶 圓對市場的供應下可被有效率地使用及重新使用的高品質 S〇I晶圓。 -I I I I 1 I I------裝· 1 I (請先閱讀背面之注意事項本頁) Ή. •線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -84-

Claims (1)

  1. 6 4 r-r} A8B8C8D8 六、申請專利範圍 1 · 一種製造半導體晶圓之方法,包含以下步驟: 製備在一半導體基板上具有一半導體層的一第一構件 經濟部智慧財產局員工消費合作社印製 經由從該第一構件分離該半導體層而將該半導體層轉 移至一第二構件上;及 在該轉移步驟之後使該半導體基板的表面平滑,以將 該半導體基板使用成爲用於與形成該第一及第二構件不同 的目的的一半導體晶圓。 .2 —種製造半導體晶圓之方法,包含以下歩驟: 製備在一半導體基板上具有一半導體層而在二者之間 配置有一分離層的一第一構件; 藉著經由該分離層來分離該半導體層而將該半導體層 轉移至一第二構件上;及 在該轉移步驟之後使該半導體基板的表面平滑,以將 該半導體基板使用成爲用於與形成該第一及第二構件不同 的目的的一半導體晶圓。 3 . —種製造半導體晶圓之方法,包含以下步驟-· 製備在一 P型半導體基板上具有一半導體層的一第一 構件; 從該第一構件分離該半導體層以將該半導體層轉移至 一第二構件上,因而形成一第一半導體晶圓;及 在該半導體層已經從其分離的該P型半導體基板上實 施一低濃度p型半導體層的外延生長,該低濃度p型半導 體層具有比該p型半導體基板的雜質濃度低的界定P型導 閱 讀 背 之 i主 Λ !裝 訂 線 本紙張尺度適用中囤國家標準(CNS)A4規格(210x297公釐) -85- 經濟部智慧財產局員工消費合作社印製 … C8 D8 六、申請專利範圍 電性的雜質濃度。 4 . 一種製造半導體晶圓之方法,包含以下步驟: 製備在一P型半導體基板上具有一半導體層而在二者 之間配置有一分離層的一第一構件: 經由該分離層分離該半導體層以將該半導體層轉移罜 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該P型半導體基板上實施 一低濃度P型半導體層的外延生長,該低濃度P型半導體 層具有比該P型半導體基板的雜質濃度低的界定P型導電 性的雜質濃度。 5 . —種製造半導體晶圓之方法,包含以下步驟: 在一 P型半導體基板內形成一分離層,以形成在該分 離層上具有一半導體層的一第一構件; 經由該分離層分離該半導體層以將該半導體層轉移至 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該P型半導體基板上實施 一低濃度P型半導體層的外延生長,該低濃度P型半導胃 層具有比該P型半導體基板的雜質濃度低的界定?型_胃 性的雜質濃度。 6 · —種製造半導體晶圓之方法,包含以下步驟: 製備在一 P型半導體基板上具有一半導體層而在;::€ 之間配置有一分離層的一第一構件; 將該第一構件與一第二構件黏結以形成一多層結構: 在氧化氣氛下實施該多層結構的熱處理: --”----------裝 -------訂·-------•線 (請先閱讀背面之注意事項Λ<罵本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) -86- A8 B8 C8 D8 六、申請專利範圍 經由該分離層分離該多層結構,以將該半導體層轉移 至該第二構件上’因而形成一第—半導體晶圓;及 經由該分離層分離該半導體層以將該半導體層轉移至 一第二構件上,因而形成一第一半導體晶圓;及 在已經經由該分離層分離的該P型半導體基板上實旌 一低濃度p型半導體層的外延生長,該低濃度P型半導體 層具有比該P型半導體基板的雜質濃度低的界定p型導電 性的雜質濃度。 7 . —種製造半導體晶圓之方法,包含以下步驟: 製備一第一構件,其至少具有包含一外延半導體層的 一第一半導體層,該外延半導體層具有比一 p型半導體基 板的雜質濃度低的界定P型導電性的雜質濃度:一分離層 ;及一第二半導體層:上述各層依所提及的順序配置在該 P型半導體基板上;及 藉著經由從該分離層分離該第二半導體層的分離步驟 來將該第二半導體層轉移至一第二構件上而形成一第一半 導體晶圓,並且形成在該P型半導體基板上具有該第一半 導體層的一第二半導體晶圓。 8 .—種製造半導體晶圓之方法,包含以下步驟: 至少形成包含一外延半導體層的一第一半導體層,其 具有比一 P型半導體基板的雜質濃度低的界定p型導電性 的雜質濃度:及包含一外延半導體層的一第二半導體層, 其具有比該第一半導體層的雜質濃度高的界定p型導電性 的雜質濃度;上述二層依所提及的順序配置在該P型半導 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) > — ϋ t I I I I n ^ I I ^ I I (請先閲讀背面之注意事項iNs·本頁) 訂· --線. 經濟部智慧財產局員工消費合作社印製 87- 4 63 223 A8 Βδ C8 D8 六、申請專利範圍 體基板上;使該第一半導體層的—部份及該第二半導體層 成多孔狀’並且在成爲多孔狀的該第二半導體層上形成一 第三半導體層,因而形成一第一構件:及 將該第三半導體層轉移至一第二構件上以形成一第一 半導體晶圓’並且形成包含具有該第一半導體層的該P型 半導體基板的一第二半導體晶圓。 9 如申請專利範圍第1項至第8項中任一項所述的 製造半導體晶圓之方法,其中該半導體基板,該P型半導 體基板,及該p型矽基板的每一個均是擇自由c Z矽晶圓 ’ F Z矽晶圓,外延矽晶圓,及氫退火矽晶圓所組成的群 類。 1 〇 .如申請專利範圍第1項至第6項中任一項所述 的製造半導體晶圓之方法,其中該半導體層是擇自由單晶 半導體層,多晶半導體層,及非晶半導體層所組成的群類 〇 1 1 .如申請專利範圍第2項,第4項,第5項,第 6項,或第7項所述的製造半導體晶圓之方法,其中該分 離層是擇自由多孔層及微氣泡層所組成的群類。 1 2 .如申請專利範圍第8項所述的製造半導體晶圓 之方法,其中該分離層及該成爲多孔狀的層的每一個均是 藉著陽極化處理而形成。 1 3 _如申請專利範圍第1 1項所述的製造半導體晶 圓之方法,其中該分離層是藉著使用擇自由氫’氮’及稀 有氣體所組成的群類的氣體的離子植入而形成。 llfll — ΙΙΙΙί - — ——II - i ^ ·11111111 (請先Μ讀背面之注意事項駕本頁) _ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -88- Α8 Β8 C8 D8 4 63223 六、申請專利範圍 1 4 .如申請專利範圔第1 3項所述的製造半導體晶 圓之方法,其中該離子植入爲電漿浸漬離子植入。 . — — — — — — · I — (請先閲讀背面之注意事項A本頁) 15 .如申請專利範圍第2項,第4項,第5項,第 6項’或第7項所述的製造半導體晶圓之方法,其中該第 一構件是藉著在該半導體基板的表面上形成作用成爲該分 離層的一多孔層並且接著在該多孔層的表面上形成該半導 體層而形成。 16.如申請專利範圍第15項所述的製造半導體晶 圓之方法,另外包含在形成該半導體層之前在該多孔層的 孔的壁上形成一保護層的步驟。 1 7 .如申請專利範圍第1 5項所述的製造半導體晶 圓之方法,另外包含在形成該半導體層之前在含有氫的還 原氣氛下對該多孔層實施熱處理的步驟。 -線· 1 8 .如申請專利範圍第1 5項所述的製造半導體晶 圓之方法,包含藉著供應用於該半導體層的小量原料氣體 而以等於或小於2 Omm/m i η (毫米/分鐘)的生長 速率形成該半導體層的步驟。 經濟部智慧財產局員工消費合作社印製 1 9 .如申請專利範圍第1 5項所述的製造半導體晶 圓之方法,另外包含在形成該半導體層之前密封該多孔層 的表面並且接著在比該密封步驟中高的溫度實施熱處理的 步驟,該密封步驟包含在氫還原氣氛下對該多孔層實施熱 處理及/或供應用於該半導體層的小量原料氣體的步驟° 2 0 .如申請專利範圍第2項’第4項,第5項’第 6項,或第7項所述的製造半導體晶圓之方法’其中該第 -89- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) 3 2 2 3 6 4 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一構件是藉著植入擇自由氫’氮,及稀有氣體所組成的群 類的至少一離子至該半導體基板的表面內以在該半導體基 板內形成作用成爲該分離層的一離子植入層而獲得。 2 1 ·如申請專利範圍第2項,第4項,第5項,第 6項’或第7項所述的製造半導體晶圓之方法,其中該第 一構件是藉著形成一絕緣層並且接著在該半導體基板內形 成作用成爲該分離層的一離子植入層而獲得。 22 .如申請專利範圍第1項或第2項所述的製造半 導體晶圓之方法,其中構成該第一構件的該半導體基板是 擇自由Ρ τ矽晶圓及P -矽晶圓所組成的群類。 2 3 .如申請專利範圍第2項,第4項,第5項,第 6項,或第7項所述的製造半導體晶圓之方法,其中該第 一構件是藉著在該半導體基板上形成一外延層的步驟,藉 著使該外延層的表面成爲多孔狀以形成該分離層的步驟, 以及然後在該分離層的表面上形成該半導體層的步驟而獲 得。 2 4 .如申請專利範圍第2 3項所述的製造半導體晶 圓之方法,其中該外延層的表面是成爲多孔狀以使得存留 在該半導體基板上的外延層的厚度是在1 〇 〇 nm (毫微 米)與20//m (微米)之間。 2 5 .如申請專利範圍第2 3項所述的製造半導體晶 圓之方法,其中該外延層爲內部硼濃度在1 x 1 〇17 c m - 3 與 1 X 1 0 2 ° c m 3 之間的 P + 層。 26 .如申請專利範圍第1項或第2項所述的製造半 請 先 Μ 讀 背 面 之 注 項 訂 線 本紙張尺度適用中國困家標準(CNS)A4規格(210 X 297公釐) -90- A8 463223 cl ___ D8 六、申請專利範圍 導體晶圓之方法,其中該轉移步驟包含將該第一構件與該 第二構件黏結以將該半導體層配置於內部而形成一多層結 構的步驟以及分離該多層結構的步驟。 2 7 ·如申請專利範圍第2 6項所述的製造半導體晶 圓之方法’其中該黏結步驟是經由一絕緣層而實施。 2 8 ·如申請專利範圍第2 6項所述的製造半導體晶 圓之方法’其中該黏結步驟是於在該半導體層的表面上形 成一絕緣層之後實施。 .2 9 如申請專利範圍第2 6項所述的製造半導體晶 圓之方法,其中該黏結步驟是於在該第二構件的表面上形 成一絕綠層之後實施。 3 0 ·如申請專利範圍第2 6項所述的製造半導體晶 圓之方法,其中該分離步驟是藉著擇自由熱處理該多層結 構及氧化處理一分離層的側面及/或其附近所組成的群類 的方法來實施。 3 1 .如申請專利範圍第3 0項所述的製造半導體晶 圓之方法’其中該熱處理是在4 0 0 °C至6 0 0 °C的範圍 內的溫度實施。 3 2 .如申請專利範圍第2 6項所述的製造半導體晶 圓之方法,其中該分離步驟是藉著擇自由將楔塊插入該分 離層的側面,噴灑流體至該多層結構及該分離層的側面的 任一者上,施加拉力,壓縮力,及剪力的任一者,於該分 離層處切開該多層結構,及施加超音波振動於該分離層上 所組成的群類的至少一方法來實施。 本紙張尺度適用中國國家&準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事 項 Λ I k I * 訂 線 經濟部智慧財產局員工消費合作社印製 -91 A8B8C8D8 4 63223 力、申請專利範圍 I 1 Ί--i -----裝--- (請先閱讀背面之注意事項Λ.寫本頁) 3 3 .如申請專利範圍第3 2項所述的製造半導體晶 圓之方法,其中該流體是擇自由水,醇類,蝕刻劑,空氣 ’氮氣’一氧化碳氣體,及稀有氣體所組成的群類= 34.如申請專利範圍第1項或第2項所述的製造半 導體晶圓之方法,其中該半導體晶圓爲外延晶圓。 3 5 ·如申請專利範圍第1項至第8項中任一項所述 的製造半導體晶圓之方法,其中該半導體晶圓及該第二半 導體晶圓被用來製造半導體裝置及太陽電池的任一者。 3 6 .如申請專利範圍第1項至第8項中任一項所述 的製造半導體晶圓之方法,其中該第二構件是擇自由C Z 矽晶圓,F Z矽晶圓,外延晶圓,氫退火矽晶圓,玻璃, 石英玻璃,塑膠,撓性膜,陶瓷,及導電性基板所組成的 群類。 -線· 3 7 .如申請專利範圍第1項至第8項中任一項所述 的製造半導體晶圓之方法*其中該第二構件爲在其表面上 具有氧化物膜的矽晶圓。 經濟部智慧財產局員工消費合作社印製 3 8 .如申請專利範圍第1項或第2項所述的製造半 導體晶圓之方法,其中該平滑化步驟爲實施擇自由表面拋 光,平面化,蝕刻,及熱處理所組成的群類的至少一種處 理的步驟。 3 9 .如申請專利範圍第3 8項所述的製造半導體晶 圓之方法,其中該表面拋光是擇自由化學機械拋光及碰觸 拋光所組成的群類。 4 0 .如申請專利範圍第3 8項所述的製造半導體晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) -92- 3 2 2 3 6 4 A8B8C8D8 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 圓之方法’其中該熱處理爲氫退火。 4 1 .如申請專利範圍第4 0項所述的製造半導體晶 圓之方法’其中該氫退火所用的溫度不低於8 〇 〇。(:,並 且不高於該半導體基板的組份材料的熔化溫度。 4 2 .如申請專利範圍第4 0項所述的製造半導體晶 圓之方法’其中該氫退火爲在含有至少氫的還原氣氛下所 實施的熱處理。 4 3 _ —種使用半導體晶圓之方法,其中如申請專利 範圍第1項或第2項所述的在平滑化步驟之後的該半導體 晶圓被使用成爲一非S ◦ I晶圓。 4 4 . 一種使用半導體晶圓之方法,其中如申請專利 範圍第1項或第2項所述的在平滑化步驟之後的該半導體 晶圓被使用成爲一半導體晶圓來製造一半導體裝置。 4 5 . —種使用半導體晶圓之方法,其中如申請專利 範圍第1項或第2項所述的在平滑化步驟之後的該半導體 晶圓被使用成爲虛設晶圓。 4 6 . —種使用半導體晶圓之方法,其中如申請專利 範圍第1項或第2項所述的在平滑化步驟之後的該半導體 晶圓被使用成爲監視器晶圓。 4 7 .如申請專利範圍第1項或第2項所述的製造半 導體晶圓之方法,另外包含在平滑化的半導體基板上形成 一外延層的步驟。 4 8 如申請專利範圍第1項或第2項所述的製造半 導體晶圓之方法,其中對平滑化步驟之後所獲得的半導體 — — — — — — ' — — — ——II— — — — — — — — — (請先Μ讀背面之注意事項本頁) 本紙張尺度適用中®國家標準(CNS)A4規格(210 X 297公釐) -93- A8i 4 63 223 六、申請專利範圍 基板實施擇自由表面外來粒子密度的檢驗,膜厚度分佈的 檢驗’缺陷密度的檢驗,表面輪廓的檢驗,及邊緣的檢驗 所組成的群類的至少一檢驗步驟。 4 9 .如申請專利範圍第4 8項所述的製造半導體晶 圓之方法,其中該基板被選別以被使用成爲擇自由虛設晶 圓,監視器晶圓,裝置晶圓,及外延晶圓所組成的群類的 一晶圓。 50 .如申請專利範圍第3項,第4項,第5項,第 7項,或第8項所述的製造半導體晶圓之方法,其中該p 型半導體基板爲高濃度P型矽晶圓。 5 1 .如申請專利範圍第5 0項所述的製造半導體晶 圓之方法,其中該高濃度P型矽晶圓中的硼的濃度是在 1 X 1 0 1 7 c m 3 與 1 X 1 0 2 D c m 一 3 之間。 5 2 .如申請專利範圍第5 0項所述的製造半導體晶 圓之方法,其中該高濃度P型矽晶圓的電阻係數是在 0 . 001Ω* cm與 0 . 5Ω. cm 之間。 5 3 .如申請專利範圍第3項至第8項中任一項所述 的製造半導體晶圓之方法,其中形成該第一半導體晶圓的 步驟包含將該第一構件與該第二構件黏結以將該半導體層 配置於內部而形成一多層結構的步驟以及分離該多層結構 的步驟。 5 4 .如申請專利範圍第5 3項所述的製造半導體晶 圓之方法,其中該黏結步驟是經由一絕緣層而實施。 5 5 .如申請專利範圍第5 3項所述的製造半導體晶 — 111 — - — III— — » * — — — — — >1 — —— — — — · {請先w讀背面之注意事項<罵本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -94 - 經濟部智慧財產局員工消費合作社印製 A8 B8 463223 g 六、申請專利範圍 圓之方法,其中該黏結步驟是於在該半導體層的表面上形 成一絕緣層之後實施。 5 6 .如申請專利範圍第5 3項所述的製造半導體晶 圓之方法,其中該黏結步驟是於在該第二構件的表面上形 成一絕緣層之後實施。 5 7 ·如申請專利範圍第5 3項所述的製造半導體晶 圓之方法,其中該分離步驟是藉著擇自由熱處理該多層結 構及氧化處理分離層的側面及/或其附近所組成的群類的 方法來實施。 5 8 .如申請專利範圍第5 7項所述的製造半導體晶 圓之方法,其中該熱處理是在4 0 0°C至6 0 0°C的範圍 內的溫度實施。 5 9 .如申請專利範圍第5 3項所述的製造半導體晶 圓之方法,其中該分離步驟是藉著擇自由將楔塊插入該分 離層的側面,噴灑流體至該多層結構及該分離層的側面的 任一者上,施加拉力,壓縮力,及剪力的任一者,於該分 離層處切開該多層結構,及施加超音波振動於該分離層上 所組成的群類的至少一方法來實施。 6 0 .如申請專利範圍第5 9項所述的製造半導體晶 圓之方法,其中該流體是擇自由水,醇類,蝕刻劑,空氣 ,氮氣,一氧化碳氣體,及稀有氣體所組成的群類。 6 1 .如申請專利範圍第3項至第飞項中任一項所述 的製造半導體晶圓之方法,其中該低濃度p型矽晶圓的電 阻係數是在0 . 0 2Ω· cm與1 0000Ω· cm之間 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公Μ ) — — I I I i I I I « — — —— — —I — (請先W讀背面之注意事項^¾本頁) -95- 經濟部智慧財產局員工消費合作社印製 ^ 63223 六、申請專利範圍 6 2 ·如申請專利範圍第3項至第6項中任一項所述 的製造半導體晶圓之方法,其中該低濃度5型矽晶圓爲內 部硼的濃度爲1 X 1 〇17crn-3的外延砂晶圓。 6 3 .如申請專利範圍第3項至第8項中任一項所述 的製造半導體晶圓之方法’其中對該第二半導體晶圓實施 擇自由表面外來粒子密度的檢驗,膜厚度分佈的檢驗,缺 陷密度的檢驗,表面輪廓的檢驗,及邊緣的檢驗所組成的 群類的至少一檢驗步驟。 6 4 如申請專利範圍第3項至第6項中任一項所述 的製造半導體晶圓之方法,其中該外延生長是藉著化學汽 相澱積(CVD)方法來實施。 6 5 ·如申請專利範圍第6項所述的製造半導體晶圓 之方法,其中該P型半導體基板爲高濃度p型矽晶圓。 6 6 _如申請專利範圍第6 5項所述的製造半導體晶 圓之方法,其中該高濃度p型矽晶圓中的硼的濃度是在 1 X 1 0 1 7 c m 3 與 1 X 1 〇 2 ° c m - 3 之間。 6 7 .如申請專利範圍第6 5項所述的製造半導體晶 圓之方法,其中該高濃度P型矽晶圓的電阻係數是在 0.001Ω·cm與〇·5Ω.cm之間。 6 8 ·如申請專利範圍第7項或第8項所述的製造半 導體晶圓之方法,其中該第一半導體層爲ρι外延砂層° 6 9 .如申請專利範圍第7項或第8項所述的製造半 導體晶圓之方法,其中該第一半導體層由多個層構成。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) I I l· II I — !!1· . I I I I I I I 訂·!11!1· ^^ (請先Μ讀背面之注意事項良舄本頁》 -96- A8 B8 C8 D8 ^3223 六、申請專利範圍 7 0 如申請專利範圍第7項所述的製造半導體晶圓 之方法’其中該第二半導體層具有比該第一半導體層的雜 質濃度局的界定P型導電性的雜質濃度。 7 1 如申請專利範圍第7項所述的製造半導體晶圓 之方法’其中該第一半導體層的界定p型導電性的雜質濃 度與該第二半導體層的雜質濃度相同。 7 2 如申請專利範圍第7項所述的製造半導體晶圓 之方法’其中該第二半導體層及該分離層是藉著使用擇自 由氫’氮’及稀有氣體所組成的群類的氣體的離子植入而 形成。 7 3 .如申請專利範圍第8項所述的製造半導體晶圓 之方法,其中該第三半導體層爲外延單晶矽層。 74 ·如申請專利範圍第7項所述的製造半導體晶圓 之方法’其中該第一構件是藉著形成該分離層並且接著形 成該第二半導體層而獲得。 7 5 .如申請專利範圍第7 4項所述的製造半導體晶 圓之方法,另外包含在形成該第二半導體層之前在作用成 爲該分離層的該多孔層的孔的壁上形成保護層的步驟。 7 6 .如申請專利範圍第7 4項所述的製造半導體晶 圓之方法,另外包含在形成該半導體層之前在含有氫的還 原氣氛下對作用成爲該分離層的該多孔層實施熱處理的步 驟。 7 7 ·如申請專利範圍第7 4項所述的製造半導體晶 圓之方法,包含藉著供應構成該第二半導體層的小量原料 本紙張尺度適用中國國家標準(CMS)A4規格(210 X 297公釐) il.fi — I — — — — — — — · I I (靖先閲讀背面之沒意事項再舄本頁) 訂‘ .線. 經濟部智慧財產局員工消費合作社印製 -97- A 63 223 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 氣體而以等於或小於2〇nm/m i η (毫微米/分鐘) 的生長速率形成該第二半導體層的步驟。 7 8 .如申請專利範圍第7 4項所述的製造半導體晶 圓之方法’另外包含在形成該第二半導體層之前密封該多 孔層的表面並且接著在比該密封步驟中高的溫度實施熱處 理的步驟,該密封步驟包含在氫還原氣氛下對該多孔層實 施熱處理及/或供應用於該第二半導體層的小量原料氣體 的步驟。 7 9 .如申請專利範圍第8項所述的製造半導體晶圓 之方法,其中該第一構件是藉著在成爲多孔狀的該第二半 導體層上形成一第三半導體層而獲得。 8〇.如申請專利範圍第79項所述的製造半導體晶 圓之方法,另外包含在形成該第三半導體層之前在成爲多 孔狀的該第二半導體層的多孔層的孔的壁上形成保護層的 步驟。 81.如申請專利範圍第79項所述的製造半導體晶 圓之方法,另外包含在形成該第三半導體層之前在含有氫 的還原氣氛下對成爲多孔狀的該第二半導體層的多孔層實 施熱處理的步驟。 8 2 .如申請專利範圍第7 9項所述的製造半導體晶 圓之方法,包含藉著供應構成該第三半導體層的小量原料 氣體而以等於或小於2 0 n m/m i η (毫微米/分鐘) 的生長速率形成該第三半導體層的步驟。 8 3 .如申請專利範圍第7 9項所述的製造半導體晶 (靖先閲讀背面之注意事項為寫本頁) -1. 裝 --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210*297公釐) -98- 灿6808158 // ί ΓΚ Tt 4 63 223 六、申請專利範圍 圓之方法’另外包含在形成該第三半導體層之前密封成爲 多孔狀的該第二半導體層的多孔層的表面並且接著在比該 密封步驟中高的溫度實施熱處理的步驟,該密封步驟包含 在氫還原氣氛下對該多孔層實施熱處理及/或供應用於該 第三半導體層的小量原料氣體的步驟^ 8 4 .如申請專利範圍第3項至第6項中任一項所述 的製造半導體晶圓之方法,其中該高濃度p型矽晶圓的表 面在該高濃度p型矽層的外延生長之前被平面化。 8 5 ·如申請專利範圍第7項或第8項所述的製造半 導體晶圓之方法,其中該第二半導體晶圓是藉著將在該分 離的P型半導體基板上的該第一半導體層的表面平滑化而 形成。 1 8 6 .如申請專利範圍第8 5項所述的製造半導體晶 圓之方法,其中該平滑化步驟是藉著實施擇自由表面拋光 ,平面化,蝕刻,及熱處理所組成的群類的至少一種處理 來執行。 8 7 .如申請專利範圍第8 6項所述的製造半導體晶 圓之方法,其中該熱處理是在含有氫的還原氣氛下實施。 8 8 .如申請專利範圍第8 7項所述的製造半導體晶 圓之方法,其中在含有氫的環原氣氛下的該熱處理所用的 溫度不低於8 0 0 °C,並且不高於該P型半導體基板的糸且 份材料的熔化溫度。 89 .如申請專利範圍第7項所述的製造半導體晶® 之方法,另外包含將該第二半導體層轉移至該第二半導體 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) --*----- -- ---,.裝 ---訂------線 <請先間讀背面之注意事項*冩本頁) 經濟部智慧財產局員工消費合作社印製 -99- A8B8C8D8 4 63223 六、申請專利範圍 基板並且接著去除存留在該第二半導體層上的該分離層的 步驟。 (請先閱讀背面之注項¾寫本頁) 9 0 .如申請專利範圍第8項所述的製造半導體晶圓 之方法,另外包含將該第三半導體層轉移至該第二半導體 基板並且接著去除存留在該第二半導體層上的該分離層的 步驟。 9 1 ·如申請專利範圍第8 9項或第9 0項所述的製 造半導體晶圓之方法,其中在含有氫的還原氣氛下的熱處 理在去除存留的該分離層之後實施。 9 2 ,如申請專利範圍第2項,第4項,第5項,第 6項,或第7項所述的製造半導體晶圓之方法,其中經由 該分離層的該分離是在擇自由該分離層的內部,上表面, 及下表面所組成的群類的一部份處所造成的分離。 經濟部智慧財產局貝工消費合作杜印製 9 3 .如申請專利範圍第8項所述的製造半導體晶圓 之方法,其中將該第三半導體層轉移至該第二構件上的該 步驟是藉著在擇自由成爲多孔狀的該第一半導體層的內部 ,上表面,及下表面所組成的群類的一部份處實施分離而 執行。 9 4 .如申請專利範圍第3項至第6項中任一項所述 的製造半導體晶圓之方法,其中該半導體層及該低濃度p 型矽層是藉著相同的C VD設備來形成。 9 5 .如申請專利範圍第3項至第8項中任一項所述 的製造半導體晶圓之方法,其中該第二半導體晶圓被用來 用於該第一及第二構件以外的其他用途。 -100- 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐) ____ D8 六、申請專利範圍 96 _如申請專利範圍第6項所述的製造半導體晶圓 之方法,其中具有1 〇 nm至1 〇 /zm的厚度的氧化物膜 (請先《讀背面之注意事項兵4本頁) 在氧化氣氛下藉著該熱處理而形成在該p型矽基板的背側 上。 9 7 . —種使用半導體晶圓之方法,其特徵在於製備 已經被用來製造一黏結SO I基板的一種子晶圓,並且接 著對該種子晶圓的至少一表面實施平滑化處理,以成爲一 半導體晶圓來販賣。 9 8 .如申請專利範圍第9 7項所述的使用半導體晶 圓之方法,其中用來製造該黏結S 0 I晶圓的方法包含將 在單晶矽的一區域上具有一單晶半導體層的一第一構件經 由一絕緣層而與一第二構件黏結的步驟,以及經由該分離 層的內部及/或表面來實施分離的步驟。 9 9 .如申請專利範圍第9 8項所述的使用半導體晶 圓之方法,其中該黏結步驟爲經由形成在該單晶半導體層 及/或該第二構件上的一絕緣層來實施分離的步驟。 1 Q 0 .如申請專利範圍第9 8項所述的使用半導體 經濟部智慧財產局員工消費合作社印製 晶圓之方法,其中該分離層是擇自由藉著一矽基板的陽極 化處理而形成的多孔層及藉著擇自由氳,氮,及稀有氣體 所組成的群類的至少一元素的離子植入而形成微氣泡層所 組成的群類。 1 0 1 .如申請專利範圍第9 7項'所述的使用半導體 晶圓之方法,其中該平滑化處理包含鏡面精拋光的步驟。 1 0 2 .如申請專利範圍第9 7項所述的使用半導體 本紙張尺度適用中固國家標準(CNS)A4規格(210 X 297公釐) -101 - c \ 2 ?; CC t 0900 8 电 ABCS 六、申請專利範圍 晶I»之方法’其中該平滑化處理是在該種子晶圓的兩面均 實施。 1 0 3 .如申請專利範圍第9 7項所述的使用半導體 晶匾!之方法’其中該鏡面精拋光是在該種子晶圓的兩面均 實施以成爲該半導體晶圓來販賣。‘ 1 0 4 ·如申請專利範圍第9 7項所述的使用半導體 晶圓之方法,其中該平滑化處理包含含有氫退火的步驟。 1 〇 5 ·如申請專利範圍第9 7項所述的使用半導體 晶圓之方法,另外包含在該種子晶圓上形成外延半導體層 的步驟。 1 〇 6 .如申請專利範圍第1 1項所述的製造半導體 晶圓之方法,其中該分離層及該成爲多孔狀的層的每一個 均是藉著陽極化處理而形成。 |1!|||丨|丨丨1_^^*1丨|||||^^.1| — — — — — ·^^ (請先閱讀背面之注意事項免玮本頁) 經濟部智慧財產局員工消費合作杜印製 -102- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t )
TW088121212A 1998-12-04 1999-12-03 Method of manufacturing semiconductor wafer method of using and utilizing the same TW463223B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34611698 1998-12-04
JP8464999 1999-03-26
JP11334544A JP2000349264A (ja) 1998-12-04 1999-11-25 半導体ウエハの製造方法、使用方法および利用方法

Publications (1)

Publication Number Publication Date
TW463223B true TW463223B (en) 2001-11-11

Family

ID=27304619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121212A TW463223B (en) 1998-12-04 1999-12-03 Method of manufacturing semiconductor wafer method of using and utilizing the same

Country Status (7)

Country Link
US (1) US6656271B2 (zh)
EP (1) EP1006567A3 (zh)
JP (1) JP2000349264A (zh)
KR (1) KR20000047925A (zh)
CN (1) CN1259758A (zh)
SG (1) SG74757A1 (zh)
TW (1) TW463223B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754161B (zh) * 2018-08-29 2022-02-01 台灣積體電路製造股份有限公司 一種絕緣體上半導體基板及其形成方法

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
US6589333B1 (en) 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
DE10043587B4 (de) * 1999-09-17 2006-03-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3990575B2 (ja) * 2001-03-05 2007-10-17 三井造船株式会社 膜厚測定用モニタウェハ
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
US6926057B2 (en) * 2001-09-25 2005-08-09 Dainippon Screen Mfg. Co., Ltd. Thin film forming apparatus and thin film forming method
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
FR2843826B1 (fr) * 2002-08-26 2006-12-22 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
WO2004019404A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
EP1532676A2 (en) * 2002-08-26 2005-05-25 S.O.I.Tec Silicon on Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US7056815B1 (en) * 2002-11-12 2006-06-06 The Regents Of The University Of Michigan Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US20040193301A1 (en) * 2003-03-31 2004-09-30 Chen-Lin Chao Inventory control via a utility bill of materials (BOM) to minimize resource consumption
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
TWI240951B (en) * 2004-05-10 2005-10-01 Mosel Vitelic Inc Method for reclaiming wafer
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
WO2006038164A1 (en) * 2004-10-08 2006-04-13 Koninklijke Philips Electronics N.V. Semiconductor device having substrate comprising layer with different thicknesses and method of manufacturing the same
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
WO2007142865A2 (en) * 2006-05-31 2007-12-13 Corning Incorporated Thin film photovoltaic structure and fabrication
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
KR20090120459A (ko) * 2007-03-19 2009-11-24 아사히 가라스 가부시키가이샤 도전체의 제조 방법
US20120125256A1 (en) * 2007-10-06 2012-05-24 Solexel, Inc. Apparatus and method for repeatedly fabricating thin film semiconductor substrates using a template
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2926674B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP4636110B2 (ja) * 2008-04-10 2011-02-23 信越半導体株式会社 Soi基板の製造方法
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP2011103409A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハ貼り合わせ方法
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Soi基板の作製方法
TW201210058A (en) * 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) * 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US8960657B2 (en) 2011-10-05 2015-02-24 Sunedison, Inc. Systems and methods for connecting an ingot to a wire saw
US9145602B2 (en) * 2011-11-01 2015-09-29 The Boeing Company Open air plasma deposition system
JP5908266B2 (ja) * 2011-11-30 2016-04-26 株式会社Screenホールディングス 陽極化成装置及びそれを備えた陽極化成システム並びに半導体ウエハ
CN103144024B (zh) 2011-12-06 2015-08-12 有研半导体材料有限公司 使用高温热处理的300mm硅抛光片制造工艺
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8962224B2 (en) * 2012-08-13 2015-02-24 Applied Materials, Inc. Methods for controlling defects for extreme ultraviolet lithography (EUVL) photomask substrate
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9676227B2 (en) * 2013-03-15 2017-06-13 The United States Of America, As Represented By The Secretary Of The Navy Wet-etchable, sacrificial liftoff layer compatible with high temperature processing
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
US9627249B2 (en) 2015-09-17 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
CN117198983A (zh) * 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
CN106750431A (zh) * 2016-12-15 2017-05-31 大连理工大学 一种聚合物柔性薄膜的制备方法
FR3073665B1 (fr) * 2017-11-15 2019-11-29 Centre National De La Recherche Scientifique Procede de fabrication de couche mince transferable
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
JP2020167358A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN113133326A (zh) * 2019-11-11 2021-07-16 韩商则舒穆公司 Soi衬底的制造方法
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법
KR20210066387A (ko) 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지
KR102546554B1 (ko) * 2020-03-03 2023-06-23 주식회사 효산 멀티 soi 기판 제조 방법 및 멀티 soi 기판
CN112259676B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN114267589A (zh) * 2021-12-27 2022-04-01 西安奕斯伟材料科技有限公司 一种晶圆表面损伤深度测量方法及系统

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049286B1 (en) * 1980-04-10 1988-03-02 Massachusetts Institute Of Technology Methods of producing sheets of crystalline material and devices amde therefrom
US4445965A (en) * 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
KR950014609B1 (ko) 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JPH06267848A (ja) * 1993-03-10 1994-09-22 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
US5855735A (en) 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
CA2220600C (en) 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US5949188A (en) 1996-12-18 1999-09-07 Hage Gmbh & Co. Kg Electroluminescent display device with continuous base electrode
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
JP3962465B2 (ja) 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
DE69738307T2 (de) 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3647191B2 (ja) 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
EP0995227A4 (en) 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754161B (zh) * 2018-08-29 2022-02-01 台灣積體電路製造股份有限公司 一種絕緣體上半導體基板及其形成方法

Also Published As

Publication number Publication date
JP2000349264A (ja) 2000-12-15
US6656271B2 (en) 2003-12-02
EP1006567A2 (en) 2000-06-07
SG74757A1 (en) 2000-08-22
CN1259758A (zh) 2000-07-12
US20030159644A1 (en) 2003-08-28
KR20000047925A (ko) 2000-07-25
EP1006567A3 (en) 2001-10-24

Similar Documents

Publication Publication Date Title
TW463223B (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
TW410477B (en) Process for producing semiconductor article
US6468923B1 (en) Method of producing semiconductor member
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TW404061B (en) Semiconductor substrate and method of manufacturing the same
TW447127B (en) Substrate and production method thereof
CA2221245C (en) Method of manufacturing semiconductor article
JPH09162090A (ja) 半導体基体とその製造方法
EP0843346B1 (en) Method of manufacturing a semiconductor article
JPH10233352A (ja) 半導体部材の製造方法および半導体部材
JP2009027124A (ja) Soiウェーハの製造方法
JPH10326883A (ja) 基板及びその作製方法
JP2000100680A (ja) 半導体基材の作製方法および半導体基材
JP3927977B2 (ja) 半導体部材の製造方法
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法
JP2001089291A (ja) 液相成長法、半導体部材の製造方法、太陽電池の製造方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2000349265A (ja) 半導体部材の作製方法
JPH11260793A (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
An et al. Fabrication of Crystalline Si Thin Films for Photovoltaics
JP2000277403A (ja) 半導体基体の作製方法
JPH1079498A (ja) Soi基板の製造方法
JP2000150839A (ja) 半導体基板の作製方法
JP3293766B2 (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees