TW459297B - Method of processing semiconductor wafers to build in back surface damage - Google Patents

Method of processing semiconductor wafers to build in back surface damage Download PDF

Info

Publication number
TW459297B
TW459297B TW088122104A TW88122104A TW459297B TW 459297 B TW459297 B TW 459297B TW 088122104 A TW088122104 A TW 088122104A TW 88122104 A TW88122104 A TW 88122104A TW 459297 B TW459297 B TW 459297B
Authority
TW
Taiwan
Prior art keywords
wafer
defects
grinding
polishing
back surface
Prior art date
Application number
TW088122104A
Other languages
English (en)
Inventor
Yun-Biao Xin
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW459297B publication Critical patent/TW459297B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Description

經濟部智慧財產局員工消費合作杜印製 d5929 ^ at _ __ B7 五、發明說明(1 ) 發明背景^ 本f明大致上係關於一種加工半導體晶圓之方法,較特 別的疋指加工半導體晶圓I万法,以產生具有背面缺陷供 做外郅吸雜之較平坦晶圓。 半導體晶圓通常係由單-晶錠製備,例如一核,其係 修整及研磨以具有—或多個平坦面,以利ϋ後續製程中有 正確之晶圓方向。晶鍵隨後切細成多數個各別之晶圓,各 進行多數之加工操作以減小晶圓厚度、去除由切細操作所 致之缺陷、及產生_高反射性表面,各晶圓之周緣磨圓以 於進一步加工期間減少晶圓受損之虞。—研磨操作(一研磨 f液製程)隨後進行於晶圓之前與後表面上,以減小晶圓之 厚度及去除由切細操作所致之缺陷。一化學蝕刻操作或一 粗磨操作亦可執行,以利減小厚度及去除缺陷。 研磨操作完成時’各晶圓之—或二表面通常利用一抛光 墊片、一膠質矽土漿液(抛光漿液)、及一化學蝕刻劑,以 去除由先前操作所致之表面上缺陷及確使晶圓呈平面狀D 此後’其通常需要在各晶圓之背面上產生缺陷以做爲外部 吸雜位置,以往各晶圓之背面係進行一研磨製程,例如加 愿喷流或一多元矽積置製程,以在背面上產生缺陷以做爲 外邵吸雜位置。雖然缺陷生成於背面上,但是晶圓之前表 面仍需予以保護。晶圓隨後清潔且前表面可做精磨,最後 ’晶圓在送至客户前先切成半導體晶片。 完成之晶圓需符合特定之表面平坦度规定,此晶圓需特 別磨平’以利例如藉由一電子束石版印刷或光學石版印刷 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公笼) I *1 n I ΐ I 1 I I I ϋ ^Λ} · I I I I n J -I 一n I n I ( J I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 459297 A7 ------ B7 五、發明說明(2 ) 製程而將電路印刷於其上(或於其上積置多層),電子束描 緣器或光學印職之焦財之㈣平坦度對於電子束石版 印刷或it學石版印刷製程中之均勾成像極爲重要,晶圓表 面之平坦度直接衝擊到裝置線寬度能力、製程範園、生產 量及產能。裝置幾何形狀中之持續減小及提高嚴格性之裝 置裝構規格追使半導體晶圓之製造商需製備較平坦之晶圓 ’爲了取得較平坦之晶圓則雙表面式抛光已成爲選擇。 f隹平土—度會由習知方法產生背侧缺陷以增進吸雜而有 負:衝擊’加工—半導體晶圓之習知方法係在雙表面抛光 後需要-製程’以產生缺陷而在晶圓之背面上提供吸雜位 置,此吸雜製程後,需在晶圓之前表面上有另一拋光製程 ,以去除加工之缺陷。此額外之製程嚴重損害到晶圓之平 一度額外之步驟在加工上極爲昂貴且需增加處理,其亦 需特別謹愼使前表面免於受損。 發明概述 本發明 < 多項目的中應注意的是提供—方法以加工一自 單晶錠切下之半導體晶圓,其減少成型各晶圓所需之加工 、提供一製程以產生一較平坦之晶圓·、提供此製程以產生 —具有吸雜位置之晶圓、及提供此製程以經濟地處理晶圓。 大體上,本發明之方法用於加工一半導體晶圓,半導體 係自一單晶錠切下且具有前與後表面及一周緣,該方法包 含研磨晶圓之前與後表面,以減少晶圓之厚度及增進晶圓 之一度研磨步驟可在前與後表面上產生缺陷。該方法 進一步包含細研晶圓之前表面,以減少研磨所致前表面上 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公楚) -I Ί I I 1 ϊ I I I I i Jl. -It—] — — I » I I [ I VI../ (請先閱讀背面之注意事項再填寫本頁) ί - 45929 1 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(3 ) 之缺陷,及進一步減小晶圓之厚度,細研步驟期間背面上 之缺陷則仍不變。晶圓之前與後表面係利用一拋光衆液同 時拋光,以增進晶圓之平坦度及減少前與背表面上之晶圓 缺陷,抛光後仍留在背面上之晶圓缺陷係多於前表面上之 晶圓缺陷,而仍留在背面上之晶圓缺陷有助於吸雜。 在本發明之另一項内容中,—種加工一半導體晶圓之方 法包含研磨晶圓之前與後表面,以減少晶圓之厚度及増進 晶圓足平坦度,研磨步驟可在前與後表面上產生缺陷。該 方法進一步包含同時抛光晶圓之前與後表面,使得自背面 去除之晶圓材料少於前表面者,仍留在背面上之晶圓缺陷 係多於前表面上之晶圓缺陷,而仍留在背面上之晶圓缺陷 有助於吸雜。 本發明之其他目的與優點可由以下詳細説明得知。 邏式簡單説明 圖1係本發明用於加工一半導體晶圓之第—實例方法流程 圖;及 圖2係一第二實例方法流程圖。 丝i圭實例詳細説明 圖^說明加工-半導體晶圓之較佳方法,其中一細 係在一雙表面抛光操作前執行於前表 e m ^ 叫工,此万法產生— 曰口回,其具有背面缺陷以用於吸雜位置,但是其不♦ =面加工步驟產生背面缺陷以提供吸雜位置言二要— 可表面上執行之步驟並未在背面上執行。 。’在 丰導體晶關自-單晶錠切下,例如__般内 (請先閱讀背面之項再填寫本頁) 裝·-------訂---------線\ 本紙張足度翻㈣H家鮮(CNS)A4規格(210 κ 297公釐) 經濟部智慧財產局員工消費合作社印制衣 459297 Α7 Β7 五、發明說明(4 ) 線鑛’以具有一預定之初期厚度。切下之晶圓概呈碟片狀 及凸出狀,且其具有一周緣及相對立之前、後表面。爲了 説明方便,前表面係供裝置印刷於上之表面。各晶圓之初 期厚度大致係大於所要求之最終厚度,以容許後續之加工 操作’減小晶圓之厚度而無缺陷或碎裂晶圓之虞。例如, 初期厚度可在800-950微米之間,而最終厚度大約700—750微 米之間。 切細後,晶圓即進行超音波清潔,以利去除因切細操作 而積置於晶圓上之研磨顆粒與碎屑。晶圓之周緣利用一般 邊緣研磨器(圖中未示)構形(例如磨圓),以減低進—步加 工期間晶圓邊緣缺損或碎裂之危險β 晶圓隨後置入一般之研磨裝置(圖中未示)中,用於研磨 前與後表面,以利減小晶圓厚度及改善晶圓之平坦度。經 由研磨操作之厚度減小亦可去除由晶圓切細操作所致之缺 陷。惟,研磨步驟會在前與後表面上產生缺陷(折疊缺陷) ,其特徵不同於由晶圓切細操作所致之缺陷。適合之研磨 裝置包括Peter Wolters品牌AC1400及AC2〇〇〇,其係由麻州 普倫威爾市之Peter Wolters公司製造。研磨裝置較佳爲採 用一漿液,内含一研磨劑例如矽土或、碳化矽,且粒度在5 與30微米’較佳爲大約! 5微米。研磨操作可去除預定:晶 圓材料厚度,例如大約40至120微米,且較佳爲利用研磨操 作去除大約75-85微米,研磨裝置較佳係以每分鐘3與2〇微 米之間速率自晶圓去除材料。習知研磨裝置之操作 於此技者熟知,故不予以贅述。 ’ 本纸張尺度適用中國國家標準(CNS)A4規ίΐΓ^7297公努 if--i I I I------------訂--------I (請先閱讀背面之注意事項再填寫本頁) 459297 at ---—____B7___ 五、發明說明(5 ) —旦研磨操作完成時,晶圓即清潔及置入—細研裝置(圖 中未不)中,晶圓之前表面即於其中進行一細研操作,以減 少則表面上由研磨步驟所致之缺陷,並且進—步減小%圓 之厚度,細研操作期間背面上之缺陷仍不變。細研裝=較 佳爲一般垂直心軸式環側研磨裝置,適合之細研裝置2加 州聖塔克拉拉市Disco公司製造之DFG 840型,此裝置包括 —對研磨輪以接附於各別之馬達傳動式心軸,心軸轉=研 磨輪且可在一垂直軸線上呈上下移動。晶圓由眞空抽向於 —支承台之夹頭,且晶圓之一表面貼靠於夾頭而相對之表 面則以相對立關係面向其中一研磨輪^ 當研磨輪由馬達傳動式心軸轉動時,心軸即沿著其垂直 軸線下降而接觸到晶圓,以利研磨晶圓之表面a心軸之垂 直軸線係分歧於晶圓之中心,使得僅有研磨輪之一環侧部 分接觸到晶圓,當研磨輪接觸及晶圓時,晶圓即依其中心 旋轉以確定晶圓前表面之均勻研磨。用於研磨裝置中之研 磨輪較佳爲一呈杯狀、樹脂結合式之研磨輪,就習於此技 者所知其包含一樹脂基質,係浸以適當粒度之顆粒及用於 研磨矽之材料。浸入研磨輪樹脂基質之顆粒平均粒度較佳 爲‘5至7微米,且最佳爲3至5微米。 研磨輪進給向晶圓以磨減晶圓厚度之速率(亦視之爲研磨 速度)大約爲每分鐘1至35微米,且較佳爲每分鐘大約15微 米。細研操作去除少許之晶圓厚度,較佳爲5 _2〇微米,最 佳爲大約1 0微米。可以瞭解的是,僅具有單一心軸之—研 磨裝置及研磨輪可用於細研操作,此並未悖離本發明之範 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝—-------訂---------. 經-部智慧財產局員工消費合作社印製 45929 7 A7 ---------B7___ 五、發明說明(6 ) 園。 句在背面上之缺陷最好不要在研磨步驟與抛光步驟之間 顯著減少’細研操作後,顆粒即自晶圓之前表面去除,較 佳爲利用習於此技者熟知之—般化學蝕刻操作,此操作並 未栺向去除背面之缺陷。使用一稀釋之蝕刻溶液,可使清 潔步躁去除少許量以下之晶圓材料,通常蝕刻操作可去除 大约1至2微米之晶圓材料。 晶圓隨後進行一般之雙表面抛光操作(一般稱之爲雙側拋 光或DSP),其中雙表面同時拋光,以利改善晶圓之平坦度 及減少前與後表面上之缺陷’晶圓之缺陷因此在前與後表 面上減少,但是留在背面上之晶圓缺陷係多於背面上之晶 圓缺陷,留在背面上之晶圓缺陷有助於在背面上吸雜。同 樣之裝置可用於研磨及DSP步驟,例如上述之AC1400及 AC2000型機器,DSP裝置包括安裝於旋轉板上之拋光墊片 及一供給至墊片-晶圓介面之鹼性膠質狀矽土漿液(即拋光 漿液),適合之拋光墊片包含狄拉瓦州尼瓦克市之R〇del公 司所製之H-2及Suba 600型產品’適合之漿液係由E〗du
Pont de Nemours公司製造之SYTON產品。DSP步骤較佳爲 去除大約1 0 - 3 0微米之晶圓厚度,厚度最好以每分鐘大約 .5至3·5微米之速率去除’且較佳爲每分鐘大約·5至2微米 ’DSP步驟較佳爲幾乎去除前表面之所有缺陷,而留下些 許背面缺陷量以用於吸雜位置。習於此技者可知在DSP步 驟中需去除之厚度通常會改變其與研磨步驟中所致缺陷量 之關係。 本紙張尺度適用中國國家標準(CNS)A1規格(210 x 297公.¾ ) (請先閱讀背面之注意事項再填寫本頁) 裝 -----訂--------- 經濟部智慧財產局員工消費合作社印製 A59297 五、發明說明(7 ) 、背面缺陷量之一測量方式係,,氧化誘發堆疊瑕疵,,(0ISF) 之冲數,其指7F出晶圓表面上之缺陷位置密度,大體而言 ,背面上最好有一較高0ISF計數以利促進吸雜。本發明中 ,背面疋OISF計數係藉由—較大顆粒之研磨研磨劑而增加 ,例如大約1 5微米之礬土顆粒,以及藉由在DSp步驟中去 除較少量之晶圓厚度,例如6微米,此關係將顯示於以下之 範例討論中。對於一般應用而言,一背面上令人滿意之 OISFe*!·數係每平方厘米大約1〇,〇〇〇與個之間,但是所 需之量將依據用途及客户要求而做大幅改變。 DSP步驟將'晶圓磨平至一平坦度,此爲單—表面抛光製程 中所未能取得者。晶圓可藉由一球形平坦度變數(例如總厚 度變化(TTV))、或藉由一當處平坦度變數(例如當處總指示 讀數(STIR))而取得平坦度特徵,τΤν通常用於測量球形平 坦度變化’其係晶圓最大與最小厚度間之差異,而灯设通 常用於測量當處平坦度變化,其係晶圓一小面積中之表面 至一參考平面之最大正與負偏差値總和,該參考平面係平 行於晶圓之背面且在當處中央相交於前表面。晶圓平坦度 特徵之詳細説明可發現於F · Shimura所著之「半導體碎晶技 術」一書(1989年大學刊物)第19卜195頁,例如一般拋光之 半導體晶圓任意25毫米X 20毫米位置皆具有超過大約丨.〇微 米之TT V及超過大約0.25微米之.STIR(背面參考中心焦點)。 本發明DSP步驟後之晶圓TTV與STIR平均値係顯著地降低。 DSP步撒後,前表面利用一般之拋光裝置以精磨拋光,精 磨抛光步驟大致上可消除前表面中之缺陷,並因而減少來 本紙張尺度過用中國國家標準(CNS)A.l規络(21〇χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂----- 經濟部智慧財產局員工消費合作杜印製 459297 五、發明說明(8 ) (請先間讀背面之注意事項再填寫本頁} 自前表面之非鏡子式反射光。通常大約.丨至3微米之晶圓 厚度在前表面抛光步驟中去除,其係取決於DSP步驟後留 下之刮痕深度而定,惟,經發現在精磨拋光步驟中去除過 多材料會惡化晶圓之平坦度,在本發明中即取消前表面之 精磨拋光步驟。 範例 1 5枚半導體矽晶圓’各具有2〇〇毫米之直徑,其係依據圖 1及第一實例所示之方法予以加工,研磨操作利用i 5微米 粒度之研磨漿液以自各晶圓去除大約8〇微米材料(前與後表 面上各4 0微米),各晶圓之前表面隨後進行細研操作,以利 再自晶圓去除1 5 - 1 7微米厚度。各晶圓隨後進行DSp操作, 其t大約5 - 6微米自晶圓去除’即大致相等量自前與後表面 去除,一晶圓後表面之OISF計數係在DSp操作後以每平方 厘米20,000個測量之。 I二實例 經濟部智慧財產局員工消費合作社印制衣 圖2所示之本發明第二實例中,細研步驟係刪除,在此第 —只例中,切細、超音波清潔、邊緣構形及研磨係依第一 實例所述者執行,不同的是研磨裝置中所用之研磨劑最好 在大約5-10微米之間.,以較小之顆粒較佳,因爲其在表面 上產生較少缺陷,因此可減少在DSp步驟中需去除之晶圓 材料量。晶圓隨後以相似於第一實例中之步驟進行一 Dsp 步驟,不同的是前表面去除之材料多於背面者。 第二實例之DSP步驟最好自前表面去除幾乎所有缺陷,而 在背面上留下-些缺陷量,背面上之缺陷位置有助於在背 -11 - 297公釐) 本紙張尺度適用中國國家標準(CNSLV1規格(210 A7 459297 ____B7 五、發明說明(9 ) 面上吸雜。DSP裝置可設定以自前表面去除明顯不同於背 面者之材料量,此"差異性去除"例如可藉由相對於下抛光 墊片溫度以増加上抛光墊片溫度而達成,上抛光墊片係接 觸於前表面而下抛光塾片接觸於背面,各抛光墊片之溫度 係由循環水控制,而水則以熱性聯通於與墊片接觸之各別 板片。AC1400及AC2000型抛光機包括一控制系統,用於控 制與上板片聯通之循環水溫度,及一分離式控制系統,用 於與下板片聯通之循環水,分離系統供使用者可相關於下 抛光塾片而增高上抛光墊片之溫度,藉此自前表面去除較 多於背面者之材料。另者,差異性去除可藉由控制拋光整 片之轉速而達成,對於各抛光整片之晶圓有效速度可改變 ,使得例如下拋光螯片在相同方向移動且以近乎晶圓者之 速度,而上拋光塾片在晶圓之相反方向移動,此將造成自 前表面去除之材料多於背面者。 DSP步驟之後續步驟係以相同於第一實例之方式執行,背 表面上之缺陷最好無一在研磨與DSP步驟之間去除,背面 上最好在研磨與DSP步驟之間不執行加工,而非清潔背面 時。 如文内所述,本發明之方法係加工晶圓及包括晶圓清潔 之精磨抛光操作,直到包裝及運送至客户處。 由上以觀,本發明之多項目的可達成且其他有利之結果 亦可取得,本發明顯然較有效於羞生一較平坦之晶圓,且 其具有背面缺陷以做爲吸雜位置。本發明不需要利用習知 加工步驟產生缺陷於背面上,且通常在研磨期間產生於二 -12- 本紙張尺度適用中國國家標準(CNS)A4規烙(210 x 297公釐) ,-_J*J [- ---------7^·裝·-------訂-------- 1 ^)wl (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 45929 7 五、發明說明(1〇 ) 表面上之缺陷可保留於加工期間。本發明可減少加工時严 ,因爲其在加工背面時不需防護前表面。再者, β ^ 尽發明可 產生一較平坦之晶圓,在雙侧拋光後並不執行背侧缺陷步 驟(此將減損平坦度),背侧建立於晶圓背面内係因爲在 步驟之前,前表面有較多於背面者之缺陷去除,因此習知 加工步驟可省略且晶圓得以較爲平坦。 説明本發明之元件時’"一"、"其"、及”該„皆係指—或 多個元件,而"包含"、"包括"、及"具有"涵意相同且皆指 其可能有上列元件以外之元件。 本發明雖有不同之修改與變換型式,但是其特定實例已 利用範例詳述於文内,應知的是不應侷限本發明於此特定 型式中,反之,本發明應涵蓋諸項修改、等效技術及變換 型式於申請專利範園定義之精神範疇内。 (請先閱讀背面之注意事項再填寫本頁)
-裝--------訂------I I 經濟部智慧財產局員工消費合作社印*1^ -13· 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公發

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 45929*7 六、申請專利範圍 1. 一種加工一半導體晶圓之方法,半導體晶圓係自一單晶 錠切下且具有前與後表面及一周緣,其包含以下步驟: (a) 研磨晶圓之前與後表面,以減少晶圓之厚度及增進 晶圓之平坦度,研磨步驟可在前與後表面上產生缺陷; (b) 細研晶圓之前表面,以減少研磨步驟後留置於前表 面上之缺陷,背面上之缺陷則仍不變;及 (c) 利用一拋光漿液以同時抛光晶圓之前與後表面,以 利增進晶圓之平坦度及減少前與後表面上之晶圓缺陷, 仍W在R面上之晶圓缺陷係多於前表面上之晶圓缺陷, 而仍留在背面上之晶圓缺陷有助於吸雜。 2 .如申請專利範園第1項之方法,其中晶圓自研磨至包括 拋光之加工係無任意步驟執行於背面上,亦不執行於前 表面上。 3 .如申請專利範園第2項之方法,其中晶圓背面上之缺陷 大致上並不在該研磨與該抛光步驟之間減少。 4.如申請專利範圍第2項之方法,-進一步包含精磨晶圓前 表面以減少非鏡子式反射光之步驟。 5 .如申請專利範圍第2項之方法,其中研磨步驟係以每分 鐘3 - 2 0微米範圍之材料去除率進行。 6 .如申請專利範園第5項之方法,其中使用於研磨步骤中 之研磨漿液包括具有5-30微米粒度之礬土研磨材料。 7.如申請專利範園第6項之方法,其中研磨步驟減少大約 4 0 - 120微米之晶圓厚度,研磨步驟進一步減少大约5 _ 20微米之晶圓厚度及同時抛光步驟進一步減少大約ι〇_ -14- 本紙張尺度適用中國國家標準(Cis:S)A4規格(210 X 297公釐) (請先間讀背面之注意事項再填寫本頁)
    45929 ^六、申請專利範圍 A8B8C8D8 微米之晶圓厚度。 8 ·、種加工—半導體晶圓之方法,半導體晶圓係'自一單晶 錠切下直具有前與後表面及一周緣,其包含以下步騍: 〇)研磨晶圓之前與後表面,以減少晶圓之厚度及增進 晶圓之平坦度,研磨步驟可在前與後表面上產生缺陷;及 (b)利用一拋光漿液以同時拋光晶圓之前與後表面,使 知自背面去除之晶圓材料少於前表面者,仍留在背面上 &晶圓缺陷係多於前表面上之晶圓缺陷,而仍留在背面 上之晶圓缺陷有助於吸雜。 9 如申請專利範園第8項之方法,其中晶圓背面上之缺陷 並不在該研磨與該抛光步驟之間減少。 1 0.如申請專利範園第9項之方法,其中藉由一對前表面比 對背面爲高之溫度進行抛光,使得自背面去除之晶圓材 料少於前表面者。 C請先閲讀背面之注意事項再填寫本頁) .裝 ----訂---------線一 經濟部智慧財產局員工消費合作社印製 -15- ^紙張尺度適用中國國家標準(ί^Α4規格(210 χ 29/公釐)
TW088122104A 1998-12-16 1999-12-23 Method of processing semiconductor wafers to build in back surface damage TW459297B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11243898P 1998-12-16 1998-12-16
US09/404,428 US6214704B1 (en) 1998-12-16 1999-09-23 Method of processing semiconductor wafers to build in back surface damage

Publications (1)

Publication Number Publication Date
TW459297B true TW459297B (en) 2001-10-11

Family

ID=26809943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088122104A TW459297B (en) 1998-12-16 1999-12-23 Method of processing semiconductor wafers to build in back surface damage

Country Status (7)

Country Link
US (1) US6214704B1 (zh)
EP (1) EP1149410A1 (zh)
JP (1) JP2002532898A (zh)
KR (1) KR20010092732A (zh)
CN (1) CN1330797A (zh)
TW (1) TW459297B (zh)
WO (1) WO2000036637A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516596B2 (ja) * 1998-10-19 2004-04-05 松下電器産業株式会社 半導体装置の製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6394888B1 (en) 1999-05-28 2002-05-28 Saint-Gobain Abrasive Technology Company Abrasive tools for grinding electronic components
KR20030024834A (ko) * 2000-08-07 2003-03-26 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 양측 폴리싱을 이용한 반도체 웨이퍼 처리 방법
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
KR20030015769A (ko) * 2001-08-17 2003-02-25 주식회사 실트론 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030032448A (ko) * 2001-10-18 2003-04-26 주식회사 실트론 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030032701A (ko) * 2001-10-19 2003-04-26 주식회사 실트론 반도체 웨이퍼 및 그의 제조방법
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
KR100459079B1 (ko) * 2002-12-05 2004-12-03 주식회사 실트론 실리콘웨이퍼의 게터링 능력 평가 방법
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US8275584B2 (en) * 2006-12-12 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Unified model for process variations in integrated circuits
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN103029031A (zh) * 2011-09-30 2013-04-10 上海双明光学科技有限公司 一种晶圆基片加工方法
CN103707147B (zh) * 2013-12-18 2016-04-06 上海现代先进超精密制造中心有限公司 碳化硅超硬材料高精度大平面的加工方法
JP6360299B2 (ja) * 2013-12-19 2018-07-18 国立大学法人東京工業大学 半導体装置及びその製造方法
CN103639879A (zh) * 2013-12-30 2014-03-19 昆明云锗高新技术有限公司 硅单晶片加工新工艺
CN105291287B (zh) * 2014-06-05 2017-09-08 兆远科技股份有限公司 蓝宝石晶片加工方法及其加工工艺中的中间物
CN106653561B (zh) * 2015-11-03 2021-03-30 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
JP6865497B2 (ja) * 2017-06-26 2021-04-28 株式会社ディスコ ウエーハの加工方法
CN112820629A (zh) * 2020-12-31 2021-05-18 上海新昇半导体科技有限公司 一种晶圆研磨方法
CN115338694B (zh) * 2022-07-01 2024-02-02 金华博蓝特新材料有限公司 一种双面抛光晶片的加工方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979239A (en) 1974-12-30 1976-09-07 Monsanto Company Process for chemical-mechanical polishing of III-V semiconductor materials
US4144099A (en) 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4318250A (en) 1980-03-31 1982-03-09 St. Florian Company, Ltd. Wafer grinder
JPS58184727A (ja) 1982-04-23 1983-10-28 Disco Abrasive Sys Ltd シリコンウェ−ハの面を研削する方法
US4663890A (en) 1982-05-18 1987-05-12 Gmn Georg Muller Nurnberg Gmbh Method for machining workpieces of brittle hard material into wafers
JPS60109859U (ja) 1983-12-28 1985-07-25 株式会社 デイスコ 半導体ウエ−ハ表面研削装置
JPS60155358A (ja) 1984-01-23 1985-08-15 Disco Abrasive Sys Ltd 半導体ウエ−ハの表面を研削する方法及び装置
JPS6381934A (ja) 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
US5035087A (en) 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
JPH06103678B2 (ja) 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
JPH01143224A (ja) 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
JPH01143223A (ja) 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
AU637087B2 (en) 1989-03-24 1993-05-20 Sumitomo Electric Industries, Ltd. Apparatus for grinding semiconductor wafer
JPH02299232A (ja) 1989-05-15 1990-12-11 Nkk Corp 半導体ウェーハ及びその製造方法
DE3929484A1 (de) 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
EP0460437B1 (en) 1990-05-18 1997-09-10 Fujitsu Limited Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
US5189843A (en) 1990-08-30 1993-03-02 Silicon Technology Corporation Wafer slicing and grinding machine and a method of slicing and grinding wafers
JPH0592363A (ja) 1991-02-20 1993-04-16 Hitachi Ltd 基板の両面同時研磨加工方法と加工装置及びそれを用いた磁気デイスク基板の研磨加工方法と磁気デイスクの製造方法並びに磁気デイスク
DE4304849C2 (de) 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2839801B2 (ja) 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
US5377451A (en) 1993-02-23 1995-01-03 Memc Electronic Materials, Inc. Wafer polishing apparatus and method
US5360509A (en) 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2853506B2 (ja) 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
US5389579A (en) 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
JPH06312274A (ja) 1993-04-30 1994-11-08 Nachi Fujikoshi Corp 溶接ガン位置補正方法
JP2894153B2 (ja) 1993-05-27 1999-05-24 信越半導体株式会社 シリコンウエーハの製造方法、およびその装置
JP2910507B2 (ja) 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
KR0132274B1 (ko) 1994-05-16 1998-04-11 김광호 웨이퍼 연마 설비
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US5679060A (en) 1994-07-14 1997-10-21 Silicon Technology Corporation Wafer grinding machine
JP3055401B2 (ja) 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
JPH0888259A (ja) 1994-09-14 1996-04-02 Komatsu Electron Metals Co Ltd 半導体基板評価のための表面処理方法
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JPH08274050A (ja) 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP3534207B2 (ja) 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JP3134719B2 (ja) 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JP3169120B2 (ja) 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09103944A (ja) 1995-07-28 1997-04-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法、該製造方法に用いる研削方法とその装置
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JP3534213B2 (ja) 1995-09-30 2004-06-07 コマツ電子金属株式会社 半導体ウェハの製造方法
US5697832A (en) 1995-10-18 1997-12-16 Cerion Technologies, Inc. Variable speed bi-directional planetary grinding or polishing apparatus
JP3317330B2 (ja) 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09270400A (ja) 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH10135164A (ja) 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5821166A (en) 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JP3620683B2 (ja) 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
US5873772A (en) 1997-04-10 1999-02-23 Komatsu Electronic Metals Co., Ltd. Method for polishing the top and bottom of a semiconductor wafer simultaneously
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
JP2002532898A (ja) 2002-10-02
CN1330797A (zh) 2002-01-09
WO2000036637A1 (en) 2000-06-22
EP1149410A1 (en) 2001-10-31
KR20010092732A (ko) 2001-10-26
US6214704B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
TW459297B (en) Method of processing semiconductor wafers to build in back surface damage
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JP4192482B2 (ja) シリコンウェーハの製造方法
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
JP4093793B2 (ja) 半導体ウエーハの製造方法及びウエーハ
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
EP1808887B1 (en) Production method of semiconductor wafer
US6524961B1 (en) Semiconductor device fabricating method
JP5839783B2 (ja) 半導体ウェーハのエッジを研磨する方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US8500516B2 (en) Method for polishing a semiconductor wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP3668647B2 (ja) 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
TW426584B (en) Method of polishing semiconductor wafers
TW297923B (zh)
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2006131468A (ja) 小型ガラス製品の製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPH11138422A (ja) 半導体基板の加工方法
JP3596405B2 (ja) 半導体ウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
JP2004319717A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees