TW459240B - Integrated circuit memory having a fuse detect circuit and method therefor - Google Patents
Integrated circuit memory having a fuse detect circuit and method therefor Download PDFInfo
- Publication number
- TW459240B TW459240B TW089102281A TW89102281A TW459240B TW 459240 B TW459240 B TW 459240B TW 089102281 A TW089102281 A TW 089102281A TW 89102281 A TW89102281 A TW 89102281A TW 459240 B TW459240 B TW 459240B
- Authority
- TW
- Taiwan
- Prior art keywords
- fuse
- transistor
- circuit
- state
- current electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1) 先前技藝之參考例 本發明於1999年3月2曰申請美國專利爲專利申請案號 09/261,爸76。 發明之領域 本發明關於積體電路記憶體及特指一具有一熔絲檢測電 路及方法之積體電路記憶體。 發明之背景 許多年來熔絲已使用在半導體電路之多種目的。例如, 記憶體電路典型使用熔絲以執行記憶體多餘信息。列及行 多餘信息硬體存在以更換不可作動位元單元或字元線於製 造測試時。使用記憶體多餘信息之效用爲増加良率。該良 率改良係經由使用冗餘元件以更換記憶體陣列的缺陷元件 。該等熔絲係使用作非輝發性記憶體以儲存多餘信息相關 資訊。 使用熔絲技術於半導體之另一用法係用以執行電子晶片 確認。晶片確認則經由獨特辨識每一晶片之來源來執行包 括一批次,一晶圓,及—Χ/γ同位格位置於一晶圓上以使 得一製造商可簡單地檢索及報告程序資料於一既定積體電 路。熔絲係以如熔絲使用於記憶體多餘信息之相同方式來 完成此目的例如,辨識熔絲可執行在—積體電路上的熔 絲庫内。爲辨識一特別積體電路,一種獨特熔絲型態爲閉 及其他熔絲爲開。該一辨識型態開及閉或傳導熔絲產生— 指紋或辨識器於該積體電路。在確認一控制訊號,該熔絲 的傳導性可讀出積體電路及儲毒在一掃描鏈内。該掃描資 本紙張尺度刺帽(CNS)A4雜⑵ (請先閱讀背面之注意事項再填寫本頁) 、裝--------訂----- 線0. ·Γ! <4 5 ο ^ : · A7 ______B7____ 五、發明說明(2 ) 訊可接著使用許多傳統掃描測試技術讀取。 熔絲一般已以多晶矽或金屬來執行β過去使用的金屬包 括鋁及鎢。不論何種金屬使用以執行該熔絲,可程式化電 路需用以控制不論惊絲已馆·斷或用以表示溶絲傳導性的狀 態。該一炫絲電路的範例係如Frederick Smith的美國專利案 號4,446,534之”可程式化熔絲電路”。半導體熔絲則典型是 非傳導,或熔斷,其可使用高電壓(相對電源供給電壓數量 )或使用雷射光。一熔絲則基本是一開路及一完整的溶絲是 —短路。在任一例’需要一電路以標示既存狀態而不論溶 絲是否已是成功地非傳導。在該等電路,其一般容許一電 壓差存在於非傳導熔絲的兩個端子間於該溶絲已熔斷或爲 非傳導。该溶絲電路的輸出表示不論程式化作動以溶斷一 溶絲是否成功。 最近已發現銅可以使用作積體電路上導體,及可用作熔 絲s無論如何,使用銅熔絲於電路内之問題容許一電壓降 ^ 嫁斷溶絲上.。長久以來’一般現像如電位移或介電崩 潰可導致一傳導路徑重新形成在一具有電壓降於其上之炼 斷銅熔絲上。因此,一電路需要用以檢測不論一銅熔絲被 熔斷而不導致一電壓降於熔絲上,該電壓降需相當高以導 致電位移或一介電崩潰。 附圖之簡單説明 圖1説明一根據本發明具有熔絲及檢測電路之記憶體的方 塊圖: 圖2說明圖1所示熔絲及檢測電ΐ各之記憶體的—電路圖;及 -5- 本纸張尺度通用中國囵家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) ^ *------—訂·---I 111 * ' 經濟部智慧財產局員工消費合作社印製 .2 4© A7
經-部智慧財產局員工消费合作社印製 五、發明說明(3 ) 圖3説明圖1所示溶絲控制電路之一電路圖。 附圖之詳細説明 圖1描述根據本發明具有熔絲及檢測電路124之記憶體ι〇〇 的一方塊圖。熔絲及檢測電路124檢測冗餘熔絲(參閲圖2) 的邏輯狀態於使用記憶體1 00的電源應用。該等冗餘懷絲可 使用以表示έ己憶體1 〇 〇内不可作動列或行,可使用以調整 記憶體100的作動,可被使用以辨識記憶體1〇〇等。熔絲及 檢測電路124可經由使用一非常低電壓至該等熔絲—小段時 間以感測儲存的邏輯傳態。此感測策略具有多個優點。第 一,低電壓及短期間之結合減少一開或"熔斷•,熔絲重生長 至一閉狀態。若該導熔絲使用一銅程序製造,此現象則特 別重要。第—’短期間時間經由炫絲及檢測電路124減少電 源消耗。電源消耗影響多種參數,包括可攜性,熱消散, 及可靠度。 回至圖1,記憶體100包含一記憶體陣列102。記憶體陣列 102包含一ΝχΜ矩陣位元單元,每個皆可儲存一單位元資 訊。記憶體陣列102内一特定位元則由一特別位址所特定。 該位址的一第一埠,一ROW ADDRESS,則輸入至一列解碼 電路104。列解碼電路1 〇4部份解碼該R〇w ADDRESS以選擇 記憶體陣列102内一單列。列解碼電路】〇4的輸出則輸入至 一列選擇電路106以產生一最後N分之一解碼。相似地,該 位址的一第二埠’一 COLUMN ADDRESS,則輸入至一行解 碼電路108。行解碼電路108部份解碼該COLUMN ADDRESS 以選擇記憶體陣列102内一單行。行解碼電路〗〇8的輸出則 -6 - 本纸張义度適闬中因固家標準(CNS)A-l規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) .^,裝------ί 甘------ 線. 459240 A7 B7 五·、發明說明(4 ) 輸入至一行選擇電路110以產生一最後Μ分之一解碼。由輸 入位致所辨識之資料位元,DATA,則輸出或經由輸入/輸 出(I/O)電路116輸入。 記憶體100也包括一組冗餘列112及一組冗餘行114。如技 藝中所習知,該冗餘行及冗餘列改良記憶體10〇的製造良率 。冗餘列112之一則經由熔絲輸出及檢測電路124來選擇。 熔絲及檢測電路124致使冗餘列112之一於一輸入列搞合先 前辨識爲固障之一列。相似地,冗餘行j丨4之—則經由溶絲 輸出及檢測電路124來選擇。溶絲輸出及檢測電路ι24致能 冗餘行114之一於一輸入行耦合一先前辨識爲故障之行。熔 絲及檢測電路124則參閱圖2予以描述。 最後’一致電清潔電路11 8接收一電壓供給VDD及產生一 控制訊號POK。一熔絲控制電路120接收控制訊號ρ〇κ及產 生兩個控制訊號LATCH及DRIVE。熔絲控制電路120則參閲 圖3予以描述。LATCH& DRIVE則輸入至熔絲及檢測電路 124 〇 記憶體100的作動傳統可參考一致電順序及一般作動模式 予以彳田述。然論如何,在作動之任—模式前,記憶體100將 在製造後檢測以決定是否行或列故障。若記憶體1〇〇包含故 障行或列,接著製造找將熔斷熔絲及檢測電路124内—個或 f個熔絲。在本發明的一具體例,銅熔絲經由使用雷射熔 斷該等熔絲辨識該等誤失列及/或行於記憶體1 〇〇稍後使 用時。若被行或列是故障,接著並無容絲需被熔斷。 在致雹順序模式,溶絲及檢測電路1 24感測不同冗餘熔絲 適用中國國家標準(CNS)A4規格(210x 297公楚) {請先閱讀背面之达意事項再填寫本頁) V裝-------1訂---------線, 經濟部智慧財產局員工消費合作社印製 經濟部智慧时產局員工消費合作社印製 459240 A7 __;__B7___ 五、發明說明(5 ) 的邏輯狀態。在一短暫延遲後,致電清潔電路Π 8將決定足 夠時間已逝於此感測及將確認POK。熔絲控制電路120,接 收POK,熔絲及檢測電路124經由確認控制訊號LATCH以儲 存不同邏輯狀態a立即之後,熔絲控制電路120經由非確認 控制訊號DRIVE使熔絲及檢測電路124感測功能失能。 在一般作動模式,資料將被讀取或寫入一由列和行位址 的父集特別记憶體早元。若輸入列位址輕合一儲存在溶絲 及檢測電路124的列位址,接著I/O電路將輸出儲存在— 冗餘列和選定行之交集。相似地,若輸入行位址耦合一儲 存在溶絲及檢測電路124的行位址,接著I / 〇電路116將輸出 儲存在一冗餘行和選定列之交集。最後,若輸入列位址和 輸入行位址搞合儲存在溶絲及檢測電路丨24的位址,接著 I / 0電路Π 6將輸出儲存在一冗餘列和選定行之交集。 圖2描述圖1所示熔絲及檢測電路124的一電路圖。圖2描 述對應檢測電路的一單溶絲。一習知本技藝者將暸解到圖2 所描述之電路是一冗餘熔絲之單一範例。熔絲及檢測電路 1 24包含每一熔絲之三步驟:一熔絲狀態檢測級2〇2,一放 大器步驟204及一閂鎖級206。一般而言,熔絲狀態檢測級 202感測是否一熔絲208被熔斷(零邏輯狀態)或爲完整的(— 邏輯狀態)及產生表示炫絲狀態的一差動電壓_位準。放大器 步驟204放大差動電壓位準至_完全軌道電壓位準。閂鎖級 206儲存該狀態,致使第—兩個步驟失能。 持續懷絲狀態檢測級202,節點1和節點2輸出一基於電流 下沉經過兩個電路路徑之差動舍壓位準。第一電路路徑包 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) y裝--------訂---------線, 4592^0 A7 _B7_ 五、發明說明(6 ) 含一並聯溶絲與兩串電阻。熔絲208則耦合在節點1及η型金 屬氧化半導體場效電晶體(MOSFET)的一第一電流電極210 。電阻212及214則串聯連接在節點1和電晶體210的第一電 流電極間。電晶體216的一第二電流電極則耦合至電壓供給 VDD。該熔絲狀態檢測級202内第二路徑包含一單一電阻。 電阻218則連接至節點2及至電晶體210的第一電流電極。節 點2則耦合至ρ型電晶體的第一電流電極。電晶體220的一第 二電流電極則耦合至電壓供給VDD。節點1也耦合至電晶體 216和220的控制電極。電晶體210的控制電極和第二電流電 極則耦合至控制訊號DRIVE及至一η型電晶體222的第一電 流電極。電晶體2 2 2的控制電極和第二電流電極則分別辆合 至偏壓電壓位準BIAS及至電壓供給VSS。電阻212和214的電 阻和則大於電阻218的電阻。在該描述具體例,電阻212和 214的電阻和是電阻218的2倍。取後^電晶體2.2 4的弟一電 流電極,一控制電極,及一第二電流電極各別接收電壓位 準VDD,接收控制訊號DRIVE,及耦合至節點1。 當控制訊號DRIVE非確定,熔絲狀態檢測級202失能。特 別地,電阻210則位於非傳導狀態内。相反地,電晶體224 則置於一傳導狀態。當電晶體224爲傳導狀態,電晶體216 和220則置於非傳導狀態。當每一電晶體210,21 6和220爲 非傳導狀態,並無電壓位準於熔絲208上,或電阻212,214 和21 8。當控制訊號DRIVE爲確定,熔絲狀態檢測級202致 能電晶體222則以一特定電壓偏壓以從節點1及節點2匯流 —小電流。因爲電晶體2 1 6及2 2 0之控制電極係耦接著,故 * 9 - 本紙張反度遠闬中國囤家標準(CNS)A4规格(210 X四7公釐) (請先閱讀背面之注意事項再填寫本頁) 、'裝--------訂---- ------線 經-即智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ,η 2 4 ⑬ _ Β7_五、發明說明(7 ) 此一匯流電流在兩個節點平均分流。節點1及節點2產生的 差動電壓將依兩個電路路徑至電晶體222的相對電阻値而定 ,依序地,依是否熔絲208被熔斷或完整而定。若熔絲208 爲熔斷,接著第一路徑之電阻係電阻212和214的電阻値之 和。如上所述,電阻212和214的電阻値之和是電阻218的兩 倍°接著,熔絲208之積體可經由差動電壓之大小來檢測。 若熔絲208爲完整,接著節點1處電壓位準接小於節點2的電 壓位準。相反地,若熔絲208熔斷,接著節點1處電壓位準 接高於節點2的電壓位準》 持續放大器步驟204,P型電晶體226的一第一電流電極及 一控制電極接收電壓位準VDD及耦合至控制訊號DRIVE。P 型電晶體228的一第一電流電極,一控制電極,及一第二電 流電極則耦合至電壓供給VDD,至節點1,及至一 η型電晶 體230的第一電流電極。電晶體230的一控制電極及一第二 電流電極則耦合至第一電流電極及至電壓位準VSS。η型電 晶體23 2的第一電流電極,一控制電極,及一第二電流電極 則耦合至電壓供給VSS,至電晶體230的控制電極,及至Ρ 型電晶體234的一第一電流電極。電晶體234的一第二電流 電極耦合至電壓供給VDD。電晶體234的一控制電極則耦合 至電晶體226的一第二電流電極,至一 ρ型電晶體236的一控 制電極,及至節點2。電晶體236的一第一電流電極及一第 二電流電極則各別耦合至第一供應電壓V D D及一 η型電晶 體2 3 8之一第一電流電極。電晶體2 3 8之一控制電極及第二 電流電極係分別耦合至其第一電流電極及電壓位準VSS。η A7 <請先閱讀背面之注意事項再填寫本頁) .袭 -----訂·--------- -10- 本紙張尺度適闬中0國家標準(CNS)A4規格(210 X 297公釐) 459240 A7 B7 五、發明說明(8 ) 型電晶體240的一第一電流電極,一控制電極,及—第二電 流電極則各別耦合至電壓供給VSS,至電晶體238的控制電 極,及至一 p型電晶體242的第一電流電極。電晶體242的一 第二電流電極和一控制電極則各別耦合至電壓供&VDD。 p型電晶體244的一第一電流電極及一第二電流電極則各 別耦合至電壓供給VDD及至η型電晶體246的一第一電流電 極。電晶體244的一控制電極則耦合至一第二電流電極。電 晶體246的一控制電極和一第二電流電極則各別耦合至電晶 體232的第二電流電極及至電壓供給VSS。ρ型電晶體248的 一第一電流電極,一控制電極,及一第二電流電極則耦合 至電壓供給VDD,至電晶體244的控制電極,及至η型電晶 體250的一第一電流電極。電晶體250的一控制電極及一第 二電流電極則分別耦合至電晶體240的第二電流電極及至電 壓供給VSS。η型電晶體252和254的第一電流電極則耦合直 電壓供給VSS。每一電晶體252和254的控制電極則耦合至〆 反向器256的一輸出。反向器256的一輸入接收控制訊號 DRIVE。電晶體252的一第二電流電極貝ij耦合至電晶體232 的一第二電流電極。電晶體254的一第二電流電極則耦合至 電晶體240的一第二電流電極。 當控制訊號DRIVE爲非確定,放大器步驟204失能。特別 地,電晶體252和254各別將一低邏輯値置於電晶體246和 250的控制電極上^電晶體246的控制電極上低邏輯値則將 一高邏輯値置於電晶體248上。因此,電晶體248和250則皆 爲非傳導或高阻抗狀態。當控制訊號DRIVE爲確定,放大 -11 - 本纸張 <度適用中固國家標準(CNS)A4規格(210 X 297公釐) ί請先閱讀背面之注意事項再填寫本頁) '/裝-—-----訂----- 線· 經濟部智祛財產局員工消費合作社印製 459240 經濟部智慧財產局8工消費合作钍印製 Α7 Β7 五、發明說明(9 ) 器步驟204致能。如上述,當熔絲208爲完整,節點1〈節點 2。相反地,當熔絲208爲熔斷,節點1 >節點2。 填絲冗整’節點1 <節點2 :若節點1上電壓位準小於節點 2上電壓位準’接奢電晶體228將比電晶體234傳導。電晶體 228所源之電流則經由電晶體230和232所鏡化d電晶體232 將電晶體246的控制電極拉向VSS,由是置其入非傳導狀態 。當電晶體246爲非傳導狀態,其也將電晶體248置入一非 傳導或间阻抗狀悲。同時地’電晶體242將比電晶體236更 爲傳導。電晶體242所源電流將電晶體電晶體250的控制電 極拉向VDD,由是置其入一傳導狀態。當電晶體246爲傳導 狀態,其將放大器步驟204的輸出拉向一低邏輯値。 熔絲熔斷,節點1 >節點2 :若節點2上電壓位準小於節點 1上電壓位準,接著電晶體234將比電晶體228傳導。電晶體 234所源之電流將電晶體246的控制電極拉向VDD,由是置 於一傳導狀態。當電晶體246爲傳導狀態,其也將電晶體 248的控制電極拉向低》電晶體248的控制電極上之一低電 壓位準將其置於一傳導狀態。當電晶體248爲傳導狀態,其 將放大器步驟204的輸出拉向一低高輯位準。同時,電晶體 236將比電晶體242更爲傳導。電晶體236所源電流將經由電 晶體238和240所鏡化。電晶體240將電晶體250的控制電極 拉向VSS,由是置其入一非傳導狀態或高阻抗狀榻。 持續閂鎖級206,一第一反向器258的一輸入接收放大器 步驟204的輸出。反向器258的一輸出則耦合至一第二反向 器260的一輸入。反向器260的一輸出產生熔絲及檢測電路 -12- 本紙張度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之沒意事項再填寫本頁) 、裝----I---訂---------. 纯-濟部智慧財產局吕工消赀合作社印焚 Δ7 B7 五、發明說明() 124的輸出,FUSE STETE。反向器260的一輸出則經由一通 閘極262糕合至一第二反向器258的一輸入》接收一控制信 號LATCH,該通閘極262之p型設備則該通閘極262的η型設 備韓合至一第三反向器264的一輸出。反向器264的一輸入 也接收控制訊號LATCH。 當控制訊號LATCH爲非確定,通閘極262爲非傳導及閂鎖 級206將其輸入通至其輸出《當控制訊號LATCH爲確定,通 閘極262爲傳導,由是耦合閂鎖級206的輸出至其輸入。 圖_ 3描述圖1所示溶絲控制電路120之一電路圖。溶絲控制 電路 120 包含反向器 302,304,306,308 , 312,314,318, 320 , 322 , 326 , 334 , 336 , 338 , 342 , 346 , 348 , 350及352 ’N通道電晶體316’反及極邏輯閘極310和330,及電容器 324 ’ 328,340及344。熔絲控制電路120接收一致能清潔訊 说標敕爲"POK"於反向器314的一輸入端子。N通道電晶體 3 16和反向器312形成一缓衝器及一特定量磁滞現象。此磁 滯現象傾向調整熔絲控制電路120的響應於外部電源供應非 規律上升時。否則’此非規律電源供應行爲導致多種電晶 體於POK上。反向器312的輸出則提供至反向器332的輸入 端子及反及邏輯閘極3 10。串連連接的反向器352,350, 348及346提供一標示爲"LATCH"的緩衝器,其被路由以控 制所有熔絲及檢測電路124的閂鎖206。相似地,串連連接 的方向器308 ’ 306 ’ 3 04及3 02提供一標示爲"DRIVE"之緩衝 控制信號至所有之熔絲及檢測電路124。串連連接的反向器 326,322 ’ 320及318沿著電容器328和324接收反及極閘極 -13- 本紙ft diS用屮®因家標準(CNS)A4規格(210 X 297孓芨) (請先閱讀背面之注意事項再填寫本頁) ---- — I丨丨訂--------- 4H9240 A7 ______B7 _ 五、發明說明(11 ) 330的輸出,增加一預定延遲至該輸出,及搞合所致延遲訊 號至反及極閘極310的一輸入。反向器318之輸出係耦合至 反及極閘極310之輸入。串連接的反向器342,338,336及 334沿著電容器344和340接收反及極閘極310的輸出,增加 一預定延遲至該輸出,及耦合所致延遲訊號至反及極閘極 330的一輸入。 在充電積體電路記憶體100,供給電壓低於一有效位準, 導致充電清潔訊號ΡΟΚ至一邏輯低。反向器312的輸出則也 是一邏輯低,導致反及極閘極3〗0提供一邏輯高至反向器 308 ’ 306 ’ 304和302。反向器302產生一邏輯高在控制訊號 DRIVE上。一邏輯高控制訊號DRIVE接著致能熔絲狀態檢測 級202及感測大器步驟204以檢測及放大一對應熔絲208狀態 之輸出訊號。反及極閘極3 10的輸出將傳送經由申連接的反 向器342,338,336及334,導致反向器334提供一邏輯高至 反及極閘極330的一輸入。反向器334和332的邏輯高位準則 接奢呈現在反及極閘極33 0處,導致其產生一邏輯低。此邏 輯低位準被提供至反向器352,350,348及346。反向器346 產生一邏輯低在控制訊號LATCH上。邏輯低控制訊號 LATCH防止閂鎖級20ό免於閂鎖感測大器步驟204的輸出。 反及極閘極330的邏輯低將也傳送經過反向器326,322, 320及318及導致一邏輯低提供至反及極閘極310的輸入於由 電容器328和324的電容値所決定之一延遲後。 當充電清潔訊號POK變成一邏輯高値,表示電源供給電 壓足夠容許積體電路記憶體100的可靠作動,接著反向器 -14- 本紙張尺度適用中國0家標準(CNS)A4規格(210 X 297公^ (請先閱讀背面之注意事項再填寫本頁) Λ—.、裝*-------訂---------線‘ 經濟却智慧財產局員工消費合作社印*1^ A7 459240 _B7_ 五、發明說明(12 ) 312的輸出變成邏輯高。反及極閘極330從反向器332接收一 邏輯低,導致反及極閘極330的輸出改變至一邏輯高電壓, 導致控制訊號LATCH變成一邏輯高。一邏輯高LATCH訊號 導致輸出訊號從放大器步驟204閂鎖在閂鎖級206内。在一 由反向器326,322,320及318,及電容器328及324所決定之 一延遲後,一邏輯高電壓將被提供至反及極閘極310的輸入 ,導致反及極閘極310的輸出變成一邏輯低。該邏輯低被提 供至反向器308的輸入,導致控制訊號DRIVE變爲一邏輯低 。當低時,控制訊號DRIVE失能放大器步驟204及熔絲狀態 檢測級202,因此減少積體電路記憶體100的電源消耗。反 向器326,322,320及318,著電容器328和324確保放大器步 驟204的輸出在失能放大器步驟204及熔絲狀態檢測級202之 前被閂鎖。控制訊號LATCH及DRIVE之邏輯狀態將保持一 邏輯高及一邏輯低直至訊號POK變成一邏輯低。 雖然本發明已參閲特定具體例予以説明,進一步之改良 和修正對習知本技藝者將會發生。例如,該揭露的記憶體 可結合入另一設備如資料處理器或數位訊號處理器。而且 ,該揭露的熔絲和檢測電路可結合至一與記憶體陣列分離 之一設備。在該一應用例,該溶絲和檢測電路可包含資料 或故障列和行資訊。例如,一熔絲庫可辨識一序列號碼, 批次處理號碼,或修正號碼之積體電路。此外,許多所述 特定電路具體例可經由一習知本技藝者改善,經由結合本 敎導,以執行相同功能。因此,其係傾向本發明包含所有 落在所附申請專利範園内之變化及改良。 -15- 本纸張尺度適闬中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) /裝--------訂---------線, 經濟部智慧財產局員工消費合作社印製
Claims (1)
- ' 459240 A8B8C8D8 六、申請專利範圍 1 · 2. 6. 經濟部智社?財產局PV消费合作社印製 一種熔絲檢測電路,包含: 一溶絲狀態檢測級(202)用以提供一第一邏輯狀態的 一輸出訊號以響應檢測—熔絲是一開路,及用以提供第 二邏輯狀態的輸出訊號以響應檢測一熔絲是一短路,其 中該熔絲狀態檢測級限制該熔絲上電壓降至一與供給至 該熔絲檢測電路之電源供給電壓無關的絕對値;及 一問鎖級(206),耦合至熔絲狀態檢測級,用以問鎖 輸出訊號之一邏輯狀態。 、 根據申請專利範圍第1項之溶絲檢測電路,其中該溶絲 狀態檢測級於供電時檢測包括該熔綵檢測電路之一積體 電路中之熔絲爲一開路或一短路。 根據申請專利範圍第2項之熔絲檢測電路,其中該熔絲狀 態檢測級在檢測該熔絲爲開路或短路後失能。 根據申請專利範圍第3項之熔絲檢測電路,其中熔絲狀 〜測級被失能以響應接收到一表示電源供給電壓足夠 可靠作動積體電路之控制訊號。 根據申請專利範園第4項之熔絲檢測電路,其中輸出訊 號的邏輯狀態在熔絲狀態檢測級失能前被閂鎖。 根據申請專利範圍第1項之熔絲檢測電路,其中該溶絲 含鋼。 - 根據申請專利範圍第1項之熔絲檢測電路,其中該熔絲 檢測級包含: —第一電晶體(216) ’具有一第—電流電極耦合至一 第—電源供給端子,一第二舍流電極,及—控制電極耦 f請先閲讀背面之注意事項再填寫本頁) r'k·-------訂---------線4 592 4 Q B8 C8 D8 六、申請專利範圍 合至第一電晶體的第二電流電極; 一第二電晶體(220),具有一第一電流電極搞合至一 第一電源供給端子,一第二電流電極,及一控制電極耦 合至第一電晶體的控制電極; 一第一電阻(212,214),具有一第一端子耦合至一第 一電晶體的第二電流電極,及一第二端子,第一電阻具 有第一電阻値; 該熔絲(208)具有一第一端子耦合至第一電阻之第一 端子及一第二端子耦合至第一電阻之第二端子: 一第二電阻(218),具有一第一端子耦合至一第二電 晶體的第二電流電極,及一第二端子,第二電阻具有一 不同於第一電阻値之第二電阻値;及 —第三電晶體(210),具有一第一電流電極耦合至第 一和第二電阻之第二端子,一控制電極用以接收一偏壓 電壓,及一第二電流電極耦合至一第二電源電壓端子。 8. 根據申請專利範園第7項之熔絲檢測電路,其中第一電 阻値大於第二電阻値。 9. 根據申請專利範園第1項之熔絲檢測電路,其中熔絲檢 測電路是多個使用以儲存冗餘元件修復資訊於一積體電 路記憶體内的溶絲檢測電路之一。 1 0 . —種積體電路記憶體(〗00),包含: 多個記憶體單元(102); 多個冗餘記憶體單元(112,114); 位址解碼電路(104,108),耦合至多個記憶體單元及 -17- 本好述丐中0國家標準(CNS)A4規格mo X 297公Μ ) <請先閱讀背面之注意事項再填寫本頁) ^--•奴^时產局:肖工消费合作社印製 -I - - I— H I n ^OJI - I I i I n_.xl FI n - - - I - 1— I u 1^1 t— I. t) I ϋ ϋ ϋ I 六 4 2 A8B8C8D8 申請專利範圍 盔多個冗餘記憶體單元,用以選定一記憶體單元以響應 /接收之位址;及 多個熔絲檢測電路(124),耦合至多個記憶體單元及 炱多個冗餘記憶體單元,用以辨識一故障之記憶體單元 ,及用以辨識以那個冗餘記憶體單元更換故障之記憶體 單元,多個熔絲檢測電路的一熔絲檢測電路包含: 一熔絲(2〇8)具有一開路狀態及一短路狀態;及一電路(2 0 2 ’ 2 〇 4 ),用以檢測該㈣^路狀態或短 路狀態,及用以提供一對應輸出訊號 r t , 11其中在檢測時, 該冤路限制該熔絲上一電壓降至—蹲 f n rx > 外施於積體電路記憶 體電源電壓無關之一絕對値。 (請先閱讀背面之;£.意事項再填寫衣頁) * n n n n n ·11 I M濟耶智«財產局工消货合作社印製 -18- 汶度適用申國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/261,876 US6157583A (en) | 1999-03-02 | 1999-03-02 | Integrated circuit memory having a fuse detect circuit and method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW459240B true TW459240B (en) | 2001-10-11 |
Family
ID=22995261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102281A TW459240B (en) | 1999-03-02 | 2000-02-11 | Integrated circuit memory having a fuse detect circuit and method therefor |
Country Status (7)
Country | Link |
---|---|
US (1) | US6157583A (zh) |
EP (1) | EP1039478A1 (zh) |
JP (1) | JP4624516B2 (zh) |
KR (1) | KR100591026B1 (zh) |
CN (1) | CN1246854C (zh) |
SG (1) | SG124223A1 (zh) |
TW (1) | TW459240B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI497516B (zh) * | 2011-12-20 | 2015-08-21 | Ind Tech Res Inst | 可修復之多層記憶體晶片堆疊及其方法 |
TWI803272B (zh) * | 2022-01-04 | 2023-05-21 | 南亞科技股份有限公司 | 確定一熔絲元件之狀態的半導體電路以及半導體元件 |
US11749364B2 (en) | 2022-01-04 | 2023-09-05 | Nanya Technology Corporation | Semiconductor circuit and semiconductor device for determining status of a fuse element |
US11756641B2 (en) | 2022-01-04 | 2023-09-12 | Nanya Technology Corporation | Method for determining status of a fuse element |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182370A (ja) * | 1998-12-16 | 2000-06-30 | Toshiba Corp | 半導体記憶装置 |
KR100317490B1 (ko) * | 1999-12-29 | 2001-12-24 | 박종섭 | 안티퓨즈 회로 |
JP3636965B2 (ja) * | 2000-05-10 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置 |
JP2002133895A (ja) * | 2000-08-17 | 2002-05-10 | Toshiba Corp | アンチフューズを用いたリダンダンシ回路及び半導体メモリにおける不良アドレス検索方法 |
JP2002074979A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Electric Corp | プログラム回路およびそれを用いた半導体記憶装置 |
US6384664B1 (en) * | 2000-10-05 | 2002-05-07 | Texas Instruments Incorporated | Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages |
DE10063683A1 (de) * | 2000-12-20 | 2002-03-14 | Infineon Technologies Ag | Schaltungsanordnung mit einer programmierbaren Verbindung |
US7569849B2 (en) * | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
JP4790925B2 (ja) * | 2001-03-30 | 2011-10-12 | 富士通セミコンダクター株式会社 | アドレス発生回路 |
KR20030059408A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 파워 세이빙 아날로그 퓨즈회로 |
US6859090B2 (en) * | 2002-01-31 | 2005-02-22 | Agere Systems Inc. | Buried fuse reading device |
US6968468B2 (en) * | 2002-02-25 | 2005-11-22 | O2 Micro, Inc. | Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data |
US6791367B2 (en) * | 2002-03-19 | 2004-09-14 | Broadcom Corporation | Hardware and software programmable fuses for memory repair |
CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
US7233539B2 (en) * | 2005-05-24 | 2007-06-19 | Freescale Semiconductor, Inc. | Non-volatile fuse circuit |
EP2008264B1 (en) | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
US7514982B2 (en) * | 2006-08-31 | 2009-04-07 | Micron Technology, Inc. | Methods, devices and systems for sensing the state of fuse devices |
JP5497631B2 (ja) * | 2007-04-26 | 2014-05-21 | アギア システムズ インコーポレーテッド | ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 |
US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
US8633707B2 (en) | 2011-03-29 | 2014-01-21 | International Business Machines Corporation | Stacked via structure for metal fuse applications |
US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
CN109272933A (zh) | 2011-05-17 | 2019-01-25 | 伊格尼斯创新公司 | 操作显示器的方法 |
US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
CN105097047B (zh) * | 2014-05-04 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 存储器、存储阵列的检测电路及方法 |
CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
KR20210085652A (ko) * | 2019-12-31 | 2021-07-08 | 에스케이하이닉스 주식회사 | 반도체 장치의 퓨즈 래치 |
US11296716B1 (en) * | 2020-12-04 | 2022-04-05 | Nxp Usa, Inc. | Analog multiplexer with current injection protection |
KR20230030175A (ko) | 2021-08-25 | 2023-03-06 | 에스케이하이닉스 주식회사 | 반도체 장치의 퓨즈 래치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446534A (en) * | 1980-12-08 | 1984-05-01 | National Semiconductor Corporation | Programmable fuse circuit |
US4670708A (en) * | 1984-07-30 | 1987-06-02 | Monolithic Memories, Inc. | Short detector for fusible link array using a pair of parallel connected reference fusible links |
US4625162A (en) * | 1984-10-22 | 1986-11-25 | Monolithic Memories, Inc. | Fusible link short detector with array of reference fuses |
JPS61104500A (ja) * | 1984-10-24 | 1986-05-22 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
US4639896A (en) * | 1984-11-30 | 1987-01-27 | Harris Corporation | Redundant row decoding for programmable devices |
US5345100A (en) * | 1991-03-29 | 1994-09-06 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
JP2531104B2 (ja) * | 1993-08-02 | 1996-09-04 | 日本電気株式会社 | 基準電位発生回路 |
KR0147194B1 (ko) * | 1995-05-26 | 1998-11-02 | 문정환 | 반도체 메모리 소자 |
US5583463A (en) * | 1995-05-30 | 1996-12-10 | Micron Technology, Inc. | Redundant row fuse bank circuit |
US5731733A (en) * | 1995-09-29 | 1998-03-24 | Intel Corporation | Static, low current sensing circuit for sensing the state of a fuse device |
JPH10125742A (ja) * | 1996-10-22 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路の良否判定方法及び半導体集積回路 |
US5859801A (en) * | 1997-03-28 | 1999-01-12 | Siemens Aktiengesellschaft | Flexible fuse placement in redundant semiconductor memory |
JP3176324B2 (ja) * | 1997-07-29 | 2001-06-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
-
1999
- 1999-03-02 US US09/261,876 patent/US6157583A/en not_active Expired - Lifetime
-
2000
- 2000-02-11 SG SG200000790-6A patent/SG124223A1/en unknown
- 2000-02-11 TW TW089102281A patent/TW459240B/zh not_active IP Right Cessation
- 2000-02-25 JP JP2000048621A patent/JP4624516B2/ja not_active Expired - Fee Related
- 2000-02-28 EP EP00104086A patent/EP1039478A1/en not_active Withdrawn
- 2000-02-29 KR KR1020000010123A patent/KR100591026B1/ko not_active IP Right Cessation
- 2000-03-01 CN CNB001036629A patent/CN1246854C/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI497516B (zh) * | 2011-12-20 | 2015-08-21 | Ind Tech Res Inst | 可修復之多層記憶體晶片堆疊及其方法 |
TWI803272B (zh) * | 2022-01-04 | 2023-05-21 | 南亞科技股份有限公司 | 確定一熔絲元件之狀態的半導體電路以及半導體元件 |
TWI803273B (zh) * | 2022-01-04 | 2023-05-21 | 南亞科技股份有限公司 | 確定一記憶體元件之一熔絲元件狀態的方法 |
US11749364B2 (en) | 2022-01-04 | 2023-09-05 | Nanya Technology Corporation | Semiconductor circuit and semiconductor device for determining status of a fuse element |
US11756641B2 (en) | 2022-01-04 | 2023-09-12 | Nanya Technology Corporation | Method for determining status of a fuse element |
Also Published As
Publication number | Publication date |
---|---|
SG124223A1 (en) | 2006-08-30 |
JP2000251493A (ja) | 2000-09-14 |
KR100591026B1 (ko) | 2006-06-22 |
CN1246854C (zh) | 2006-03-22 |
JP4624516B2 (ja) | 2011-02-02 |
KR20000062687A (ko) | 2000-10-25 |
CN1271167A (zh) | 2000-10-25 |
US6157583A (en) | 2000-12-05 |
EP1039478A1 (en) | 2000-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW459240B (en) | Integrated circuit memory having a fuse detect circuit and method therefor | |
TW434548B (en) | Fuse circuit and redundant decoder | |
US4896055A (en) | Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics | |
US20020041533A1 (en) | Fuse circuit using anti-fuse and method for searching for failed address in semiconductor memory | |
CN100419916C (zh) | 有多余备份功能的电保险丝单元及其多余备份的方法 | |
JP3258676B2 (ja) | メモリアレイ用短絡回路検知器回路 | |
US6388927B1 (en) | Direct bit line-bit line defect detection test mode for SRAM | |
JPH0684393A (ja) | アレイ組込み自己試験システム | |
US7035158B2 (en) | Semiconductor memory with self fuse programming | |
US6351425B1 (en) | Method and circuit for high voltage programming of antifuses, and memory device and computer system using same | |
TW201616498A (zh) | 半導體裝置 | |
CN211319723U (zh) | 电子电路 | |
US7257012B2 (en) | Nonvolatile semiconductor memory device using irreversible storage elements | |
TW201011765A (en) | Monitoring circuit for semiconductor device | |
JP2005530299A (ja) | メモリにおけるソフト欠陥検出のための方法及び装置 | |
TW201040975A (en) | Fuse circuit and redundancy circuit | |
EP1415305A2 (en) | Duty-cycle-efficient sram cell test | |
US6731561B2 (en) | Semiconductor memory and method of testing semiconductor memory | |
TW518746B (en) | Semiconductor memory device | |
US8213256B2 (en) | Anti-fuse circuit and semiconductor integrated circuit including the same | |
US6021078A (en) | Fuse circuit and method therefor which minimizes fuse grow back effect | |
WO2023221391A1 (zh) | 反熔丝电路及反熔丝单元烧写状态实时验证方法 | |
KR20060014057A (ko) | 전자 회로 테스트 방법 및 장치 | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
KR101096204B1 (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |