JP3258676B2 - メモリアレイ用短絡回路検知器回路 - Google Patents
メモリアレイ用短絡回路検知器回路Info
- Publication number
- JP3258676B2 JP3258676B2 JP16405191A JP16405191A JP3258676B2 JP 3258676 B2 JP3258676 B2 JP 3258676B2 JP 16405191 A JP16405191 A JP 16405191A JP 16405191 A JP16405191 A JP 16405191A JP 3258676 B2 JP3258676 B2 JP 3258676B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coupled
- row
- line
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスタティックランダムア
クセスメモリ（ＳＲＡＭ）に関するものである。特に、
本発明は、ＳＲＡＭメモリセルのアレイ内の電源短絡回
路を検知することを簡単化するためにＳＲＡＭ内に組込
むことが可能な回路に関するものである。
クセスメモリ（ＳＲＡＭ）に関するものである。特に、
本発明は、ＳＲＡＭメモリセルのアレイ内の電源短絡回
路を検知することを簡単化するためにＳＲＡＭ内に組込
むことが可能な回路に関するものである。
【０００２】
【従来の技術】一般的なＳＲＡＭメモリセルを図１に示
してある。この様なセルの構成及び動作は公知である。
図示したセルにおいて、トランジスタＴ１はドライバで
あり、トランジスタＴ３は、トランジスタＴ２及びＴ４
から形成される第二インバータへ交差結合されているイ
ンバータに対するロードであり、これら二つのインバー
タは格納フリップフロップを形成している。トランジス
タＴ２がオンであり且つトランジスタＴ１がオフである
場合には、出力Ｑは論理１（この場合は、＋５Ｖ）であ
る。行選択ラインが低状態（０Ｖ）である場合には、ト
ランジスタＴ５及びＴ６がオフであり、且つセルは両方
のビットラインから分離される。メモリセルの読取りを
行なう場合には、行選択ラインが高状態（＋５Ｖ）へ移
行すると、トランジスタＴ５及びＴ６がビットラインを
セルへ結合させ且つ出力ＱがビットラインＤ上に表われ
る。
してある。この様なセルの構成及び動作は公知である。
図示したセルにおいて、トランジスタＴ１はドライバで
あり、トランジスタＴ３は、トランジスタＴ２及びＴ４
から形成される第二インバータへ交差結合されているイ
ンバータに対するロードであり、これら二つのインバー
タは格納フリップフロップを形成している。トランジス
タＴ２がオンであり且つトランジスタＴ１がオフである
場合には、出力Ｑは論理１（この場合は、＋５Ｖ）であ
る。行選択ラインが低状態（０Ｖ）である場合には、ト
ランジスタＴ５及びＴ６がオフであり、且つセルは両方
のビットラインから分離される。メモリセルの読取りを
行なう場合には、行選択ラインが高状態（＋５Ｖ）へ移
行すると、トランジスタＴ５及びＴ６がビットラインを
セルへ結合させ且つ出力ＱがビットラインＤ上に表われ
る。
【０００３】図２に示した如く、センスアンプがビット
ラインに接続されており、出力バッファ機能を与えてお
り、且つ適切な論理レベルがセンス出力ライン上に表わ
れる。書込み動作においては、セルの選択した行がビッ
トラインヘ接続され、且つ論理０（０Ｖ）が補元ビット
ライン上に置かれている間に、書込み増幅器によってビ
ットラインＤ又は上に置かれる論理１（＋５Ｖ）によ
ってＱ又ははセット又はリセットされる。非破壊的読
出し構成を有するこのＳＲＡＭにおいては、フリップフ
ロップの状態は、チップへ電源が供給されている限り持
続し、それは読取り動作によって変更されることはな
い。理解すべきことであるが、ＳＲＡＭチップは、この
様なメモリセルを数千個有するのが通常である。
ラインに接続されており、出力バッファ機能を与えてお
り、且つ適切な論理レベルがセンス出力ライン上に表わ
れる。書込み動作においては、セルの選択した行がビッ
トラインヘ接続され、且つ論理０（０Ｖ）が補元ビット
ライン上に置かれている間に、書込み増幅器によってビ
ットラインＤ又は上に置かれる論理１（＋５Ｖ）によ
ってＱ又ははセット又はリセットされる。非破壊的読
出し構成を有するこのＳＲＡＭにおいては、フリップフ
ロップの状態は、チップへ電源が供給されている限り持
続し、それは読取り動作によって変更されることはな
い。理解すべきことであるが、ＳＲＡＭチップは、この
様なメモリセルを数千個有するのが通常である。
【０００４】通常動作においては、トランジスタＴ１及
びＴ２は、図１においてコンデンサＣ１及びＣ２として
示した如く、ある量の容量を有している。Ｖｄｄが、例
えば製造上のエラーによって、Ｖｓｓへ短絡されると、
Ｃ１及びＣ２の何れかの上に存在する電荷が（フリップ
フロップの性質上、Ｑ又はの何れかが高状態（＋５
Ｖ）であることが要求され、両方が高状態であることは
ない）がトランジスタＴ３及びＴ４を介してＶｓｓへ排
出される前にある量の時間が必要とされる。この放電時
間は、しばしば、メモリセルをアクセスするために必要
とされる時間の量及びこの様なアクセスの頻度と比較し
て大きなものである。従って、この様な短絡が存在する
ことを検知するために上記電荷が十分に散逸される前
に、この様な短絡回路を有するセルから何回もデータの
読取りが行なわれる場合がある。
びＴ２は、図１においてコンデンサＣ１及びＣ２として
示した如く、ある量の容量を有している。Ｖｄｄが、例
えば製造上のエラーによって、Ｖｓｓへ短絡されると、
Ｃ１及びＣ２の何れかの上に存在する電荷が（フリップ
フロップの性質上、Ｑ又はの何れかが高状態（＋５
Ｖ）であることが要求され、両方が高状態であることは
ない）がトランジスタＴ３及びＴ４を介してＶｓｓへ排
出される前にある量の時間が必要とされる。この放電時
間は、しばしば、メモリセルをアクセスするために必要
とされる時間の量及びこの様なアクセスの頻度と比較し
て大きなものである。従って、この様な短絡が存在する
ことを検知するために上記電荷が十分に散逸される前
に、この様な短絡回路を有するセルから何回もデータの
読取りが行なわれる場合がある。
【０００５】
【発明が解決しようとする課題】この様な長い散逸時間
は、このタイプの短絡回路のテストを長時間の退屈する
ような且つ高価なプロセスとしている。この様な電源短
絡回路を検知し且つテストするためのプロセスを高速化
することの可能な方法及び／又は装置が必要とされてい
る。
は、このタイプの短絡回路のテストを長時間の退屈する
ような且つ高価なプロセスとしている。この様な電源短
絡回路を検知し且つテストするためのプロセスを高速化
することの可能な方法及び／又は装置が必要とされてい
る。
【０００６】
【課題を解決するための手段】本発明は、電源短絡回路
に関してＳＲＡＭメモリセルのアレイをテストする方法
を提供している。本発明は、更に、この様なテスト方法
に関連しこの様な短絡回路を検知する回路を提供してい
る。本発明の１実施形態によれば、メモリセルの各行は
個別的に活性化され且つスキャンされる。各行選択ライ
ンは、共通電流検知ラインへ結合されており、該共通電
流検知ラインは電流検知回路へ結合されている。動作中
においては、メモリセルの各相継ぐ行が活性化される。
セルの行に対する供給電圧（Ｖｄｄ）が接地（Ｖｓｓ）
へ短絡されているか、又は何らかの理由によりそれより
低い電圧に短絡されている場合には、電流検知ラインを
介して電流が流れ、且つ電流検知回路によって検知され
る。
に関してＳＲＡＭメモリセルのアレイをテストする方法
を提供している。本発明は、更に、この様なテスト方法
に関連しこの様な短絡回路を検知する回路を提供してい
る。本発明の１実施形態によれば、メモリセルの各行は
個別的に活性化され且つスキャンされる。各行選択ライ
ンは、共通電流検知ラインへ結合されており、該共通電
流検知ラインは電流検知回路へ結合されている。動作中
においては、メモリセルの各相継ぐ行が活性化される。
セルの行に対する供給電圧（Ｖｄｄ）が接地（Ｖｓｓ）
へ短絡されているか、又は何らかの理由によりそれより
低い電圧に短絡されている場合には、電流検知ラインを
介して電流が流れ、且つ電流検知回路によって検知され
る。
【０００７】テストを行なうためのメモリセルの個々の
行を選択する回路は、更に、個別的にメモリチップを識
別する手段を与えている。選択回路内の幾つかのヒュー
ズは、選択的に焼き切ることが可能であり、開放された
ヒューズのパターンは、識別情報を与える。
行を選択する回路は、更に、個別的にメモリチップを識
別する手段を与えている。選択回路内の幾つかのヒュー
ズは、選択的に焼き切ることが可能であり、開放された
ヒューズのパターンは、識別情報を与える。
【０００８】
【実施例】図１は、従来のＳＲＡＭの各メモリセルが、
行選択ライン及びＶｄｄ（この場合には、例えば＋５
Ｖ）へ個別的に結合されている状態を示している。本発
明においては、図３に示した如く、ＳＲＡＭセルはＶ
ｄｄ′を受取り、Ｖｄｄは、最初に、Ｒ１へ結合されて
おり、その抵抗は電圧供給ラインを介してメモリセルへ
流れることが可能な電流の量を制限する。各セルは、１
本の行ラインへ結合されており、その行ラインは、例え
ば図３においては、行ラインＮ及びＮ＋１などである。
メモリセルの特定の動作は本発明の理解にとって重要な
ものではないので、図３においてはこれらのセルは図示
されていない。説明の便宜上、各セルが、メモリセルの
行選択ライン及びそのＶｄｄ′電圧供給ラインによっ
て、図３に示した電流検知行選択回路へ結合されている
ということを述べるだけで十分である。メモリセルの行
は任意の数設けることが可能である。
行選択ライン及びＶｄｄ（この場合には、例えば＋５
Ｖ）へ個別的に結合されている状態を示している。本発
明においては、図３に示した如く、ＳＲＡＭセルはＶ
ｄｄ′を受取り、Ｖｄｄは、最初に、Ｒ１へ結合されて
おり、その抵抗は電圧供給ラインを介してメモリセルへ
流れることが可能な電流の量を制限する。各セルは、１
本の行ラインへ結合されており、その行ラインは、例え
ば図３においては、行ラインＮ及びＮ＋１などである。
メモリセルの特定の動作は本発明の理解にとって重要な
ものではないので、図３においてはこれらのセルは図示
されていない。説明の便宜上、各セルが、メモリセルの
行選択ライン及びそのＶｄｄ′電圧供給ラインによっ
て、図３に示した電流検知行選択回路へ結合されている
ということを述べるだけで十分である。メモリセルの行
は任意の数設けることが可能である。
【０００９】行ラインＮ及びメモリセル供給Ｖｄｄ′Ｎ
が、それぞれ、ＰＭＯＳトランジスタＴ８及びＴ９のゲ
ートへ結合されている。同様に、トランジスタＴ１０及
びＴ１１のゲートは、それぞれ、メモリセル供給電圧Ｖ
ｄｄ′Ｎ＋１及び行ラインＮ＋１へ結合されている。
が、それぞれ、ＰＭＯＳトランジスタＴ８及びＴ９のゲ
ートへ結合されている。同様に、トランジスタＴ１０及
びＴ１１のゲートは、それぞれ、メモリセル供給電圧Ｖ
ｄｄ′Ｎ＋１及び行ラインＮ＋１へ結合されている。
【００１０】このタイプのＳＲＡＭアレイにおいては、
セルへの電圧供給源Ｖｄｄ′は、不本意に、Ｖｓｓか、
又は、製造上の欠陥によってアクティブ低（０Ｖ）であ
る行ラインへ短絡される場合がある。この様な短絡回路
は、テストモードにおいて本発明を使用することにより
検知することが可能である。本発明がテストモードにお
いて使用される場合には、メモリセルの各相継ぐ行がス
キャンされる。一つの行がアクティブ即ち活性化される
と（例えば、行Ｎ）、ＰＭＯＳトランジスタＴ８がター
ンオンする。Ｖｄｄ′が何らかの理由で低状態へ短絡さ
れていると、トランジスタＴ９もターンオンする。従っ
て、電流検知ライン２０（図３）を介して電流検知回路
３０へ電流が流れる。後述する如く、この電流検知回路
は、ＳＲＡＭがテスト中である場合に、電流検知ライン
を介して流れる電流が小さなものであっても検知するこ
とが可能である。それは、この様な電流の流れが検知さ
れたか否かを表わすための論理信号を出力する。
セルへの電圧供給源Ｖｄｄ′は、不本意に、Ｖｓｓか、
又は、製造上の欠陥によってアクティブ低（０Ｖ）であ
る行ラインへ短絡される場合がある。この様な短絡回路
は、テストモードにおいて本発明を使用することにより
検知することが可能である。本発明がテストモードにお
いて使用される場合には、メモリセルの各相継ぐ行がス
キャンされる。一つの行がアクティブ即ち活性化される
と（例えば、行Ｎ）、ＰＭＯＳトランジスタＴ８がター
ンオンする。Ｖｄｄ′が何らかの理由で低状態へ短絡さ
れていると、トランジスタＴ９もターンオンする。従っ
て、電流検知ライン２０（図３）を介して電流検知回路
３０へ電流が流れる。後述する如く、この電流検知回路
は、ＳＲＡＭがテスト中である場合に、電流検知ライン
を介して流れる電流が小さなものであっても検知するこ
とが可能である。それは、この様な電流の流れが検知さ
れたか否かを表わすための論理信号を出力する。
【００１１】行選択回路の詳細な概略図を図４に示して
ある。前述した如く、それぞれゲートが行選択信号及び
Ｖｄｄ′（分離されたメモリマトリクス供給電圧）へ結
合されているトランジスタＴ８及びＴ９が、Ｖｄｄ′と
Ｖｓｓ又は行選択信号（アクティブ低であるもの）の何
れかとの間においてマトリクス内に短絡状態があるか否
かを検知すべく作用する。このことは、特定の行を選択
し、その行の選択信号が低状態へ移行し且つトランジス
タＴ８がターンオンするか否かを決定することによって
行なわれる。Ｖｄｄ′が低状態であると、それは短絡回
路の結果であり、トランジスタＴ９がターンオンし、且
つＳＳＴＥＮＳライン（図３における電流検知ライン２
０）に沿って、供給源短絡回路テストモード期間中に、
電流検知回路３０（図３）へ電流が流れる。トランジス
タＴ１２は、行選択信号に対するプルアップトランジス
タであり、それは、選択されなかった行選択ラインに対
してＶｄｄの高電圧レベルを維持する。
ある。前述した如く、それぞれゲートが行選択信号及び
Ｖｄｄ′（分離されたメモリマトリクス供給電圧）へ結
合されているトランジスタＴ８及びＴ９が、Ｖｄｄ′と
Ｖｓｓ又は行選択信号（アクティブ低であるもの）の何
れかとの間においてマトリクス内に短絡状態があるか否
かを検知すべく作用する。このことは、特定の行を選択
し、その行の選択信号が低状態へ移行し且つトランジス
タＴ８がターンオンするか否かを決定することによって
行なわれる。Ｖｄｄ′が低状態であると、それは短絡回
路の結果であり、トランジスタＴ９がターンオンし、且
つＳＳＴＥＮＳライン（図３における電流検知ライン２
０）に沿って、供給源短絡回路テストモード期間中に、
電流検知回路３０（図３）へ電流が流れる。トランジス
タＴ１２は、行選択信号に対するプルアップトランジス
タであり、それは、選択されなかった行選択ラインに対
してＶｄｄの高電圧レベルを維持する。
【００１２】行選択回路の別の特徴は、それが回路ＩＤ
エンコード手法を与えているということである。このこ
とは、電圧供給源短絡回路テストと同様の態様で行なわ
れる。行選択信号が適宜の行を選択する。ヒューズＦ１
が開でない場合には、電流がＩＤＳＥＮＳ信号ラインを
介して流れる。メモリセルの行毎に一つのヒューズが設
けられており、且つ、それは、焼き切るか又は焼き切ら
ずにおいて、チップロット及びウエハ番号又はその他の
所望の情報をエンコードすることが可能である。抵抗Ｒ
２，Ｒ３，Ｒ４は、外部供給源Ｖｄｄからメモリセル上
部供給源Ｖｄｄ′を分離するために使用される。その様
にすることにより、短絡回路が発生する場合に流れるこ
とが可能な電流を約１ｍＡへ制限している。ヒューズＦ
２が開であると、電流の流れは完全に停止する。
エンコード手法を与えているということである。このこ
とは、電圧供給源短絡回路テストと同様の態様で行なわ
れる。行選択信号が適宜の行を選択する。ヒューズＦ１
が開でない場合には、電流がＩＤＳＥＮＳ信号ラインを
介して流れる。メモリセルの行毎に一つのヒューズが設
けられており、且つ、それは、焼き切るか又は焼き切ら
ずにおいて、チップロット及びウエハ番号又はその他の
所望の情報をエンコードすることが可能である。抵抗Ｒ
２，Ｒ３，Ｒ４は、外部供給源Ｖｄｄからメモリセル上
部供給源Ｖｄｄ′を分離するために使用される。その様
にすることにより、短絡回路が発生する場合に流れるこ
とが可能な電流を約１ｍＡへ制限している。ヒューズＦ
２が開であると、電流の流れは完全に停止する。
【００１３】電流検知回路３０の詳細な概略図を図５に
示してある。テストモード期間中に検知回路をターンオ
ンさせるためにＭＯＤＥ信号が使用される。テストモー
ドにおいては、ノードＡが、ＰＭＯＳトランジスタＴ
２６のゲートに対する基準電圧レベルとして、Ｖｄｄ−
２Ｖｂｅ（トランジスタＴ２２及びＴ２４が所要の２Ｖ
ｂｅ電圧降下を与える）にセットされる。トランジスタ
Ｔ２６は、回路３０の底部レールへ結合されるカスコー
ド装置として作用する。
示してある。テストモード期間中に検知回路をターンオ
ンさせるためにＭＯＤＥ信号が使用される。テストモー
ドにおいては、ノードＡが、ＰＭＯＳトランジスタＴ
２６のゲートに対する基準電圧レベルとして、Ｖｄｄ−
２Ｖｂｅ（トランジスタＴ２２及びＴ２４が所要の２Ｖ
ｂｅ電圧降下を与える）にセットされる。トランジスタ
Ｔ２６は、回路３０の底部レールへ結合されるカスコー
ド装置として作用する。
【００１４】マトリクス電圧供給源短絡回路テストモー
ドにない場合には、ＭＯＤＥ信号は低状態である。トラ
ンジスタＴ２３はオフであり、且つトランジスタＴ２１
はオンであり、ノードＡを供給電圧Ｖｄｄに保持する。
トランジスタＴ２６はターンオフし、抵抗Ｒ１がノード
Ｂを低状態に保持することを可能とする。トランジスタ
対Ｔ２９／Ｔ３１，Ｔ３２／Ｔ３４，Ｔ３５／Ｔ
３７は、インバータとして作用し、従って、ノードＢが
低状態である場合には、本回路の出力（ＯＵＴ）は高状
態である。
ドにない場合には、ＭＯＤＥ信号は低状態である。トラ
ンジスタＴ２３はオフであり、且つトランジスタＴ２１
はオンであり、ノードＡを供給電圧Ｖｄｄに保持する。
トランジスタＴ２６はターンオフし、抵抗Ｒ１がノード
Ｂを低状態に保持することを可能とする。トランジスタ
対Ｔ２９／Ｔ３１，Ｔ３２／Ｔ３４，Ｔ３５／Ｔ
３７は、インバータとして作用し、従って、ノードＢが
低状態である場合には、本回路の出力（ＯＵＴ）は高状
態である。
【００１５】テストモードにおいては、ＭＯＤＥ信号が
高状態である。このことは、トランジスタＴ２１及びＴ
２５をターンオフさせ且つトランジスタＴ２３をターン
オンさせる。トランジスタＴ２３がオンであると、ノー
ドＡはトランジスタＴ２２及びＴ２４を介しての電圧降
下であるＶｄｄ−２Ｖｂｅへバイアスされる。テストモ
ードにおいてＳＥＮＳＬＩＮＥ信号と共に電流変調が発
生するとノードＢは電圧を変化させる。電流が検知され
ると、ノードＢが電圧を上昇させ、ＯＵＴ出力信号を駆
動する３個のインバータをトリップする。第一インバー
タ（Ｔ２９／Ｔ３１）に対するβ比は低く、小さな電圧
スイングを有するノードＢがこれら３個のインバータを
トリップすることを可能としている。バイポーラトラン
ジスタＴ２７及びＴ２８は、ＳＥＮＳＬＩＮＥ電圧が不
所望に結合されることを防止するために、低レベル電圧
をＳＥＮＳＬＩＮＥ信号ライン上のある最小値へクラン
プさせるために使用されている。トランジスタＴ
２６は、ＳＥＮＳＬＩＮＥ信号の高レベルをＶｄｄ−２
Ｖｂｅ＋Ｖｔｐへクランプする。
高状態である。このことは、トランジスタＴ２１及びＴ
２５をターンオフさせ且つトランジスタＴ２３をターン
オンさせる。トランジスタＴ２３がオンであると、ノー
ドＡはトランジスタＴ２２及びＴ２４を介しての電圧降
下であるＶｄｄ−２Ｖｂｅへバイアスされる。テストモ
ードにおいてＳＥＮＳＬＩＮＥ信号と共に電流変調が発
生するとノードＢは電圧を変化させる。電流が検知され
ると、ノードＢが電圧を上昇させ、ＯＵＴ出力信号を駆
動する３個のインバータをトリップする。第一インバー
タ（Ｔ２９／Ｔ３１）に対するβ比は低く、小さな電圧
スイングを有するノードＢがこれら３個のインバータを
トリップすることを可能としている。バイポーラトラン
ジスタＴ２７及びＴ２８は、ＳＥＮＳＬＩＮＥ電圧が不
所望に結合されることを防止するために、低レベル電圧
をＳＥＮＳＬＩＮＥ信号ライン上のある最小値へクラン
プさせるために使用されている。トランジスタＴ
２６は、ＳＥＮＳＬＩＮＥ信号の高レベルをＶｄｄ−２
Ｖｂｅ＋Ｖｔｐへクランプする。
【００１６】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例のみに限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本発明をＢｉＣＭＯＳのＳＲＡＭについて
説明したが、本発明はこの様な特定の例に限定されるべ
きものではなく、任意のタイプのＳＲＡＭ又はＤＲＡＭ
において使用することも可能である。又、上述した実施
例におけるＰＭＯＳトランジスタをＮＭＯＳトランジス
タに置換することが可能であることは勿論である。
詳細に説明したが、本発明は、これら具体例のみに限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本発明をＢｉＣＭＯＳのＳＲＡＭについて
説明したが、本発明はこの様な特定の例に限定されるべ
きものではなく、任意のタイプのＳＲＡＭ又はＤＲＡＭ
において使用することも可能である。又、上述した実施
例におけるＰＭＯＳトランジスタをＮＭＯＳトランジス
タに置換することが可能であることは勿論である。
【図１】 典型的な従来のＳＲＡＭメモリセルを示した
概略図。
概略図。
【図２】 ＳＲＡＭメモリセルへ結合された書込み及び
センスアンプを示した概略図。
センスアンプを示した概略図。
【図３】 本発明に基づく電流検知行選択回路を示した
概略図。
概略図。
【図４】 行選択回路の詳細を示した説明図。
【図５】 電流検知回路の詳細な概略図。
２０ 電流検知ライン ３０ 電流検知回路 Ｎ，Ｎ＋１ 行ライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−187844（ＪＰ，Ａ) 特開 昭60−136100（ＪＰ，Ａ) 特開 昭57−69597（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 29/00 G11C 11/413 H01L 27/10 371
Claims (11)
- 【請求項１】 短絡回路に関して行毎に配列されている
メモリセルからなるアレイをテストする方法において、 前記アレイのメモリセルの各行を異なる行選択ラインへ
結合させると共に各メモリセルをトランジスタを介して
電流検知ラインへ結合させ、 前記電流検知ラインを電流検知回路へ結合させ、 各行選択ラインを活性化させ、 前記行選択ラインが活性化された場合に前記トランジス
タの導通状態により前記電流検知ラインを介して電流が
流れるか否かを前記電流検知回路によって検知する、 上記各ステップを有することを特徴とする方法。 - 【請求項２】 請求項１において、各行選択ラインを前
記電流検知回路へ結合させる場合に、ＳＲＡＭへ結合さ
れているコンピュータの命令によって結合させることを
特徴とする方法。 - 【請求項３】 請求項１において、前記各行選択ライン
を活性化させるステップは、ＳＲＡＭが結合されている
コンピュータから受け取られる命令によって逐次的に行
われることを特徴とする方法。 - 【請求項４】 スタティックランダムアクセスメモリセ
ルからなるアレイにおいて電圧供給短絡回路を検知する
回路において、 前記メモリセルは行毎に配列されており且つ各行は行選
択ラインへ結合されており、 第一及び第二ＰＭＯＳトランジスタが直列的に結合され
ており、前記第一ＰＭＯＳトランジスタのソースは外部
電圧供給源へ結合されており、前記第一ＰＭＯＳトラン
ジスタのドレイン及び前記第二ＰＭＯＳトランジスタの
ソースは共通結合されており、前記第一及び第二ＰＭＯ
Ｓトランジスタの夫々のゲートは前記行選択ライン及び
前記外部電圧供給源とは異なる電圧を供給する前記メモ
リセル用の電圧供給ラインへ夫々結合されており、 前記第二ＰＭＯＳトランジスタのドレインへ結合して電
流検知ラインが設けられており、 前記電流検知ラインに電流が流れる場合に論理出力信号
を供給する電流検知回路が前記電流検知ラインに結合し
て設けられいる、 ことを特徴とする回路。 - 【請求項５】 スタティックランダムアクセスメモリに
おいて短絡回路を検知する回路において、 前記メモリは複数個のメモリセルから構成されており、
各メモリセルは行選択入力及び電圧供給ラインへ接続し
ており、前記メモリセルは行毎に配列されており且つ同
一の行における全てのメモリセルはそれらの行選択入力
によって同一の行選択ラインへ結合されるものであり、 ソースを外部電圧供給源へ結合しており且つゲートを個
別的に相継ぐ行選択ラインへ結合している第一トランジ
スタが設けられており、 ソースを前記第一トランジスタのドレインへ結合してお
りゲートを前記電圧供給ラインへ結合しており且つドレ
インを電流検知ラインへ結合している第二トランジスタ
が設けられており、 前記電流検知ラインを介して電流が流れることを検知す
る電流検知回路が設けられていることを特徴とする回
路。 - 【請求項６】 請求項５において、メモリセルの各行に
対して一対の第一及び第二トランジスタが設けられてい
ることを特徴とする回路。 - 【請求項７】 請求項５において、前記第一及び第二ト
ランジスタがＰＭＯＳトランジスタであることを特徴と
する回路。 - 【請求項８】 請求項５において、前記第一及び第二ト
ランジスタがＮＭＯＳトランジスタであることを特徴と
する回路。 - 【請求項９】 請求項５において、 前記電流検知回路が第一回路ノードに結合されている第
一スイッチングネットワークを有しており、前記第一ス
イッチングネットワークはテストモード入力信号を受取
るべく結合されており、前記第一スイッチングネットワ
ークはテストモード信号が低状態である場合に前記第一
回路ノードを電源電圧へバイアスさせ且つ前記テストモ
ード信号が高状態である場合に前記第一回路ノードをよ
り低い電圧へバイアスさせ、 前記電流検知ラインと前記第一回路ノードと第二回路ノ
ードとに結合して電流検知トランジスタが設けられてお
り、前記電流検知トランジスタはテストモード信号が高
状態である場合に電流検知ラインからの電流を導通さ
せ、前記電流検知トランジスタを介して流れる電流が増
加すると第二回路ノードにおける電圧が増加し、 前記第二回路ノードに結合されており前記第二回路ノー
ドにおける電圧が所定値を超えて上昇する場合に高電圧
信号を出力するインバータ出力回路が設けられている、 ことを特徴とする回路。 - 【請求項１０】 請求項９において、前記インバータ出
力回路が直列して一体的に結合された３個のインバータ
論理ゲートを有しており、従って低入力値が高出力値と
なることを特徴とする回路。 - 【請求項１１】 短絡回路に関してメモリセルからなる
アレイをテストする回路において、 前記メモリセルが夫々の行選択ラインに結合されて行毎
に配列されており、各行の前記メモリセルが結合されて
いる電圧供給ラインを個別的に電流検知ラインへ結合す
る手段が設けられており、 前記行選択ラインが活性化された場合に前記結合する手
段の状態に依存して前記電流検知ラインを介して電流が
流れるか否かを検知する手段が設けられている、 ことを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/507,692 US5181205A (en) | 1990-04-10 | 1990-04-10 | Short circuit detector circuit for memory arrays |
| US507692 | 1995-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04228200A JPH04228200A (ja) | 1992-08-18 |
| JP3258676B2 true JP3258676B2 (ja) | 2002-02-18 |
Family
ID=24019736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16405191A Expired - Fee Related JP3258676B2 (ja) | 1990-04-10 | 1991-04-10 | メモリアレイ用短絡回路検知器回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5181205A (ja) |
| EP (1) | EP0451595B1 (ja) |
| JP (1) | JP3258676B2 (ja) |
| DE (1) | DE69115741T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| JP2978329B2 (ja) * | 1992-04-21 | 1999-11-15 | 三菱電機株式会社 | 半導体メモリ装置及びそのビット線の短絡救済方法 |
| US5428621A (en) * | 1992-09-21 | 1995-06-27 | Sundisk Corporation | Latent defect handling in EEPROM devices |
| US5497475A (en) * | 1993-02-05 | 1996-03-05 | National Semiconductor Corporation | Configurable integrated circuit having true and shadow EPROM registers |
| DE69326329T2 (de) * | 1993-06-28 | 2000-04-13 | St Microelectronics Srl | Speicherzellen-Stromleseverfahren in Mikrosteuergerät |
| TW243531B (ja) * | 1993-09-03 | 1995-03-21 | Motorola Inc | |
| WO1996013003A1 (en) * | 1994-10-19 | 1996-05-02 | Micron Technology, Inc. | An efficient method for obtaining usable parts from a partially good memory integrated circuit |
| DE19612441C2 (de) * | 1996-03-28 | 1998-04-09 | Siemens Ag | Schaltungsanordnung mit einer Testschaltung |
| US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
| US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
| JP3544073B2 (ja) * | 1996-09-03 | 2004-07-21 | 株式会社 沖マイクロデザイン | 半導体メモリ装置のテスト方法および半導体メモリ装置 |
| US5748554A (en) * | 1996-12-20 | 1998-05-05 | Rambus, Inc. | Memory and method for sensing sub-groups of memory elements |
| ES2203780T3 (es) * | 1997-03-04 | 2004-04-16 | Stmicroelectronics S.R.L. | Un dispositivo de deteccion de cortocircuitos. |
| US5815452A (en) * | 1997-06-12 | 1998-09-29 | Enable Semiconductor, Inc. | High-speed asynchronous memory with current-sensing sense amplifiers |
| US7500075B1 (en) | 2001-04-17 | 2009-03-03 | Rambus Inc. | Mechanism for enabling full data bus utilization without increasing data granularity |
| US6825841B2 (en) * | 2001-09-07 | 2004-11-30 | Rambus Inc. | Granularity memory column access |
| DE10152256A1 (de) * | 2001-10-20 | 2003-05-08 | Bosch Gmbh Robert | Elektrische Schaltungsanordnung |
| US8190808B2 (en) * | 2004-08-17 | 2012-05-29 | Rambus Inc. | Memory device having staggered memory operations |
| US7280428B2 (en) * | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
| US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
| US7260004B2 (en) * | 2006-01-12 | 2007-08-21 | International Busniess Machines Corporation | Method and apparatus for increasing yield in a memory circuit |
| US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
| US7408372B2 (en) * | 2006-06-08 | 2008-08-05 | International Business Machines Corporation | Method and apparatus for measuring device mismatches |
| US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
| US10770165B1 (en) * | 2019-09-16 | 2020-09-08 | Sandisk Technologies Llc | No-verify programming followed by short circuit test in memory device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4048575A (en) * | 1974-09-11 | 1977-09-13 | Motorola, Inc. | Operational amplifier |
| US4284957A (en) * | 1979-09-28 | 1981-08-18 | American Microsystems, Inc. | CMOS Operational amplifier with reduced power dissipation |
| JPS5769597A (en) * | 1980-10-16 | 1982-04-28 | Toshiba Corp | Testing device of memory element |
| US4595875A (en) * | 1983-12-22 | 1986-06-17 | Monolithic Memories, Incorporated | Short detector for PROMS |
| JPS61289600A (ja) * | 1985-06-17 | 1986-12-19 | Fujitsu Ltd | 半導体記憶装置 |
| US4685086A (en) * | 1985-11-14 | 1987-08-04 | Thomson Components-Mostek Corp. | Memory cell leakage detection circuit |
| US4728898A (en) * | 1986-03-17 | 1988-03-01 | Staley Electric Co., Inc. | Method and apparatus for detecting and locating faults in an AC transmission line using two indicators |
| US4801869A (en) * | 1987-04-27 | 1989-01-31 | International Business Machines Corporation | Semiconductor defect monitor for diagnosing processing-induced defects |
| JPH01208795A (ja) * | 1988-02-16 | 1989-08-22 | Toshiba Corp | 半導体記憶装置 |
| JPH023198A (ja) * | 1988-06-20 | 1990-01-08 | Fujitsu Ltd | 故障検出回路内蔵型メモリ素子 |
| US4969124A (en) * | 1989-03-07 | 1990-11-06 | National Semiconductor Corporation | Method for vertical fuse testing |
-
1990
- 1990-04-10 US US07/507,692 patent/US5181205A/en not_active Expired - Lifetime
-
1991
- 1991-03-26 DE DE69115741T patent/DE69115741T2/de not_active Expired - Fee Related
- 1991-03-26 EP EP91104705A patent/EP0451595B1/en not_active Expired - Lifetime
- 1991-04-10 JP JP16405191A patent/JP3258676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0451595A2 (en) | 1991-10-16 |
| EP0451595A3 (en) | 1993-03-10 |
| DE69115741D1 (de) | 1996-02-08 |
| EP0451595B1 (en) | 1995-12-27 |
| JPH04228200A (ja) | 1992-08-18 |
| DE69115741T2 (de) | 1996-09-05 |
| US5181205A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258676B2 (ja) | メモリアレイ用短絡回路検知器回路 | |
| US5276647A (en) | Static random access memory including stress test circuitry | |
| JP4624516B2 (ja) | ヒューズ検出回路およびその集積回路メモリ | |
| US5079744A (en) | Test apparatus for static-type semiconductor memory devices | |
| EP0642134B1 (en) | Test of a static random access memory | |
| US6501692B1 (en) | Circuit and method for stress testing a static random access memory (SRAM) device | |
| JPH07326200A (ja) | メモリ回路用冗長スキーム | |
| KR0161343B1 (ko) | 용장메모리셀을 가지는 반도체기억장치 | |
| US5629943A (en) | Integrated circuit memory with double bitline low special test mode control from output enable | |
| JP2006520511A (ja) | 弱いｓｒａｍセルのテスト | |
| KR100558804B1 (ko) | 효율적 듀티 사이클을 갖는 ｓｒａｍ 셀 테스트를 위한장치 및 방법 | |
| US4586170A (en) | Semiconductor memory redundant element identification circuit | |
| KR100367191B1 (ko) | 테스트수단을구비한전자회로및메모리셀테스트방법 | |
| US5615158A (en) | Sense amplifier circuit for detecting degradation of digit lines and method thereof | |
| US5963490A (en) | Static semiconductor memory device having a variable power supply voltage applied to a memory cell depending on the state in use and method of testing the same | |
| US6868021B2 (en) | Rapidly testable semiconductor memory device | |
| US20020176306A1 (en) | Semiconductor memory and method of testing semiconductor memory | |
| US5058070A (en) | High speed memory with row redundancy | |
| US9412437B2 (en) | SRAM with buffered-read bit cells and its testing | |
| US10650909B2 (en) | Testing method for reading current of static random access memory | |
| JP2004530243A (ja) | メモリセルの構造試験 | |
| KR0165500B1 (ko) | 스태틱 랜덤 억세스 메모리 장치의 결함 셀 선별 회로 | |
| Elm et al. | Fault detection and fault localization using I/sub DDQ/-testing in parallel testable FAST-SRAMs | |
| JPH0572301A (ja) | 半導体集積回路 | |
| JPH0685209A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |