TW457168B - Chemical mechanical polishing processes and components - Google Patents

Chemical mechanical polishing processes and components Download PDF

Info

Publication number
TW457168B
TW457168B TW089102325A TW89102325A TW457168B TW 457168 B TW457168 B TW 457168B TW 089102325 A TW089102325 A TW 089102325A TW 89102325 A TW89102325 A TW 89102325A TW 457168 B TW457168 B TW 457168B
Authority
TW
Taiwan
Prior art keywords
layer
polishing
grinding
slurry
substrate
Prior art date
Application number
TW089102325A
Other languages
English (en)
Inventor
Raymond R Jin
Jeffrey D David
Fred C Redeker
Thomas H Osterheld
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW457168B publication Critical patent/TW457168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0056—Control means for lapping machines or devices taking regard of the pH-value of lapping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

4 57 1 68
五、發明說明（） j各明領域：_ i·明/¾ A々π塔機械研磨’更明確地說’ 本發明大致關係基材之化竽微1 係關係於化學機械研磨製程及構件之改艮。 j|·明背景_ 積體電路係典型形成於基材上，藉由將導體，半導體 或絕緣體層依序沉積於一砍晶圓上。一製造步驟涉及沉積 一填料層於作成圖案之阻擋層上，並平坦化銪填料層，直 列外露出阻擋層為止。例如，一導電填料層可以沉積於.一 作成圖案之絕緣阻擋層上，以填充於阻擋層中之溝渠或孔 洞。於平坦化後’保留於絕緣層之突出圖案間之導電層之 部份形成導孔，插塞及線路’其提供於基材上薄膜電路間 之導電路徑。 經濟部智慧財產局員工消費合作社印製 {請先閲讀背面之注意事項再填寫本頁) 化學機械研磨法（CMP)為一種可接受之平坦化方法。 該平坦化方法典型需要基材被安裝於一承載頭或研磨頭 上。基材之外露面係被放置靠於旋轉研磨墊上。研磨墊可 以是一 M標準"墊或"一固定磨料墊。一標準墊具有耐久粗糙 面，而固定磨料整具有一保持於受限介質中之磨料粒子β 承載頭提供可控制之負載，即壓力於基材上，以將基材推 向研磨墊。一包含至少一化學反應劑，若使用標準墊則有 磨料粒子之研漿.係被供給至研磨墊之表面。 一有效CMP處理不只提供高研磨率，同時也提供一 基材表面’其係為光製（沒有小規格粗糙）及平坦（沒有大規 格拓樸）。研磨速率，光製及平坦度係由墊及研漿之組合， 第2頁 1 本紙張尺度適用中國國家標準（CNS)A4規格（21Q X 297公爱) 457168 A7
基材及墊間之相對速度，及基材壓向墊之加量如以決定。 研磨速率設定需要研磨—層之時間。因為不當平坦及光製 可以創造缺陷基材，研磨墊及研漿之組合之選擇係—护由 所需光製及平坦度所決定。假設這些限制，需要以完成所 需光製及平坦度之研磨時間設定了 CMP設備之最大產出 量.。 於CMP中之一再發生的問題是所謂於基材表面中之,， 碟形”。明確地說，當阻擋層外露時，於作成圖案阯擒層 突出區域間之填料層部份可能被過份研磨，而於基材表面 中創造下凹之凹陷部。此碟形可以使基材不適用於積體電 路製造中，而降低了處理之良率。 發明目的及概述： 於一方面中，本發明係關係於一種化學機械研磨—基 材之方法，該基材具有一填料層被安置於一阻擋層上。於 該方法中，基材係被以單層硬研磨墊及第一研漿作化學機 械研磨，直到阻擋層至少部份外露為止。然後’基材係被 以一軟研磨墊及一第二研漿作化學機械研磨，該第二研漿 具有較第一研漿為低之選擇性，直到阻擋層係大致外露。 本發明之實施可以包含一或多數個以下特性。一等於 或少於5psi之壓力，例如少於2.9psi之壓力可以於研磨時 施加至基材上。第一研漿可以具有大於約20:1之選擇性， 及第二研漿可以具有少於約6 : 1之選擇性。該系統可以 感應何時阻擋層至少部份外露時並以一終點檢測器何時 第3頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） (請先閱讀背面之注意事項再填寫本頁} 裝----_|1 訂·！丨· 經濟部智慧財產局員工消費合作社印製 A7 B7
45716B 五、發明說明（ 阻播a大致外露。單一層硬研磨墊可以包含聚醯胺或研磨 顆粒内藏於—基底内。填料層可以是一金屬及阻擋層可以 是一介電材料。或者’填料層可以是一第一介電及阻擋層 為第一介電材料a 1力—方面中，本發明係關係於一化學機械研磨一基 材之万法’該基材具有一填料層安置於一阻擋層上。該基 材係被以~單層硬研磨墊及第一研漿作化學機械研磨，直 到阻擒層大致整個外露為止。然後，基材係以一軟研磨墊· 及一第二研漿作化學機械研磨，該第二研漿係較第一研狼 具有較低之選擇性。 於另一方面中’本發明係關係於一種化學機械研磨一 基材之方法’該基材具有一上層安置於一下層上。於該方 法中’基材係被以一重疊研磨墊作化學機械研磨，該重疊 研磨整具有至少—第一層安置於第二層之上，該第一層係 較第二層為硬。然後，基材係被以單層硬研磨墊作化學機 械研磨。然後，基材係以第三研磨墊作化學機械研磨。第 三研磨墊係較該單層硬墊為軟。 本發明之實施可以包含一或多數以下特性a當下層係 邵份外露時’以重疊研磨墊之研磨可以停止。當下層大致 完全外露時’以單層硬研磨墊之研磨可以停止。或者，當 下層大致整個外露時，以重疊研磨塾之研磨可以結東。以 重疊研磨墊研磨可以以第一研漿執行，以單層硬研磨墊之 研磨可以以第二研漿執行，及第—研漿具有較第二研漿為 高之選擇性。以重疊研磨墊及單層研磨墊之研磨可以以第 笫4貰 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） in---I----^^}裝 --------訂-------I . (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（ 一研漿執行，以軟研磨墊研磨可以以第二研漿執行，該第 一研漿具有較第二研漿為高之選擇性。該單層研磨墊可以 包含研磨顆粒。 本發明可以看到之可能優點可以包含如下〇於基材表 面中之碟形可以被降低或消除，藉以增加製程良率。相當 低之晶圓内非均勻性可以完成。阻擋層之腐蝕可以降低。 一較薄填料層可以被使用，藉以減少研磨時間並增加cMP 設備之產量。該基材可以被擦光久些，以改良基材之光 製。所有這些方法均可以應用至STI CMP及1C生產廠作 為不同裝置（〇· 25微米或更大）者，範圍由微處理機，至記 憶體至具有不同圖案密度之類比裝置。 其他特性及優點將由包含圖式及申請專利範圍之以 下說明而變得更明顯。 圖式簡箪說明： 第1圖為化學機械研磨設備之分解立體圖。 第2A圖為第1圖之CMP設備之第一研磨站之剖面圖。 第2B圖為第1圖之CMP設備之第二研磨站之剖面圖。 第2C圖為第1圖之CMP設備之最後研磨站之剖面圖。 第2D圖為三步驟CMP研磨處理之流程圖。 第2E圖為兩步驟CMP研磨處理之流程圖。 第3 A - 3 E圖為例示本發明之方法之基材之剖面圖。 第4圖為一圖表描述氧化物/氮化物選擇性成為用於低及 高選擇性研磨之主動區百分比之函數。 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)
訂--------- (請先閱讀背面之注音？事項再填寫本頁)
457168 五、發明說明 第5A及5B圖為圖表 ^ 分別描述於等線等空間之1 〇〇〇微 米之50%主動/ 場區中之钆化物腐蝕及氧化物碟形 冰 1離開主動/場區域邊緣之距離之函數。 冰 B圖為圖表，插述分別用於低及高選擇性研漿之 碟形為用於1000微米及4000微米間隔之剩餘氮化 物厚度之函數。 第7圖為以_ 邊緣間隔掃描200mm直徑晶圓之圖表》 第8圖為一圖表，拋 ~ 衣描通％虱化物厚度及WIWNU為密集運 轉中晶圓數量之函數。 第9圖^一圖纟，描述剩餘化物厚度及氮化物厚度範圍為 密集運轉中晶圓數量之函數。 第 圖為圖表，描述於終點之剩餘氮化物密度，場氧 化物厚度，及實際研磨時間對密集運轉中之晶圓數 量之函數。 第11A及11B圖分別為用於SACVD氧化物填充及hdcvd 氧化物填充之掃描式電子顯微鏡（sem)之CMP前 及後剖面圖》 (請先閱讀背面之注意事項再填寫本頁) 裝i丨丨丨— 1—訂·!----* 經濟部智慧財產局員工消費合作社印製 間同 時不 整表 調代 為線 物曲 化同 氧不 之 。 中數 區函。 場之合 於 比 组 留分之 殘百度 述區速 ㈤動及 表主型 圖之類 一 後墊 為磨磨 目研研 2 11 第 合 组 度 速 及 型 類 墊 磨。 研數 同函 不之 於力 用壓 述膜 描為 ， 度 表長 圖化 1 坦 為平 圖之 3 11 第 貫 6 第 本紙張尺度適用中國國家標準（CNS>A4規格（21〇 x 297公釐） 168 ^ B7 五、發明說明（） 經濟部智慧財產局員工消費合作社印製 圖號 斟照說明： 10 基材 12 矽晶圓 14 研磨阻擋層 18 填料層 19 薄膜 20 CMP設備 25 研磨站 2Ί 傳送站 30 平台 34 孔 36 透明窗 40 墊調整設備 50 研漿 52 研漿/清洗臂 54 研漿供給管 60 多頭轉盤 62 中心柱 6 6 轉盤支撐板 70 承載頭系統 72 徑向槽 76 承載頭旋轉馬達 78 承載驅動軸 80 承載頭 90 雷射千涉儀 92 準直雷射束 93 輸出裝置 94 雷射 96 檢測器 98 電腦 100 研磨重疊墊 102 粗糙面 104 上層 106 下層 108 感壓黏著層 110 研磨塾 1 12 粗链面 114 硬墊 1 18 感壓黏著層 120 研磨塾 122 平滑面 124 單軟層 128 感壓黏著層 150 主研磨 160 終點研磨步驟 (請先閲讀背面之注意事項再填寫本頁) ------ 訂---- 6, 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 457168 A7 3B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 發明詳細說明： 參考第1圖’ 一或多數基材10係被一化學機械研磨 (CMP)設備20加以研磨。一類似CMP設備20之說明可以 於美國專利第5，738，574號案中找到，該案之揭帝係併 入作為參考。CMP設備20包含一連串之研磨站25’包含 有第一研磨站25a，第二研磨站25b及最後研磨站25c， 及一傳送站27。傳送站27作為多項功能使用，包含由一 負載設備（未示出）接收個別基材1 〇，清洗該基材，將該基 材載入承載頭，由承載頭接收基材，再次清洗基付，並最 後將基材傳送回負載設備。 每一研磨站包含一可旋轉平台30,其上放置有一研磨 墊。第一及第二站25a及25b可以包含一相當硬研磨墊 100，而最後研磨站可以包含一相當軟研磨墊若基材 1 0為六吋（1 5 0毫米），或八吋（200毫来）直徑碟片，則平台 及研磨墊可以直徑為約20吋。若基材1 〇為十二吋（300毫 米）直徑碟片’則平台及研磨塾直徑可以是約3 0叶。每一 平台30可以是可旋轉鋁或不鏽鋼板連接至一平台驅動馬 達（未示出）。對於多數研磨處理，平台驅動馬達旋轉平台 30，以每分三十至二百轉之速度，但較低或較高轉速也可 以使用。 每一研磨站25a，25b及25c同時也可以分別包含一 組合研漿/清洗臂5 2 a，5 2 b及5 2 c ’諸研漿/清洗臂均突出 於相關研磨墊表面上。每一研漿/清洗臂52a-52c可以包含 一或更多研漿供給管5 4 a及5 4 b連接至研漿輸送系統，以 笫8頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 一裝---------訂---- 6, 457168 A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、發明說明（） 提供一或更多研漿給研磨墊之表面。於操作中，組合研漿 /清洗臂52a及52b可以供給一第一研漿50a給研磨站25a 及25b，組合研漿/清洗壁52c可以供給一第二研漿5〇b至 最後研磨站2 5 c。典型上，足夠研漿係被提供以覆蓋並濕 潤整個研磨墊。每一研漿/清洗臂52a-5 2c同時包含幾個噴 嘴（未示出），其於每一研磨及調整循環結束時，對研磨養· 提供高壓清洗。每一研磨站25a-25c可以更包含相關墊調 整設備40。 一可旋轉多頭轉盤60係為一中心柱62所支撐並被一 定位於研磨站上，並為一轉盤馬達組件（未示出）所旋轉於 —轉盤軸64上。轉盤60包含四個承載頭系統70a，70b， 7 0c及7 0d’以對轉盤軸64等角度方式被安裝於轉盤支撐 板6 6上。承载頭系統之三個接收並夾持基板，並藉由將 其壓向於研磨站 25 a-2 5c之平台上之研磨墊，而研磨它 們。承載頭系統之一接收一基板並傳送一基板至轉移站 27 ^ 每一承載頭系統70a-70d包含一載具或承載頭80。一 載具驅動軸78連接一承載頭旋轉馬達76(所示轉盤蓋68 之四分之一被去除）至承載頭80，使得每一承載頭8〇可以 獨互地旋轉於其軸心。另外，每一承載頭8 0個別地橫向 振盪於形成於轉盤支持板66中之徑向槽72中。 承載頭8 0執行幾項功能。一般而言，載頭支持基板 靠向研磨墊’平均分配向下壓力於基板之背面，由驅動抽 將轉矩傳送給基板，並雄保基板不會於研磨操作時，由承 第9頁 (請先閲讀背面之注意事項再填寫本頁}
nj 裝--------訂---------"V 457168
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 載頭下滑出。 承載頭80可以包含彈性薄膜（未示出），其提供基板接 收面。合適之承載頭8 〇之說明可以於美國專利申請案號 第08/861,260號中找到，該案由史帝芬M朗尼加等人所 申請於1997年五月21日申請命名為”用於化學機械研磨 系統之具彈性薄膜之承載頭，，，該案受讓給本發明之受讓 人’其揭示是併入本案作為參考。 參考第2A圖，—孔徑或孔34係形成於每一平台3〇 中及一透明窗3 6係形成於該孔丄之研磨塾1 〇 〇之一部份 中。透明窗36可以如美國申請專利第〇8/689,93〇號名為„ 用於化學機械研磨設備之研磨墊中之透明窗形成方法，,加 以構建’該案係由曼諾白倫等人於申請於1 996年八月26 曰並受讓給本案之受讓人’其整個揭示係併入作為參考。 孔3 4及透明窗3 6係被定位成使得其於平台旋轉時，具有 基材10之"視野"，而不管研磨頭之平移位置。一雷射干 涉儀90係位於該平台30下。該雷射干涉儀9〇包含一雷 射94及一檢測器96 ^雷射產生一準直雷射束92，其傳遞 經透明窗36，以碰撞於基材10之外露面上。 於操作中’CMP設備20使用雷射干涉儀go以決定— 研磨步驟之終點，該終點係由基材表面去除之材料量來定 義，或使用雷射干涉儀以決定何時表面變成平坦化。__ ώ 一般目的可程式數位電腦98可以用以連接至雷射94及檢 測器9 6。電腦9 8可以被规劃以當基材重疊於窗口時作動 雷射，以儲存來自檢測器之量測值’以顯示量測值於輸出 (請先閲讀背面之注意事項再填寫本頁；} 裝---If--I ^il — -----始ο· 第10頁
457 1 68 at ____-_ B7 五、發明說明（） 裝置9 3上’並檢測出研磨之終點。 (請先•閱讀背面之注意事項再填寫本頁) 再參考第2A圖，於第一研磨站25a，平台可以支撐 一研磨重疊墊100，其具有—粗面〖〇2，一上層1〇4及一 下層106。下層可以藉由一感壓黏著層1〇8而附著至平台 30上。上層104可以較下層1〇6為硬。例如，上層1〇4 可以由微多孔聚|基曱酸脂或被混合以一填料之聚氨基 甲酸脂混構成’而下層丨〇 6可以由被浸以氨基曱酸脂壓縮 氈纖維。一兩層研磨墊’上層為IC_1000或IC_14〇〇组成， 下層為SUBA-4構成’其係可以由美國達拉維州紐瓦克之 羅德公司購得（1C-1000’ 1C-1400及SUBA-4係為羅德公司 產品名）。 於另一實施例中，研磨站25b可以包含由單堅硬層作 成研磨墊。 經濟部智慧財產局員工消費合作社印製 參考弟2B圖’於第二研磨站25中，平台可以支撐由 單堅硬層U4所作成並包含一粗糙面Π2之研磨墊11〇。 層1 14可以由美國達拉瓦州紐瓦克之羅德公司之IC_ i 〇〇〇 或1C-1400構成。或者，研磨墊11〇何以是一具有研磨顆 粒内藏於樹脂基底内之固定研磨墊，可以由3M公司構 得。或者，研磨整110可以是一兩層塾，具有遠較於站25a 研磨墊上層為硬之上層，或具有一下層遠較研磨墊25a研 磨墊100下層為薄之下層（例如少於50%)»研磨塾11〇可 以壓花或打印以一圖案，以改良於基材面之研漿之分佈。 研磨站25b可以相同於研磨站25a。 於另一實施例中，研磨站25b可以支撐一疊兩層塾， 第11買 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 “7168 A7 __B7 五、發明說明（) 大致相同於研磨站25a之研磨塾1〇〇。 參考第2C圖’於最終研磨站25c中，平台可以支撐 一由單軟層124作成並包含—大致平滑面122之研磨墊 120。層124可以藉由感壓黏著層128附著至平台3〇上。 層124可以由起毛化多孔合成材料作成。一適合軟研磨墊 係由羅德公司購得’其係為商標名p〇UUx。研磨墊12〇 可以壓花或打印以一圖案，以改良於基材面之研漿分佈。 研磨站25c可以相同於研磨站25a及25b。 於另一實施例中，研磨站2k可以支撐一重疊兩層 墊，其係類似於第一研磨站之研磨墊丨〇〇。 第2D及2E圖係分別為三步驟及兩步驟化學機械研磨 法之流程圖。於三步驟之化學機械研磨法中，基材係被開 始時以一重疊兩層墊研磨，作為突破或主研磨15〇。然後， 基材係以單層硬墊，以例如少於5psi之低壓研磨，作為終 點研磨160。終點研磨步驟16〇隨後進行過研磨或擦光 180，其可以使用如上所述之單層軟墊或重疊兩層墊。當 下層阻擋層部份外露時，第一研磨步驟可以停止，而當下 層阻擋層整個外露時，第二研磨步驟可以停止。突破研磨 步驟15〇可以去除多至75%之材料^剩下材料係於終點研 磨步驟160中去除。當於以終點檢測器，例如上述之雷射 干涉儀90或振動終端系統檢測到達一阻擋層時步驟！ 9〇 時，每一研磨步驟可以終止。 一兩步驟化學機械處理包含以單層硬研磨墊I”研磨 基材表面’直到阻插層整個外露為止，然後，以單層軟些 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
、裝—----- 訂！ II 457168 ' A7 B7 五、發明說明（) 或重疊墊過研磨或擦先180基材》 硬及大研磨顆粒（例如不規則形Ce〇2)可以用以突破 或主研磨步驟中之更快速移除率及平坦化速度’直到終點 為止。軟及小研磨顆粒（例如矽膠）可以使用作為較佳表面 品質，較低缺陷及於突破或主研磨步驟及終點步驟中更可 控制之移除率。於某些實施例中，冷卻研漿或墊及去離子 水可以用於改良所有三個平台之非均勻性。 具有深’寬凹槽之墊（例如由美國達拉瓦州紐瓦克之 羅德公司購得之IC-10I0)可以用以作為單墊或者重疊塾 之上墊，用以改良缺陷減少。 第3A-3E圖例示研磨一具有填料及一阻擋層之基材 之化學機械研磨處理。如於第3A圖中所示，基材包含 一研磨阻擋層14沉積於矽晶圓12上。研磨阻擋層14係 被作出圖案或沉積於一圖案下層或諸圖案下層上，使得其 具有非平坦外表面=一填料層1 8係沉積於阻擋層1 6上》 填料層1 8之外表面係幾乎精確地複製阻擋層1 4之下面結 構，創造一連串之高峰及谷部’使得基基材之外露面為非 平坦。 如於上所述，平坦化之一目的係研磨一填料層1 8，直 到阻擋層1 4之頂面整個外露為止。所得基材表面係大致 呈平坦，因為於阻擋層中之溝渠及孔已經被填以填料層及 過量之填料層已經被研磨掉。若填料層18為導體及阻擋· 層1 4為絕緣體，則此研磨將留下導電導孔1 6於絕緣島14 之間’及於絕緣層中之孔中之導電插塞中（見第3E圖）。 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 〕取--------訂--------- 經濟部智慧財產局員工消費合作社印製
457168 五、發明說明（） 如於先4所述，一有效CMP處理不只提供高速及可 預期之研磨率，同時也提供具有低晶圓内非均勻度 (WIWNU)基材表面，減少缺陷及，,碟形，,並可預期的。研磨 速率及WIWNU係由墊之類型，將基材壓向墊之力量，於 基材及墊間之相對速度，研漿及這些因素之組合加以決 定。 沒有人特定理論之限制，碟形作用之可能成因為於過 研磨時使用高選擇研漿。明確地說，由於研磨過程中之非 均勻性’填料層1 8可能未被均勻地由基材1 〇去除。結果， 必須以高選擇性研漿以，過研磨，基材，以確保阻擋層i 4 之頂面係外露基衬之整個面。以高選擇性研漿過研磨去除 了過量之填料層並避免了阻擋層之非均勻研磨，藉以改良 全面平坦度。然而，因為高選擇性研漿研磨填料層，而不 是阻擋層’所以此過研磨傾向於研磨掉於溝渠或孔中之填 料層之一部份，而造成碟形。 參考第3B圖’基材10係啟始被研磨於所磨站之“及 25b ’以"高選擇性”研漿及硬研磨墊u〇，或一重疊研磨塾 100及一更研磨墊110研磨。研槳之選擇性表示填料層之 研磨速率對阻擋層之研磨速率之比例。高選擇性研聚可以 具有20: 1至300_ 1之選擇性。較佳地，高選擇性研聚 具月1大於20 : 1之選擇性，例如約1 〇〇 : 1之選擇性。 基材係以高選擇性研漿研磨，直到終點檢測器為止，例如 雷射干涉儀9 0，其檢測阻擋層14己經外露。於此點，如 於第3 C圖所示’阻擋層應至少部份外露。明確地說，由 第14頁 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-Λ VI -------^---------. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4571 68 Δ7
Pi/ B7 五、發明說明（） 於基材間研磨速度之不平均之故，填料層之薄膜19'將可 能保留於阻擋層之一些部份上，而阻擋層之其他部份則已 經外露。 於終點檢測器決定阻擂層已經至少部份外露後，基材 係受到"過研磨"步驟，以確保大致所有阻擋層之頂面外 露。當基材受到過研磨步驟時，約半數阻擋層被外露。參 考第3 D圖’對於過研磨步驟’基材係被於最終研磨站 25c’使用"非選擇性”或"低選擇"研漿於研磨墊120上加以 研磨。低選擇性研漿應具有約1 : 1至6 : 1之選擇性。較 佳地，第二研漿具有少於6 : 1之選擇性，例如約1 : j。 基材係被以研磨墊1 2 0研磨，直到阻擋層1 4係大致整個 外露及薄膜層1 9已經被大致消除*如於第3 E圖所示》 低選擇性研漿之使用於過研磨步驟中，確保了填料層 及阻擋層均被研磨，藉以減少或消除碟形。另外，多數填 料層係藉由高選擇性研磨及硬研磨墊之使用而快速平坦 化’藉以提供高產出量並確保全面平坦度。再者，因為碟 形被降低’可以使用較薄填料層，藉以減少研磨時間及增 加CMP設備之產出量。 處理之變化係可能的。例如，基材可以被研磨於研磨 站2 5 a直到阻擋層14外露為止》過研磨步驟可以例如被 執行於第二研磨站25b，以一硬研磨塾而不是一軟研磨塾 進行。主研磨步驟及過研磨步驟可以執行於單一研磨站， 例如研磨站25a。過研磨步驟可以隨後於同一研磨站（特別 是若一軟研磨墊被用於過研磨步驟中）以低選擇性研漿進 笫15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 η 297公釐） ------- ----1-----I I---I---^0· (請先閱讀背面之注意事項再填寫本頁} 4571 68 A7 _ _ B7 五、發明說明（） 行擦光，或於不同研磨站（特別是若一硬研磨塾被用於過 研磨步驟中）。 或者，以高選擇性研漿研磨可以於終點被檢測後，例 如於第二研磨站2 5 c後被繼續，以提供過研磨，然後，基 材可以例如於研磨站2 5 c中被擦光及/或以低選擇性研聚 受到另一研磨步驟。於此例子中，擦光或以低選擇性研漿 之其他研磨步驟研磨填料層及阻擋層以降低或消除於過 研磨步驟中所創造之碟形。 研磨處理係可以用於各種之填料層及阻擋層中，並可 以適用於各種製造步驟中，其使用 CMP以平坦化並外露 一阻擋層者。 例如，研磨處理可以用於砍研磨中。於此例子中，阻 擋層可以典型為一絕緣氧化物，例如氧化珍，及填料層可 以是一矽層，例如多結晶矽（多晶矽），非晶矽或單晶矽。 若矽研磨被進行，則一啟始自然氧化物去除步驟可以被執 行，如同由李信吉等人申請於1998年六月13曰之美國申 請案第09/097,004號名為用於化學機械研磨矽之技術》所 述’其係受讓給本案之受讓人，其整個揭示係併入作為參 考。 假設填料層為多晶矽及阻擋層係氧化妙，則高選擇研 漿應為多晶矽研漿，及低選擇性研漿應為氧化物研漿。多 晶矽研漿可以包含去離子水，煙薰矽土研磨粒子，及—胺 為主化學反應劑，其可以調整研漿之pH值。適當多晶珍 研漿包含可由康貝特公司購得之EPP-1000，jgpp_i〇60及 第16貫 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) —--—訂-------1 . 經濟部智慧財產局員工消費合作社印製 54 1 68 A7 B7 五 經濟部智慧財產局員工消費合作杜印製 發明說明（） EPP-1000LRP ;由美國奥利岡州維森維爾之富士美公司購 得之 pianarme-610I，PlanarIite_61〇2& pianaHite 62〇3'， 以及由羅德公司購得之SDE_3 000。上述之來自康貝特， 富士美及i德購得之多晶矽研漿具有約丨：丨〇〇至丨：1 〇⑽ 之選擇性，這係取決於絕緣層之成份.而定。低選擇性研漿 包含去離子水，煙薰矽土研磨粒子，及一反應劑PH調整 劑，例如氫氧化鉀（KOH)，或氫氧化銨。一適當低選擇性 矽/多晶矽研漿係由羅德購得之Advansil 2000。 研磨處理可以用以研磨一導電層。於此例予中，阻擒 層係典型為一絕緣層I 4，例如氧化矽之氧化物，及填料層 為一例如金屬之導體層’其係例如銘，銅或鐵。對於金屬 研磨’高選擇性研漿可以是由康貝特公司購得之ssw_ 2000’及低選擇性研漿可以由康貝特公司蹲得之ss_i2。 另外’研磨處理可以用於淺溝渠絕緣（STi)。於STI 研磨中，阻擋層1 4為一第一介電材料，例如—氣化物， 例如化珍’及填料層1 8為第二介電材料，例如氧化物， 例如氧化矽。對於STI研磨’高選擇性研漿可以由羅德公 司購得之Corundum，而低選擇性研漿可以是由羅德公司 購得之SS-12。 高選擇性研衆係用於S TI C Μ P，以使氮化物阻擔層腐 蝕最小化。高選擇性研漿之選擇性係取決於主動區域圖案 密度。參考第4圖*即氧化物填料層之研磨速度對氮化物 阻擋層之研磨速度之比例*即選擇性係被螬·為一高選擇性 研漿（曲線290)及低選擇性研漿（曲線292)之百分比主動區 第17頁 本紙張尺度適用_國國家標準<CNS)A4規格<210x297公釐） {請先閲讀背面之注意事項再填寫本頁) — — — — — — — -----I---. 經濟部智慧財產局員工消費合作社印製 4 6 7 1 68 a? ______ B7 五、發明說明（） 域（圖案搶度）之函數。對於高選擇性研漿，選擇性由8 5 至9 0%主動區域圖案密度減少至25至主動區域圖案 密度。低選擇性研漿並不於主動區域圖案密度上作此特 性。 另外，如於第5 A圖所示，其描述殘留於j 〇〇〇微米寬 主動區域上之氮化物厚度為離開主動區域邊緣之距離之 函數，氮化物阻插層腐蚀圖案特性於主動區域中被捨去， 於氣化物已經於過研磨時被外露之處。若晶圓内非均勻性 (WIWNU)低的話，過研磨時間必須被延長，以完全地去除 主動區域中之氧化物》具有高選擇性研渡之延長過研磨時 間造成更嚴重之場氧化層碟形，如於第5B圖所示，其中 於1000埃寬場區域上之殘留氧化物厚度係被繪為離開場 區域邊緣之距離之函數。 參考第6A及6B圖，對於低選擇性研漿及高選擇性研 漿之碟形係分別被繪為殘留於1 000微米寬空間及400微 米寬空間上之殘留氮化物厚度之函數。如所示，碟形係當 高選擇性研漿被使用時’明顯地較低選擇性研漿被使用時 加強。於一例子中’於主動區域中之氧化物被去除後，當 使用一高選擇研漿時，於1 〇〇〇微米寬空間碟形可以深至 1400埃（第6B圖）。相反地，當使用低選擇性研漿時，於 10 00微米寬空間上’碟形可以少於600埃（相當於<200埃 氮化物腐蝕）（第6 A圖）。嚴重碟形及於碟形中之晶圓變化 可以造成裝置故障。於多晶矽沉積前，當碟形使得場氧化 物下凹至矽表面下，多晶珍包圍矽裝置角落將造成較高次 第18頁 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請"閱讀背面之注意事項再填寫本頁) .裝 *!訂-—--1 I I I . 457168 A7 B7 五、發明說明（） 臨限洩漏電流。另一可能裝置故障可以由多晶矽殘留物及 /或縱梁造成，其殘留於主動區域中並於較高場區域之足 部，其係由高WIWNU或於碟形之大剖面晶圓變化所創 造。 如先前所述，於CMP中之低WIWNU係想要的a這 三個因素完成了一低WIWNU。第一因素為使用具有彈性 膜之承載頭’以施加均勻慶力於晶圓背面，以及_具有獨 立歷'力控制之扣環，以調整晶圓之邊緣之離開速率。第二 因素為處理/可消耗參數之最佳化。低膜壓力（例如少於 5psi)及低選擇性研漿（例如膠狀Si〇2研漿）係用以完成於 溝渠氧化物研磨時，完成低WIWNU，如於第7圖所示， 其描述晶圓掃描具有200毫米直徑之晶圓上，以去除3毫 米邊緣。不同曲線代表不同晶圓及研磨頭組合。第三因素 係確保於氮化物上之定終點檢測，藉由利用一終點檢測 器。終點檢測器可以是光學，例如雷射干涉儀，或振動檢 測系統。三個前述因素造成於3 6 0晶圓密集運轉中少於3 % 之WIWNU ’如於第8圖之曲線287所示。另外，後CMP 場氧化層厚度（第8圖中之曲線286)係定值於密集運轉 中B用於膜/扣環/内管之25/3/2.5psi及用於平台/頭之 63/57rpm 之速度係被使用，以取得具有一重疊 IC 100 0/Suba IV研磨墊之第8圖之資料。 於第9圖中，氧化物腐蝕係藉由後CMP氮化物殘留 厚度及氮化物厚度範圍（最大-最小）所修改為密集運轉中 之晶圓數量之函數。用於膜/扣環/内管之壓力4/4,6/4psi 第19貫 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ;yt*---- ----訂--------- 經濟部智慧財產局員工消費合作社印製 4 5 7 1 68 iA7 ------B7 五、發明說明（） 及用於平台/頭之速度93/87rpm係被使用以取得具有重疊 IC-1 〇〇〇/Suba IV研磨墊之第9圖之資料。如於曲線288 所示’氮化物腐蝕係被控制以於〗0 〇晶圓密集運轉中，完 . 成1.43°/。之氮化物晶圓對晶圓非均勻性（WIWNU)。殘留氮 化物厚度（最大-最小）曲線2 8 9係被控制以少於3 5 0埃，具 有2 5 9埃範園於特徵特性上。 於第10圖中’於終點之後CMP氮化物（曲線284)及 氧化物厚度（曲線282)及實際研磨時間係被繪為密集運轉 中晶圓數量之函數。對於膜/扣環/内管之4/4.6/4psi之墨 力及對於平台/頭63/57rpm之速度係被使用以重疊iC_ 1 000/Suba IV研磨墊取得第1〇圖之資料。資料之第一部 份係於一最佳處理運轉中被取得（區域A)及第二部份之資 料係於貫驗設計（DOE)運轉時被取_得（區域b)。後CMP氮 化物及氧化物厚度於最佳處理運轉及DOE運轉中均被控 制。後CMP剩餘氧化物厚度係於沉積氧化物厚度及所去 除厚度間之差。於D 0 E時’研磨率係藉由改變歷力及平 台/頭旋轉速度而加以變化。
參考第UA及11B圖’分別為用於及HDP CVD之前CMP350, 360及後CMP352’ 362掃描電子顯微 鏡（SEM)微片圖。HDP CVD氧化物填料顯示由於沉積處理 時之賤鍍之自平坦化作用。自平坦化作用使得愈薄溝渠氧 化物沉積更符實用及最後完成沉積工具之較高產出量。再 者’對於SACVD及HDP CVD氧化物溝渠填充，氧化物碟 形及氮化物腐蝕可以被穩定地控制為最小。 第20頁 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----丨訂--------- 經濟部智慧財產局員Η消費合作社印製 4 57 1 68 A7 ------ 五、發明說明（） 該處理可以用於不同裝置（0.25微米及更大）之不同圖 案密度’而不必依靠積集度解答法，例如虚假特性，逆遮 罩强刻’毯氮化物膜，薄氮化物包夾膜。虚假特性不只增 加光罩製作成本’同時也對裝置有潛在之負面衝擊，特別 是使用一多晶矽電容設計時。其他積集度解決方法藉由引 入額外處理步驟，而增加了製造成本。一沒有這些積集成 本之STI CMP處理係很吸引ic製造者。 如上所述’晶圓平坦度取決於壓力，速度及墊類型。 壓力參數包含膜’扣環及内管壓力。速度參數包含平台及 頭速度。兩類型之研磨墊相比較，該兩類型包含1C 1000 硬單調墊及一 IClO〇〇/Suba IV重疊墊。圖案晶圓係藉由沉 積16000埃PETEOS膜，填入具有不同百分比主動區域範 圍由10%至90°/。之8200埃深溝渠而加以備製。對於備製 晶圓表面’ 一遮罩佈局係被使用，該晶圓表面具有4 X 4mm 測試結構’於每一步進機場中具有主動區域範圍由〖〇Q/〇至 9 0 %之不同百分比。對於每一實驗運轉，研磨時間係被控 制，以去除於主動區域中之9000 + /-500埃之PETEOS。 參考第12圖，殘留於場區域中之氧化物厚度係被續 為於用於硬單調研磨墊（曲線300，310)及用於重疊研磨塾 (曲線320’ 330)後主動區域百分比之函數。硬單調塾相較 於以高速（平台/頭1 53/147rpm)310，330及低速（平台/頭 93/87rpm)300，320之硬/軟重疊墊，大大地改良了不同基 材結構之研磨均勻度。藉由以低壓（對於膜/扣環/内管之 2/2 _9/2psi)使用一硬單調墊，於具有不同百分比主動區域 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) \—/ 裝 4! I 訂- - - ------- 經濟部智慧財產局員工消費合作杜印製 6 4 經濟部智慧財產局員工消費合作社印製 7 1 68 a? _B7____ 五、發明說明（) 之晶粒之氧化物厚度_範園（最大最小）係被控制於1 2 0 0埃 之内。這是約當硬/軟重叠塾被使用（曲線3 2 0)時類似條件 下之相同測試遮罩所觀看到範圍之三分之一。於第1 2圖 中之曲線之不規則形可以歸咎於具有相當大不同百分比 之主動區域之相鄰特性之影響。由相鄰特性之影響係由遮 罩佈局所管理》 參考第1 3圖，平坦化長度係為用於單調硬墊3 02 , 3 1 2 及重疊硬墊322，332之膜壓力之函數。15毫米之平坦化 長度係被以單調硬墊完成，而重疊墊只完成6毫米平坦化 長度。膜壓力係由2變化至7 p s i。低膜壓力相較於測試範 圍2至7psi之高壓改良了平坦度。結果同時也顯示，平±旦 度係對於於20"平台.上，平台/頭轉速由 93/87rpm至 153/147rpm範園，對於硬/軟重疊墊及硬單調塾係不敏 感，分別為曲線322，332及302，312。 總結，晶圓平坦度係藉由以一硬單調研磨墊，於低膜 壓力下研磨而加以改良。於以單調1C 1 000硬墊，以壓力 2/2.9.2psi及轉速i53/147rpm進行後，於5mm邊緣排除巴 及3mm邊緣排除區，可於200毫米晶圓上取得少於5%之 WIWNU。於以單調1C 1 000硬墊，以壓力2/2.9.2psi及轉 速9 3/8 7rpm，研磨251秒後，於晶圓上取得少於7%之 WIWNU。當硬單調墊研磨時間降低至少於60秒時，能更 期待得到更低WIWNU = 墊硬度為完成較高平坦度之主宰因素。於所調查之實 驗範圍中，以較低膜壓力之硬單層墊造成較高平坦度。$
第 221T 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -人，、裝---------訂—I------' 經濟部智慧財產局員工消費合作社印製 4 5 7 1 6 8 A7 B7 五、發明說明（） 外，平坦度對於轉速係不敏感的。以低壓使用一硬單調塾 之STI CMP處理顯示平坦度50%優於以線性研磨機所完成 者，並較以硬單調墊未使用時所完成更無縐褶。 本發明並未限定於所繪及說明之實施例。相反地，本 發明之範圍係甴隨附申請專利範圍所定義。 第23頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 457168 ΛΗ ί：Λ Γλ ί A 申謂寻利藏固 1. 一種化學機械研磨—基材之方法’該基材具有一填料層 士置於阻擒層上’該方法至少包含步驟： 以單層硬研磨塾及一第—研衆，來化學機械研磨该 基材’直到阻擋層係至少部份外露；及 以一軟研磨墊及一第二研漿，來化學機械研磨該基 材’直到阻擋層係實質外露為止，該第二研漿具有較第 一研漿為低之選擇性。 2. 如申請專利範圍第1項所述之方法’其中一等於或少於 5psi之壓力係於研磨時施加至該基材上。 3. 如申請專利範圍第2項所述之方法，其中上述之壓力係 等於或少於2.9psi。
    (請先，¾讀背面之¾¾事項再填^本買) 衣·1---- 丄u土 相所述之方法，其中上述之第一岍 4.如申請專利範圍第1項所^ 漿具有大於20 : 1之選擇’昧 訂---------線. 經淠部智慧財產局3工消贤合作社印設 所 項it 1之 第1 園 ： 範 6 W於 專少 請有 申具 如漿 5 研 二 第 之 述 上 中 其 法 方 之 述 性 擇 第 圍 利 專應 請感。 _ 器露 如測外 6 檢質 點實 終層 一 擋 以阻 含時 包何 更及 ’ 露 法 方 之 述 所 項 外 份 部 少 膺 擋 阻 時 何 一 N j(c 家 國 0 用 適 度 " 張 紙 本
    457168 六 經濟部智慧財產局員工消费合怍社印裂 申請專利範圍 述之單一層 7.如申請專利範圍第1項所述之方法，其中上 硬研磨塾包含聚醯胺。 8.如申請專利範圍第1項所述之方法，其中上述之單層硬 研磨整包含研磨粒子内藏於—基底中》 述之填料層 9.如申請專利範圍第1項所述之方法，其中上 係一金屬及阻擋層係介電材料。 1 0，如申請專利範圍第2項所述之方法，其中上诚 、心項料層^ 係第一介電材料及阻擋層係第二介電材料。 11. 一種化學機械研磨一基材之方法，該基材具有—填料層 安置於一阻播層上，該方法至少包含步驟： 以一單層硬研磨墊及第一研漿作化學機械研磨，直 到阻擋層大致整個外露為止；及 以一軟研磨墊及一第二研漿作化學機械研磨，該第 二研漿係較第一研漿具有較低之選擇性。 12. —種化學機械研磨一基材之方法，該基材具有一上層安 置於一下層上，該方法至少包含步驟： 以一重疊研磨墊化學機械研磨該基材，該重疊研磨 塾具有至少一第一層安置於第二層之上，該第一層係較 第二層為硬； 第25頁 本紙張尺度適用中國國家標準（CNS)A丨规格U1U X 297公發 經濟部智慧財產局員工消货合作钍印製 457168 厂、ώ'請專利範遏 以一單層硬研磨墊化犖機械研磨該基材；及 以第三研磨墊作化學機械研磨該基材，該第二研磨 勢係較該單層硬墊為軟。 j 3 .如申請專利範圍第12項所述之方法’其中當下層部份 外露褅，結束以重疊研磨替之研磨。 .如申請專利範圍第13項所述之方法’其中當下層實質 整個外露時，停止以單層硬研磨墊之研磨。 1 5 .如申請專利範圍第1 4項所述之方法，其中以重疊研磨 蟄研磨係以第一研漿執行，以單層硬研磨墊研磨係以第 二研漿執行，及第一研磨具有較第二研漿為向之選擇 性。 16. 如申請專利範圍第14項所述之方法，其中以重疊研磨 墊及單層研磨墊研磨係以第一研漿執行’以軟研磨墊研 磨係以第二研漿執行，及第一研磨具有較第二研漿為高 之選擇性。 17. 如申請專利範圍第丨2項所述之方法，其中當下層實質 整個外露時，以重疊研磨墊之研磨結束。 18. 如申請專利範園第17項所述之方法，其中以重疊研磨 第26頁 本紙張义度適用士 0國家標準（Ch:S)A1規恪U1〇x29:公餐） • 111 — — III— — I (滑先閱-背面之-^事項再填寫大-貝) 訂---------線Q 4 57 168 1)8 々、曱請專利範圍 墊研磨係以第一研漿執行，以單層硬研磨墊研磨係以第 二研漿執行，及第一研磨具有較第二研漿為高之選擇 性。 1 9.如申請專利範圍第1 7項所述之方法，其中以重疊研磨 墊及單層研磨墊研磨係以第一研漿執行，以軟研磨墊研 磨係以第二研漿執行，及第一研磨具有較第二研漿為高 之選擇性。 20,如申請專利範圍第1 2項所述之方法，其中上述之單層 研磨塾包含研磨粒子。 (請先閱讀背面之沒意事項再填冩本頁) 經濟部智慧財產局員工消費合作社印製 第27貰 本紙張尺度適用中@國家標準（CNS>A4規恪（210 X 297公釐）
TW089102325A 1999-02-11 2000-07-21 Chemical mechanical polishing processes and components TW457168B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11976399P 1999-02-11 1999-02-11

Publications (1)

Publication Number Publication Date
TW457168B true TW457168B (en) 2001-10-01

Family

ID=22386234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102325A TW457168B (en) 1999-02-11 2000-07-21 Chemical mechanical polishing processes and components

Country Status (6)

Country Link
US (1) US6435942B1 (zh)
EP (1) EP1068928A3 (zh)
JP (1) JP4575539B2 (zh)
KR (1) KR20000058021A (zh)
SG (1) SG87886A1 (zh)
TW (1) TW457168B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6595831B1 (en) * 1996-05-16 2003-07-22 Ebara Corporation Method for polishing workpieces using fixed abrasives
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4854118B2 (ja) * 2000-01-18 2012-01-18 アプライド マテリアルズ インコーポレイテッド ２段階化学機械的研磨プロセスにおける光学的監視方法
US6280288B1 (en) * 2000-02-04 2001-08-28 Norton Company Process for determining optimum grinding conditions
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
US6593240B1 (en) * 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US6609950B2 (en) * 2000-07-05 2003-08-26 Ebara Corporation Method for polishing a substrate
US6699785B2 (en) * 2000-11-18 2004-03-02 Advanced Micro Devices, Inc. Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
DE10103062A1 (de) * 2001-01-24 2002-08-01 Promos Technologies Inc Chemisch-mechanisches Polierverfahren für emulsionsfreie feste Schleifkissen
US6595830B1 (en) * 2001-03-26 2003-07-22 Advanced Micro Devices, Inc. Method of controlling chemical mechanical polishing operations to control erosion of insulating materials
JP2002359216A (ja) * 2001-05-30 2002-12-13 Mitsubishi Electric Corp セリアスラリーを用いた研磨方法および半導体装置の製造方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6811470B2 (en) * 2001-07-16 2004-11-02 Applied Materials Inc. Methods and compositions for chemical mechanical polishing shallow trench isolation substrates
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US6677239B2 (en) 2001-08-24 2004-01-13 Applied Materials Inc. Methods and compositions for chemical mechanical polishing
DE10149916B4 (de) 2001-10-10 2007-01-25 Infineon Technologies Ag Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen
US6638866B1 (en) * 2001-10-18 2003-10-28 Taiwan Semiconductor Manufacturing Company Chemical-mechanical polishing (CMP) process for shallow trench isolation
US7199056B2 (en) * 2002-02-08 2007-04-03 Applied Materials, Inc. Low cost and low dishing slurry for polysilicon CMP
US6943114B2 (en) * 2002-02-28 2005-09-13 Infineon Technologies Ag Integration scheme for metal gap fill, with fixed abrasive CMP
US7131889B1 (en) * 2002-03-04 2006-11-07 Micron Technology, Inc. Method for planarizing microelectronic workpieces
TW200308007A (en) * 2002-03-13 2003-12-16 Nutool Inc Method and apparatus for integrated chemical mechanical polishing of copper and barrier layers
US6613688B1 (en) * 2002-04-26 2003-09-02 Motorola, Inc. Semiconductor device and process for generating an etch pattern
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
KR100487917B1 (ko) * 2002-05-20 2005-05-06 주식회사 하이닉스반도체 반도체소자의 화학적 기계적 연마방법
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
KR101018942B1 (ko) * 2003-01-10 2011-03-02 쓰리엠 이노베이티브 프로퍼티즈 컴파니 화학 기계적 평탄화 적용을 위한 패드 구조물
US6908366B2 (en) * 2003-01-10 2005-06-21 3M Innovative Properties Company Method of using a soft subpad for chemical mechanical polishing
US7906418B2 (en) * 2003-12-03 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having substantially planar contacts and body
US7153744B2 (en) * 2003-12-03 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming self-aligned poly for embedded flash
KR100570060B1 (ko) * 2003-12-29 2006-04-10 주식회사 하이닉스반도체 반도체소자의 랜딩플러그콘택 형성 방법
US8403727B1 (en) * 2004-03-31 2013-03-26 Lam Research Corporation Pre-planarization system and method
US20060088976A1 (en) * 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
KR100614773B1 (ko) * 2004-12-28 2006-08-22 삼성전자주식회사 화학 기계적 연마 방법
WO2006085423A1 (ja) * 2005-02-10 2006-08-17 Nikon Corporation Ｃｍｐ研磨方法、ｃｍｐ研磨装置、ｓｔｉ構造を有する積層基板の製造方法、及び半導体デバイスの製造方法
US7297632B2 (en) * 2005-03-17 2007-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Scratch reduction for chemical mechanical polishing
US7297047B2 (en) * 2005-12-01 2007-11-20 Applied Materials, Inc. Bubble suppressing flow controller with ultrasonic flow meter
KR100757119B1 (ko) * 2005-12-20 2007-09-10 동부일렉트로닉스 주식회사 상감법에 의한 구리 금속배선의 형성방법
US20070269908A1 (en) * 2006-05-17 2007-11-22 Hsin-Kun Chu Method for in-line controlling hybrid chemical mechanical polishing process
US8114774B2 (en) 2006-06-19 2012-02-14 Nxp B.V. Semiconductor device, and semiconductor device obtained by such a method
KR100814416B1 (ko) * 2006-09-28 2008-03-18 삼성전자주식회사 고 평탄화 슬러리 조성물 및 이를 이용한 화학 기계적 연마방법
KR101084676B1 (ko) * 2008-12-03 2011-11-22 주식회사 엘지화학 1차 화학적 기계적 연마용 슬러리 조성물 및 화학적 기계적 연마 방법
US8303375B2 (en) 2009-01-12 2012-11-06 Novaplanar Technology, Inc. Polishing pads for chemical mechanical planarization and/or other polishing methods
CN101786260B (zh) * 2009-01-22 2012-03-28 中芯国际集成电路制造(上海)有限公司 消除浅沟道隔离中角落效应的研磨方法
US20140024293A1 (en) * 2012-07-19 2014-01-23 Jimin Zhang Control Of Overpolishing Of Multiple Substrates On the Same Platen In Chemical Mechanical Polishing
US10513006B2 (en) 2013-02-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. High throughput CMP platform
CN103692327A (zh) * 2013-11-29 2014-04-02 广东鸿泰科技股份有限公司 压铸模具散热筋条的抛光方法
US9227294B2 (en) * 2013-12-31 2016-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for chemical mechanical polishing
CN103753356A (zh) * 2014-01-21 2014-04-30 曼盛包装（上海）有限公司 一种透明pmma注射成型合模线的抛光消除方法
WO2019178194A1 (en) * 2018-03-13 2019-09-19 Applied Materials, Inc. Monitoring of vibrations during chemical mechanical polishing
US11573452B2 (en) 2020-11-20 2023-02-07 Applied Materials, Inc. Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US11881539B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US12055821B2 (en) 2020-11-20 2024-08-06 Applied Materials, Inc. Structure and method of bi-layer pixel isolation in advanced LCOS back-plane
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US11908678B2 (en) * 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714411B2 (ja) * 1988-12-12 1998-02-16 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー ウェハーのファイン研摩用組成物
US5142828A (en) * 1990-06-25 1992-09-01 Microelectronics And Computer Technology Corporation Correcting a defective metallization layer on an electronic component by polishing
GB9105943D0 (en) * 1991-03-20 1991-05-08 Philips Nv A method of manufacturing a semiconductor device
JP3132111B2 (ja) * 1991-11-29 2001-02-05 ソニー株式会社 半導体装置の製造方法及びこれに用いるポリッシュパッド
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5395801A (en) 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5433651A (en) * 1993-12-22 1995-07-18 International Business Machines Corporation In-situ endpoint detection and process monitoring method and apparatus for chemical-mechanical polishing
JP3450485B2 (ja) * 1994-02-21 2003-09-22 株式会社東芝 半導体装置の製造方法及び半導体製造装置
US5656554A (en) * 1994-07-29 1997-08-12 International Business Machines Corporation Semiconductor chip reclamation technique involving multiple planarization processes
JPH08139060A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
JPH0955362A (ja) * 1995-08-09 1997-02-25 Cypress Semiconductor Corp スクラッチを減少する集積回路の製造方法
JP3072962B2 (ja) * 1995-11-30 2000-08-07 ロデール・ニッタ株式会社 研磨のための被加工物の保持具及びその製法
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5700383A (en) 1995-12-21 1997-12-23 Intel Corporation Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
JPH09199454A (ja) * 1996-01-16 1997-07-31 Toyoda Mach Works Ltd シリコンウエハ加工方法および加工装置
JP3575942B2 (ja) * 1997-02-28 2004-10-13 株式会社東芝 半導体装置の製造方法
JPH10321566A (ja) * 1997-05-19 1998-12-04 Asahi Chem Ind Co Ltd 半導体装置の研磨方法
US6114249A (en) * 1998-03-10 2000-09-05 International Business Machines Corporation Chemical mechanical polishing of multiple material substrates and slurry having improved selectivity
JP2000156360A (ja) * 1998-06-30 2000-06-06 Fujitsu Ltd 半導体装置の製造方法
US6247998B1 (en) * 1999-01-25 2001-06-19 Applied Materials, Inc. Method and apparatus for determining substrate layer thickness during chemical mechanical polishing

Also Published As

Publication number Publication date
KR20000058021A (ko) 2000-09-25
SG87886A1 (en) 2002-04-16
US6435942B1 (en) 2002-08-20
EP1068928A2 (en) 2001-01-17
EP1068928A3 (en) 2003-08-13
JP4575539B2 (ja) 2010-11-04
JP2000301454A (ja) 2000-10-31

Similar Documents

Publication Publication Date Title
TW457168B (en) Chemical mechanical polishing processes and components
TW576772B (en) Two step chemical mechanical polishing process
JP2000301454A5 (zh)
TW446601B (en) Selective damascene chemical mechanical polishing
US6544373B2 (en) Polishing pad for a chemical mechanical polishing process
TW500789B (en) A technique for chemical mechanical polishing silicon
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
US7201636B2 (en) Chemical mechanical polishing a substrate having a filler layer and a stop layer
TWI398336B (zh) 製造半導體晶圓的方法
JP2002512894A (ja) 複数のポリシングパッドを用いるケミカルメカニカルポリシング
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
US6218306B1 (en) Method of chemical mechanical polishing a metal layer
US20020173221A1 (en) Method and apparatus for two-step polishing
TW502329B (en) Polishing process for manufacturing dopant-striation-free polished silicon wafers
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
KR100307276B1 (ko) 폴리싱 방법
US20070269908A1 (en) Method for in-line controlling hybrid chemical mechanical polishing process
US6472291B1 (en) Planarization process to achieve improved uniformity across semiconductor wafers
TWI286094B (en) Method for in-line controlling hybrid chemical mechanical polishing process
KR20230092807A (ko) 반도체 기판을 폴리싱하기 위한 방법
US6827635B2 (en) Method of planarizing substrates
TW525257B (en) Improvement method of forming integrated circuit shallow trench isolation region
EP1308243B1 (en) Polishing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent