DE10149916B4 - Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen - Google Patents

Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen Download PDF

Info

Publication number
DE10149916B4
DE10149916B4 DE10149916A DE10149916A DE10149916B4 DE 10149916 B4 DE10149916 B4 DE 10149916B4 DE 10149916 A DE10149916 A DE 10149916A DE 10149916 A DE10149916 A DE 10149916A DE 10149916 B4 DE10149916 B4 DE 10149916B4
Authority
DE
Germany
Prior art keywords
layer
polishing
excipient
relief
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10149916A
Other languages
English (en)
Other versions
DE10149916A1 (de
Inventor
Peter Dr. Lahnor
Alexander Simpson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10149916A priority Critical patent/DE10149916B4/de
Priority to US10/268,148 priority patent/US6893968B2/en
Publication of DE10149916A1 publication Critical patent/DE10149916A1/de
Application granted granted Critical
Publication of DE10149916B4 publication Critical patent/DE10149916B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Verfahren zum Behandeln einer durch ein Relief mit vertieften und erhöhten Abschnitten (12, 11) strukturierten und auf einer Arbeitsfläche (14) aufgebrachten Prozessschicht (3) in einer Halbleitereinrichtung, bei dem
– in einem ersten Schritt auf die Prozessschicht (3) ein Hilfsstoff (4) aufgebracht wird, wobei vertiefte Abschnitte (12) des Reliefs mindestens teilweise mit dem Hilfsstoff (4) gefüllt werden, so dass eine gefüllte Prozessschicht (3') entsteht und
– in einem zweiten Schritt die gefüllte Prozessschicht (3') mit einem Poliermittel (15) bis zur Arbeitsfläche (14) abgetragen und die Arbeitsfläche (14) planarisiert wird,
wobei
die Prozessschicht (3) aus dem Füllen von High Aspect Ratio Strukturen (10) einer Arbeitsschicht (1) mittels HDP/Etch/HDP-Prozessen hervorgegangen ist,
die vertieften Abschnitte (12) des Reliefs in einer Weise mit dem Hilfsstoff (4) gefüllt werden, dass erhöhte Abschnitte (11) gegen im folgenden Polierprozeß auftretende Scherkräfte verstärkt werden,
der Hilfsstoff (4) so gewählt wird, dass er...

Description

  • Die Erfindung betrifft ein Verfahren zum Planarisieren einer durch ein Relief mit vertieften und erhöhten Abschnitten strukturierten und auf einer Arbeitsfläche aufgebrachten Prozessschicht in einer Halbleitereinrichtung, bei dem die Prozessschicht bis zur Arbeitsfläche abgetragen und anschließend die Arbeitsfläche planarisiert wird.
  • Ein Aufbringen einer funktionalen Schicht einer Halbleitereinrichtung (im Folgenden Wafer) erfolgt in vereinfachter-Darstellung üblicherweise durch
    • – Auftragen einer homogenen Arbeitsschicht aus einem Arbeitsmaterial auf einer planen Oberfläche des Wafers,
    • – Strukturieren der Arbeitsschicht, wobei in der Arbeitsschicht ein Relief mit erhöhten und vertieften Abschnitten entsteht und
    • – Füllen der vertieften Abschnitte der Arbeitsschicht durch mindestens ein Prozessmaterial.
  • Jedes Auftragen, Strukturieren und Füllen kann dabei wieder in mehrere aufeinander folgende, auf- und abbauende Prozesse zerfallen. Die Oberfläche des Wafers, auf der jeweils ein auf- oder abbauender Prozess stattfindet, bildet eine Prozessfläche.
  • Abhängig vom angewandten Verfahren wird das Prozessmaterial beim Füllen der vertieften Abschnitte der Arbeitsschicht in mehr oder weniger großem umfang auch auf den erhöhten Abschnitten der Arbeitsschicht aufgebracht.
  • Insbesondere beim Anwenden von Abscheidungsverfahren entsteht auf der Arbeitsschicht eine wiederum reliefartig strukturierte Prozessschicht aus dem Prozessmaterial, wobei über den vertieften Abschnitten der Arbeitsschicht vertiefte Abschnitte der Prozessschicht und über den erhöhten Abschnitten der Arbeitsschicht erhöhte Abschnitte der Prozessschicht entstehen.
  • Aus dem Relief der Arbeitsschicht geht ein Relief der Prozessschicht hervor, das sich von dem der Arbeitsschicht, abhängig vom angewandten Verfahren, hinsichtlich einer vertikalen, zur Arbeitsfläche orthogonalen Ausdehnung und der Ausprägung von Übergängen von den vertieften zu den erhöhten Abschnitten unterscheidet.
  • Üblicherweise findet sich die vertikale Ausdehnung in der Prozessschicht gegenüber der in der Arbeitsschicht reduziert. Die Übergänge in der Prozessschicht sind gegenüber den Übergängen in der Arbeitsschicht verflacht und/oder abgerundet.
  • Um ein vollständiges Füllen der vertieften Abschnitte der Arbeitsschicht sicherzustellen, wird das Prozessmaterial bis über eine Oberkante der vertieften Abschnitte der Arbeitsschicht hinaus abgeschieden. Es entsteht ein Überfüllen (im Folgenden Overfill) zwischen der Oberfläche der Arbeitsschicht und einer Grundfläche der vertieften Abschnitte der Prozessschicht.
  • Vor dem Aufbringen einer weiteren funktionalen Schicht wird die Prozessschicht wieder bis zur Oberkante der Arbeitsschicht abgetragen und dabei gleichzeitig planarisiert.
  • Um das Abtragen der Prozessschicht an der Oberkante der Arbeitsschicht enden zu lassen, wird zumindest auf den Oberflächen der erhöhten Abschnitte (im Folgenden auch Struktu ren) der Arbeitsschicht vor dem Füllen der vertieften Abschnitte der Arbeitsschicht abschnittsweise eine Stoppschicht aus einem gegen den abbauenden Prozess resistenten Material aufgebracht. Die der Arbeitsschicht gegenüberliegenden Oberflächen der Abschnitte der Stoppschicht spannen eine Arbeitsfläche auf, die im weiteren Verlauf durch den abbauenden Prozess freigelegt wird.
  • Das Abtragen und Planarisieren erfolgt üblicherweise durch einen Polierprozess (CMP, chemical mechanical polishing).
  • Dabei werden der Wafer und ein Poliermittel mit auf der Prozessfläche aufliegenden Abschnitten in einer Polierebene parallel zur Prozessfläche gegeneinander bewegt.
  • Zwischen der Prozessfläche und den auf der Prozessfläche aufliegenden Abschnitten des Poliermittels befindliche Schleifpartikel tragen die Prozessschicht ab. Der Abtrag wird durch eine Prozessflüssigkeit abgeführt.
  • Die Schleifpartikel werden entweder mit der Prozessflüssigkeit zugeführt (Standard Slurry Polierprozess) oder während des Polierprozesses aus dem Poliermittel freigesetzt (Fixed Abrasive Polierprozess, FR-Polierprozess).
  • Beim FA-Polierprozess sind die Schleifpartikel auf einer der Prozessfläche zugewandten Oberfläche eines Poliertuchs oder Polierbands (im Folgenden Poliertuch für beides) in einer Trägermasse eingebettet.
  • Die eingebetteten Schleifpartikel sind üblicherweise Kristalle aus Silizium- oder Ceroxiden mit einem typischen Durchmesser zwischen 30 und 500 nm.
  • Die Trägermasse weist eine Zähigkeit gegenüber einem Abtrag durch die Prozessfläche auf, die hoch oder niedrig ist und von ihrer Zusammensetzung abhängt.
  • Die Prozessfläche weist eine Aggressivität gegenüber der Trägermasse auf, die hoch oder niedrig ist und vom abzutragenden Material und dem Relief der zu bearbeitenden Prozessfläche abhängt.
  • Die Prozessfläche weist eine hohe Aggressivität gegenüber dem Trägermasse auf, wenn eine Kantenlängenzahl der Prozessfläche hoch und die Ausdehnung des Reliefs der Prozessfläche in einer zur Polierebene senkrechten Richtung groß ist. Die Aggressivität wird ferner von den Winkeln bestimmt, die die Kanten des Reliefs zur Polierebene aufweisen.
  • Die Kantenlängenzahl ist die auf eine Bezugsfläche bezogene Gesamtkantenlänge des Reliefs innerhalb der Bezugsfläche. Sie ist hoch in feinstrukturierten Bereichen und klein in grobstrukturierten Bereichen der Prozessfläche.
  • Die Kantenlängenzahl und damit auch die Aggressivität kann auf ein- und derselben Prozessfläche von Bereich zu Bereich stark variieren. Sie variiert ferner von Prozessfläche zu Prozessfläche und hängt sowohl von den auf den Wafern realisierten Designs als auch den Technologien ab, in denen ein Design ausgeführt wird, z.B. durch die Abscheidetechnologie der Prozessschicht.
  • Bei FA-Polierprozessen bestimmen die Zähigkeit der Trägermasse und die Aggressivität der Polierfläche die Anzahl der freigesetzten Schleifpartikel. Die Anzahl der freigesetzten Schleifpartikel wiederum bestimmt die Geschwindigkeit, mit der die Prozessschicht abgetragen wird.
  • Für einen gleichmäßigen Abtrag bedingen grobstrukturierte Prozessflächen mit geringer Aggressivität weiche Trägermassen und feinstrukturierte Prozessflächen mit hoher Aggressivität eine harte Trägermasse. Der Polierprozess wird mindestens so lange aufrecht erhalten, bis die abzutragende Schicht sicher abgetragen ist. Dies erfordert einen Nachlauf, also ein längeres Polieren auf der Stoppschicht.
  • Ist die Trägermasse relativ zur Aggressivität der Prozessfläche sehr weich, erfolgt ein schnelles Freisetzen von Schleifpartikeln aus dem Poliertuch und ein entsprechend schneller Abtrag. Verharrt der Polierprozess im Nachlauf auf der Arbeitsfläche, werden Abschnitte der Arbeitsfläche aus einem weicheren Material als dem der Stoppschicht durch die aufliegenden Abschnitte des Poliertuchs ausgekehlt (Dishing). Außerdem bewirkt die schnelle Freigabe von Schleifpartikeln eine relativ hohe Fehlerstellendichte in der Arbeitsfläche.
  • Ist dagegen die Trägermasse relativ zur Aggressivität der Prozessfläche hart, werden nur in geringem Umfang Schleifpartikel freigesetzt. Der Schleifprozess dauert unangemessen lang und kommt unter Umständen vorzeitig, also vor dem Erreichen der Stoppschicht, zum Stillstand.
  • Eine optimale Prozessführung erfordert beim FA-Polierprozess ein Anpassen des Poliertuchs an die zu bearbeitende Prozessfläche.
  • Die Qualität eines Polierprozesses bemisst sich nach einer auf eine Bezugsfläche bezogenen Fehlerstellenzahl und Fehlerstellenfläche (Defektdichte) der Arbeitsfläche.
  • Eine Fehlerstelle in der fertig polierten Arbeitsfläche ist jede Einkerbung mit einer Tiefe, also einer vertikalen, zur Arbeitsfläche orthogonalen Ausdehnung in die Arbeitsschicht, die über die durch den Polierprozess zu erzielende Restrauigkeit hinausgeht.
  • Die Abmessungen solcher Fehlerstellen können in nachfolgenden, abtragenden Prozessschritten, etwa Ätzvorgängen, vergrößert werden.
  • Ursachen für Fehlerstellen sind bei FA-Polierprozessen das Abrollen größerer Partikel auf der Prozessfläche in einem Zwischenraum zwischen der Prozessfläche und einem auf der Prozessfläche sonst aufliegenden Abschnitt des Poliertuchs. Dabei hinterläßt der abrollende Partikel eine Spur von Abdrücken auf der Prozessfläche.
  • Solche Partikel können Bruchstücke des abgetragenen Materials, übergroße Schleifpartikel, Agglomerate aus der Trägermasse, aus in gleicher Weise wie die Schleifpartikel aus dem Poliertuch freigesetzte Verunreinigungen des Poliertuchs oder andere Verunreinigungen sein.
  • Fehlerstellen werden auch durch ein Ausbrechen größerer Strukturen aus der Prozessschicht erzeugt, wobei die Strukturen mit bis in die Arbeitsschicht reichenden Anteilen ausgebrochen werden.
  • Die Defektdichte und die Notwendigkeit zur Anpassung der Poliertuchs an die Prozessfläche steigen mit einem Aspektverhältnis (Tiefe : Weite) zu füllender Abschnitte und werden zum Teil erst bei vergleichsweise hohen Aspektverhältnissen evident.
  • Strukturen mit solchen Aspektverhältnissen (high aspect ratio Strukturen, HAR-Strukturen) wie sie in der Vertikalzellen-Technologie erforderlich sind, werden üblicherweise in mehreren Abscheidungsschritten gefüllt (HAR-Fill), wobei eingeschobene abbauende Prozesse ein Schließen (Abdecken) von vertieften Abschnitten der Arbeitsschicht vor deren vollständigen Verfüllen verhindern. Eine solche Prozessfolge bildet eine Abfolge von HDP(high density plasma)-Abscheidungsprozessen und Ätzprozessen (HDP/Etch/HDP-Prozess). Ein Verfahren zum Füllen von Gräben mit hohem Aspektverhältnis durch eine Abfolge von HDP-Abscheidungsprozessen und Ätzprozessen ist in der US 6,030,881 A beschrieben.
  • Beim Abtragen eines durch eine Abfolge von HDP- und Ätz-Prozessen entstandenen Reliefs in der Prozessschicht ist eine Anpassung der Zähigkeit der Trägermasse des Poliertuchs notwendig, da dieses Relief durch seine hohe vertikale Ausdehnung und feine Strukturierung eine besondere Aggressivität aufweist.
  • Eine solche Anpassung kann beispielsweise, wie in der EP 1 068 928 A2 beschrieben, durch ein zweistufiges Verfahren erfolgen, wobei durch ein Vorplanarisieren mit einem Poliertuch mit harter Trägermasse das Relief abgetragen wird und in einem anschließenden Polierprozess mit einem Poliertuch mit einer weichen Trägermasse der Overfill abgetragen und die Arbeitsfläche planarisiert wird. Ein Vorplanarisieren erfordert regelmäßig einen unerwünschten Wechsel des Poliermittels.
  • Da die Prozessflächen von sich in Design und Technologie unterscheidenden Wafern eine unterschiedliche Aggressivität gegenüber der Trägermasse der Poliertuchs aufweisen, sind die zum Polieren notwendigen Anlagen entweder stets mit angepasstem Poliertuch auszurüsten oder den jeweiligen Wafern zuzuordnen.
  • Aus der US 6,090,714 A ist ein Verfahren zum Planarisieren einer Füllschicht aus einem Füllmaterial bekannt, mit dem Gräben in grob- und feinstrukturierten Bereichen einer Waferoberfläche gefüllt werden. Dabei werden durch Aufbringen einer Polierhilfsschicht vor dem Planarisieren unterschiedliche Schichtdicken der Füllschicht über den fein- und grobstrukturierten Bereichen ausgeglichen.
  • Ein weiteres Verfahren zum Planarisieren einer Füllschicht aus einem HDP-Oxid, mit der Gräben in grob- und feinstrukturierten Bereichen einer Waferoberfläche gefüllt werden, mittels einer Polierhilfsschicht aus einem Spin-On-Glass-Material ist in der US 5,728,621 A beschrieben.
  • Zusammenfassend ist ein Polierprozess herkömmlicher Art zum Abtragen einer aus HAR-Fill hervorgegangenen Prozessschicht und zum Planarisieren einer dabei freigelegten Arbeitsschicht unter folgenden Aspekten unzulänglich:
    • – Die Fehlerdichte in der planarisierten Arbeitsschicht ist höher als bei nicht aus HAR-Fill hervorgegangenen Prozessschichten und
    • – Das Poliermittel ist auf die Eigenschaften der Prozessfläche und damit auf den Wafer abzustimmen.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren zum Behandeln von jeweils durch Reliefs unterschiedlicher Topologie strukturierten Prozessschichten von Halbleitereinrichtungen zur Verfügung zu stellen, bei dem solche Prozessschichten mit einheitlichem Poliermittel und einheitlicher Prozessführung bearbeitet werden können und bei dem die Defektdichte einer durch das Verfahren freigelegten und planarisierten Arbeitsfläche reduziert ist.
  • Diese Aufgabe wird durch ein Verfahren mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß dem erfindungsgemäßen Verfahren wird auf eine abzutragende, durch ein Relief mit vertieften und erhöhten Abschnitten strukturierte Prozesschicht in einem ersten Schritt ein Hilfsstoff aufgebracht. Dabei werden die vertieften Abschnitte des Reliefs in der Prozessschicht zumindest teilweise mit dem Hilfsstoff gefüllt. Das Füllen erfolgt dabei bevorzugt, aber nicht notwendigerweise, bis zu einer Grundfläche der vertieften Abschnitte der Prozessschicht.
  • In einem zweiten Schritt wird mit jeweils dem gleichen Poliermittel die Prozessschicht abgetragen und eine Arbeitsfläche freigelegt, sowie die Arbeitsfläche planarisiert.
  • Da eine maximale Aggressivität der Prozessfläche wesentlich durch die vertikale Ausdehnung freigestellter Kanten des Reliefs bestimmt wird und die Kantenhöhe in einer gefüllten Prozessschicht reduziert ist, ist auch die Spannbreite der Aggressivität der Prozessfläche während des Abtragens der Prozessschicht reduziert.
  • Sind Prozessmaterial und Hilfsmaterial gegen den Polierprozess beispielsweise in gleicher Weise resistent, bleibt die Prozessfläche während des gesamten Polierprozesses gleichförmig geglättet.
  • Ein Vorplanarisieren entfällt.
  • Darüberhinaus kann der Polierprozess mit dem gleichen Poliermittel in gleicher Weise für verschiedene Wafer mit unterschiedlichen Designs, realisiert in unterschiedlichen Technologien, ausgeführt werden.
  • Die Prozessführung des Polierprozesses wird durch eine Stoppschicht aus einem gegen den Polierprozess resistenten Material vereinfacht, die den Vorschub des Polierprozess begrenzt. Eine solche Stoppschicht wird abschnittsweise auf erhöhten Abschnitten des Reliefs der Arbeitsschicht aufgebracht.
  • Die Arbeitsfläche wird dann abschnittsweise von den der Arbeitsschicht gegenüberliegenden Oberflächen der Abschnitte der Stoppschicht gebildet.
  • Der Hilfsstoff wird so gewählt und in einer Weise aufgebracht, dass erhöhte Abschnitte (Strukturen) der Prozessschicht stabilisiert werden. Dadurch wird die Wahrscheinlichkeit für ein Ausreissen solcher Strukturen und für einen Abtrag größerer Fragmente der Strukturen gegenüber einem herkömmlichen Verfahren reduziert. Zudem wird durch die geringere vertikale Ausdehnung des durch die Füllung geglätteten Reliefs die Wahrscheinlichkeit für ein Ausreissen größerer Agglomerate aus der Trägermasse des Poliertuchs reduziert.
  • Insgesamt sinkt daher durch das zumindest teilweise Unterdrücken der fehlererzeugenden Mechanismen die Defektdichte auf der Arbeitsfläche.
  • Wird ein Hilfsstoff gewählt, der gegenüber dem Polierprozess weniger resistent ist als das Prozessmaterial, dann wird er voreilend abgetragen.
  • Ist der Hilfsstoff zudem in der Prozessflüssigkeit löslich, werden während des Polierprozesses die Kanten des Reliefs aus dem Prozessmaterial bis zu einer Prozesshöhe, also einer vertikalen Ausdehnung senkrecht zur Arbeitsfläche, freigestellt. Die Prozesshöhe ist abhängig vom Unterschied des Hilfsstoffs und des Prozessmaterials in ihrer Resistenz gegen den Polierprozess. Da die Prozesshöhe die Aggressivität der Prozessfläche bestimmt, kann über die Prozesshöhe der Polierprozess beeinflusst und abgestimmt werden.
  • Beispielsweise können durch Hilfsstoffe unterschiedlicher Resistenz Prozessflachen auf in Design und Technologie unterschiedlichen Wafern in ihrem Polierverhalten vereinheitlicht werden.
  • Als Hilfsstoff können alle in der Halbleiterprozesstechnologie üblichen, gut polierbaren Materialien aufgebracht werden, mit denen die vertieften Abschnitte der Prozesschicht gefüllt werden können. Bevorzugterweise gehört der Hilfsstoff zu einer aus Spin-On-Glass, organischen Polymeren, dotiertem Silizium und Silikonen gebildeten Gruppe.
  • Der Hilfsstoff wird in einem Spin-On-Verfahren aufgebracht, mit dem vertiefte Abschnitte der Prozessschicht gut gefüllt werden können.
  • Das Abtragen der Prozessschicht kann mit verschiedenen Arten von CMP-Prozessen kombiniert werden. Der für das erfindungsgemäße Verfahren bevorzugte Polierprozess ist ein FA-Polierprozess. Auch Mehrschritt-Polierprozesse sind denkbar, bei denen einzelne Schritte auch als Standard-Slurry-Prozess durchgeführt werden können.
  • Die Vorteile des erfindungsgemäßen Verfahrens kommen insbesondere in der Vertikalzellen-Technologie zum Tragen, in der aus einem HAR-Fill Prozess hervorgehende Prozessschichten abgetragen werden, wobei der HAR-Fill Prozess aus einer Abfolge von HDP/Etch/HDP-Prozessen bestehen kann.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei für einander entsprechende Komponenten die gleichen Bezugszeichen verwendet werden. Es zeigen:
  • 1 eine schematische Darstellung des defektreduzierenden Mechanismus des erfindungsgemäßen Verfahrens anhand von Querschnitten eines Abschnitts einer Halbleitereinrichtung in einer zur Arbeitsfläche orthogonalen Ebene,
  • 2 eine schematische Darstellung des erfindungsgemäßen Verfahrens anhand von Querschnitten eines Abschnitts einer Halbleitereinrichtung in einer zur Arbeitsfläche orthogonalen Ebene und
  • 3 eine schematische Darstellung eines herkömmlichen Verfahrens anhand eines Querschnitts eines Abschnitts einer Halbleitereinrichtung in einer zur Arbeitsfläche orthogonalen Ebene.
  • In 1 ist der defektreduzierende Mechanismus des erfindungsgemäßen Verfahrens an einem Beispiel dargestellt. In diesem Beispiel ist ein FA-Polierprozess an einer durch HAR-Fill hervorgegangenen, reliefartig strukturierten Prozessschicht 3 in vier Phasen dargestellt.
  • 1a zeigt eine auf einem Wafer aufgebrachte, reliefartig strukturierte Arbeitsschicht 1. Das Relief weist HAR-(high aspect ratio) Strukturen mit erhöhten und vertieften Abschnitten 9, 10 auf, wie sie typischerweise in der Vertikalzellen-Technologie auftreten.
  • Auf den erhöhten Abschnitten 9 liegen jeweils Abschnitte einer Stoppschicht 2 auf. Der Arbeitsschicht 1 jeweils gegenüberliegende Oberflächen der Stoppschicht 2 bilden Abschnitte einer durch sie aufgespannten Arbeitsfläche 14, auf der ein Polierprozess endet und die durch den Polierprozess freigestellt und planarisiert wird. Das Material der Stoppschicht ist gegenüber dem Polierprozess resistent.
  • Beim Füllen der vertieften Abschnitte 10 der HAR-Struktur der Arbeitsschicht 1 durch ein Prozessmaterial mittels eines HDP/Etch/HDP-Prozess entsteht eine reliefartig strukturierte Prozessschicht 3 mit erhöhten Abschnitten 11 und vertieften Abschnitten 12.
  • Der Abstand zwischen der Arbeitsfläche 14 und einer Grundfläche der vertieften Abschnitte 12 der Prozessschicht 3 bildet einen Overfill 18.
  • In 1b ist auf der Prozessschicht 3 ein Hilfsstoff 4 aufgebracht. Der Hilfsstoff 4 füllt in diesem Beispiel die vertieften Abschnitte 12 der jetzt gefüllten Prozessschicht 3' vollständig. Der Hilfsstoff 4 bildet eine der Arbeitsschicht 1 gegenüberliegende geglättete Prozessfläche 17 mit einer nur schwach ausgeprägten, für einen Polierprozess unerheblichen Struktur.
  • In 1c ist ein Stadium des FA-Polierprozess dargestellt. Dabei werden der Wafer und ein Poliertuch 15 in einer Polierebene parallel zur Arbeitsfläche 14, beispielsweise auch in einer Polierrichtung 8 gegeneinander bewegt. Dem Poliertuch 15 liegt dabei auf dem Wafer eine sich stetig durch den Abtrag des Prozessmaterials und des Hilfsstoffs 4 verändernde Prozessfläche 16 gegenüber.
  • Während des Abtragens der Prozessschicht 3 wird die Prozessfläche 16 abschnittsweise dem Hilfsstoff 4 und dem freigestellten Prozessmaterial gebildet.
  • Während des Polierprozesses werden in der Trägermasse 5 eingebettete Schleifpartikel 6 freigesetzt. Die ganz oder teilweise freigesetzten Schleifpartikel 7 tragen die Prozessschicht 3 bis zur Arbeitsfläche 14 ab.
  • Der relativ zum Prozessmaterial weichere Hilfsstoff 4 wird dabei von den ganz oder teilweise freigesetzten Schleifpartikel 7 schneller abgetragen als das Prozessmaterial. Die aus dem Prozessmaterial gebildeten erhöhten Abschnitte (Strukturen) 11 werden maximal bis zu einer Prozesshöhe 19 freigestellt, die durch die Prozessführung bestimmbar ist.
  • Die erhöhten Abschnitte (Strukturen) 11 der Prozessschicht 3 werden durch die Füllung mit dem Hilfsstoff 4 stabilisiert. Dadurch wird die Wahrscheinlichkeit für ein Ausreissen solcher Strukturen 11 und für einen Abtrag größerer Fragmente der Strukturen 11 gegenüber einem herkömmlichen Verfahren reduziert. Zudem wird durch die geringere Prozesshöhe 19 des durch die Füllung geglätteten Reliefs die Wahrscheinlichkeit für ein Ausreissen größerer Agglomerate aus der Trägermasse 5 des Poliertuchs reduziert.
  • 1d zeigt den Endzustand des Polierprozesses, die freigestellte und planarisierte Arbeitsfläche 14, abschnittsweise gebildet aus dem Material der Stoppschicht 2 und dem Prozessmaterial in den gefüllten vertieften Abschnitten 10.
  • In 2 ist der einen Polierprozess abstimmende Mechanismus des erfindungsgemäßen Verfahrens am Beispiel eines FA-Polierprozesses auf einer für gegenwärtige Technologien typisch ausgeprägten, durch Füllen vertiefter Abschnitte 10 einer reliefartig strukturierten Arbeitsschicht 1 entstandenen Prozessschicht 3 schematisch dargestellt.
  • 2a zeigt eine reliefartig strukturierte Arbeitsschicht 1 mit erhöhten und vertieften Abschnitten 9, 10. Auf den erhöhten Abschnitten 9 liegen jeweils Teile einer Stoppschicht 2 auf. Der Arbeitsschicht 1 jeweils gegenüberliegende Oberflächen der Stoppschicht 2 bilden Abschnitte einer durch sie aufgespannten Arbeitsfläche 14, auf der ein Polierprozess endet und die durch den Polierprozess freigestellt wird.
  • Die vertieften Abschnitte 10 der Arbeitsschicht 1 werden beim Aufbringen einer Prozessschicht 3 mit einem Prozessmaterial gefüllt. Über den erhöhten Abschnitten 9 der Arbeitsschicht 1 bilden sich dabei bei gegenwärtigen Technologien flache, abgeschrägte Erhebungen 13 (hats) mit dreieckförmigen Querschnitt aus dem Prozessmaterial.
  • Auf der Prozessschicht 3 ist ein Hilfsstoff 4 abgeschieden, der in diesem Beispiel die flachen Strukturen der Prozessschicht 3 gleichmäßig bedeckt.
  • In 2b ist der Polierprozess dargestellt, während dem der Wafer und ein Poliertuch 15 in einer Polierebene parallel zur Arbeitsfläche 14, unter anderem auch ein einer Po lierrichtung 8 gegeneinander bewegt werden. Dem Poliertuch 15 liegt dabei auf dem Wafer eine sich stetig durch den Abtrag des Prozess- und des Hilfsstoffs 4 verändernde Prozessfläche 16 gegenüber.
  • Während des Abtragens eines oberhalb eines Overfills 18 angeordneten Abschnitts der Prozessschicht 3 wird die Prozessfläche 16 abschnittsweise aus dem Hilfsstoff 4 und den freigestellten Prozessmaterial gebildet.
  • Der Hilfsstoff 4 ist weich gegen das Prozessmaterial und wird voreilend abgetragen, wobei das die Strukturen aufbauende Prozessmaterial bis maximal zu einem Teil freigestellt wird, der sich aus der unterschiedlichen Härte von Prozessmaterial und Hilfsstoff 4 und weiteren Prozessbedingungen ergibt, etwa der plastischen Verformbarkeit von auf der Prozessfläche 16 aufliegenden Abschnitten des Poliertuchs 15.
  • Die Prozesshöhe 19 bestimmt zusammen mit der Kantenlängenzahl der Prozessfläche 16 deren Aggressivität.
  • Die Prozesshöhe 19 lässt sich zum Beispiel über die Wahl des Prozessmaterials oder seiner Dichte wählen und an ein Design auf dem Wafer oder eine Technologie in der das Design auf dem Wafer realisiert ist, anpassen.
  • In 3 ist schematisch ein herkömmlicher FA-Polierprozess dargestellt, mit dem eine für gegenwärtige Technologien typisch ausgeprägte, durch Füllen vertiefter Abschnitte 10 einer reliefartig strukturierten Arbeitsschicht 1 entstandenen Prozessschicht 3 bis zu einer Arbeitsfläche 14 abgetragen und zugleich die Arbeitsfläche 14 planarisiert wird.
  • 3 zeigt eine reliefartig strukturierte Arbeitsschicht 1 mit erhöhten und vertieften Abschnitten 9, 10. Auf den er höhten Abschnitten 9 liegen jeweils Abschnitte einer Stoppschicht 2 auf. Der Arbeitsschicht 1 jeweils gegenüberliegende Oberflächen der Stoppschicht 2 bilden Abschnitte einer durch sie aufgespannten Arbeitsfläche 14, auf der ein Polierprozess endet und die durch den Polierprozess freigestellt wird.
  • Die vertieften Abschnitte 10 der Arbeitsschicht 1 werden beim Aufbringen einer Prozessschicht 3 mit einem Prozessmaterial gefüllt. Über den erhöhten Abschnitten 9 der Arbeitsschicht 1 bilden sich dabei bei gegenwärtigen Technologien flache, abgeschrägte Erhebungen (hats) 13 mit dreieckförmigen Querschnitt aus dem Prozessmaterial.
  • Während des Polierprozesses werden der Wafer und ein Poliertuch 15 in einer Polierebene parallel zur Arbeitsfläche 14, beispielsweise in einer Polierrichtung 8 gegeneinander bewegt. Dabei liegt dem Poliertuch 15 auf dem Wafer eine sich stetig durch den Abtrag des Prozessmaterials verändernde Prozessfläche 16 gegenüber.
  • Während des Polierprozesses werden in der Trägermasse 5 eingebettete Schleifpartikel 6 freigesetzt. Die ganz oder teilweise freigesetzten Schleifpartikel 7 tragen das Prozessmaterial bis zur Arbeitsfläche 14 ab.
  • Die abgeschrägten Erhebungen 13 der Prozessschicht 3 weisen eine bezogen auf aus HAR-Fill hervorgegangene Strukturen wesentlich geringere vertikale Ausdehnung senkrecht zur Arbeitsfläche 14 sowie flachere und damit gegen die Trägermasse 5 weniger aggressive Winkel auf.
  • Insgesamt bleibt der Einfluss einer wie in 3 dargestellten Struktur auf das Polierergebnis auch in feinstrukturierten Bereichen einer solchen Prozessschicht 3 wesent lich geringer als der einer durch HAR-Fill hervorgegangenen Struktur.
  • Bei auf solchen Prozessschichten 2 ablaufenden Polierprozessen werden die Schleifpartikel 6 gleichmäßig über die Prozessfläche 16 verteilt freigesetzt, unabhängig von deren Strukturierungsgrad (fein, grob), dem auf dem Wafer realisierten Design (Logic, Memory) oder der angewandten Technologie (180 nm, 150 nm).
  • Solche flache Erhebungen 13 sind stabil gegen ein Ausbrechen größerer Fragmente oder einem vollständigen Ausreissen aus der Prozessschicht 3. Aufgrund der geringen Aggressivität kommt es nur in geringem Umfang zum Abschälen größerer Agglomerate der Trägermasse.
  • Eine aus einer derart strukturierten Prozessschicht 3 durch einen Polierprozess hervorgegangene Arbeitsfläche 14 weist in der Folge eine wesentlich geringere Defektdichte auf als eine Arbeitsfläche 14, die durch den gleichen Polierprozess an einer aus HAR-Fill hervorgegangenen Prozessschicht 3 erzeugt wird.
  • 1
    Arbeitsschicht
    2
    Stoppschicht
    3
    Prozessschicht
    3'
    Gefüllte Prozessschicht
    4
    Hilfsstoff
    5
    Trägermasse
    6
    Eingebettetes Schleifpartikel
    7
    Freigesetztes Schleifpartikel
    8
    Polierrichtung
    9
    Erhöhter Abschnitt des Reliefs der Arbeitsschicht
    10
    Vertiefter Abschnitt des Reliefs der Arbeitsschicht
    11
    Erhöhter Abschnitt des Reliefs der Prozessschicht
    12
    Vertiefter Abschnitt des Reliefs der Prozessschicht
    13
    Hütchen (hats)
    14
    Arbeitsfläche
    15
    Poliermittel, Polierpad
    16
    Prozessfläche
    17
    Geglättete Prozessfläche
    18
    Overfill
    19
    Prozesshöhe

Claims (7)

  1. Verfahren zum Behandeln einer durch ein Relief mit vertieften und erhöhten Abschnitten (12, 11) strukturierten und auf einer Arbeitsfläche (14) aufgebrachten Prozessschicht (3) in einer Halbleitereinrichtung, bei dem – in einem ersten Schritt auf die Prozessschicht (3) ein Hilfsstoff (4) aufgebracht wird, wobei vertiefte Abschnitte (12) des Reliefs mindestens teilweise mit dem Hilfsstoff (4) gefüllt werden, so dass eine gefüllte Prozessschicht (3') entsteht und – in einem zweiten Schritt die gefüllte Prozessschicht (3') mit einem Poliermittel (15) bis zur Arbeitsfläche (14) abgetragen und die Arbeitsfläche (14) planarisiert wird, wobei die Prozessschicht (3) aus dem Füllen von High Aspect Ratio Strukturen (10) einer Arbeitsschicht (1) mittels HDP/Etch/HDP-Prozessen hervorgegangen ist, die vertieften Abschnitte (12) des Reliefs in einer Weise mit dem Hilfsstoff (4) gefüllt werden, dass erhöhte Abschnitte (11) gegen im folgenden Polierprozeß auftretende Scherkräfte verstärkt werden, der Hilfsstoff (4) so gewählt wird, dass er gegenüber dem Polierprozess eine geringere Resistenz aufweist als ein das Relief bildendes Prozessmaterial und der Hilfsstoff (4) in einem Spin-On Verfahren abgeschieden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Arbeitsfläche (14) abschnittsweise von zur Prozessschicht (3) orientierten Oberflächen von Abschnitten einer Stoppschicht (2) aufgespannt wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Hilfsstoff (4) so gewählt wird, dass er in einer während des Polierprozesses aufgebrachten Prozessflüssigkeit löslich ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Resistenz oder die Löslichkeit des Hilfsstoffs (4) einstellbar ist.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Resistenz des Hilfsstoffs (4) abhängig von der Topologie der Prozessschicht (3) so eingestellt wird, dass das Abtragen der Prozessschicht (3) und das Planarisieren der freigelegten Arbeitsfläche (14) mit für verschiedene Topologien des Reliefs gleichem Poliermittel (5) und gleicher Prozessführung erfolgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Hilfsstoff (4) einer Gruppe aus Materialien angehört, die aus Spin-On-Glass, organischen Polymeren, dotiertem Silizium und Silikonen gebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Abtragen der Prozessschicht (3) und das Planarisieren der Arbeitsfläche (14) mittels eines Fixed Abrasive Polierprozesses erfolgt.
DE10149916A 2001-10-10 2001-10-10 Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen Expired - Fee Related DE10149916B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10149916A DE10149916B4 (de) 2001-10-10 2001-10-10 Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen
US10/268,148 US6893968B2 (en) 2001-10-10 2002-10-10 Defect-minimizing, topology-independent planarization of process surfaces in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10149916A DE10149916B4 (de) 2001-10-10 2001-10-10 Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen

Publications (2)

Publication Number Publication Date
DE10149916A1 DE10149916A1 (de) 2003-05-08
DE10149916B4 true DE10149916B4 (de) 2007-01-25

Family

ID=7702004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10149916A Expired - Fee Related DE10149916B4 (de) 2001-10-10 2001-10-10 Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen

Country Status (2)

Country Link
US (1) US6893968B2 (de)
DE (1) DE10149916B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
EP1068928A2 (de) * 1999-02-11 2001-01-17 Applied Materials, Inc. Chemisch-mechanisches Polierverfahren und Bauelemente

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171962B1 (en) * 1997-12-18 2001-01-09 Advanced Micro Devices, Inc. Shallow trench isolation formation without planarization mask
US20020001876A1 (en) * 1999-01-26 2002-01-03 Mahjoub Ali Abdelgadir Method of making an integrated circuit device having a planar interlevel dielectric layer
US6225225B1 (en) * 1999-09-09 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures for borderless contacts in an integrated circuit
KR100307633B1 (ko) * 1999-09-09 2001-11-07 윤종용 반도체장치의 절연막 평탄화 방법
TW432600B (en) * 1999-12-16 2001-05-01 United Microelectronics Corp Process for shallow trench isolation structure
US6569349B1 (en) * 2000-10-23 2003-05-27 Applied Materials Inc. Additives to CMP slurry to polish dielectric films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
EP1068928A2 (de) * 1999-02-11 2001-01-17 Applied Materials, Inc. Chemisch-mechanisches Polierverfahren und Bauelemente

Also Published As

Publication number Publication date
US20030190809A1 (en) 2003-10-09
DE10149916A1 (de) 2003-05-08
US6893968B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
DE69720212T2 (de) Verfahren zur chemisch-mechanischen planarisierung von stopschicht halbleiterscheiben
DE69936625T2 (de) Verbesserung der Metallentfernung bei einem chemisch-mechanischen Polierprozess eines Halbleiters
DE60009546T2 (de) Verwendung von cäsiumhydroxyd für dielektrische aufschlämmung
DE69839136T2 (de) Verfahren zum Polieren unterschiedlicher leitender Schichten in einer halbleitende Anordnung
DE10160174B4 (de) Chemisch/mechanische Polieraufschlämmung und chemisch/mechanischer Polierprozeß und Seichtgraben-Isolationsprozeß unter Verwendung des Polierprozesses
DE69619197T2 (de) Poliersuspension
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE60201515T2 (de) Polierscheibe mit endpunkterfassungsöffnung
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE112009001477T5 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE112014006377T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
DE102007015503B4 (de) Verfahren und System zum Steuern des chemisch-mechanischen Polierens durch Berücksichtigung zonenspezifischer Substratdaten
EP1129823B1 (de) Verfahren zur Regenerierung von Halbleiterscheiben
DE10131668B4 (de) Verfahren zur abrasiven Bearbeitung von Oberflächen, auf Halbleiter-Wafern
DE102010028461B4 (de) Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels
DE102019206271A1 (de) Ein verbesserter Finnen-Feldeffekttransistor (FinFET) Zwischenverbindungen und Verfahren zum Herstellen davon
DE10149916B4 (de) Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe
DE19932829C2 (de) Zweistufiges chemisch-mechanisches Polierverfahren
DE102008054074B4 (de) Verfahren zum Verringern von Ungleichmäßigkeiten während des chemisch-mechanischen Polierens von Mikrostrukturbauelementen durch Verwenden von CMP-Belägen in einem glasierten Zustand
DE60126758T2 (de) Verfahren für metal-cmp mit verminderter muldenbildung
DE10130750B4 (de) Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern
DE102006053942A1 (de) Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
DE10307279B4 (de) Integrationsschema für die Füllung von Spalten zwischen Metallleitungen mit CMP mit fixiertem Schleifmittel

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee