DE10130750B4 - Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern - Google Patents

Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern Download PDF

Info

Publication number
DE10130750B4
DE10130750B4 DE10130750A DE10130750A DE10130750B4 DE 10130750 B4 DE10130750 B4 DE 10130750B4 DE 10130750 A DE10130750 A DE 10130750A DE 10130750 A DE10130750 A DE 10130750A DE 10130750 B4 DE10130750 B4 DE 10130750B4
Authority
DE
Germany
Prior art keywords
etching
planarized
data processing
chemical
layer thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10130750A
Other languages
English (en)
Other versions
DE10130750A1 (de
Inventor
Andreas Römer
Mark Dr. Hollatz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10130750A priority Critical patent/DE10130750B4/de
Priority to TW091109893A priority patent/TWI223344B/zh
Priority to US10/180,440 priority patent/US6858449B2/en
Publication of DE10130750A1 publication Critical patent/DE10130750A1/de
Application granted granted Critical
Publication of DE10130750B4 publication Critical patent/DE10130750B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur abrasiven Bearbeitung von Oberflächen (11, 12) auf Halbleiter-Wafern (10), mit einer Vorrichtung, wobei
– in einem zeitlich frühen Verfahrensschritt (A) in einem ersten Vorrichtungsbereich auf einer Mehrzahl von Wafern (A) eine Topographie der zu bearbeitenden Oberflächen (11, 12) auf wenigstens teilweise mechanische Weise planarisiert wird,
– in einem zeitlich späteren Verfahrensschritt (C) in einem Rückätzbehälter (27) eines zweiten Vorrichtungsbereichs von den planarisierten Oberflächen (14) durch Einwirkung einer flüssigen, chemischen Zusammensetzung (28) ein weiterer Abtrag durch eine rein chemische Rückätzung erfolgt,
– nach dem Planarisierungsschritt (A) und vor dem Rückätzungsschritt (C) eine Schichtdickenmessung (B) der planarisierten Schicht vorgenommen wird, und
– die Messergebnisse der Schichtdickenmessung (B) der automatischen Auswahl oder Komposition einer von mehreren chemischen Zusammensetzungen und/oder der Einwirkungszeit einer ausgewählten oder komponierten chemischen Zusammensetzung (28) zur Durchführung des Rückätzungsschritts (C) zugrunde gelegt werden.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern.
  • Derartige Verfahren finden vielfach Anwendung, z.B. bei der Herstellung elektronischer Speicherelemente. Solche Elemente werden in der Regel schichtweise aus unterschiedlichen Materialien aufgebaut. Sehr oft hat einem Aufbau- oder Strukturierungsschritt, der z.B. in einem Ätzen, Sputtern oder einer Oxidabscheidung bestehen kann, ein Planarisierungsschritt zu folgen, da der Schichtaufbau in der Regel nicht die erforderlichen, hochpräzisen Oberflächenanforderungen erfüllt oder die Topographie einer tiefer gelegenen Verdrahtungsebene wiedergibt, obwohl eine ebene Oberfläche geschaffen werden soll. Zur Planarisierung hat sich das chemisch-mechanische Polieren (CMP) weitgehend durchgesetzt.
  • Beim CMP werden möglichst topographieselektiv höher gelegene Oberflächenbereiche durch ein Zusammenwirken flüssiger Chemikalien und auf der Oberfläche bewegter Abrasivkörper, wie z.B. frei beweglicher oder in einem Poliertuch fixierter Polierkörner, präzise abgetragen.
  • Oft ist nach der Planarisierung noch ein weiterer Abtrag erforderlich, der z.B. gleichmäßig über die gesamte Oberfläche erfolgen soll. Bei manchen Anwendungen wird auch ein materialspezifischer Abtrag gewünscht, wobei zwischen durch den CMP-Schritt freigelegten, höheren Bereichen einer tiefer gelegenen Schicht und der planarisierten, zu oberst gelegenen Schicht unterschieden wird. Für beide Formen des weiteren Abtrags ist die CMP-Methode nicht oder zumindest nicht gut geeignet. CMP zeigt eine hohe Topographieselektivität und eignet sich somit ausgezeichnet für Planarisierungsschritte. Beim großflächigen, gleichmäßigen Abtrag einer bereits planarisierten Fläche ist die Methode aber oft ineffizient. Für einen materialspezifischen Abtrag ist sie sogar ungünstig, da zumindest die mechanische Komponente des CMP sämtliche behandelten Oberflächenmaterialien angreift. In beiden Fällen bieten sich daher rein chemische Ätzschritte an, das sog. Rückätzen, bei dem die zu bearbeitende Oberfläche einer geeigneten, flüssigen Zusammensetzung von Chemikalien ausgesetzt wird.
  • Bei der Serienproduktion elektronischer Chips wird insbesondere der CMP-Schritt in der Regel losweise, d.h. unter gleichzeitiger Bearbeitung mehrerer Wafer, durchgeführt. Dies hat eine ernorme Zeit- und damit Kostenersparnis zur Folge. Entsprechende Mehrkammer- und Mehrkopfanlagen finden zunehmend Verwendung. Moderne Anlagen sind so ausgestaltet, dass Schwankungen der Abtragsraten zwischen den unterschiedlichen Köpfen bzw. Kammern sehr gering sind. Allerdings können sich diese Schwankungen zusammen mit denjenigen vorangegangener Bearbeitungsschritte, wie z.B. Grabenätzen oder Oxidabscheidung, zu einer Größenordnung aufsummieren, die mit den immer strengeren Toleranzanforderungen, welche sich aus den immer feiner werdenden Strukturen der Chips ergeben, nicht mehr vereinbar ist.
  • Es werden daher vielfach Anlagen verwendet, bei denen im CMP-Bereich eine Messanordnung vorgesehen ist, mit welcher die Schwankungen innerhalb eines Loses durch Schichtdickenmessung jedes einzelnen Wafers ermittelt werden. Die Messergebnisse werden als Qualitätskriterium zur Entscheidung über eine evtl. Nachbearbeitung oder ggf. Verwerfung des Loses bzw. einzelner Wafer verwendet. Bei sinkenden Toleranzen steigt aber hierdurch der Ausschuss in wirtschaftlich nicht vertretbarem Maß.
  • Im Einzelnen ist aus US 5,486,129 ein Verfahren zur Echtzeitsteuerung eines Polierprozesses eines Halbleiterwafers bekannt. Bei diesem Verfahren werden während des Poliervorgangs eine Reihe von Prozessparametern sowie Messergebnisse aus einer Apparatur zur Messung der Schichtdicke erfasst und für eine optimale Prozesskontrolle des Poliervorgangs ausgewertet.
  • Weiterhin beschreibt die WO 00/25984 ein chemisch-mechanisches Polierverfahren für Waferoberflächen, bei dem durch ein sukzessives Polieren mittels zweier verschiedener Slurry-Lösungen ein Auskehlen der Oberflächen eines zwischen den Strukturen eines "Stop-Layers" angeordneten "Filling-Layers" vermieden wird.
  • Schließlich ist aus der US 6,242,352 B2 noch ein Verfahren zum Verhindern von Mikro-Kratzern auf einem Halbleiterkörper bekannt, bei dem dickenabhängige Trocken-Rückätzprozesse vorgenommen werden.
  • Aufgabe der Erfindung ist es daher ein Verfahren der vorgenannten Art dergestalt fortzubilden, dass die Ausschussrate deutlich gesenkt wird.
  • Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1. Diesen kommt im einzelnen folgende Bedeutung zu. Die Messwerte der Schichtdickenmessung, dienen nicht mehr lediglich der Qualitätskontrolle, sondern werden als aktive Steuerparameter im weiteren Verfahren verwendet. Insbesondere werden sie einer automatischen Auswahl bzw. Einstellung weiterer Bearbeitungsparameter in dem nachfolgenden Rückätzungsschritt zugrunde gelegt. Als Parameter bieten sich vor allem die Bearbeitungszeit und/oder die Zusammensetzung der Behandlungsflüssigkeit an.
  • Damit wird es möglich, Schwankungen innerhalb des Loses durch gezielte Nachbearbeitung präzise auszugleichen. Da dieser Ausgleich zusammen mit einem ohnehin stattfindenden Bearbeitungsschritt erfolgt, tritt auch keine zeitliche Verzögerung auf. Der Rückätzungsschritt bietet sich für den erfindungsgemäßen Schwankungsausgleich als besonders günstig an, da die Wechselwirkung zwischen den üblicherweise verwendeten Chemikalien und dem abzutragenden Material sowie die Auswirkung von unterschiedlichen Bearbeitungszeiten bei diesem Bearbeitungsschritt sehr gut bekannt sind.
  • Eine weitere Aufgabe der Erfindung liegt darin, eine Vorrichtung zur Verfügung zu stellen, die sich insbesondere zur Durchführung des erfindungsgemäßen Verfahrens eignet.
  • Diese Aufgabe wird gelöst durch eine Vorrichtung mit den Merkmalen des Anspruchs 4. Diesen kommt im einzelnen folgende Bedeutung zu. Die erfindungsgemäße Vorrichtung weist wenigstens zwei Bereiche auf, von denen einer zur Durchführung eines bekannten CMP-Bearbeitungsschrittes geeignet ist. Ein weiterer Bereich der erfindungsgemäßen Vorrichtung ist zur Durchführung eines bekannten Rückätzungsschrittes geeignet ausgelegt. Es ist, vorzugsweise in dem ersten Vorrichtungsbereich, eine Messanordnung zur Schichtdickenmessung der obersten Schicht des Wafers vorgesehen. Erfindungsgemäß besteht zwischen der Messanordnung und dem zweiten Bereich der Vorrichtung, in welchem der Rückätzungsschritt vollzogen wird, eine Verbindung derart, dass die Messergebnisse der Schichtdickenmessung als Information zu diesem Rückätzungsbereich der Vorrichtung übertragbar sind. Dort lösen sie automatisch die Auswahl bzw. Einstellung von Verfahrensparametern aus, mit welchen der Rückätzungsschritt desjenigen Wafers, an welchem die entsprechende Messung vorgenommen wurde, durchgeführt wird.
  • Durch diese Kopplung zweier Bereiche, die insbesondere in einer Datenleitung zweier einzelner Maschinen oder der Softwarekopplung einer sog. geclusterten Anlage, d.h. einer Anlage, bei welcher beide Vorrichtungsbereiche in einer einzigen Maschine integriert sind, bestehen kann, kann jeder Wafer individuell optimiert rückgeätzt werden. Dies ermöglicht insbesondere die automatische Parametereinstellung bzw. -auswahl, die zum einen menschliche Fehler bei der Einstellung ausschließt und zum anderen einen besonders schnellen Prozessablauf gewährleistet.
  • Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen, der speziellen Beschreibung sowie der Zeichnung. Es zeigt
  • 1: eine schematische Darstellung des erfindungsgemäßen Verfahrens in einer erfindungsgemäßen Vorrichtung sowie schematische Schnittdarstellungen eines behandelten Wafers.
  • Eine besonders vorteilhafte Ausführungsform des erfindungsgemäßen Verfahrens in einer vorteilhaften Ausführungsform der erfindungsgemäßen Vorrichtung ist in
  • 1 schematisch dargestellt. Dabei sind in Zeile I die einzelnen Verfahrensschritte gezeigt, während in Zeile II der jeweilige Effekt auf den behandelten Wafer 10 verdeutlicht wird.
  • In einem frühen Verfahrensschritt A, der im folgenden als erster Verfahrensschritt bezeichnet wird, obwohl ihm im gesamten Herstellungsablauf der Chips eine Reihe von weiteren Schritten vorangehen, werden mehrere Wafer 10 gemeinsam einer CMP-Planarisierung unterzogen. Dabei kann jeder Wafer 10 auf einem rotierenden Teller positioniert und mit einem ebenfalls rotierenden Polierwiderlager 20 (Pad) in flächigen Kontakt gebracht werden. Eine freie Polierkörner enthaltende, vorzugsweise basische Flüssigkeit (Slurry) wird beigegeben. Polierteller und Polierwiderlager 20 rotieren vorzugsweise mit unterschiedlichen Geschwindigkeiten in gleicher Drehrichtung, angedeutet durch die Bewegungspfeile 30 und 31. Selbstverständlich ist es auch möglich, die Elemente andere Bewegungen durchführen zu lassen oder nur ein Element zu bewegen. Anstelle der Slurry können auch Polierkörner enthaltende Poliertücher verwendet werden, die z.B. auf die Pads gezogen werden können.
  • In Zeile II ganz links ist schematisch ein Wafer 10 dargestellt auf welchen der Verfahrensschritt A angewendet werden soll. Deutlich erkennbar ist die noch ausgeprägte Topographie der Oberfläche mit erhöhten Bereichen 11 und Tälern 12. Diese entstehen z.B. durch Oxidabscheidung auf eine strukturierte, tiefer gelegene Verdrahtungsebene 13.
  • Nach Abschluss des Polierschrittes A hat der Wafer 10 die in II B dargestellte Form. Die Topographie ist planarisiert und der Wafer 10 zeigt eine ebene Oberfläche 14. In diesem Zustand sollte die Schichtdickenmessung B erfolgen, die durch die Messanordnung 21 angedeutet ist. Vorzugsweise wird die Messung im CMP-Bereich der Vorrichtung durchgeführt. Dies hat den Vorteil, dass die Wafer 10 dort losweise, präzise ausgerichtet und in einem für die Messung vorteilhaften, nassen Zustand vorliegen. Die von der Messanordnung aufgenommenen Messwerte werden in einem Zwischenspeicher 22 gespeichert. Dieser ist über eine Datenleitung 23 mit einer Steuereinrichtung 24 verbunden, die z.B. Chemikalientanks 25 und/oder eine Zeitautomatik 26 ansteuert. Die Ansteuerung erfolgt derart, dass die chemische Zusammensetzung 28, mit welcher ein Wafer 10 in einem Rückätzbehälter 27 behandelt wird, die Behandlungszeit zur Erzielung des Rückätzergebnisses, die Temperatur und/oder ggf. weitere Parameter, ausgehend von der gemessenen Schichtdicke, optimiert werden. Die Auswirkung auf den Wafer 10 ist in II C angedeutet. Die ursprüngliche Oberfläche 14 des Wafers 10 wird abgetragen bis zu der neuen Oberfläche 15, die der Sollschichtdicke entspricht.
  • In dem gezeigten Ausführungsbeispiel ist die neue Oberfläche 15 ebenfalls plan. Es ist jedoch beispielsweise auch möglich, durch materialspezifische Rückätzung eine Oberfläche 15 mit einer neuen, nicht ebenen Topographie zu schaffen.
  • Es bietet sich an, die optimalen Rezepturen und/oder Behandlungszeiten in Tabellen zu speichern und je nach erzieltem Messergebnis abzurufen. Es ist natürlich auch möglich die einzustellenden Parameter im Einzelfall zu berechnen, soweit hierfür analytische Funktionen bekannt sind.
  • In dem gezeigten Ausführungsbeispiel sind die Bereiche für den Polierschritt A und den Rückätzungsschritt C räumlich voneinander getrennt und durch die Datenleitung 23 verbunden. Es ist jedoch auch möglich, ausgehend von einer geclusterten Anlage, die Datenleitung C durch eine einfache Softwarekopplung zu ersetzen.
  • Die Messanordnung, die im gezeigten Ausführungsbeispiel im CMP-Bereich der Anlage angeordnet ist kann jedoch in einem anderen Bereich der Vorrichtung vorgesehen sein. Möglich wäre der zweite Bereich, in welchem der Rückätzungsschritt C an den einzelnen Wafern 10 vollzogen wird. Dies kann jedoch zu Verzögerungen führen, da die Messung und die erfindungsgemäße Einstellung der Verfahrensparameter erst nach Positionierung des Wafers 10 in diesem Bereich erfolgen können. Selbstverständlich kann auch eine eigene, räumlich getrennte Messstation vorgesehen werden.
  • Insbesondere bei CMP-Schritten, die nach der Slurry-Methode arbeiten, ist im Anschluss eine Reinigung der Wafer 10 erforderlich. Dabei werden auf der Oberfläche haftende Polierkörner und abgetragenes, feinkörniges Material von der planarisierten Oberfläche 14 entfernt. Die Reinigung erfolgt häufig in Bürstenwaschanlagen (brush cleaner). Sofern hier chemiefeste Behältnisse verwendet werden, kann der Rückätzungsschritt C ebenfalls dort vorgenommen werden.
  • Natürlich sind die angegebenen Ausführungsformen des erfindungsgemäßen Verfahrens lediglich Beispiele zu dessen Illustration ohne abschließenden Charakter.

Claims (9)

  1. Verfahren zur abrasiven Bearbeitung von Oberflächen (11, 12) auf Halbleiter-Wafern (10), mit einer Vorrichtung, wobei – in einem zeitlich frühen Verfahrensschritt (A) in einem ersten Vorrichtungsbereich auf einer Mehrzahl von Wafern (A) eine Topographie der zu bearbeitenden Oberflächen (11, 12) auf wenigstens teilweise mechanische Weise planarisiert wird, – in einem zeitlich späteren Verfahrensschritt (C) in einem Rückätzbehälter (27) eines zweiten Vorrichtungsbereichs von den planarisierten Oberflächen (14) durch Einwirkung einer flüssigen, chemischen Zusammensetzung (28) ein weiterer Abtrag durch eine rein chemische Rückätzung erfolgt, – nach dem Planarisierungsschritt (A) und vor dem Rückätzungsschritt (C) eine Schichtdickenmessung (B) der planarisierten Schicht vorgenommen wird, und – die Messergebnisse der Schichtdickenmessung (B) der automatischen Auswahl oder Komposition einer von mehreren chemischen Zusammensetzungen und/oder der Einwirkungszeit einer ausgewählten oder komponierten chemischen Zusammensetzung (28) zur Durchführung des Rückätzungsschritts (C) zugrunde gelegt werden.
  2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Parameter, die dem Rückätzungsschritt (C) zugrunde gelegt werden, einer in einer Datenverarbeitungsanlage gespeicherten Tabelle entnommen werden.
  3. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Parameter, die dem Rückätzungsschritt (C) zugrunde gelegt werden, anhand von in einer Datenverarbeitungsanlage gespeicherten Funktionen berechnet werden.
  4. Vorrichtung zur Durchführung eines Verfahrens zur abrasiven Bearbeitung von Oberflächen (11, 12) auf Halbleiter-Wafern (10) bei der Herstellung elektronischer Bauelemente, bei der: – ein erster Vorrichtungsbereich Planarisierungsmittel zur Planarisierung einer Topographie der zu bearbeitenden Oberflächen (11, 12) auf einer Mehrzahl von Wafern (10) auf wenigstens teilweise mechanische Weise umfasst, – ein zweiter Vorrichtungsbereich einen chemiefesten Behälter zur rein chemischen Rückätzung von Waferoberflächen (14) umfasst und – eine Messanordnung (21) zur Schichtdickenmessung der planarisierten Schichten vorgesehen ist, wobei: der die Messanordnung (21) enthaltende erste Vorrichtungsbereich derart mit dem zweiten Vorrichtungsbereich verbunden ist, dass die Messergebnisse der Schichtdickenmessung auf den zweiten Vorrichtungsbereich übertragbar und dort zur automatischen Auswahl oder Komposition einer von mehreren chemischen Zusammensetzungen und/oder der Einwirkungszeit einer ausgewählten oder komponierten chemischen Zusammensetzung (28) zur Durchführung des Rückätzungsschritts (C) verwendbar sind.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass eine Datenverarbeitungsanlage vorgesehen ist, in welcher von dem Ergebnis einer Schichtdickenmessung abhängige Verfahrensparameter gespeichert sind.
  6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass eine Datenverarbeitungsanlage vorgesehen ist, in welcher von dem Ergebnis einer Schichtdickenmessung abhängige Verfahrensparameter berechenbar sind.
  7. Vorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der zweite Vorrichtungsbereich eine Steuereinrichtung (24) aufweist, die mit der Messanordnung (21) und/oder der Datenverarbeitungsanlage durch eine Datenleitung verbunden ist.
  8. Vorrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die Steuereinrichtung (24) Teil einer Datenverarbeitungsanlage und mit der Messanordnung (22) software-gekoppelt ist.
  9. Vorrichtung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass der Rückätzungsbereich auch eine Reinigungsvorrichtung zur Reinigung der Wafer (10) umfasst.
DE10130750A 2001-06-26 2001-06-26 Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern Expired - Fee Related DE10130750B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10130750A DE10130750B4 (de) 2001-06-26 2001-06-26 Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern
TW091109893A TWI223344B (en) 2001-06-26 2002-05-13 Process and device for the abrasive machining of surfaces, in particular semiconductor wafers
US10/180,440 US6858449B2 (en) 2001-06-26 2002-06-26 Process and device for the abrasive machining of surfaces, in particular semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10130750A DE10130750B4 (de) 2001-06-26 2001-06-26 Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern

Publications (2)

Publication Number Publication Date
DE10130750A1 DE10130750A1 (de) 2003-01-09
DE10130750B4 true DE10130750B4 (de) 2006-05-04

Family

ID=7689480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10130750A Expired - Fee Related DE10130750B4 (de) 2001-06-26 2001-06-26 Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern

Country Status (3)

Country Link
US (1) US6858449B2 (de)
DE (1) DE10130750B4 (de)
TW (1) TWI223344B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6929961B2 (en) * 2003-12-10 2005-08-16 Hitachi Global Storage Technologies Netherlands B. V. Dual function array feature for CMP process control and inspection
US20050220978A1 (en) * 2004-03-31 2005-10-06 Cargill, Incorporated Dispersible protein composition
US8193094B2 (en) * 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch
WO2018005039A1 (en) * 2016-06-30 2018-01-04 Applied Materials, Inc. Chemical mechanical polishing automated recipe generation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486129A (en) * 1993-08-25 1996-01-23 Micron Technology, Inc. System and method for real-time control of semiconductor a wafer polishing, and a polishing head
WO2000025984A1 (en) * 1998-11-02 2000-05-11 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6242352B1 (en) * 1999-02-08 2001-06-05 United Microelectronics Corp. Method of preventing micro-scratches on the surface of a semiconductor wafer when performing a CMP process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486129A (en) * 1993-08-25 1996-01-23 Micron Technology, Inc. System and method for real-time control of semiconductor a wafer polishing, and a polishing head
WO2000025984A1 (en) * 1998-11-02 2000-05-11 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6242352B1 (en) * 1999-02-08 2001-06-05 United Microelectronics Corp. Method of preventing micro-scratches on the surface of a semiconductor wafer when performing a CMP process

Also Published As

Publication number Publication date
US20020197872A1 (en) 2002-12-26
US6858449B2 (en) 2005-02-22
DE10130750A1 (de) 2003-01-09
TWI223344B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
DE69219268T2 (de) Planarisierung eines Halbleitersubstrates
DE69936625T2 (de) Verbesserung der Metallentfernung bei einem chemisch-mechanischen Polierprozess eines Halbleiters
DE60124424T2 (de) CMP-Konditionierer und Verfahren zur Anordnung von für den CMP-Konditionierer verwendeten harten Schleifkörnern
DE10056541B4 (de) Verfahren zum Reinigen von Quarzsubstraten unter Verwendung von leitenden Lösungen
DE69839136T2 (de) Verfahren zum Polieren unterschiedlicher leitender Schichten in einer halbleitende Anordnung
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE60008985T2 (de) Herrichtungsanordnung einer chemisch-mechanischen polierscheibe und dazugehöriges verfahren
EP2036644A1 (de) Verfahren zum diskontinuierlichen Schleifen von Kegelrädern und entsprechende Software zum Steuern einer mehrachsigen Schleifmaschine
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE10130750B4 (de) Verfahren und Vorrichtung zur abrasiven Bearbeitung von Oberflächen auf Halbleiter-Wafern
EP1129823B1 (de) Verfahren zur Regenerierung von Halbleiterscheiben
DE10131668A1 (de) Verfahren zur abrasiven Bearbeitung von Oberflächen, insbesondere von Halbleiter-Wafern
CH679022A5 (de)
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE10136742A1 (de) Verfahren zum Charakterisieren der Planarisierungseigenschaften einer Verbrauchsmittelkombination in einem chemisch-mechanischen Polierprozeß, Simulationsverfahren und Polierverfahren
DE10117612B4 (de) Polieranlage
DE4131650A1 (de) Verfahren zur funkenerosiven bearbeitung von werkstuecken mittels eines drahtes
DE102004058133B4 (de) Verfahren zum Überwachen eines CMP-Polierverfahrens und Anordnung zur Durchführung eines CMP-Polierverfahrens
DE102005007356A1 (de) Entfernen von eingebetteten Partikeln während eines chemisch-mechanischen Polierens
WO2012004147A1 (de) Verfahren und vorrichtung zur herstellung einer randstruktur eines halbleiterbauelements
EP1308242B1 (de) Bearbeitung von inhomogenen Materialien
DE10354717B4 (de) TEOS-unterstütztes Oxid-CMP-Verfahren
DE10149916B4 (de) Verfahren zum Planarisieren von Prozessflächen in Halbleitereinrichtungen
DE102023001322A1 (de) Verfahren zum Präparieren einer Substratplatte in einer Schmelzvorrichtung
EP1989343A2 (de) Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee