TWI398336B - 製造半導體晶圓的方法 - Google Patents

製造半導體晶圓的方法 Download PDF

Info

Publication number
TWI398336B
TWI398336B TW099118730A TW99118730A TWI398336B TW I398336 B TWI398336 B TW I398336B TW 099118730 A TW099118730 A TW 099118730A TW 99118730 A TW99118730 A TW 99118730A TW I398336 B TWI398336 B TW I398336B
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
polishing pad
rounded
front side
Prior art date
Application number
TW099118730A
Other languages
English (en)
Other versions
TW201107102A (en
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201107102A publication Critical patent/TW201107102A/zh
Application granted granted Critical
Publication of TWI398336B publication Critical patent/TWI398336B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

製造半導體晶圓的方法
本發明係關於一種製造半導體晶圓的方法。
尤其，本發明旨在用於拋光下一技術世代的半導體晶圓，主要是直徑為300毫米或更大的晶圓，尤其是直徑為450毫米的晶圓。目前，在電子工業中應用需求量最大的為直徑為300毫米的經拋光或經磊晶塗覆的半導體晶圓。基材直徑為450毫米的矽晶圓正在發展中。
在電子工業中需要更大的基材以製造其元件的基本原因在於，無論是微處理器還是記憶體晶片(memory chip)均具有巨大經濟利益。在半導體工業中，長期以來，關注可用基材區域一直是慣例，或者換句話說，思考可以在單個基材上提供多大量的元件(即邏輯晶圓(logic chip)或記憶體晶片)。這與如下事實有關，即元件製造商的處理步驟的多樣性係針對整個基材，但亦有用於構造基材的單獨步驟，即製造隨後形成單獨晶片的元件結構，從而用於二組處理步驟的製造成本係非常特定地由基材尺寸而定。基材尺寸在非常大的程度上影響每個元件的製造成本，從而具有非常高的經濟重要性。
然而，基材直徑的增加必然伴有極大、有時是全新的、迄今未知的技術問題。
最終，所有處理步驟，無論其是純機械的(鋸切(sawing)、研磨(grinding)、磨光(lapping))、化學的(蝕刻、清潔)或本質上為化學-機械的(拋光(polishing))以及熱處理(磊晶、退火)，都需要徹底修改，特別是有關機器及其所用之系統(設備)。
本發明係關注於當晶圓用於製造記憶體晶片時，作為最後的必要處理步驟的半導體晶圓拋光，或當晶圓用作所謂的ep時，主要作為晶圓之磊晶前的倒數第二個必要處理步驟；用於製造現代微處理器的晶圓。
本發明人發現，拋光450毫米晶圓的方法也需要基本的改變。那些將列入定義新拋光方法之考量之先前技術中已知的拋光方法將在後呈現。這基本上包含傳統上所使用之雙面拋光(double sided polishing，DSP)和化學機械拋光(chemical-mechanical polishing，CMP)方法，其在一種情況下係包含藉由拋光墊拋光半導體晶圓的二側，同時施加拋光劑作為粗拋光(DSP步驟)，而在另一種情況下僅用一更軟的拋光墊對正面(“元件側”)進行最終拋光作為所謂的精拋光(CMP步驟)，以及較新的“固定研磨拋光(fixed-abrasive polishing，FAP)”技術，其中係在拋光墊上拋光半導體晶圓，然而所述拋光墊(“固定研磨墊(fixed-abrasive pad)”)係含有結合在拋光墊上的研磨物質。在其中使用如此FAP拋光墊的拋光步驟於後將簡稱為FAP步驟。
除了DSP之外，為了消除缺陷和減少表面粗糙度，先前技術中所謂的CMP拋光也是必要的。在CMP中，係使用比在DSP中更柔軟的拋光墊。而且，僅在半導體晶圓的一側用CMP拋光，即隨後用於製造元件的一側。先前技術還涉及最終拋光。例如在US 2002-0077039和US 2008-0305722中係揭露了CMP法。
WO 99/55491 A1描述一二步驟拋光法，其含有第一FAP拋光步驟和隨後的第二CMP拋光步驟。在CMP中，拋光墊係不含固定研磨物質。於此，如在DSP步驟中，懸浮液形式的研磨物質係被引到矽晶圓和拋光墊之間。如此二步拋光法係特別用於消除FAP步驟後在基材的表面上拋光後所留下的刮痕。
EP 1 717 001 A1為一同樣用於拋光半導體晶圓的FAP步驟的例子，在還未形成元件結構的半導體晶圓表面上。拋光所述半導體晶圓基本上用於製造至少一特別平坦的和具有最小可能性的微粗糙度和奈米拓撲(nanotopology)結構的側表面。
US 2002/00609967 A1關於在製造電子元件期間平坦化拓撲表面的CMP方法。其主要目標是減輕使用FAP拋光墊時的低材料移除率的缺點。其提出了一系列拋光步驟，其中首先用FAP墊結合拋光劑懸浮液進行拋光，接著用FAP墊結合拋光劑溶液拋光。刻意選擇所述系列拋光步驟是為了增加材料移除率。其中並沒有揭露拋光具有均勻組成之材料的晶圓(例如半導體晶圓)。
同樣地，WO 03/074228 A1也揭露了一種在電子元件製造期間平坦化拓撲表面的方法。於此，該發明的關鍵點在於CMP法中的終點識別(endpoint recognition)。眾所周知，終點識別係包含在從特定不需要被拋光的區域中移除材料之前迅速終止拋光並因而終止材料移除。為此，已提出一拋光銅層之二步驟方法。在第一步驟中，用FAP拋光墊拋光，在此情況下拋光劑係可視需要地含或不含研磨顆粒。在第二拋光步驟中，同樣用FAP拋光墊拋光，然而，基本上係使用不含研磨顆粒的拋光劑。
德國專利申請第DE 102 007 035 266 A1號描述一種用於拋光矽材料之基材的方法，其係包含FAP類型的二個拋光步驟，不同之處在於，在其中一拋光步驟中，係將含有非結合之研磨物質作為固體的拋光劑懸浮液引到基材和拋光墊之間，而在第二拋光步驟中，拋光劑懸浮液係以不含固體的拋光劑溶液取代。
以下將使用“拋光劑”作為拋光劑懸浮液和拋光劑溶液的總稱。
與半導體晶圓的製造有關，尤其是直徑大於或等於300毫米的半導體晶圓(於此尤指直徑為450毫米的半導體晶圓)，在處理順序中的操作性能、半導體晶圓在系統間的傳輸、關鍵的保存、支撐、以及最終處理性能係越趨重要。這同樣適用於在晶圓製造商之客戶部分、在製造半導體元件的方法中，對半導體晶圓的進一步處理。
於此，尤其是半導體晶圓的背面是重要的標準，特別是因為不同的操作系統，尤其是與半導體晶圓接觸的設備，使半導體晶圓的特殊背面性能成為必要。如此裝置例如是卡盤(chuck)，即在其背面上牢固地固定半導體晶圓的晶圓夾持具(例如借助真空吸盤)，同時處理正面(例如研磨)。對於在其邊緣區域固定半導體晶圓的系統，在背面邊緣區域配置半導體晶圓也是同樣重要的，從而可以排除半導體晶圓的變形。尤其對於直徑為450毫米的下一代半導體晶圓，晶圓背面和晶圓邊緣的特性尤其是重要的。
另一方面，半導體晶圓的背面係支持表面，例如在裝箱運輸(FOUP、FOSB)期間或特別是在製造過程的儲存或安裝期間(例如塗覆室、爐處理等)。無論在運輸、裝載期間還是在塗覆處理期間，都必須避免半導體晶圓自由滑落。
最後，除了晶圓製造商的處理管理外，還須提及以下的客戶部分。
在此特別重要的是元件製造方法，其中需要被處理的晶圓的背面特性本身對處理步驟的成功係具有很大影響。這例如在所有類型的爐處理中得到應用。所用層的黏合力(adhesion)，例如氧化物層，實質上係極度依賴於表面特性，尤其是由於要被塗覆的表面的反射率程度共同決定了其發射和吸收行為，因而也決定了吸收的熱輻射水準和本身的製程管理，例如以長或短塗覆時間的形式。在這點上，晶圓背面的特性迄今已被忽略至發明人已確定商業需求的程度。
所述問題引起本發明之目的，即提供具有經定義及有利的半導體晶圓背面特性的半導體晶圓。
於此，當晶圓的背面係於一拋光機上完全拋光且晶圓的正面相應地在另一個拋光機上拋光，或是全部皆在相同的拋光機上進行時，此係不重要的。
本發明之目的係藉由一種用於製造半導體晶圓的方法達到，其包含：
a)將一矽棒切割成晶圓提供一半導體晶圓，
b)圓整使該半導體晶圓的邊緣圓整，使得該半導體晶圓包含在正面和背面上的平面，與在邊緣區域中的經圓整傾斜表面(oblique surface)，以及
c)拋光該半導體晶圓的正面和背面，正面拋光係包含使用一拋光墊的化學-機械拋光，該拋光墊上係不含有固定在該拋光墊上的研磨物；該半導體晶圓的背面拋光係以三個步驟進行，在每種情況下均使用一含有研磨物質的拋光墊，該研磨物質係結合在該拋光墊上，並用一拋光壓力壓在該半導體晶圓的背面上，在第一步中，將一不含固體的拋光劑引到該拋光墊和該半導體晶圓的背面之間，而在第二和第三步驟中係引入一含有研磨物質的拋光劑，在該第一和該第二步驟中使用8磅/平方英吋(psi)至15磅/平方英吋的拋光壓力，在該第三步驟中係將拋光壓力降至0.5磅/平方英吋至5磅/平方英吋。
依據所述解決方案，提供一在其背面具有一經定義之表面粗糙度的半導體晶圓。
本發明所屬技術領域中具通常知識者已知之傳統拋光法，例如粗拋光(雙面拋光(double sided polishing，DSP))和精緻拋光(化學-機械拋光(chemical-mechanical polishing，CMP))都會導致具有於一相當窄之受限範圍內的正面和背面表面粗糙度的半導體晶圓。
當使用具有250微米濾光器的查普曼(Chapman)表面輪廓儀MP 2000(空間波長大於250微米=波形資料，參考Chapman Technical Note-TG-1,Rev-01-09)測量表面粗糙度時，在經DSP拋光的半導體晶圓的正面和背面上都發現了3埃至6埃的平均表面粗糙度(average surface roughness)Ra 。
本發明人意識到如此低的晶圓背面粗糙度並不總是有利的，且達到比以傳統拋光技術所可能得到之更寬的半導體晶圓之背面粗糙度的範圍係令人嚮往的。
經發現，FAP拋光使此成為可能。借助FAP，可以製造依據Chapman(具有250微米濾光器)為3埃至45埃的平均表面粗糙度Ra 。這覆蓋了比DSP/CMP可能範圍大10倍的範圍。在第1圖和第2圖中可見使用80微米、30微米、以及10微米濾光器時對應的粗糙度數據。
因此，對本發明而言，為提供半導體晶圓所欲之經定義的背面粗糙度，借助FAP實施半導體晶圓的背面拋光是必要的。
有許多類型的拋光機適合所述目的，例如產自Applied Materials Inc.的“Reflection”型三盤單面拋光機、或產自Peter Wolters的“Apollo”型二盤拋光機、或產自Strasbaugh的“nHance(6EG)”型一盤拋光機。
步驟c)的正面拋光較佳在該半導體晶圓正面的平面上提供一0.05奈米至0.2奈米的平均表面粗糙度Ra 。
在半導體晶圓背面的平面上，該半導體晶圓較佳具有0.3奈米至4.5奈米的平均表面粗糙度Ra ，根據小於或等於250微米之空間波長表示。
較佳的，在步驟c)之後，半導體晶圓係於一另外的步驟d)中，在正面上進行磊晶塗覆。
在磊晶塗覆矽晶圓的情況下，為此目的，一或多個矽晶圓係於磊晶反應器中藉助熱源加熱，較佳係藉助上部或下部熱源(例如燈或燈觸排(banks of lamps))，接著處於一由含有矽化合物(矽烷)、氣體載體(例如氫氣)、以及視需要的摻雜氣體(例如二硼烷)的源氣(source gas)所組成的氣體混合物中。
傳統上通常係使用矽烷(例如三氯矽烷(SiHCl3 ，TCS))作為源氣，藉由CVD法(“化學氣相沉積(chemical vapor deposition)”)在矽晶圓的表面上沉積一磊晶層，在600℃至1250℃的溫度下在此分解成元素矽和揮發性副產物，並在該矽晶圓上形成磊晶生長的矽層。
實施本方法後，半導體晶圓在正面的平面上的平均表面粗糙度Ra 為0.05奈米至0.2奈米，在背面的平面上的平均表面粗糙度Ra 為0.3奈米至4.5奈米，二者都根據小於或等於250微米之空間波長表示。
正面和背面在邊緣附近都包含經圓整表面，其較佳具有0.5奈米至2奈米的平均表面粗糙度Ra 。
如果在半導體晶圓上提供一磊晶層，正面的平面的平均表面粗糙度Ra 為0.05奈米至0.2奈米，而背面的平面的平均表面粗糙度Ra 為0.3奈米至4.5奈米，均根據小於或等於250微米之空間波長表示。
正面的傾斜且經圓整表面較佳係具有0.5奈米至6奈米的平均表面粗糙度Ra ，而背面上的傾斜且經圓整表面係具有0.5奈米至2奈米的平均表面粗糙度Ra 。
尤其，背面的平面的表面粗糙度Ra (BS)與背面的傾斜且經圓整表面Ra (BS_邊緣)之間的差距較佳為-1.7奈米至4奈米，尤其較佳為0.8奈米至1.8奈米，均用於經拋光及用於經磊晶塗覆的半導體晶圓。
本發明使得在寬視窗(wide window)內主動調節晶圓的背面粗糙度成為可能，從而確保現有和未來消費者需求相關的更高彈性。
借助所選拋光晶圓的製造特性，本發明還允許更多的選擇性處理管理。
本發明特別用於處理和製造經拋光且經磊晶塗覆的晶圓，其具有300毫米或更大的直徑，尤佳為具有450毫米的直徑。
本發明人發現，僅有順序拋光半導體晶圓的正面和背面適於達到所欲之結果。先前所使用的分批拋光(batch polishing)法，係同時在二側拋光固定在載具盤上的多個半導體晶圓，並不適於此，且需要替換為單一晶圓處理(single-wafer processing)。
在本發明的方法中，背面拋光的第一步驟中的拋光劑溶液最簡單情況為水，較佳為去離子水(DIW)，其具有用於矽工業中所需之純度。
然而，拋光劑溶液較佳還可以含有化合物，例如碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(TMAH)或前述之任何混合物。
尤佳係使用碳酸鉀。
在此情況下，拋光劑溶液的pH較佳係介於10至12的範圍，在拋光劑溶液中，該化合物的比例較佳為0.01重量%至10重量%，尤佳為0.01重量%至0.2重量%。
拋光劑溶液還可含有一或多種其他添加劑，例如表面活性添加劑(例如潤濕劑和表面活性劑)、作為保護性膠體的穩定劑、防腐劑、生物殺滅劑、醇類、以及螯合劑。
在背面拋光半導體晶圓的第二步驟中，係使用一含有研磨物的拋光劑。
在拋光劑懸浮液中，研磨物質的比例較佳為0.25重量%至20重量%，尤佳為0.25重量%至1重量%。
研磨物質顆粒的粒徑分佈較佳係為單峰分佈。
平均粒徑為5奈米至300奈米，尤佳為5奈米至50奈米。
研磨物質包含能機械移除基材材料的材料，較佳為一或多種元素鋁、鈰或矽的氧化物。
尤佳係使用含有膠體分散二氧化矽的拋光劑懸浮液。
在拋光背面的第二步驟中，與第一步驟相反，較佳係不引入例如碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(TMAH)之添加劑。
然而，拋光劑懸浮液可含有一或多種其他添加劑，例如表面活性添加劑(例如潤濕劑和表面活性劑)、作為保護性膠體的穩定劑、防腐劑、生物殺滅劑、醇類、以及螯合劑。
在背面拋光半導體晶圓的第三步驟中，係同樣使用含有研磨劑的拋光劑。
相對於第一和第二步驟，拋光壓係自8磅/平方英寸至15磅/平方英寸降至0.5磅/平方英寸至5磅/平方英寸。
在拋光劑懸浮液中，研磨物質的比例較佳為0.25重量%至20重量%，尤佳為0.25重量%至1重量%。
研磨物質顆粒的粒徑分佈較佳為單峰形狀。
平均粒徑為5奈米至300奈米，尤佳為5奈米至50奈米。
研磨物質係包含能機械移除基材材料的材料，較佳為一或多種元素鋁、鈰或矽的氧化物。
尤佳係使用含有膠體狀分散二氧化矽的拋光劑懸浮液。
在拋光背面的第三步驟中，與第一步驟相反，較佳係不引入例如碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(TMAH)之添加劑。
然而，拋光劑懸浮液可以含有一或多種其他添加劑，例如表面活性添加劑(例如潤濕劑和表面活性劑)、作為保護性膠體的穩定劑、防腐劑、生物殺滅劑、醇類、以及螯合劑。
基本上，半導體晶圓係借助於“拋光頭”，將要被拋光的側面壓在位於拋光盤上的拋光墊上。
拋光頭還包含一“固定環”，其係從側面包裹基材，並防止基材在拋光期間從拋光頭上滑落。
在現代拋光頭中，半導體晶圓遠離拋光墊的側面係位於一彈性膜上，其轉移所施加的拋光壓力。膜係藉由氣墊或液墊形成之室系統的一部分。
也可以使用以彈性支撐(“支援墊”)代替膜的拋光頭。
基材拋光係在同時於基材和拋光墊之間供應拋光劑，並藉由旋轉拋光頭和拋光盤的情況下實施。
另外，拋光頭還可以平移越過拋光墊，使得拋光墊的表面達到更廣泛的應用。
此外，本發明的方法可同樣地在單盤或多盤拋光機上實施。
較佳係使用較佳具有二個，尤佳為三個拋光盤和拋光頭的多盤拋光機。
在此情況下，可使用不同的拋光墊和不同的拋光劑。
在本發明的方法中，係將一含有研磨物質的拋光墊(FAP和FA墊)用於全部三個背面拋光步驟中，該研磨物質係結合在拋光墊上。
適合的研磨物質包含元素鈰、鋁、矽或鋯之氧化物的顆粒，或者例如碳化矽、氮化硼或金剛石的硬質物質的顆粒。
尤其適合的拋光墊係具有由重複微結構所提供之表面拓撲。這些微結構(“柱狀結構”)例如為具有圓柱形或多邊形橫截面的柱形，或角錐或截棱錐形。
此種拋光墊的更詳細說明係包含在例如WO 92/13680 A1和US 2005/227590 A1中。
尤佳係使用含有氧化鈰顆粒的拋光墊，參見例如US 6602117 B1及其中所描述的拋光墊。
所使用的FAP拋光墊的粒徑較佳係大於或等於0.1微米並小於或等於1.0微米。
如果所欲要求範圍之最高值期望一高背面粗糙度，則較佳使用0.5微米至1.0微米粒徑的FAP墊。
如果期望低背面粗糙度，則較佳係使用0.1微米至0.25微米粒徑的FAP圓。
使用粒徑遠低於0.1微米或遠高於1.0微米的粒徑均不能獲致所欲之結果。
再者，半導體晶圓的邊緣拋光較佳係在中心旋轉卡盤上進行，將半導體晶圓和相對於卡盤傾斜並帶有含經固定研磨劑的拋光墊的中心旋轉拋光鼓置於一起，將半導體晶圓與拋光鼓壓至一起，同時連續地供應不含固體的拋光劑。
在實施步驟b)之後，半導體晶圓具有一經圓整邊緣(借助傳統邊緣研磨法製造)。
在步驟c)之前或之後，將所述半導體晶圓借助拋光鼓拋光，在其表面上附著結合了具低壓縮性且含有經固定之研磨物的硬質拋光墊，同時供應鹼性溶液。
較佳地，接著在相同的拋光墊上，同時供應矽溶膠(例如具有約1重量%二氧化矽的Glanzox 3900)，於一第二步驟中進行一平滑步驟。
對此邊緣拋光，較佳係在依據本方法的步驟c)的正面和背面拋光中使用相同的拋光劑溶液和懸浮液。
此同樣應用餘於所用的拋光墊。
尤其，在邊緣拋光中，使用含有粒徑為0.1微米至1.0微米的顆粒形式的研磨物的拋光墊同樣係較佳的。
該顆粒較佳係選自以下元素的氧化物所組成的群組：鈰、鋁、矽、以及鋯。
實施例
在購自Strasbaugh Inc.的“nHance 6EG”型拋光機上進行測試。
購自Strasbaugh Inc.的拋光機係具有帶有拋光墊和拋光頭的拋光盤，其可以完全自動化地處理半導體晶圓。拋光頭係普遍地安裝並包含經固定的基板，用“襯墊(backing pad)”和可移動之固定環將其覆蓋。可以透過在二個同心壓力區域(內部壓力區域和外部壓力區域)中之基板的孔設置氣墊，在拋光期間，半導體晶圓係漂浮在該氣墊上。可以借助經壓縮的球膽加壓可移動之固定環，以預加壓拋光墊使其與半導體晶圓接觸，並保持其平坦。
在所有測試中，拋光步驟1是使用碳酸鉀溶液(0.2重量%)的粗拋光步驟。
使用不含碳酸鉀的Glanzox 3900*(1重量%)實施第二拋光步驟，並通常使用與步驟1相同的拋光壓力。
Glanzox 3900*是由日本Fujimi Incorporated以濃縮物型式提供之拋光劑懸浮液的商品名。未稀釋之溶液的pH值為10.5並含有約9重量%的膠狀二氧化矽，平均粒徑為30奈米至40奈米。
在使用比步驟1和2更低的拋光壓力，同時供應Glanzox 3900*(1重量%)且不供應碳酸鉀下，實施第三拋光步驟。
視需要的，在步驟3之後進行低壓拋光步驟，同時供應表面活性劑或表面活性劑及去離子水(DIW)。
用具有0.1微米至1微米之不同粒徑的FAP墊實施測試。
對於圖中顯示的測試，係使用具有經固定之氧化鈰研磨物的拋光墊，例如US 6602117 B1中所述。
平均粒徑為0.5微米。
關於正面的化學機械拋光，使用典型的粗拋光墊。適合此情況的例子為購自Rohm & Haas的系列SUBATM 拋光墊，例如SUBATM 1250(“粗墊”)，或典型的CMP拋光墊(“精細墊”)，例如產自Rodel®的SPM 3100。
測試1至9係包含用碳酸鉀溶液(0.2重量%)的粗拋光步驟，隨後使用不含碳酸鉀的拋光劑溶液(Glanzox 3900)進行第二拋光步驟，以及不含碳酸鉀並具有比前二個拋光步驟更低的拋光壓力的第三拋光步驟。
因此，在前二個步驟中，每一者的拋光壓力為7磅/平方英寸至13磅/平方英寸，而在第三拋光步驟中，拋光壓力為0.5磅/平方英寸至2磅/平方英寸。
測試10至13另外含有一提供去離子水(DIW)的拋光步驟。
於此，得到0.3奈米至1.7奈米的粗糙度值(250微米濾光器)。
另外，全部測試係包含拋光壓力為10磅/平方英寸至13磅/平方英寸、同時供應碳酸鉀溶液的粗拋光、提供Glanzox 3900且拋光壓力為10磅/平方英寸至13磅/平方英寸的第二拋光步驟、以及拋光壓力為0.5磅/平方英寸至3.5磅/平方英寸的第三拋光步驟。在測試14至20中，在前二步驟中，拋光劑流速為3000毫升/分鐘至5000毫升/分鐘，而在第三步驟中為350毫升/分鐘。然而在測試1中，在第二拋光步驟中的拋光劑流速為100毫升/分鐘。
第1圖係顯示依據本發明處理之直徑為300毫米的矽半導體晶圓背面的粗糙度值。在不同拋光條件下進行了15次測試。得到了1.3奈米至4.5奈米的粗糙度值(250微米濾光器)；以及第2圖係同樣顯示依據本發明處理之半導體晶圓的粗糙度值。

Claims (12)

  1. 一種製造半導體晶圓的方法，包含：a)將一矽棒切割成晶圓以提供一半導體晶圓；b)圓整該半導體晶圓的邊緣，使得該半導體晶圓包含在正面和背面上的平面，與在邊緣區域中的經圓整傾斜面(oblique surface)；以及c)拋光該半導體晶圓的正面和背面，正面拋光係包含使用一拋光墊的化學-機械拋光，該拋光墊上係不含有固定在該拋光墊上的研磨物；該半導體晶圓的背面拋光係以三個步驟進行，在每種情況下均使用一含有研磨物質的拋光墊，該研磨物質係結合在該拋光墊上，並用一拋光壓力壓在該半導體晶圓的背面上，在第一步驟中，將一不含固體的拋光劑引到該拋光墊和該半導體晶圓的背面之間，而在第二和第三步驟中係引入一含有一或多種元素鋁、鈰或矽之氧化物之研磨物質的拋光劑，在該第一和該第二步驟中係使用8磅/平方英寸至15磅/平方英寸的拋光壓力，在該第三步驟中係將該拋光壓力降至0.5磅/平方英寸至5磅/平方英寸。
  2. 如請求項1所述之方法，更包含：d)磊晶塗覆該半導體晶圓的正面。
  3. 如請求項1或2所述之方法，其中在背面拋光該半導體晶圓的該第一步驟中，該拋光劑溶液係含有去離子水(DIW)。
  4. 如請求項3所述之方法，其中該拋光劑溶液係含有選自以下群組之化合物：碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四 甲基氫氧化銨(tetramethylammonium hydroxide，TMAH)及前述之任何混合物。
  5. 如請求項4所述之方法，其中該拋光劑溶液的pH為10至12，且該化合物在該拋光劑溶液中的比例為0.01重量%至10重量%。
  6. 如請求項1或2所述之方法，其中該拋光劑懸浮液是膠體分散二氧化矽。
  7. 如請求項1或2所述之方法，其中該拋光墊係含有經固定的研磨物質，該研磨物質係呈元素鈰、鋁、矽、或鋯的氧化物的顆粒形式，或呈碳化矽、氮化硼、金剛石或前述之任何混合物的顆粒形式。
  8. 如請求項7所述之方法，其中結合在該拋光墊中的該研磨物質的粒徑係大於或等於0.1微米且小於或等於1.0微米。
  9. 一種藉由如請求項1所述之方法所製得的半導體晶圓，其具有一經拋光的正面、一經拋光的背面、以及一經圓整且經拋光的邊緣，該半導體晶圓係包含在該正面和該背面上的平面，以及在該邊緣區域中的經圓整傾斜面，且該半導體晶圓在其正面的平面上具有0.05奈米至0.2奈米的平均表面粗糙度Ra ，且在其背面的平面上具有0.3奈米至4.5奈米的平均表面粗糙度Ra ，二者都根據小於或等於250微米之空間波長表示。
  10. 如請求項9所述之半導體晶圓，其中該正面和該背面上的該經圓整面具有0.5奈米至2奈米的平均表面粗糙度Ra 。
  11. 一種藉由如請求項2所述之方法所製得的半導體晶圓，其具 有一經拋光且經磊晶塗覆的正面、一經拋光的背面、以及一經圓整且經拋光的邊緣，該半導體晶圓係包含在該正面和該背面上的平面，以及在邊緣區域中的經圓整傾斜面，且該半導體晶圓在其經磊晶塗覆的正面的平面上具有0.05奈米至0.2奈米的平均表面粗糙度Ra ，且在其背面的平面上具有0.3奈米至4.5奈米的平均表面粗糙度Ra ，二者都根據小於或等於250微米之空間波長表示。
  12. 如請求項11所述之半導體晶圓，其在該正面的傾斜且經圓整的表面上具有0.5奈米至6奈米的平均表面粗糙度Ra ，且在其背面的傾斜且經圓整的表面上具有0.5奈米至2奈米的平均表面粗糙度Ra 。
TW099118730A 2009-06-24 2010-06-09 製造半導體晶圓的方法 TWI398336B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030295.6A DE102009030295B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW201107102A TW201107102A (en) 2011-03-01
TWI398336B true TWI398336B (zh) 2013-06-11

Family

ID=43298897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118730A TWI398336B (zh) 2009-06-24 2010-06-09 製造半導體晶圓的方法

Country Status (7)

Country Link
US (1) US8389409B2 (zh)
JP (1) JP5481284B2 (zh)
KR (1) KR101291880B1 (zh)
CN (1) CN101930909B (zh)
DE (1) DE102009030295B4 (zh)
SG (1) SG187384A1 (zh)
TW (1) TWI398336B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
CN103608899B (zh) * 2011-08-05 2016-03-30 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN102983071B (zh) * 2012-12-12 2015-05-06 天津中环领先材料技术有限公司 一种使用普通砂料的单晶硅晶圆片背损伤加工方法
CN103029026B (zh) * 2012-12-13 2014-11-26 天津中环领先材料技术有限公司 一种超高清洗能力的单晶硅晶圆片清洗方法
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
US20150357180A1 (en) * 2014-06-10 2015-12-10 Sunedison Semiconductor Limited (Uen201334164H) Methods for cleaning semiconductor substrates
CN104109481B (zh) * 2014-06-26 2016-05-11 河北宇天昊远纳米材料有限公司 一种蓝宝石衬底抛光液的制备方法
CN104109482B (zh) * 2014-06-27 2016-04-20 河北宇天昊远纳米材料有限公司 一种铝合金抛光液及其制备方法
CN113945434A (zh) * 2021-08-09 2022-01-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层加工方法及系统
CN116871985B (zh) * 2023-09-05 2023-12-01 河北远东通信系统工程有限公司 一种小尺寸高频压电晶片的抛光工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0938849A (ja) * 1995-08-01 1997-02-10 Shin Etsu Handotai Co Ltd ウエーハ研磨方法
JP2002160155A (ja) * 2000-09-21 2002-06-04 Wacker Siltronic G Fuer Halbleitermaterialien Ag シリコンウェーハのメカノケミカルポリシング方法
JP2002231669A (ja) * 2001-01-29 2002-08-16 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法
US6443807B1 (en) * 1999-11-05 2002-09-03 Nec Corporation Polishing process for use in method of fabricating semiconductor device
US20030109139A1 (en) * 2001-12-06 2003-06-12 Guido Wenski Silicon semiconductor wafer, and process for producing a multiplicity of semiconductor wafers
US20040043616A1 (en) * 2002-08-30 2004-03-04 Wesley Harrison Method for processing a semiconductor wafer including back side grinding
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2009033159A (ja) * 2007-07-27 2009-02-12 Siltronic Ag 半導体材料から構成された基板を研磨する方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
US6413156B1 (en) * 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
JP2000315665A (ja) 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
CN1137013C (zh) * 1999-01-21 2004-02-04 罗德尔控股公司 改进的抛光垫及其抛光方法
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
KR20030053084A (ko) 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
JP2005525244A (ja) 2002-01-17 2005-08-25 エイエスエム・ナトゥール・インコーポレーテッド 瞬鋭なる終点検出を用いた高等な化学機械的研磨システム
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
EP1699075B1 (en) * 2003-12-05 2012-11-21 SUMCO Corporation Method for manufacturing single-side mirror surface wafer
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4517867B2 (ja) 2005-01-31 2010-08-04 株式会社Ｓｕｍｃｏ シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP4820108B2 (ja) 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0938849A (ja) * 1995-08-01 1997-02-10 Shin Etsu Handotai Co Ltd ウエーハ研磨方法
US6443807B1 (en) * 1999-11-05 2002-09-03 Nec Corporation Polishing process for use in method of fabricating semiconductor device
JP2002160155A (ja) * 2000-09-21 2002-06-04 Wacker Siltronic G Fuer Halbleitermaterialien Ag シリコンウェーハのメカノケミカルポリシング方法
JP2002231669A (ja) * 2001-01-29 2002-08-16 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法
US20030109139A1 (en) * 2001-12-06 2003-06-12 Guido Wenski Silicon semiconductor wafer, and process for producing a multiplicity of semiconductor wafers
JP2003249466A (ja) * 2001-12-06 2003-09-05 Wacker Siltronic Ag シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
US20040043616A1 (en) * 2002-08-30 2004-03-04 Wesley Harrison Method for processing a semiconductor wafer including back side grinding
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2009033159A (ja) * 2007-07-27 2009-02-12 Siltronic Ag 半導体材料から構成された基板を研磨する方法

Also Published As

Publication number Publication date
KR101291880B1 (ko) 2013-07-31
TW201107102A (en) 2011-03-01
JP2011009747A (ja) 2011-01-13
CN101930909A (zh) 2010-12-29
JP5481284B2 (ja) 2014-04-23
CN101930909B (zh) 2012-04-04
DE102009030295B4 (de) 2014-05-08
US20100327414A1 (en) 2010-12-30
US8389409B2 (en) 2013-03-05
SG187384A1 (en) 2013-02-28
DE102009030295A1 (de) 2011-01-05
KR20100138748A (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
TWI398336B (zh) 製造半導體晶圓的方法
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
KR100979737B1 (ko) 반도체 재료 기판의 폴리싱 방법
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
TWI433226B (zh) 用於拋光具有應力鬆弛Ｓｉ1＿ｘＧｅｘ層之半導體晶圓之方法
JP5853041B2 (ja) 半導体材料ウェハを研磨するための方法
US8500516B2 (en) Method for polishing a semiconductor wafer
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
JP5286381B2 (ja) 半導体ウエハの研磨方法
KR20230092807A (ko) 반도체 기판을 폴리싱하기 위한 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees