CN101786260B - 消除浅沟道隔离中角落效应的研磨方法 - Google Patents

消除浅沟道隔离中角落效应的研磨方法 Download PDF

Info

Publication number
CN101786260B
CN101786260B CN2009100459365A CN200910045936A CN101786260B CN 101786260 B CN101786260 B CN 101786260B CN 2009100459365 A CN2009100459365 A CN 2009100459365A CN 200910045936 A CN200910045936 A CN 200910045936A CN 101786260 B CN101786260 B CN 101786260B
Authority
CN
China
Prior art keywords
grinding
shallow trench
trench isolation
corner effect
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100459365A
Other languages
English (en)
Other versions
CN101786260A (zh
Inventor
邓永平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100459365A priority Critical patent/CN101786260B/zh
Publication of CN101786260A publication Critical patent/CN101786260A/zh
Application granted granted Critical
Publication of CN101786260B publication Critical patent/CN101786260B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种消除浅沟道隔离中角落效应的研磨方法，包括将晶片放置于研磨台上，用一握柄抓住所述晶片，所述研磨台与所述晶片表面之间的研磨压力为1.9至2.1磅/平方英寸，所述研磨台旋转速度为71至75转/分钟，所述握柄旋转速度为65至69转/分钟，本发明减小了研磨压力并减慢了研磨时旋转的速度，从而有效地避免了浅沟道隔离中角落效应的问题的发生。

Description

消除浅沟道隔离中角落效应的研磨方法
技术领域
本发明涉及一种半导体工艺，尤其涉及一种消除浅沟道隔离中角落效应的研磨方法。
背景技术
在集成电路蓬勃发展的今天，元件缩小化与集成化是必然的趋势，也是各界积极发展的重要课题。当元件尺寸逐渐缩小，集成度(Integration)逐渐提高，元件间的隔离结构也必须缩小，因此元件隔离技术困难度也逐渐增高。元件隔离有利于区域氧化法(Local Oxidation，LOCOS)来形成的场氧化层(FieldOxide)，由于场氧化层受限于其外形的鸟嘴(Birds Beak)特征，要缩小其尺寸实有困难。有鉴于此，已有其他元件隔离方法持续被发展出来，其中以浅沟道隔离(Shallow Trench Isolation，STI)最被广泛应用，尤其应用于次半微米(Sub-half Micron)的集成电路制作工艺中。
浅沟道隔离的制造，一般使用氮化硅作为硬掩膜，以各向异性(anisotropy)蚀刻法在半导体基底上定义陡峭的沟槽，之后再将沟槽填满氧化物，形成氧化物插塞，以作为元件浅沟道隔离结构，这样制作，往往会在氧化硅插塞边缘形成凹陷部分，而产生所谓的角落效应(Corner Effect)。在后续的制造过程中，例如利用离子注入形成源极与漏极时，此一边缘角落将会积累电荷，引起晶体管通道中不正常的次临限电流(Subthreshold Current)而导致颈结效应(KinkEffect)，使得晶体管无法正常运作。0.13微米以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用浅沟道隔离(STI)工艺形成，图1为浅沟道隔离结构示意图，在这种工艺中，先在衬底100上形成浅沟道，元件之间用刻蚀的沟槽130隔开，然后在沟槽侧壁和底部形成衬垫氧化层110，再利用化学气相沉淀(CVD)在浅沟道中填入绝缘介质，例如氧化硅。在填入绝缘介质以后，沉淀致密且硬度较高的氧化硅层刻蚀停止层120，然后用化学机械研磨(CMP)的方法研磨上述填充的绝缘物质使沟槽表面平坦化。
浅沟槽隔离结构的制造工艺中，在半导体基底材料上形成沟槽130后，隔离沟槽的侧壁在后续的工艺步骤(如热氧化工艺)中发生氧化，其结果造成隔离沟槽基底的体积膨胀，因而引发沟槽侧壁与绝缘填充物之间的应力问题，在浅沟槽内形成衬垫氧化层110后，衬垫材料与绝缘填充物之间也会产生应力。而且应力较为集中的部位多位于沟槽130与衬底100表面相连接的拐角部140处，如图1所示。当器件的特征尺寸进入到65纳米以及65纳米以下的工艺节点后，元件的密集程度越来越高，元件之间的空间距离变得非常微小，这种应力会改变沟槽两侧NMOS和PMOS的沟道晶格结构，影响载流子浓度，导致载流子的迁移率的改变，增加了产生漏电流的机会。
化学机械研磨法是提供超大规模(VLSI)或特大规模集成(ULSI)工艺过程的“全面性平坦化”的一种技术，这种技术是利用类似“磨具”的机械式研磨远离，配合适当的化学助剂，把晶片表面高低起伏不一的轮廓加以磨平的平坦化技术。图2表示化学机械研磨平坦化工艺过程的设备简图，在图2中，一个用来进行晶片14研磨的研磨台10，以及一个用来抓住被研磨晶片14的握柄16所组成。其中，握柄16抓住晶片14的背面，然后，把晶片14的正面压在铺有一层研磨垫12的研磨台10上，以进行化学机械研磨。当化学机械研磨在进行时，研磨台10和握柄16均顺着一定的方向旋转，而且在研磨时，用来帮助化学机械研磨进行的化学助剂(图中未示)，持续不停地供应到研磨台10上，即利用化学助剂所提供的化学反应，以及晶片14在研磨台10上所承受的机械研磨，把晶片14上凸出的沉积层一步一步地加以去除。目前，研磨台10对晶片14表面施加的研磨压力为4磅/平方英寸，而研磨台10的旋转速度为110转/分钟，握柄16的旋转速度为108转/分钟，两者转向相反，这样可以以较短的时间将晶片研磨好，但是，在这种研磨压力和旋转速度下，角落效应却十分的明显，这是因为较大的研磨压力和较快的旋转速度会增大沟槽侧壁与绝缘填充物之间的应力，因此，要避免在研磨过程中产生角落效应，就必须减小沟槽侧壁与绝缘填充物之间的应力。
发明内容
为了克服现有技术中存在的研磨过程发生浅沟道隔离的角落效应从而导致产品缺陷的问题，本发明提供一种在研磨过程中避免角落效应从而保证产品良率的研磨方法。
为了实现上述目的，本发明提出一种消除浅沟道隔离中角落效应的研磨方法，包括将晶片放置于研磨台上，用一握柄抓住所述晶片，所述研磨台与所述晶片表面之间的研磨压力为1.9至2.1磅/平方英寸，所述研磨台旋转速度为71至75转/分钟，所述握柄旋转速度为65至69转/分钟。
可选的，所述研磨压力为2磅/平方英寸。
可选的，所述研磨台旋转速度为73转/分钟。
可选的，所述握柄旋转速度为67转/分钟。
可选的，所述研磨台和所述握柄的旋转方向相反。
本发明消除浅沟道隔离中角落效应的研磨方法的有益技术效果为：本发明在研磨过程中通过减小研磨的压力以及降低研磨台旋转速度和握柄的旋转速度，从而减小了晶片内的沟槽侧壁与绝缘填充物之间的应力，避免了在研磨过程中产生角落效应。
附图说明
图1为浅沟道隔离结构示意图；
图2为化学机械研磨平坦化工艺过程的设备简图。
具体实施方式
以下结合具体实施方式对本发明的消除浅沟道隔离中角落效应的研磨方法作进一步的详细说明。
在背景技术中提到的角落效应的危害很大，例如利用离子注入形成源极与漏极时，此一边缘角落将会积累电荷，引起晶体管通道中不正常的次临限电流而导致颈结效应，使得晶体管无法正常运作，目前在研磨过程中，由于一些研磨参数的设置的不恰当，也会导致角落效应的产生。
如图2所示，为了避免上述问题的发生，本发明提出一种消除浅沟道隔离中角落效应的研磨方法，包括将晶片14放置于研磨台10的研磨垫12上，用一握柄16抓住所述晶片14并将其按压在研磨垫12上，所述研磨台10与所述晶片14表面之间的研磨压力为1.9至2.1磅/平方英寸，优选的，所述研磨压力为2磅/平方英寸，所述研磨台10旋转速度为71至75转/分钟，优选的，所述研磨台旋转速度为73转/分钟，所述握柄16旋转速度为65至69转/分钟，优选的，所述握柄旋转速度为67转/分钟，所述研磨台和所述握柄的旋转方向相反。
新的研磨压力是原先研磨压力的一半左右，而研磨速度也较原先的研磨速度大大的减慢，这样的操作，研磨时间大概会是原先研磨时间的2倍左右，但是在研磨过程，由于压力和转速的减小，晶片中沟槽侧壁与绝缘填充物之间的应力也相应的减小很多，从而能够有效的避免角落损坏，也避免了产品不必要的缺陷的发生，从而提高了产品的良率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种消除浅沟道隔离中角落效应的研磨方法，包括将晶片放置于研磨台上，用一握柄抓住所述晶片，其特征在于：所述研磨台与所述晶片表面之间的研磨压力为1.9至2.1磅/平方英寸，所述研磨台旋转速度为71至75转/分钟，所述握柄旋转速度为65至69转/分钟。
2.根据权利要求1所述一种消除浅沟道隔离中角落效应的研磨方法，其特征在于所述研磨压力为2磅/平方英寸。
3.根据权利要求1所述一种消除浅沟道隔离中角落效应的研磨方法，其特征在于所述研磨台旋转速度为73转/分钟。
4.根据权利要求1所述一种消除浅沟道隔离中角落效应的研磨方法，其特征在于所述握柄旋转速度为67转/分钟。
5.根据权利要求1所述一种消除浅沟道隔离中角落效应的研磨方法，其特征在于所述研磨台和所述握柄的旋转方向相反。
CN2009100459365A 2009-01-22 2009-01-22 消除浅沟道隔离中角落效应的研磨方法 Expired - Fee Related CN101786260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100459365A CN101786260B (zh) 2009-01-22 2009-01-22 消除浅沟道隔离中角落效应的研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100459365A CN101786260B (zh) 2009-01-22 2009-01-22 消除浅沟道隔离中角落效应的研磨方法

Publications (2)

Publication Number Publication Date
CN101786260A CN101786260A (zh) 2010-07-28
CN101786260B true CN101786260B (zh) 2012-03-28

Family

ID=42529711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100459365A Expired - Fee Related CN101786260B (zh) 2009-01-22 2009-01-22 消除浅沟道隔离中角落效应的研磨方法

Country Status (1)

Country Link
CN (1) CN101786260B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232290A (zh) * 1998-04-15 1999-10-20 世大积体电路股份有限公司 避免碟形凹陷的浅沟槽隔离方法
EP1068928A2 (en) * 1999-02-11 2001-01-17 Applied Materials, Inc. Chemical mechanical polishing processes and components
US6672941B1 (en) * 1998-11-16 2004-01-06 Taiwan Semiconductor Manufacturing Company Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
CN101195729A (zh) * 2006-12-08 2008-06-11 安集微电子（上海）有限公司 非离子型聚合物在自停止多晶硅抛光液制备及使用中的应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232290A (zh) * 1998-04-15 1999-10-20 世大积体电路股份有限公司 避免碟形凹陷的浅沟槽隔离方法
US6672941B1 (en) * 1998-11-16 2004-01-06 Taiwan Semiconductor Manufacturing Company Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
EP1068928A2 (en) * 1999-02-11 2001-01-17 Applied Materials, Inc. Chemical mechanical polishing processes and components
CN101195729A (zh) * 2006-12-08 2008-06-11 安集微电子（上海）有限公司 非离子型聚合物在自停止多晶硅抛光液制备及使用中的应用

Also Published As

Publication number Publication date
CN101786260A (zh) 2010-07-28

Similar Documents

Publication Publication Date Title
US6284660B1 (en) Method for improving CMP processing
US8153526B2 (en) High planarizing method for use in a gate last process
CN105374874B (zh) 用于FinFET器件的结构和方法
US9076766B2 (en) Mechanism for forming metal gate structure
US7955937B2 (en) Method for manufacturing semiconductor device comprising SOI transistors and bulk transistors
WO2011054852A1 (en) Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US9953878B2 (en) Method of forming a semiconductor device
CN104733314B (zh) 半导体结构及其形成方法
CN106684030A (zh) 浅沟槽隔离结构的制造方法
US7381624B2 (en) Technique for forming a substrate having crystalline semiconductor regions of different characteristics located above a crystalline bulk substrate
TW201432912A (zh) 半導體裝置及其製作方法
CN107017161A (zh) 一种减小sti‑cmp过程中碟型凹陷的方法
CN109994429B (zh) 半导体器件及其形成方法
Ong et al. Ge-and III/V-CMP for integration of high mobility channel materials
US8940615B2 (en) Method of forming isolation structure
CN101786260B (zh) 消除浅沟道隔离中角落效应的研磨方法
CN103594411A (zh) 绝缘体上锗硅的形成方法
CN104576539B (zh) 半导体结构形成方法
US8716102B2 (en) Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process
US8679940B2 (en) Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
KR100929731B1 (ko) 반도체 소자의 제조 방법
US6110795A (en) Method of fabricating shallow trench isolation
JP2006196512A (ja) 半導体装置の製造方法
US9437472B2 (en) Semiconductor line feature and manufacturing method thereof
US11114331B2 (en) Method for fabricating shallow trench isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20200122

CF01 Termination of patent right due to non-payment of annual fee