TW454274B - Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same - Google Patents

Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same Download PDF

Info

Publication number
TW454274B
TW454274B TW089105702A TW89105702A TW454274B TW 454274 B TW454274 B TW 454274B TW 089105702 A TW089105702 A TW 089105702A TW 89105702 A TW89105702 A TW 89105702A TW 454274 B TW454274 B TW 454274B
Authority
TW
Taiwan
Prior art keywords
resin
substrate
cutting
semiconductor
wafer
Prior art date
Application number
TW089105702A
Other languages
English (en)
Inventor
Koji Miyata
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW454274B publication Critical patent/TW454274B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 454^74 五、發明說明（1 ) 相關發明對照 二土此本發明乃關係到1999年7月3 〇日所提出的日本專利 ΐίΓ11卜2161G8，依美國專利主張其 先榷，茲揭露係加以組入於此作爲其總体的參照。 發明背景技藝 ' 1.發明領域 本此本發明乃關係到一樹脂封裝半導體裝置之—基質， —樹脂封裝半導體裝置以及其製造之一製程，更特^地係 其乃關係ίί用於一球格陣列（BGA)型（被稱爲—片尺寸封裝 (CSP))之一樹脂封裝半導體裝置之—基質，以及其製造之 —製程。 2 .相關技藝 習知如圖14(c)中所顯示稱爲CSP的BGA型樹脂封裝半導 體裝置已廣泛地加以應用。 該樹脂封裝半導體裝置包含用於安置一半導體晶片之一 佈線基質2 5 (其上包括一模式化佈線2 6，用於外部連接的 數個苐一穿孔31以及覆蓋第一穿孔31的整個開口且構成 部份模式化佈線2 6的數個陸地2 7 )，以及該基質上所安置 之一半導體晶片’該半導體晶片2 1係經由使用一金線2 3 之佈線鍵結而電氣式地加以連接至模式化佈線2 6，該半導 體晶片2 1與金線2 3係使用一樹脂2 2當作封裝材料來加以 封裝，此外用於外部連接的外部端子2 4係被安置在該佈線 基質25之一晶片安置.面之一反面上且藉由該陸地27電氣 式加以連接至半導體晶片2 1。 -4-
----------C 裝·！ (請先閲讀背面之注意事項再填寫本頁) i訂. -Φ 45 4 4R7 之第89105702號專利申請案 中文說明書修正頁亏7% A7 B7 五、發明説明（2 ) 該_樹脂封裝半導體裝置係藉由後續方式加以製造。 首先如圖9 (a)與9 (b)中所顯示用於安置該外部端子的 一穿孔31係形成於佈線基質25之一區域陣列矩侔中，於 該佈線基質25之一表面上安置有半導體晶片幻，該模式 化佈線26與用於外部連接的陸地27係形成一導電膜，= 代表切削線的記號3 0係在佈線基質2 5之周邊上^成導電 膜，該陸地2 7部份充當模式化佈線2 6且覆蓋各別的第一 穿孔3 1。 接著如圖10(a)與10(b)所顯示之該半導體晶片21係安置 在佈線基質25上，而且經由使用金線23之佈線鍵結而電 氣式地加以連接至佈線基質2 5上所形成的模式化佈線2 6 處。 後續地如圖U(a)與丨l(b)所顯示的半導體晶片2〗係配置 在佈線基質.25上，而且該金線23藉由一傳遞模技術以樹 脂2 2加以封裝成為.一片。 經濟部中央標準局—工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 接著如圖12(a)，12(b)，14(a)與14(b)中所顯示者般，如此 封裝之該半導體晶片2 1被分成個別的晶片，在此時如圖 14(a)中所顯示者般之佈線基質25之一表面（外部端子所欲 安置處）係被黏接至用於佈線基質之一夾具3 3，該佈線基 質2 5之晶片安置面朝上以致於切削線的記號3 〇可自該佈 線基質2 5之晶片安置面側加以觀察，該切削線係由連接在 佈線基質2 5之周邊的反側上所形成的一對記號3 〇所定 義’該樹脂2 2與其下的佈線基質2 5係在圖14(a)中所顯示 之一作業中以一單切刃2 9沿著切削線加以切削與分割》 -5- 本紙張尺度適用中國國家標準（CMS) A4規格（210X297公釐） 454毛74 五、發明說明（3 ) 以下如圖13(a)，13(b)與14(c)中所顯示者般，該外部端子 24係自外部端子安置面加以安置於第一穿孔31處且施以 一重流製程以金屬式地键結外部端子2 4和模式化佈線2 6 或陸地2 7，'所以得以獲得一終製品。 然而在上述的製程中，因爲以樹脂2 2加以封裝的佈線基 负2 5係藉由辨識指出樹脂2 2周邊之佈線基質2 5上所提供 的切削線之記號30來加以切削與分割成爲個別產品，用於 安置外部端子2 4的製程係在產品的分割之後執行，因此該 外部端子2 4須分別地加以安置在樹脂封裝半導體裝置上而 降低了生產性。 另外指示切削線的記號3 0與第一穿孔3 1的形成分別加 以形成，所以該記號與第一穿孔傾向於不對齊，而會使得 切削後難以控制樹脂2 2的邊緣與第一穿孔3 i間的位置關 係。 此外在佈線基質25上所安置的所有半導體晶片21係以 樹脂2 2加以封裝成一片，由於佈線基質2 5，樹脂2 2與半 導體晶片2 1間在線膨脹係數上的差異而產生翹曲，該佈線 基質2 5與樹脂2 2的接觸區域愈大則基質2 5所發生的翹曲 愈大。 所以因爲該佈線基質2 5在翹曲上的增加，在佈線基質 2 5的運达上或在後續製程中於外部端子2 4與陸地的連接 上皆有問題。 更有甚者在上述的製程中’以樹脂22加以封裝在佈線基 質2 5上的半導體晶片2丨係藉由切削加以分割爲個別晶片 "6 - 本紙張尺度適用中國國冢標準（CNS)A4規格（2W χ挪公£· 五、 形 覆 陸 孔 片 經濟部智慧財產局員工消費合作社印製 第 第 的 反 發明說明（ 1即不同材料所形成的佈線基質2 5與樹脂2 2係在一作 f中以一單切刀2 9加以切削，因此該切刃2 9會極度地磨 損。 、，外口爲該树月曰2 2的切削面與佈線基質2 5係位於相同 平面，故該樹脂22與佈線基質25可在其間之一介面處彼 此容易地加以分隔。· 發明概要 此外本發明提供了用於樹脂封裝半導體纟置之一基質， 其包含：一第一區域（用於安置數個半導體晶片，其中 2個模式化佈線’料外料接之數個第—穿孔以及 :弟-穿孔的整個開口且構成部份模式化佈線的數個 1L’以及一第二區域（此處未安置半導體晶片），該第 與罘二區域係於相同表面上加以形成，其中數個第二穿 (其開口以一導電膜整個加以覆蓋）係形成於第二區域中 此外本發明提供了用於製造_樹脂封裝半導體裝置之 :’孩製程包含以下步驟：⑷在用於安置該半導體晶π X基質的—個半導體晶片内形成用於第—區域中的 =之數個第一穿孔以及未安置半導體晶片之-第二區域 個第二穿孔；⑻在該基質之-晶片安置面上形成- 一 ^:將料電膜模式化成爲數個模式化佈線血覆客 二：開口且構成部份模式化佈線，並成爲覆蓋 一穿孔的整個開口之一導雷趨彳./、必 半導體晶片安置在該基質的晶片安置^個或兩個以上 穿孔處之外部連接端子從晶片安置面的一個== (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適財目€標準（CNS)A4規格（210 X 297公楚了
五、發明說明（5 454琴74 2. 側安置至晶片安置面，且將半導體晶片經過陸地連接至外 部端子；（e)以用於封裝之一樹脂將數個半導體晶片封裝成 一片；以及（f)藉由切削該基質以及樹脂（其乃來自於藉著 使用第二穿孔與導電模式定義一切削位置以此順序所得之 基質的端子安置面）將產生的基質分割用於個別半導體晶 片。 又本發明所提供的一種樹脂半導體裝置包含：一基質用 於安置一半導體晶片，其上包括—模式化佈線（用於外部 連接的數個—第一穿孔以及覆蓋第一穿孔的整個開口且構成._ 部份模式化佈線的數個陸地），該基質上所安置之數個半 導體晶片，以一樹脂所封裝的半導體晶片以及端子（用於 被士置在該基質之一晶片安置面之一反面上與經過該陸地 電氣式加以連接至半導體晶片的外部連接），其中數個半 導體晶片係被分割成爲兩群或多群，而各群係以樹脂加以 封笨成一片。 本發明應用的這些與其他目的從此後所給予的詳細敘述 將立即變得更爲明顯，然而應瞭解因爲在該發明的精神與— 範疇内，無數的變化與改良對於那些熟習於此技藝者將從 η _ 此詳細叙述立即變得明顯，故指出該發明較佳具體實例 時，詳細敘述與特別實施例係僅供舉例説明。 簡單圖式説明 圖1 (a)至6 (a)係爲從晶片安置面所觀察到之一半導體装 置之概要平面示圖，而圖1 (b)至6 (b)係爲從外部端子安置 面所觀察到之半導體裝置之概要平面示圖用於舉例説明根. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i- I I I I 1 I . - /1 裝！—--—訂·--111—-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 ^54^74 弟89丨057〇2號專利申請案 ---ί文說明書修正年7月、 6 五、發明説明（ Ξ本發”製造—樹料裝何时置之製程的-個實施 製 二導:;置之概要剖一一舉 程實施例； 戶斤Κ 一樹脂封裝半導體裝置的-個 圖8⑷係為一平面示圖舉例說明了根據本發 樹月日封裝半導體裝置的一 衣绝一 ^ ^ 调1%實施例中所使用的樹脂妞 裝 型，圖8(b)為圖8⑷中之㈣，線剖面圖. 曰封 裝 置 根 知 置圖:_⑷係為從晶片安置面所觀察到之 二::::體:::(:=為從外部… 據本發明所製造一樹脂封裝::::置 例說明 製程； < 灰备的一個習 訂 造 圖14(a)至14(c)係為概要的剖面示圖舉例 、 —樹脂封裝半導體裝置之習知製程。 Π 了用於製 元件對照表 1 5 2 1 semiconductor chip 半導體晶片 2,22resin 樹脂 3,23 Au wire 金線 4 external connection 外部連接 5’25wiring substrate 佈線基質 6.26 patterned wiring 模式化佈線 7.27 land 陸地 8 first cutting blade 第一切刀 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 A7 B7 五、發明說明（ 9 second cutting blade 第二切；9 10 conductive pattern 導電模式 11 second through hole 第二穿孔 13,33 jig 夾具 14,31 first through hole 第一穿孔 1 5 m ο 1 d模子 15b space 空間 16holdingmember 容納元件 2 2 r e s i n e n c a p s u 1 a n t 樹脂封裝劑 24 external terminal 外部端子 2 9 cutting blade 切刃 30mark記號 較佳具體實例説明 用於本發明之該樹脂封裝半導體裝置之基質係用來安置 樹脂封裝半導體裝置之半導體晶片，而且包括_第—區二 (用於安置該半導體晶片），以及—第二區域（在同表面上 未安置半導體晶片），該第一區域包括數個模式化佈線， 用於外部連接之數個第一穿孔以及覆蓋第一穿孔的整個開 口且構成部份模式化佈線的陸地，該第二區域包括數個穿 孔（其開口以一導電膜整個加以覆蓋）。 用於該樹脂封裝半導體裝置之基質並非特別地受制而係 任何共通用來安置樹脂封裝半導體裝置者皆可加以使用， 此等例子包括聚硫亞氨，陶瓷以及類似之物，其中強化玻 璃環氧樹脂與聚硯亞氨較佳，該基質的厚度並非特別地受 (請先閱讀背面之注意事項再填寫本頁) 1 I '', 裝--------訂---------- 經濟部智慧財產局員工消費合作社印製
五、發明說明（8 ) 454^74 限，但約爲0.1至2.0毫米爲佳，該基質的外型並非特別地 受制’但是最好爲一長方型。 於該第一區域中所形成的第一穿孔係被用爲電氣式地將 —半導體晶片連接至外部端子，該穿孔的尺寸，數目與配 置係根據外部端子的尺寸；欲獲得的半導體晶片或樹脂封 裝半導體裝置與類似物之形狀，尺寸與效能來決定是否適 當’例如用於安置約1 〇毫米乘i 〇毫米之一半導體晶片， 最好形成約20至500個具備約〇.25毫米至〇 42毫米之—直徑 的穿孔。 . 該模式化佈線與陸地係以一導電膜加以形成，該導電膜 可以任何共通用作一電極之材料加以形成，例如該導電膜 可爲像是金，銅，鎳，路，鶴，鐵，鉬等之一單層或覆層 金屬，該該導電膜之厚度例如可爲約1 5至3 〇微米，該模 式化佈線與陸地的形狀，尺寸與數目可根據欲獲得的半導 體聶片或樹脂封裝半導.體裝置之形狀，尺寸與效能來決定 是否適當’此處之陸地需要加以模式化以覆蓋第一穿孔的 整個開口’依照該半導體晶片或樹脂封裝半導體裝置之效一 能與其類似，該陸地可加以模式化以致於一陸地覆蓋一第 一穿孔或替代地一陸地覆蓋數個第一穿孔。 該第二穿孔係在半導體晶片所安置的區域外之一區域 (第一區域）内加以形成，最好一對第二穿孔係對稱於一長 方形基質的X方向與Y方向的一個中心線來加以形式，提 供數個第二穿孔更好，易言之，在長方形基質中，該第二 穿孔係在基質的周邊上加以形成’而且最好沿著基質的側 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) '-( · 裝--------訂---------· 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 邊以均勻間隔（例如稍大於欲被安置之一半導體晶片之一 侧的長度的間隔）來形成第二穿孔，以致於一半導體晶片 乃位於藉由連接沿著該基質反側所形成的第二穿孔對所提 供的四條線所定義之一區域内，該第二穿孔的尺寸可與第 一穿孔的尺寸相同或不同，只要其可加以辨認作爲記號即 0 此外該第二穿孔的開口需以一導電模式完全地加以覆 蓋，該導電模式可以如上述導電膜的相同種類之一導電膜 加以形成，該導電模式最好以如组成模式化佈線與陸地的 膜相同的導電膜加以形成。 根據用於製造本發明的樹脂封裝半導體裝置之該製程， 用於外部連接的數個第一穿孔係在用於安置半導體晶片處 之-基質之第一區域内加以形成，而數個第二穿孔係於步 驟（a)中未安置半導體晶片處的第二區域内加以形成。 該第-與第二穿孔可藉由一已知的技術(例如⑽或類 似万式）使用藉由微影與蝕刻法所形成之一記號來加以形 ^ :該第-與第二穿孔可個別地加以形成，但最好同時藉 疋知其間來加以形成而簡化該製程。 電 於步驟⑻中，在該基質之一晶片安置面上形成一導 膜，孩導電膜加以模式化成爲數個模式化佈線，覆蓋第 穿孔的整個開口且構成部份模式化料的數個陸地，以 2第二穿孔的整個開口之—導電模式，該模式化佈線 陸地’以及導電模式，可藉由一 精由已知的技術（像是微影 蝕刻法）來加以形成。 -12- χ 297公釐） 本紐尺度適財S國家標準(CNS〉A4規格（2Ϊ^ 454^7 五、發明說明（1〇 ) 於步驟（c)中，將兩個或兩個以上的半導 基質的晶片安置面上。 a日曰女在該 閱
該半導體晶片需要藉由使时是環氧樹脂之—黏 以安置於基質上以致於像是佈線，在面 所形成的塾電極之端予可電氣式地加以連接：c 成的模式化侔線，陸地或類似物，例如該半 Z 端子可經由含有-導電材料之-黏接劑加以 基ΐ’由使用像是金，銅或類似之物所線鍵結加以 連接至基質上的模式化佈線。 :步驟，，該外部端子係從基質的晶片安置面之一反 訂 半導第";穿孔處且電氣式地經過陸地加以連接至 +導“片，料部端子與半導體晶片間的電氣連接 ::1卜二：子安置於第一穿孔上或插入其中且接著在其間 施以用於金屬鍵結之—重流製程而加以實現 _ ==，該外部端子以像是·焊劑，金或類似物之二 種球型’柱型或菱鏡型爲適合，該外部端子 基質厚度之—尺寸，即在-最終階段外部端 子穿過第一穿孔之一尺寸。 裝個或更多的半導體晶片係以樹脂作爲封 半導體晶片：裝ΓΠ脂Γ可藉由將所有在基質上的 八 牛或猎由將基質上的數個半導體晶片 | 著將各群封裝成-件來加以達成，該半 7 成群與其樹脂封裝較所有的半導體晶片封装 成一件的木例更能避免輕曲，於如此之一案例中（該半導 本紙張尺μ財 454^74 經濟部智慧財產局員工消費合作社印製 五、發明說明（11 ) 體晶片係被分割成群而各群以一樹脂加以封裝），最好以 樹脂個自地加以封裝成一片的半導體晶片群間之一間隙係 爲垂直於該基質的一個長度方向。 »衾树脂封裝的方法可爲一.共通的方法’像是一種方法乃 使用一個具有一預定形狀穴的模子，或是一種將樹脂在基 質（其上安置有半導體晶片）上流動或將樹脂施加在基質 (其上安置有半導體晶片）上的方法，該樹脂並不特別受限 但是最好爲不損害半導體晶片，基質上模式化佈線，鍵結 線或類似者物之一材料’此處較佳的實施例包括在低溫溶 化之一材料’具備適當黏裯性之一材料及/或在適當條件 下於一適當期間調質之一材料，更特別地是.環氧樹脂或類 似物係被使用，該樹脂的厚度可根據所欲獲得的半導體晶 片或半導體裝置的尺寸適當地加以調整，但例如約爲距基 質面0.4至1 .〇毫米之一厚度爲適合。 於步驟（f)中該基質與樹脂係以此順序藉由用第二穿孔和 導電模式來定義切削位置自外部端子安置面處加以切削， 即孩第二穿孔與覆蓋第二穿孔的整個開口之導電模式充當 指出切削位置的記號，該切削位置的記號辨識可藉由先前 技藝中所共通使用之一已知技術加以實現。 孩基質係藉由自基質的端子安置面切削基質加以分割成 個自晶片，針對切削，該基質與樹脂係以此順序於一作業 或二或多次作業中繼續地加以切削，該基質首先以一第 切刃加以切削，接著該樹脂係以較第一切刃爲薄之一第 切刀加以切削。 二 <請先閱讀背面之注音？事項再填寫本頁) '裝 «III — 私紙張尺度適財_家^HfS)A4規格⑵〇 -14- A7 五、發明說明（12 經濟部智慧財產局員工消費合作社印製 該第一切刀僅用於切削基質而且最好，較切削樹脂更適 合用於切削基質，更爲特別地是該第一切刀係爲一碟片型 旋轉元件’其中一預定尺寸的磨粒係固定於其外側周緣 上，其之一實施例包括慣例上被用於一碟片切削技術中之 一切刀，磨粒之一實施例包括鑽石與類似物而具備約2〇至 60微米之一平均直徑，該碟片型旋轉元件自身最好由一相 當硬的金屬或鑽石加以製成，該而該第一切刀的厚度係爲 150至250微米。 該第—切刀被用於切削基質處通常最好以一夾具或類似 物來固定該基質的晶片安置面（即樹脂側）且藉著辨識與使 用第二穿孔當作指出切削位置的參考記號從端子安置面處 切削基質，因此該基質可精確地從端子安置面側加以切 至一預定形狀，此外該第一切刀最好在基質與樹脂間之 介面處停止以致於僅有該基質係被切削。 菽第二切刀係爲主要用於切削樹脂之—切刀，較切削 質更爲適用於切削樹脂，更爲特別地是該第二切刀係爲 碟片型旋轉元件，其中具有粒子尺寸大於第-切刀所有 之磨粒係固^其外侧周緣上，其之-實施例包括慣例 被用於碟片切削技術中之一切刀，該磨粒可具備約2 〇 60微米之—粒子尺寸，用於磨粒與旋轉元件的材料可與 T第：切刀者相同’該第二切刀的厚度最好較第-切刃 厚度爲薄例如約爲100至200微米。 广該〃第_二切刀係被用於切削樹脂，而其最好切在該基質 以罘士刀刀自端子安置面加以切削之處(樹脂已被曝 削 基 者 上 至 的 已 露
(請先閱讀背面之注意事項再填寫本頁) 2.五、發明說明（13 A7 B7 處），以致於僅有樹脂被切削。 然而於本發明中’以第-切刀的切削與以第二切刃的切 削可加以顚倒，更爲特定地説即該基質與樹脂首先以第二 切刃從端子安置面加以切削，且接著僅該基質在第二切刀 已切削處以第一切刃再次地加以切削。 因此該基質與樹脂的切面可避免構成相同平面，即該樹 月旨（其中半導體晶片被封裝）的外周邊係大於半導體晶=上 所安置之基質所有者’該基質之邊緣與樹脂之邊緣:的距 離例如約爲20至50微米爲適當，換言之該半導體晶片 士置之基質面積假没約爲樹脂封裝半導體裝詈所占有 積之百分之80至90,而該基質的邊緣最好在半導體= 的邊緣内側加以定位。 ^ 這些步驟容許了用於個別半導體晶片之所獲得基質的 割，此外該基質與樹脂的切削面避免構成相同的平面。 以下根據本發明用於該樹脂封裝半導體裝置的基質， 脂封裝半導體裝置與其製程將參照圖形加以解釋。 如圖1(a)與1(b)中所顯示般，用於本發明之樹脂封 導體裝置之該基質包括第二穿孔，其開口以一導電模式] 整個地加以覆蓋，而且其係在除了用於安置半導體片1 之一第一區域外之一區域（一第二區域）中加以形^# 二穿孔與導電模式10充當指出一晶片安置面反側之一：部 端子安置面上切削線的記號，因爲該基質5係爲長方形， 該第二穿孔係對稱於佈線基質5之一 χ方向與_ γ方向^丄 中心線成對地置放形成，數個第二穿孔對係被形成。° 所 面 置 裝 分 樹 10 訂 I__________ _16 _ 未紙張尺度適用中關家標準（CNS)A4規格（21G X 297公釐 45 4|7 4
五、發明說明（14 經濟部智慧財產局員工消費合作社印製 該弟二穿孔係與第—傘 穿孔同時形成，因此該製程德s 4a 乘而該第-與第二穿 口此Μ祆避免相置，因此用於封裝之嫩A、、 j耵A 下被錯片1間的宕社Μ β 9 '位於一終製品中的半導體晶 片1間的4關係可以確定地加以控制。於根據本發明的樹脂封裝半導體裝置中 1分成兩群而各群如圄·3,、Α 守"to·日日片 ?各_如圖3⑷中所顯示者般已一樹脂 裝在一片中，封裝半導献 千事眩日曰片群間之一間隙係垂直於佈線 基％5(—長度方向加乂 — Π加以形成，於如此一狀態下之樹脂 裝可防止侔線基質的翹曲。用於該樹I日封裝半導體裝置的上述基質與樹脂封裝半導 體裝置係以以下步驟加以製成。 首先如圖1(a)與1(b)中所顯示者，用於安置外部端子之 數個第-穿孔1 4係於聚硫亞氨之佈線基質5的第-區域中 區域陣列矩哮内形成，而在一後面步骤中充當指出切 削仏置记號的第二穿孔丨丨係在佈線基質5的第二區域中形成，接著一導電膜係整個在一晶片安置面上加以形成，而 且該杈式化佈線6與用於部份構成模式化佈線6的外部連接之陸地7係被形成，同時一導電模式1 0係被形成甩來覆蓋 第二穿孔1 1的整個開口，該導電模式丨〇於一後面的步驟 中避免自第二穿孔i i處的樹脂2洩露，因此有利於切削線 的辨識。 其次如圖2 (a)與2 (b)中所顯示者，該半導體晶片1係以— 黏接糊或膜（例如聚硫亞氨）加以黏接至佈線基質5，接著 被黏接至晶片1之佈線基質5係在一預定溫度（例如攝氏 (請先閲讀背面之注意事項再填寫本頁) -I n I I - -n ·
裝11---------^(. v-------I.---^--； I -17- 454^74 五、發明說明（15 ) 200度）下整個加熱一預定時間（例如6〇分鐘），接著具備 晶片1之被加熱基質5以電漿處理加以清洗以改善其表面性 質所以該佈線鍵結係被改進，隨後該半導體晶片丨之電椏 墊（未顯示）係經由金線3加以連接至模式化佈線6的端予 (未顯示）。 接著如圖3(a)與3(b)中所顯示者，該半導體晶片】與金線 3係藉由一傳遞模技術以環氧樹脂之樹脂2加以封裝。 此時如圖8(a)與8(b)中所顯示者，該佈線基質5係被包夾 且固定在一容納元件16與一模子15(其内部分爲兩個空間 1 5 b)間，所以在m佈線基質5上所安置的半導體晶片i係 被分爲兩群且各群在一作業中係藉由自^間⑸將樹脂2射 入空間15b而加以封裝。 訂. 以下該樹脂封裝佈線基質5係在一預定溫度（例如攝氏 Π5度）下加熱一預定時間（例如3〇〇分鐘），此外爲了避免 半導體裝置的翹曲最好兩個樹脂2與2間的一個間隙（佈線 基質5所曝光處）係垂直於佈線基質5之一長度方向。 ，接著如圖4⑷與4⑻中所顯示者，該外部端子4係在—作 業中從佈線基質5之-晶片安置面加以安置於所有第—穿 孔14處，隨後該外部端子4與陸地7係藉由一重流製程加 以金屬式鍵結。 接著如圖5⑷，5⑻，7⑷與7(b)中所顯示者，該佈線基 質5的端子安置面係爲面朝上而佈線.基質5的樹脂侧係被黏 接至用於固定基質之—夾具13處，隨後從該端子安置面觀 察包含導電模式1G與第二穿孔Π之切削位置記號係被， I -18« 本紙張尺度適用t國國家標準（CNS)A4規格(210 X 297公$ A7 B7 經濟部智慧財產局員Η消費合作社印製 五、發明說明（16 ) 由佈線基質5的相反邊緣處所形成的記號連接對所提供的 線A係被定義爲切削線，接著該樹脂2與佈線基質$係以切 刀8與9沿著線A加以切削。 針對切削僅有該佈線基質5先以第一切刀8加以切削而接 著僅有該樹脂2以第二切刀9在佈線基質5已被切削處加以 切削，因而分割爲個別的半導體晶片1。 此間所使用的第一切刀8係適於切削佈線基質5且包含備 有8微米之一平均粒子尺寸的鑽石磨粒之一鑽石旋轉元 件，該切刀的厚度係爲2 0 0微米，該第二切刃9係適用於--切削樹脂2且包含備有20微米之一平均粒子尺寸的鑽石磨~ 粒之一鑽石旋轉元件，其厚度較第一切刃8所有者爲薄 (150微米）。 接著如圖6(a)，6(b)與7(c)中所顯示因此個別加以分割的 樹脂封裝半導體裝置係自用於固定基質的夾具13處分開而 獲得終製品。 根據本發明用於樹脂封裝半導體裝置的基質，該第二穿 孔（其開口完全地以導電模式加以覆蓋）係被形成以致於該 切削線可自端子安置面確實地加以觀察與定義，因此該第' . 一穿孔與半導體晶片邊緣間的距離可更爲精確地加以控 制，此外因爲該第二穿孔係以導電模式加以覆蓋，於後面 步驟中來自樹脂封裝第二穿孔處的樹脂封裝的洩露可加以 避免。 特別疋該基質5係爲長方形而備有對稱於基質之一 X方向 或—Y方向之一中心線形成的數個第二穿孔對，該第一穿 (請先閲讀背面之注意事項再填寫本頁) 裝--------.訂---------^ί,
4 5 4马 7 4 丄 A7

Claims (1)

  1. 3. 經濟部if局ί消費合作社 Λ 5 4 备"7 4 罘89105702號專利申請寒^ 中文申請專利範圍修正;^〇j7J、〇 申請專利範圍 1:於一樹脂封裝半導體裳置之基質，包含： 模::::域(：於安置數個半導體晶片，其中形成數個 圩孔的整個開口 H错 ^ 地），以及 且構成邵份模式化佈線的數個陸 7第二區域(其中未安置半導體晶片）， 孩罘：與第二區域係於相同表面上加以形成， 其第二區域備有數個穿孔(其開口 加以覆蓋）。 子电朕登個 2.如申請專利範圍第1項 而㈣楚* 質，其中該基質係為長方形 第一穿孔對係相對於該基質之- X方向與—Y方 向之一中線對稱地加以形成。 3用於製造-樹脂封裝半導體裝置之製程，包含以下 ⑷在用於安置該半導體晶片之-基質的一個半導體晶 用二第一區域中的外部連接之數個第一穿孔以 未女置+導肢晶片之-第二區域中的數個第二穿孔； ·(膜！《曰曰片安置面上形成一導電膜且將該導 电膜棱式化成絲_式化#線與冑 @ 開口 JL構成部份模式化体绫，廿士 ^ 口正幻 個門 棍Λ化佈線，並成為覆蓋第二穿孔的整 個開口 < 一導電模式； ⑷將兩個或兩個以上的半導體晶片安置在 片安置面上； 本纸浪尺度適用t國國家揉準（CNS ) Α4^ (加χ297公董）
    5 4 4^7 4 A8 B8 C8 D8 經濟部中央標隼局員工消費合作社印製 、申請專利範圍 —⑷將位於第―穿孔處之外部連接端子從晶片安置面的 一個端子安置面反側安置至晶片安置面，且將半導體晶 片經過陸地連接至外部端子； (e) 以用於封裝之一樹脂將數個半導體晶片封裝成一 片；以及 (f) 藉由切削該基質以及樹脂（其乃來自於藉著使用第 二穿孔與導電模式定義一切削位置以此順序所得之基質 的端子安置面）將產生的基質分割用於個別半導體晶 片。 a 4. 如申請專利範圍第3項之製程，其中數個半導體晶片係 被分劉成為兩群或多群，各群在步驟⑷中以樹脂加以封 裝成一片。 5. 如申請專利範圍第3項之製程，其中該基質係以一第一 切刃加以切削而接著該樹脂係以較步驟⑴中之第一切刃 為薄之一第二切刃加以切削。 6. 如申請專利_ 5項之製程，其中該第—切刀係較切 削樹脂更為適用於切削基質而該第二切刃係較切削基質 更為適用於切削樹脂。 7. 如申請專利範園第5項之製程，其中該第—切刀係為備 有磨粒之一碟片型旋轉元件而該第二切刃係為備有磨粒 粒子尺寸大於第一切刃所有者之—磲片型旋轉元件。 8· —種樹脂封裝半導體裝置，包含： -基質用於安置-半導體晶片’其上包括—模式化佈 線，用於外部連接的數個第一穿孔以及覆蓋第—穿孔的 (請先聞讀背面之注意事項再填寫本頁) --------ΐτ-------Μ：----! - •2 - 454^74
    六、申請專利範圍 整個開口且構成部份模式化佈線的數個陸地， 孩基質上所安置之—本填触 半導體晶片，以及 +導隨昍片，以一樹脂所封裝的 :子（用於被安置在該基質之—晶片安置面之一反面 過該陸地電氣式加以連接至半導體晶片的外部 接）， ，中數個半導體晶片係被分割成為㈣或_，各群 以树脂加以封裝成—片。 9·^申請專利範圍第δ項之樹脂封裝半導體装置，其中 樹脂所分裝成一片的各別半導體晶 間之〆間降係 垂直於基質之一長度方向。 上 連 以 (請先閱讀背面之注意事境存填寫本貫) 經濟部中央標準局員工消費合作社印裝
    1;''------tr痒：---------Ϊ---m------^— ·
TW089105702A 1999-07-30 2000-03-28 Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same TW454274B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21610899A JP3544895B2 (ja) 1999-07-30 1999-07-30 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW454274B true TW454274B (en) 2001-09-11

Family

ID=16683377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105702A TW454274B (en) 1999-07-30 2000-03-28 Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same

Country Status (4)

Country Link
US (1) US6538317B1 (zh)
JP (1) JP3544895B2 (zh)
KR (1) KR100339473B1 (zh)
TW (1) TW454274B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558279B (zh) * 2012-03-07 2016-11-11 新光電氣工業股份有限公司 配線基板及配線基板的製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
WO2008066133A1 (en) * 2006-11-30 2008-06-05 Tokuyama Corporation Method for manufacturing metallized ceramic substrate chip
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP5543058B2 (ja) 2007-08-06 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP2010021288A (ja) * 2008-07-09 2010-01-28 Elpida Memory Inc 半導体装置の製造方法及び基板母体
JP5557439B2 (ja) 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5579982B2 (ja) * 2008-12-15 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の中間構造体及び中間構造体の製造方法
JP2010278138A (ja) * 2009-05-27 2010-12-09 Elpida Memory Inc 半導体装置及びその製造方法
JP2011228603A (ja) 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2012028513A (ja) 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
JP5666211B2 (ja) 2010-09-01 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 配線基板及び半導体装置の製造方法
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
WO2013065420A1 (ja) 2011-10-31 2013-05-10 株式会社村田製作所 電子部品、集合基板及び電子部品の製造方法
JP2013191690A (ja) 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
CN102608811A (zh) * 2012-03-22 2012-07-25 深圳市华星光电技术有限公司 液晶显示装置及其制造方法
JP5969883B2 (ja) 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
CN103268862B (zh) 2013-05-03 2016-12-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP6125371B2 (ja) 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
JP3020201B2 (ja) * 1998-05-27 2000-03-15 亜南半導体株式会社 ボールグリッドアレイ半導体パッケージのモールディング方法
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558279B (zh) * 2012-03-07 2016-11-11 新光電氣工業股份有限公司 配線基板及配線基板的製造方法

Also Published As

Publication number Publication date
US6538317B1 (en) 2003-03-25
KR100339473B1 (ko) 2002-06-03
JP3544895B2 (ja) 2004-07-21
JP2001044324A (ja) 2001-02-16
KR20010066801A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
TW454274B (en) Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
KR100366735B1 (ko) 반도체 장치의 제조방법
US7067353B2 (en) Method for manufacturing semiconductor package having electrodes penetrating through semiconductor wafer
US20110156239A1 (en) Method for manufacturing a fan-out embedded panel level package
TWI796522B (zh) 半導體器件封裝方法及半導體器件
JPH11186468A (ja) 半導体装置
TW200411870A (en) Method of manufacturing a semiconductor device
CN104051353B (zh) 半导体装置
TW455955B (en) Resin-encapsulated semiconductor device and process for fabricating the same
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
CN103426837B (zh) 半导体封装及形成半导体封装的方法
US20210242112A1 (en) Semiconductor device with frame having arms and related methods
US8884447B2 (en) Semiconductor device and method of manufacturing the same
CN102414814A (zh) 低热电阻和稳固的芯片级封装(csp)结构和方法
EP0132614B1 (en) A method for manufacturing an integrated circuit device
TW200527554A (en) Adhesive film for manufacturing semiconductor device
TW201740468A (zh) 具有高溫塗層之晶片封裝構造之製造方法
JPH11150090A (ja) 半導体装置の製造方法
US20140217613A1 (en) Integrated device and fabrication process thereof
US7927921B2 (en) Semiconductor die attachment method using non-conductive screen print and dispense adhesive
JP2005064473A (ja) 半導体装置及びその製造方法
US10163819B2 (en) Surface mount package and manufacturing method thereof
JP2006100666A (ja) 半導体装置及びその製造方法
JP2001308036A (ja) 半導体装置の製造方法
US10438877B1 (en) Multi-chip packages with stabilized die pads

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees