WO2013065420A1 - 電子部品、集合基板及び電子部品の製造方法 - Google Patents

電子部品、集合基板及び電子部品の製造方法 Download PDF

Info

Publication number
WO2013065420A1
WO2013065420A1 PCT/JP2012/074374 JP2012074374W WO2013065420A1 WO 2013065420 A1 WO2013065420 A1 WO 2013065420A1 JP 2012074374 W JP2012074374 W JP 2012074374W WO 2013065420 A1 WO2013065420 A1 WO 2013065420A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
substrate
electrodes
electrode
identification mark
Prior art date
Application number
PCT/JP2012/074374
Other languages
English (en)
French (fr)
Inventor
聖 角居
学 中堀
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to KR1020147011776A priority Critical patent/KR101594817B1/ko
Priority to CN201280053694.4A priority patent/CN103918071B/zh
Priority to JP2013541113A priority patent/JP5585737B2/ja
Publication of WO2013065420A1 publication Critical patent/WO2013065420A1/ja
Priority to US14/248,380 priority patent/US9368464B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Definitions

  • the present invention relates to an electronic component having a substrate separated from a collective substrate, and more particularly to an electronic component in which a functional circuit portion of the electronic component element is separated from the upper surface of the substrate and the electronic component element is mounted on the substrate.
  • a collective substrate having a plurality of semiconductor chip mounting regions on its upper surface is prepared.
  • a large number of electrodes are formed on individual semiconductor element chip mounting regions on the upper surface of the collective substrate.
  • a cutting line confirmation pattern is formed on a cutting line when the collective substrate is cut into individual electronic component units.
  • the cutting line confirmation pattern is formed in a second region outside the first region where a plurality of semiconductor element chips are mounted. That is, a cutting line confirmation pattern is formed at a position where a cutting line for cutting the collective substrate extends in the second region.
  • a sealing resin layer is formed so as to cover the first region. Thereafter, cutting is performed along a cutting line passing through the cutting line confirmation pattern exposed in the second region.
  • the dimension between the electrodes of the electronic component chip and the dimension between the electrodes bonded to the electrodes of the electronic component chip on the collective substrate corresponding thereto become smaller. This makes it difficult to position the electronic component element chip.
  • the bonding strength may be reduced due to a bonding shift between the bump and the electrode.
  • FIG. 15 and 16 are schematic plan views showing examples of such incorrect mounting.
  • regions surrounded by cutting lines indicated by broken lines A1 and A2 on the collective substrate 1001 are individual electronic component element mounting regions.
  • the electronic component element chip 1002 may be erroneously mounted so as to straddle adjacent electronic component element chip mounting regions.
  • individual electronic component element chips may be mounted. Even in such a case, as shown in FIG. 16, when the plurality of substrates 1001A are arranged in a lattice pattern by dividing the collective substrate, the electronic component element chip 1002 still straddles the adjacent substrates 1001A. May be implemented.
  • An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to obtain an electronic component having a structure in which an electronic component element is securely mounted on a substrate by flip chip bonding, and the electronic component.
  • An object of the present invention is to provide a collective substrate and a method for manufacturing the electronic component.
  • the electronic component according to the present invention includes a substrate having a plurality of electrodes provided in a rectangular frame region on the upper surface, and is mounted on the upper surface of the substrate, and a functional circuit portion is configured on the lower surface, and the function And an electronic component element provided with a plurality of bumps in a region surrounding the circuit portion.
  • the plurality of bumps are bonded to the electrodes on the upper surface of the substrate by a flip chip bonding method so that the functional circuit portion of the electronic component element is located with a gap from the upper surface of the substrate.
  • a first electrode arranged along one side of the rectangular frame region, and a second electrode adjacent to the first electrode on the one side
  • An identification mark is provided between the electrodes and on or outside the line connecting the outer edges of the first electrode and the second electrode.
  • the identification mark has an I-shape and extends in parallel with a straight line connecting the outer edges of the first electrode and the second electrode. .
  • the identification mark may be provided along the outer peripheral edge of the substrate. In this case, when the substrate is cut from the collective substrate, the cutting can be performed with high accuracy using the outer peripheral edge of the identification mark.
  • the identification mark includes a straight line connecting the outer edges of the first electrode and the second electrode and a boundary line separated by a predetermined distance along the outer peripheral edge of the substrate. You may arrange
  • the identification mark is arranged so that the electronic component element does not overlap the identification mark when viewed in plan.
  • the identification mark can be confirmed from above even after the electronic component element is mounted. Therefore, after mounting the electronic component elements on the collective substrate, the collective substrate can be cut with high accuracy using the identification mark as a reference.
  • the difference between the plurality of inter-electrode pitches in the adjacent first sides and the second side Is different from the difference in pitch between the plurality of electrodes, and the identification mark is provided outside the side where the pitch difference between the electrodes is large. In this case, it is possible to effectively reduce the risk of erroneous recognition of the electronic component element mounting region.
  • the identification mark is arranged outside the side where the difference in pitch between the electrodes is large and outside the electrode where the pitch between the electrodes is relatively large. Yes.
  • the electronic component element a first electronic component element and a second electronic component element are mounted on the substrate, and the rectangular frame-shaped region Encloses a region where the first electronic component element and the second electronic component element are mounted.
  • the plurality of electrodes include four electrodes provided at four corner portions of the rectangular frame-shaped region, At least one electrode has a rectangular shape, and is located on or outside the line connecting the outer edges of the plurality of electrodes provided in the corner portion, and located outside the substrate of the rectangular electrode.
  • An L-shaped identification electrode portion is formed so as to be continuous with two sides. In this case, the risk of erroneous mounting of electronic components can be further reduced.
  • a substrate provided with a plurality of electrodes in a rectangular frame region on the upper surface, mounted on the upper surface of the substrate, and a functional circuit portion on the lower surface
  • an electronic component element in which a plurality of bumps are provided in a region surrounding the functional circuit unit, and the functional circuit unit of the electronic component element is positioned so as to be spaced from the upper surface of the substrate.
  • the plurality of bumps are bonded to the electrodes on the upper surface of the substrate by a flip chip bonding method, and the plurality of electrodes are provided with four electrodes provided at four corners of the rectangular frame-shaped region.
  • At least one of the four electrodes has a rectangular shape, and is positioned on or outside the line connecting the outer edges of the plurality of electrodes provided in the corner portion, Rectangular electrode substrate outside L-shaped identification electrode portion so as to be continuous to the two sides located are formed, the electronic component is provided.
  • the collective substrate according to the present invention is an collective substrate used in the manufacture of the electronic component of the present invention, and the plurality of electrodes and the identification are formed on the upper surface of each substrate part separated into individual electronic component units of the collective substrate. A mark or L-shaped identification electrode portion is formed.
  • An electronic component manufacturing method is a method for manufacturing an electronic component according to the present invention.
  • the electronic component manufacturing method is a collection of substrate parts each of which constitutes an electronic component.
  • a step of preparing a collective substrate on which electrodes are formed, and a plurality of electronic component elements are positioned and mounted on each substrate portion using the identification mark or the L-shaped identification electrode portion according to each electronic component.
  • a plurality of electrodes including a first electrode and a second electrode to which an electronic component element is bonded are formed in a rectangular frame-shaped region surrounding a region corresponding to the functional circuit portion on the upper surface of the substrate, Since the identification mark is formed on the line connecting the outer edges of the first and second electrodes or outside the line, and the identification mark is provided in the substrate of each electronic component unit, Electronic components can be reliably mounted on the upper surface of the collective substrate or on the upper surface of a substrate obtained by separating the collective substrate in advance. Therefore, erroneous mounting of electronic components can be reliably suppressed.
  • electrodes are formed at the four corners of the rectangular frame-shaped region, and L-shaped identification portions are connected to the outside of the electrodes. Since the identification mark is provided in the component unit substrate, the electronic component can be reliably mounted on the upper surface of the collective substrate or on the upper surface of the substrate obtained by separating the collective substrate in advance. Therefore, erroneous mounting of electronic components can be reliably suppressed.
  • FIG. 1A is a plan view of a substrate used in the electronic component according to the first embodiment of the present invention
  • FIG. 1B is a schematic front sectional view of the electronic component obtained according to the first embodiment
  • FIG. 1C is a plan view of the collective substrate.
  • FIG. 2 is a plan view of a substrate used in a modification of the first embodiment of the present invention.
  • FIG. 3 is a plan view of a substrate of an electronic component according to still another modification of the first embodiment of the present invention.
  • FIG. 4 is a plan view showing a substrate of an electronic component according to the second embodiment of the present invention.
  • FIG. 5A is a plan view of a substrate for explaining a modified example of the identification mark arranged at the corner portion of the rectangular frame shape, and FIG.
  • FIG. 5B is an identification mark provided at the corner portion. It is an enlarged plan view for demonstrating the shape of this.
  • 6 is a plan view showing a substrate of the electronic component of Comparative Example 1.
  • FIG. 7 is a plan view illustrating a substrate of the electronic component of the first embodiment.
  • FIG. 8 is a plan view of the substrate of the electronic component of the second embodiment.
  • FIG. 9 is a plan view of the substrate of the electronic component of the third embodiment.
  • FIG. 10 is a plan view of the substrate of the electronic component of the fourth embodiment.
  • FIG. 11 is a plan view of the substrate of the electronic component of the fifth embodiment.
  • FIG. 12 is a plan view of the substrate of the electronic component of the sixth embodiment.
  • FIG. 13 is a schematic diagram for explaining a method for evaluating a deviation in pitch between electrodes in an electronic component.
  • FIG. 14 is a diagram showing the evaluation results of the inter-electrode pitch deviation in the comparative example and the example.
  • FIG. 15 is a schematic plan view for explaining an example of erroneous mounting of electronic component element chips on a conventional collective substrate.
  • FIG. 16 is a schematic plan view showing an example in which an electronic component element is erroneously mounted when a collective substrate is divided into individual substrates and arranged in a lattice pattern in a conventional manufacturing method.
  • FIG. 1A is a plan view of a substrate used in the electronic component of the first embodiment of the present invention
  • FIG. 1B is a schematic front sectional view showing the electronic component of the present embodiment.
  • the electronic component 1 has a substrate 2.
  • the substrate 2 is made of an appropriate insulating material such as alumina.
  • the substrate 2 has a rectangular planar shape.
  • a plurality of electrodes 3 to 6 are formed on the upper surface 2 a of the substrate 2.
  • an identification mark 7 is formed.
  • the plurality of electrodes 3 to 6 are made of an appropriate metal such as Al or Ag.
  • the plurality of electrodes 3 to 6 and the identification mark 7 can be formed of the same material and in the same process, so that the number of manufacturing steps can be reduced and the difference in light reflectance between the electrode and the identification mark is reduced. Since the score value mentioned later can be measured stably, it is preferable.
  • the formation method of each of the plurality of electrodes 3 to 6 and the identification mark 7 is not particularly limited, and a thin film formation method such as application / baking of conductive paste or sputtering can be used.
  • each of the plurality of electrodes 3 to 6 has a square shape in plan view of the substrate 2.
  • the shape of the plurality of electrodes 3 to 6 is not particularly limited, and may be a shape other than a square.
  • a rectangle other than a square, that is, a rectangle may be used.
  • the electronic component element 8 is mounted on the substrate 2 by a flip chip bonding method.
  • the electronic component element 8 has an electronic component main body 9.
  • the electronic component main body 9 has a functional circuit portion 9 a at the center of the lower surface of the electronic component main body facing the upper surface 2 a of the substrate 2.
  • the portion where the functional circuit portion 9a is provided is indicated by a broken line.
  • the electronic component main body 9 is a surface acoustic wave element having a piezoelectric substrate and at least one IDT electrode formed on the lower surface of the piezoelectric substrate. Therefore, the functional circuit portion 9a is a portion where a surface acoustic wave including the IDT electrode is excited.
  • the functional circuit portion 9a is disposed with the upper surface 2a of the substrate 2 and the space A therebetween. Thereby, the vibration in the functional circuit unit 9a is not easily disturbed.
  • Bumps 10 are arranged around the functional circuit portion 9a.
  • the bump 10 and its lower end are joined to the electrodes 4 and 5.
  • the bumps 10 are also bonded to the electrodes 3 and 6 in FIG. At least some or all of the bumps 10 are electrically connected to the functional circuit unit 9a.
  • an appropriate metal bump such as an Au bump or a solder bump can be used.
  • a sealing resin layer 11 is provided so as to cover the electronic component element 8.
  • the sealing resin layer 11 is formed to have a space A.
  • the feature of the electronic component 1 of the present embodiment is that the identification mark 7 is provided at a specific position.
  • the plurality of electrodes 3 to 6 are arranged in a rectangular frame region B indicated by a one-dot chain line. More specifically, a plurality of electrodes 3 to 6 are arranged at the corners of the rectangular frame region B, respectively.
  • the plurality of bumps 10 are joined to the plurality of electrodes 3 to 6, respectively. Therefore, the area 9a obtained by projecting the functional circuit portion 9a downward is located inside the area B.
  • the identification mark 7 is arranged outside the rectangular frame region B. That is, among the plurality of electrodes 3 to 6, between the electrodes 3 and 4 arranged along one side of the rectangular frame-shaped region B and from the line C connecting the outer edges of the electrodes 3 and 4. Also, an identification mark 7 is arranged on the outside.
  • the electrodes 3 and 4 correspond to the first electrode and the second electrode in the present invention.
  • the identification mark 7 is an area outside the line C connecting the outer edges of the electrodes 3 and 4 and is provided along the outer peripheral edge 2 b of the substrate 2.
  • the identification mark 7 has an I-shape, that is, a rectangular shape, and extends in parallel with the line C.
  • a collective substrate 12 is usually prepared as shown in FIG.
  • a plurality of electronic component elements 8 are mounted on the collective substrate 12.
  • a sealing resin layer (not shown) is formed.
  • the collective substrate 12 is cut into individual substrates 2 in order to obtain individual electronic components.
  • the identification mark 7 is always provided in each substrate 2.
  • the electronic component element 8 can be mounted on a predetermined portion of the substrate 2 with high accuracy and reliability. That is, the identification mark 7 is provided in the substrate 2 in each electronic component 1. Therefore, at the stage of the collective substrate 12, the electronic component element 8 can be mounted on the basis of the identification mark 7 in a narrow region including the region where the individual electronic components 1 are mounted. Therefore, erroneous mounting of the electronic component element 8 can be reliably suppressed.
  • the functional circuit portion 9a of the electronic component element 8 faces in a rectangular frame-shaped region including the electrodes 3 to 6 described above. Therefore, even if the substrate 2 is warped or warps at the stage of the collective substrate 12, contact between the functional circuit portion 9a and the substrate 2 or the collective substrate 12 can be reliably prevented. Therefore, it is possible to prevent the functional circuit portion 9a from being damaged. Furthermore, since the identification mark 7 is formed between the plurality of electrodes of the substrate 2, the warp strength of the substrate 2 between the plurality of electrodes increases, so that the amount of warpage of the substrate 2 can be reduced.
  • the electronic component element 8 may be mounted after the collective substrate 12 is divided into the substrates 2 in advance. Even in such a case, in the state where the collective substrate 12 is cut and the plurality of substrates 2 are arranged in a lattice shape, the electronic component element is placed on each substrate 2 with reference to the identification mark 7 provided on each substrate 2. 8 can be mounted securely. Therefore, even in this case, erroneous mounting of the electronic component element 8 can be reliably prevented.
  • the identification mark 7 has an I-shape and is provided along the outer peripheral edge 2b of the substrate 2. Therefore, the identification mark 7 can be easily recognized.
  • FIG. 2 is a plan view of a substrate used for an electronic component according to a modification of the first embodiment of the present invention.
  • the identification mark 7 is provided in a region between the above-described line C and the outer peripheral edge 2 b of the substrate 2.
  • the identification mark 7 may be provided so as to be separated from the outer peripheral edge 2 b of the substrate 2.
  • each substrate 2 is recognized by the identification mark 7, and a plurality of bumps 10 are securely bonded to the electrodes 3 to 6, and the electronic component element 8 is mounted. can do.
  • the identification mark 7 is arranged to be separated from the outer peripheral edge 2b, when the collective substrate is cut, for example, the cutter and the identification mark 7 come into contact with each other and the identification mark 7 is deformed or partially. There is no risk of peeling.
  • FIG. 3 is a schematic plan view showing another modified example used for the electronic component of the first embodiment.
  • a plurality of identification marks 7, 7A are arranged on the upper surface 2a of the substrate 2. More specifically, as in the modification shown in FIG. 2, the identification mark 7 is provided in a region between the line C and the outer peripheral edge 2b, and is on the opposite side facing the outer peripheral edge 2b. An identification mark 7A is similarly provided on the outer peripheral edge 2c side.
  • the electronic component element mounting position of each substrate 2 can be determined using the identification marks 7 and 7A. Therefore, erroneous mounting of the electronic component element can be prevented more reliably.
  • the mounting position of the electronic component element can be determined with higher accuracy.
  • the electronic component element 8 is mounted so that the outer edge of the electronic component element 8 is located at a portion indicated by a broken line in FIG.
  • the positional deviation of the electronic component element mounting position can be confirmed by the interval D between the electronic component element 8 and the identification mark 7 and the interval E between the electronic component element 8 and the identification mark 7A. Therefore, the accuracy of the mounting position of the electronic component element 8 can be further increased.
  • the shift of the mounting position of the electronic component element 8 can be grasped by visual observation or imaging with a normal camera without using an X-ray image or the like. Therefore, the plurality of bumps 10 shown in FIG. 1 and the electrodes 3 to 6 can be joined with high accuracy.
  • FIG. 4 is a plan view showing a substrate used in the electronic component of the second embodiment of the present invention.
  • two electronic component elements are mounted on the substrate 21. Therefore, a plurality of electrodes 31 to 36 and a plurality of electrodes 41 to 46 are formed in the two rectangular frame-like regions B1 and B2 indicated by the alternate long and short dash lines.
  • the identification marks 37 and 37A and the identification marks 47 and 47A are formed outside the rectangular frame-shaped region B1, respectively.
  • the electrodes 31, 33, 34, and 36 are located at the corners of the rectangular frame-shaped region B1.
  • the electrodes 32 and 35 are located at the center of the long side of the rectangular frame-shaped region B1.
  • the pitch P0 between the electrodes 31 and 32 and the pitch P0 between the electrodes 32 and 33 are equal.
  • the pitch P1 between the electrodes 31 and 36 and the pitch P2 between the electrodes 36 and 41 are greatly different. That is, on the outer peripheral edge 21b of the substrate 21, the pitch between the adjacent electrodes is different, and the difference in the pitch between the electrodes is large.
  • the identification marks 37 and 47 are provided on the outer peripheral edge 21b side of the outer peripheral edge of the substrate 21 where the difference in pitch between adjacent electrodes is large.
  • the identification marks 37A and 47A are also provided on the outer peripheral edge 21c side where the difference in pitch between adjacent electrodes is large.
  • the identification marks 37, 37A, 47, 47A have an I-shape, that is, a rectangular shape, like the identification mark 7 of the first embodiment.
  • the extending direction of the identification marks 37, 37A, 47, 47A is parallel to the outer peripheral edges 21b, 21c. That is, when the electrodes 31 and 36 are the first and second electrodes, the identification mark 37 is formed outside the line connecting the outer peripheral edges of the electrodes 31 and 36 so as to extend parallel to the line. Yes.
  • the plurality of electrodes 31 to 36 and the plurality of electrodes 41 to 46 are provided so as to mount two electronic component elements on the substrate 21 as described above with reference to FIG.
  • the structure is almost the same.
  • the identification marks 37, 37A, 47, 47A are provided on the individual substrates 21, two electronic component elements can be mounted with high accuracy. That is, erroneous mounting of the electronic component element can be reliably prevented.
  • the plurality of electrodes 31 to 36 and 41 to 46 are formed.
  • the outer peripheral edges on the side where the difference in pitch between the electrodes is large are provided.
  • Identification marks 37, 37A, 47, 47A are provided in parallel so that the length direction extends. In the direction along the outer periphery on the side where the pitch difference between the electrodes is large, it is necessary to mount the electronic component element with higher accuracy.
  • the identification marks 37, 37A, 47, 47A are provided as described above, the position of the electronic component element is determined with high accuracy even on the side where the difference in pitch between the electrodes is large. can do.
  • FIG. 5A and FIG. 5B are a schematic plan view of a substrate for explaining another example of the shape of the identification mark and an enlarged plan view showing an electrode structure for explaining the shape of the identification mark. is there.
  • a plurality of electrodes 1102 to 1105 to which bumps are bonded are provided on the upper surface of the substrate 1101 shown in FIG. 5A, and an L-shaped identification is made on the outside including a line connecting the outer edges of the plurality of electrodes.
  • An identification mark is arranged as an electrode part. However, no identification mark is arranged between the first and second electrodes described above.
  • the electrode 1102 has a shape in which an L-shaped identification electrode portion 1102a is integrally connected to the electrode on a square electrode. As indicated by a broken line F in FIG. 5B, the identification electrode portion 1102a has an L shape.
  • the identification mark has a shape in which square electrode films are shifted in the diagonal direction and overlapped.
  • the recognition accuracy of the electrode 1102 at the corner portion can be increased.
  • the third embodiment provided with the identification electrode unit 1102a will be clarified in an experimental example described later.
  • FIG. 6 is a schematic plan view of the substrate of Comparative Example 1.
  • two electronic component elements are mounted as in the second embodiment described above. Accordingly, a plurality of electrodes 1211 to 1216 are provided in one rectangular frame region.
  • a plurality of electrodes 1221 to 1226 are provided in another rectangular frame region.
  • semicircular protrusions 1211a, 1213a, 1224a, and 1226a are provided toward the corners of the substrate. In such a semicircular protruding portion 1211a and the like, the accuracy of recognizing the electrode position of the corner portion is lower than the structure in which the L-shaped identification electrode portion 1102a is provided.
  • the structure of the substrate shown in FIGS. 7 to 12 is as follows.
  • the substrate 1201 in FIG. 6 is as described above.
  • the substrate 51 of Example 1 shown in FIG. 7 is similar to that of Comparative Example 1 except that the semicircular protrusions are provided in the corner electrodes 31A, 33A, 44A, and 46A as shown in FIG. This is the same as the second embodiment shown in FIG. That is, since the identification marks 37, 37A, 47, 47A according to the present invention are provided, this corresponds to the embodiment of the present invention.
  • the substrate 61 of Example 2 shown in FIG. 8 is the same as the substrate 1201 except that the corner electrodes 31B, 33B, 44B, and 46B have the L-shaped identification electrode portion 1102a shown in FIG. It is said that.
  • the electrodes 31B, 33B, 44B, and 46B located at the corner portions are L-shaped identification electrode portions as shown in FIGS. 5 (a) and 5 (b). Are the same as those in the second embodiment except that are connected. Therefore, the substrate 71 of the third embodiment shown in FIG. 9 is different from the first embodiment shown in FIG.
  • the substrate 81 of the fourth embodiment shown in FIG. 10 is further provided with identification marks 72, 72A, 73, 73A.
  • the identification mark is also provided on the side where the pitch between the electrodes is equal.
  • Other points are the same as those of the substrate shown in FIG.
  • the identification marks 92 and 93 are provided between the regions of the arranged electronic components on which the two electronic component elements are mounted side by side on the upper surface of the substrate. That is, it is outside the outer peripheral edge of the rectangular frame region of the plurality of electrodes surrounding each functional part of the two electronic component elements, but is positioned between the outer peripheral edges of the two adjacent rectangular frame regions.
  • identification marks 92 and 93 are provided in the center of the substrate 91.
  • Other shapes are the same as those of the substrate shown in FIG. Since the substrate 91 shown in FIG. 11 has the identification marks 92 and 93, it corresponds to an embodiment of the present invention.
  • FIG. 12 is a plan view of the substrate 101 corresponding to the sixth embodiment.
  • the identification marks 92 and 93 shown in FIG. 11 are added to the substrate 81 shown in FIG. 10, and the corner electrodes 31B, 33B, 44B, and 46B have L-shaped rectangular electrodes.
  • the shape identification electrode portions are linked together.
  • the recognition accuracy of the mounting positions of the two electronic component elements on each substrate portion was evaluated. More specifically, first, a substrate on which a plurality of samples are formed for each example and comparative example is prepared. Next, image information obtained by photographing the upper surface portion of the substrate serving as a reference for comparison is stored in the storage device. Furthermore, the image capturing position of each identification mark image was shifted from the original position by 1 pitch from the image obtained by capturing the top surface portion of the substrate for each sample without shifting the pitch in the Y direction in FIG. A score value obtained by digitizing the degree of coincidence between the image and the image in 100 levels from 0 to 99 is obtained.
  • each score value is considered to be caused by variations in electrode manufacturing and measurement, but has variations according to a normal distribution.
  • the above score values shifted by one pitch from the original position were measured for 105 samples on the substrate, and the arithmetic average value AVE and variance ⁇ were obtained.
  • the score difference is positive
  • the difference in the score value due to the presence or absence of the positional deviation increases. Therefore, it means that the recognition degree of the electronic component mounting position at the time of mounting the electronic component is increased.
  • the case where the value of this score difference is positive is good, and the more positive and large the value of score difference is, the better.
  • FIG. 14 shows the difference in score for Comparative Example 1 (C1) and Examples 1 to 6 (EX1 to EX6).
  • the value of the score difference is increased as compared with Comparative Example 1, and the recognition accuracy of the electronic component mounting position is enhanced. That is, in Examples 1 to 6, according to the present invention, the identification mark provided on the outer peripheral side of the substrate that does not interfere with the functional circuit portion of the electronic component element has a higher recognition accuracy of the electronic component mounting position than Comparative Example 1. It is high and it turns out that a mis-mounting can be suppressed effectively.
  • Example 3 and Example 6 in addition to the identification marks 37, 37A, 47, 47A located on the outer peripheral edge side, the L-shaped identification electrode part is provided on the electrode of the corner part.
  • the recognition degree of the electronic component mounting position can be increased more effectively.
  • the identification marks 37, 37A, 47, 47A are provided on the outer peripheral edge side of the substrate, the recognition accuracy of the mounting position can be improved as compared with the first comparative example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　電子部品素子が基板上にフリップチップボンディングにより正しい位置に確実に搭載されており、電子部品素子の誤実装が生じ難い、電子部品を提供する。　基板２の上面２ａ上の矩形枠状の領域Ｂに複数の電極３～６が設けられており、該基板２に電子部品素子８がフリップチップボンディングにより実装されており、基板２の上面２ａに形成されている複数の電極３～６のうち、矩形枠状の領域Ｂの一辺に沿うように配置された第１の電極３と、該第１の電極３と該一辺において隣り合う第２の電極４との間であって、第１の電極３及び第２の電極４の外側端縁を結ぶ線上または該線よりも外側に設けられている識別マーク７を有する、電子部品１。

Description

電子部品、集合基板及び電子部品の製造方法
　本発明は、集合基板から個片化された基板を有する電子部品に関し、特に、電子部品素子の機能回路部が基板の上面から隔てられて電子部品素子が基板に搭載されている電子部品に関する。
　従来、集合基板上において複数の電子部品素子を搭載し、該集合基板を切断する電子部品の製造方法が広く用いられている。例えば下記の特許文献１の先行技術の説明には、以下の製造方法が記載されている。
　特許文献１に記載の製造方法では、まず、上面に複数の半導体チップ搭載領域が設けられている集合基板を用意する。この集合基板の上面には、個々の半導体素子チップ搭載領域に多数の電極が形成されている。加えて、集合基板の上面においては、個々の電子部品単位に集合基板を切断する際の切断ライン上に切断ライン確認パターンが形成されている。この切断ライン確認パターンは、複数の半導体素子チップが搭載される第１の領域外の第２の領域に形成されている。すなわち、第２の領域内において、集合基板を切断する切断ラインが延びている位置に、切断ライン確認パターンが形成されている。
　上記製造方法では、複数の半導体素子チップを搭載した後に、第１の領域を被覆するように封止樹脂層を形成する。しかる後、第２の領域において露出している切断ライン確認パターンを通過する切断ラインに沿って切断する。
特開２００１－４４３２４号公報
　電子部品チップの小型化が進むにつれて、電子部品チップの電極間の寸法、それに対応した集合基板上における電子部品チップの電極に接合される電極間の寸法は小さくなる。そのため、電子部品素子チップの位置決めが困難となる。特に、バンプにより基板上の電極と接合する場合には、バンプの電極との接合ずれにより、接合強度が低下するおそれがある。
　特許文献１に記載の製造方法では、切断に先立って行なわれる半導体素子チップの搭載時に誤実装されるおそれがあった。なお、上記切断ライン確認パターンは、複合基板を最終的に切断する際の位置決めに用いられていたが、上記切断ライン確認パターンを基準に半導体素子チップを実装することも可能である。しかしながら、上記のように半導体素子チップなどの電子部品チップが小型化すると、上記第２の領域に設けられている切断ライン確認パターンを基準としただけでは、高精度に電子部品素子チップを位置決めし、実装することは困難である。
　図１５及び図１６は、このような誤実装の例を示す模式的各平面図である。図１５では、集合基板１００１上に、破線Ａ１及び破線Ａ２で示す切断ラインで囲まれた領域が、個々の電子部品素子搭載領域である。図１５に実線で示すように、電子部品素子チップ１００２が、隣り合う電子部品素子チップ搭載領域に跨がるように誤実装されるおそれがあった。
　また、上記集合基板を個々の基板に分割した後に、個々の電子部品素子チップを搭載することもある。このような場合においても、図１６に示すように、集合基板の分割により複数の基板１００１Ａが格子状に配置されている場合、電子部品素子チップ１００２がやはり、隣接する基板１００１Ａに跨がって実装されるおそれがある。
　本発明の目的は、上述した従来技術の欠点を解消し、基板上に電子部品素子が確実にフリップチップボンディングにより搭載される構造を備えた電子部品、並びに該電子部品を得ることを可能とする集合基板、及び上記電子部品の製造方法を提供することにある。
　本発明に係る電子部品は、上面の矩形枠状の領域に複数の電極が設けられている基板と、前記基板の上面に実装されており、下面に機能回路部が構成されており、該機能回路部を囲む領域に複数のバンプが設けられている電子部品素子とを備える。本発明では、前記電子部品素子の機能回路部が前記基板の上面と隙間を隔てられて位置するように、前記複数のバンプが前記基板の上面の電極にフリップチップボンディング方式で接合されている。また、前記基板の上面に形成されている複数の電極のうち、矩形枠状の領域の一辺に沿うように配置された第１の電極と、第１の電極と該一辺において隣り合う第２の電極との間であって、第１の電極及び第２の電極の外側端縁同士を結ぶ線上または該線よりも外側に識別マークが設けられている。
　本発明に係る電子部品のある特定の局面では、前記識別マークがＩ字状の形状を有し、前記第１の電極及び第２の電極の外側端縁同士を結ぶ直線と平行に延びている。
　本発明に係る電子部品では、識別マークは、基板の外周縁に沿うように設けられていてもよい。この場合には、集合基板から基板を切断するに際し、識別マークの外周縁を利用して切断を高精度に行ない得る。
　本発明に係る電子部品では、前記識別マークが、前記第１の電極及び第２の電極の外側端縁同士を結ぶ直線と前記基板の外周縁に沿って所定の距離で離れた境界線との間の領域に配置されていてもよい。この場合には、電子部品における基板の端面に識別マークが露出されないため、搬送治具、梱包材、切断刃などと識別マークとの直接接触による識別マークの損傷が小さくできる効果を有する点で好ましい。
　本発明に係る電子部品では、好ましくは、平面視した際に、前記識別マークに前記電子部品素子が重ならないように前記識別マークが配置されている。この場合には、電子部品素子を搭載した後においても、識別マークを上方から確認することができる。従って、集合基板に電子部品素子を搭載した後に集合基板を高精度に識別マークを基準として切断することができる。
　本発明に係る電子部品のさらに別の特定の局面では、第１～第４の辺を有する矩形枠状の領域において、隣り合う第１の辺における複数の電極間ピッチの差と第２の辺における複数の電極間ピッチの差とが異なっており、電極間のピッチの差が大きい辺の外側に前記識別マークが設けられている。この場合には、電子部品素子実装領域の誤認識のおそれを効果的に低減することが可能となる。
　本発明に係る電子部品のさらに他の特定の局面では、前記電極間ピッチの差が大きい辺の外側であって、電極間ピッチが相対的に大きい電極間の外側に前記識別マークが配置されている。
　本発明に係る電子部品のさらに別の特定の局面では、前記電子部品素子として、第１の電子部品素子と第２の電子部品素子とが前記基板に搭載されており、前記矩形枠状の領域が、前記第１の電子部品素子と第２の電子部品素子とが搭載される領域を囲んでいる。
　本発明に係る電子部品のさらに別の特定の局面では、前記複数の電極が、前記矩形枠状の領域の４つのコーナー部に設けられている４つの電極を有し、該４つの電極のうち少なくとも１つの電極が矩形の形状を有し、前記コーナー部に設けられた複数の電極の外側端縁同士を結ぶ線上または該線よりも外側に位置し、該矩形の電極の基板外側に位置する２辺に連なるようにＬ字状識別電極部が形成されている。この場合には、電子部品の誤実装のおそれをより一層低減することができる。
　本発明に係る電子部品の別の広い局面によれば、上面の矩形枠状の領域に複数の電極が設けられている基板と、前記基板の上面に実装されており、下面に機能回路部が構成されており、該機能回路部を囲む領域に複数のバンプが設けられている電子部品素子とを備え、前記電子部品素子の機能回路部が前記基板の上面と隙間を隔てられて位置するように、前記複数のバンプが前記基板の上面の電極にフリップチップボンディング方式で接合されており、前記複数の電極が、前記矩形枠状の領域の４つのコーナー部に設けられている４つの電極を有し、該４つの電極のうち少なくとも１つの電極が矩形の形状を有し、前記コーナー部に設けられた複数の電極の外側端縁同士を結ぶ線上または該線よりも外側に位置し、該矩形の電極の基板外側に位置する２辺に連なるようにＬ字状識別電極部が形成されている、電子部品が提供される。
　本発明に係る集合基板は、本発明の電子部品の製造に用いられる集合基板であって、集合基板の各電子部品単位に個片化される各基板部の上面に、上記複数の電極及び識別マーク又はＬ字状識別電極部が形成されている。
　本発明に係る電子部品の製造方法は、本発明の電子部品を製造する方法であり、個々の電子部品が構成される基板部を集合してなり、上面に各基板部に応じた前記複数の電極が形成されている集合基板を用意する工程と、個々の電子部品に応じて各基板部に前記識別マーク又はＬ字状識別電極部を利用して複数の電子部品素子を位置決めし、実装する工程と、前記複数の電子部品素子を実装する前または後に、前記集合基板を複数の基板部からなる複数の基板に切断する工程とを備える。
　本発明によれば、基板の上面の機能回路部に対応する領域を囲む矩形枠状の領域に電子部品素子が接合される第１及び第２の電極を含む複数の電極が形成されており、第１及び第２の電極の外側端縁を結ぶ線上または該線よりも外側に識別マークが形成されており、個々の電子部品単位の基板内に識別マークが設けられていることになるため、集合基板の上面において、あるいは、集合基板を予め個片化した基板の上面に、電子部品を確実に実装することができる。従って、電子部品の誤実装を確実に抑制することができる。
　また、本発明の別の広い局面では、上記矩形枠状の領域の４つのコーナー部に電極が形成されており、該電極の外側にＬ字状識別部が連ねられているため、個々の電子部品単位の基板内に識別マークが設けられていることになるため、集合基板の上面において、あるいは集合基板を予め個片化した基板の上面に、電子部品を確実に実装することができる。従って、電子部品の誤実装を確実に抑制することができる。
図１（ａ）は、本発明の第１の実施形態の電子部品に用いられる基板の平面図であり、図１（ｂ）は第１の実施形態により得られる電子部品の略図的正面断面図であり、図１（ｃ）は集合基板の平面図である。 図２は、本発明の第１の実施形態の変形例で用いられる基板の平面図である。 図３は、本発明の第１の実施形態のさらに他の変形例に係る電子部品の基板の平面図である。 図４は、本発明の第２の実施形態の電子部品の基板を示す平面図である。 図５（ａ）は、矩形枠状のコーナー部に配置された識別マークの変形例を説明するための基板の平面図であり、図５（ｂ）は該コーナー部に設けられている識別マークの形状を説明するための拡大平面図である。 図６は、比較例１の電子部品の基板を示す平面図である。 図７は、実施例１の電子部品の基板を示す平面図である。 図８は、実施例２の電子部品の基板の平面図である。 図９は、実施例３の電子部品の基板の平面図である。 図１０は、実施例４の電子部品の基板の平面図である。 図１１は、実施例５の電子部品の基板の平面図である。 図１２は、実施例６の電子部品の基板の平面図である。 図１３は、電子部品における電極間ピッチのずれを評価する方法を説明するための模式図である。 図１４は、比較例及び実施例における電極間ピッチのずれの評価結果を示す図である。 図１５は、従来の集合基板における電子部品素子チップの誤実装の一例を説明するための模式的平面図である。 図１６は、従来の製造方法において、集合基板を個々の基板に分割して格子状に配置した場合に、電子部品素子を誤実装した一例を示す模式的平面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　図１（ａ）は、本発明の第１の実施形態の電子部品で用いられる基板の平面図であり、図１（ｂ）は本実施形態の電子部品を示す略図的正面断面図である。
　図１（ｂ）で示すように、電子部品１は、基板２を有する。基板２は、アルミナなどの適宜の絶縁性材料からなる。基板２は、本実施形態では、矩形の平面形状を有する。
　図１（ａ）に示すように、基板２の上面２ａ上には、複数の電極３～６が形成されている。また、複数の電極３～６とは別に、識別マーク７が形成されている。
　複数の電極３～６はＡｌ、Ａｇなどの適宜の金属からなる。また、複数の電極３～６と、識別マーク７とは、同一材料、同一工程で形成することが、製造工程数を少なくでき、かつ電極と識別マークとの光の反射率の差が小さくなり後述するスコア値を安定して測定できるため好ましい。ただし複数の電極３～６及び識別マーク７のそれぞれの形成方法は特に限定されず、導電ペーストの塗布・焼き付けまたはスパッタリングなどの薄膜形成方法等を用いることができる。
　複数の電極３～６は、それぞれが本実施形態では、基板２を平面視して正方形の形状を有している。もっとも、複数の電極３～６の形状は特に限定されず、正方形以外の形状とされてもよい。例えば、正方形以外の矩形、すなわち長方形であってもよい。
　図１（ｂ）に示すように、基板２上に、電子部品素子８がフリップチップボンディング方式により実装されている。電子部品素子８は、電子部品本体９を有する。電子部品本体９は、基板２の上面２ａと対向する電子部品本体の下面中央に機能回路部９ａを有する。図１（ａ）においてこの機能回路部９ａが設けられている部分を破線で示す。本実施形態では、電子部品本体９は、圧電基板と、圧電基板の下面に形成された少なくとも１つのＩＤＴ電極を有する弾性表面波素子である。従って、機能回路部９ａは、上記ＩＤＴ電極を含む弾性表面波が励振される部分である。機能回路部９ａは、基板２の上面２ａと空間Ａを隔てて配置されている。それによって、機能回路部９ａにおける振動が妨げられ難い。
　上記機能回路部９ａの周囲に、バンプ１０が配置されている。バンプ１０と、その下端が、電極４，５に接合されている。図１（ｂ）では示されていないが、図１（ａ）の電極３，６にも、バンプ１０がそれぞれ接合されている。少なくとも一部または全部のバンプ１０は、機能回路部９ａに電気的に接続されている。
　バンプ１０としては、Ａｕバンプやはんだバンプなどの適宜の金属バンプを用いることができる。
　上記電子部品素子８を覆うように、封止樹脂層１１が設けられている。封止樹脂層１１は空間Ａを有するように形成されている。
　本実施形態の電子部品１の特徴は、上記識別マーク７が特定の位置に設けられていることにある。
　すなわち、基板２の上面２ａにおいて、複数の電極３～６が、一点鎖線で示す矩形枠状の領域Ｂ内に配置されている。より具体的には、矩形枠状の領域Ｂのコーナー部に複数の電極３～６がそれぞれ配置されている。上記複数のバンプ１０は、上記複数の電極３～６にそれぞれ接合されている。従って、上記機能回路部９ａを下方に投影した領域９ａは領域Ｂよりも内側に位置している。
　本実施形態では、上記矩形枠状の領域Ｂの外側に識別マーク７が配置されている。すなわち、複数の電極３～６のうち、矩形枠状の領域Ｂの一辺に沿うように配置された電極３，４との間であって、電極３及び４の外側端縁を結ぶ線Ｃよりも外側に識別マーク７が配置されている。なお、本実施形態では、電極３及び４が、本発明における第１の電極及び第２の電極に相当する。
　識別マーク７は、電極３，４の外側端縁を結ぶ線Ｃよりも外側の領域であって、かつ基板２の外周縁２ｂに沿うように設けられている。また、識別マーク７はＩ字状すなわち長方形状の形状を有し、上記線Ｃと平行に延びている。
　上記電子部品１の製造に際しては、通常、図１（ｃ）に示すように集合基板１２を用意する。この集合基板１２上に、複数の電子部品素子８を搭載する。次に図示していない封止樹脂層を形成する。しかる後、集合基板１２を個々の電子部品を得るために、個々の基板２に切断する。この場合、上記識別マーク７が、個々の基板２内に必ず設けられている。
　前述したように、電子部品素子の小型化や、基板上の電極間ピッチが短くなると、電子部品素子の誤実装がおきるという問題があった。
　これに対して、本実施形態によれば、例えば電極３，４間のピッチが狭くなったり、電子部品素子８の小型化を進めた場合であっても、１つの電子部品単位毎に、識別マーク７を基準として、電子部品素子８を高精度にかつ確実に基板２の所定の部分に搭載することができる。すなわち、個々の電子部品１において、識別マーク７が基板２内に設けられている。よって、集合基板１２の段階で、個々の電子部品１を搭載する領域を含む狭い領域内で識別マーク７を基準として電子部品素子８を搭載することができる。よって、電子部品素子８の誤搭載を確実に抑制することができる。
　また、上記電極３～６を含む矩形枠状の領域内に電子部品素子８の機能回路部９ａが臨むことになる。従って、基板２が反ったり、あるいは集合基板１２の段階で反ったりしたとしても、機能回路部９ａと基板２または集合基板１２との接触を確実に防止することができる。従って、機能回路部９ａの損傷を防止することができる。さらに識別マーク７が基板２の複数の電極の間に形成されることで、複数の電極の間の基板２の反り強度が増加するため、基板２の反り量を小さくできる。
　なお、集合基板１２を予め基板２に分割した後に、電子部品素子８が搭載される場合もある。その場合においても、集合基板１２を切断し、複数の基板２が格子状に配置されている状態において、各基板２に設けられている識別マーク７を基準として、個々の基板２に電子部品素子８を確実に搭載することができる。従って、この場合においても、電子部品素子８の誤搭載を確実に防止することができる。
　また、本実施形態では、識別マーク７は、Ｉ字状の形状を有しかつ上記基板２の外周縁２ｂに沿うように設けられているため、識別マーク７を容易に認識することができる。
　図２は、本発明の第１の実施形態の変形例に係る電子部品に用いられる基板の平面図である。変形例では、基板２の上面２ａにおいて、識別マーク７が、上述した線Ｃと基板２の外周縁２ｂとの間の領域に設けられている。このように、識別マーク７は、基板２の外周縁２ｂから隔てられて設けられてもよい。本変形例においても、上記第１の実施形態と同様に、個々の基板２を識別マーク７で認識し、電極３～６に確実に複数のバンプ１０を接合して、電子部品素子８を搭載することができる。
　加えて、識別マーク７が、外周縁２ｂから隔てられて配置されているため、集合基板を切断する際に、例えばカッターと識別マーク７とが接触して識別マーク７が変形したり部分的に剥離したりするおそれもない。
　加えて、前述した図１（ｂ）の封止樹脂層１１を形成するに際し、上記識別マーク７の外側に封止樹脂層１１を形成した場合には、封止樹脂層１１の識別マーク７の内側への流れ込み、すなわち前述した空間Ａへの流れ込みを抑制することもできる。
　図３は、第１の実施形態の電子部品に用いられる他の変形例を示す模式的平面図である。
　図３に示すように、本変形例では、基板２の上面２ａにおいて、複数の識別マーク７，７Ａが配置されている。より具体的には、図２に示した変形例と同様に、識別マーク７が、線Ｃと外周縁２ｂとの間の領域に設けられており、外周縁２ｂと対向している反対側の外周縁２ｃ側にも、同様にして識別マーク７Ａが設けられている。
　本実施形態においても、識別マーク７，７Ａを用いて個々の基板２の電子部品素子搭載位置を決定することができる。従って、電子部品素子の誤搭載をより確実に防止することができる。
　加えて、本実施形態では、複数の識別マーク７，７Ａが設けられているため、電子部品素子の搭載位置をより高精度に確定することができる。
　さらに、例えば図３の破線で示す部分に電子部品素子８の外縁が位置するように電子部品素子８が搭載されたとする。電子部品素子８と識別マーク７との間の間隔Ｄ及び電子部品素子８と識別マーク７Ａとの間の間隔Ｅとにより、電子部品素子搭載位置の位置ずれを確認することができる。よって、電子部品素子８の搭載位置の精度をより一層高めることができる。特に、Ｘ線画像などを用いずとも、目視や通常のカメラによる撮像により、電子部品素子８の搭載位置のずれを把握することができる。よって、前述した図１に示した複数のバンプ１０と電極３～６との接合を高精度に行ない得る。
　図４は、本発明の第２の実施形態の電子部品に用いられる基板を示す平面図である。本実施形態では、基板２１上に、２個の電子部品素子が搭載される。そのため、一点鎖線で示す２個の矩形枠状の領域Ｂ１，Ｂ２内に、それぞれ、複数の電極３１～３６及び複数の電極４１～４６が形成されている。
　そして、矩形枠状の領域Ｂ１の外側に、それぞれ、識別マーク３７，３７Ａ及び識別マーク４７，４７Ａが形成されている。
　より具体的には、複数の電極３１～３６を例に取ると、電極３１，３３，３４，３６が、矩形枠状の領域Ｂ１のコーナー部に位置している。そして、電極３２，３５が、矩形枠状の領域Ｂ１の長辺の中央に位置している。電極３１，３２間のピッチＰ０と、電極３２，３３間のピッチＰ０は等しくなっている。
　これに対して、電極３１，３６間のピッチＰ１と、電極３６，４１間のピッチＰ２とが大きく異なっている。すなわち、基板２１の外周縁２１ｂでは、隣り合う電極間のピッチが異なっており、電極間ピッチの差が大きくなっている。識別マーク３７，４７は、この基板２１の外周縁のうち、隣り合う電極間ピッチの差が大きい側の外周縁２１ｂ側に設けられている。
　同様に、識別マーク３７Ａ，４７Ａも、隣り合う電極間のピッチの差が大きい外周縁２１ｃ側に設けられている。
　また、識別マーク３７，３７Ａ，４７，４７Ａは、第１の実施形態の識別マーク７と同様にＩ字状すなわち長方形状の形状を有する。この識別マーク３７，３７Ａ，４７，４７Ａの延びる方向は、外周縁２１ｂ，２１ｃと平行である。すなわち、電極３１，３６を第１及び第２の電極とした場合、識別マーク３７は、電極３１，３６の外周縁を結ぶ線の外側であって、該線に平行に延びるように形成されている。
　本実施形態では、上記基板２１上に２個の電子部品素子が搭載されるように上記複数の電極３１～３６及び複数の電極４１～４６が設けられていることを除いては前述した図３の構造とほぼ同様とされている。
　従って、本実施形態においても、個々の基板２１に上記識別マーク３７，３７Ａ，４７，４７Ａが設けられているため、２個の電子部品素子を高精度に搭載することができる。すなわち、電子部品素子の誤実装を確実に防止することができる。
　また、本実施形態では、上記のように、複数の電極３１～３６，４１～４６が形成されているが、基板２１の外周縁のうち、上記電極間ピッチの差が大きい側の外周縁に平行に、長さ方向が延びるように識別マーク３７，３７Ａ，４７，４７Ａが設けられている。電極間ピッチの差が大きい側の外周縁に沿う方向においては、より高精度に電子部品素子を搭載する必要がある。本実施形態では、識別マーク３７，３７Ａ，４７，４７Ａが上記のように設けられているため、電極間ピッチの差が大きい側においても、電子部品素子を高精度にその位置を決定し、実装することができる。
　図５（ａ）及び図５（ｂ）は、識別マークの他の形状例を説明するための基板の模式的平面図及び該識別マークの形状を説明するための電極構造を示す拡大平面図である。なお、図５（ａ）に示す基板１１０１の上面には、バンプが接合される複数の電極１１０２～１１０５が設けられ、複数の電極の外側端縁を結ぶ線を含む外側にＬ字状の識別電極部として識別マークが配置される。ただし前述した第１及び第２の電極間には、識別マークは配置されていない。
　もっとも、電極１１０２を例に取ると、電極１１０２は、四角形の電極に、Ｌ字状の識別電極部１１０２ａを電極と一体に連ねた形状を有する。図５（ｂ）に破線Ｆで示すように、上記識別電極部１１０２ａはＬ字状の形状とされている。
　言い換えれば、識別マークは正方形の電極膜をその対角線方向にずらし重ね合わせた形状とされている。このような識別電極部１１０２ａを設けた場合には、コーナー部における電極１１０２の認識精度を高めることができる。識別電極部１１０２ａが備えられた第３の実施形態については後述の実験例において明らかにする。
　なお、図６は、比較例１の基板の模式的平面図である。この比較例１の基板１２０１では、前述した第２の実施形態と同様に、２個の電子部品素子が搭載される。従って、一方の矩形枠状の領域内に複数の電極１２１１～１２１６が設けられている。同様に、もう一つの矩形枠状の領域内に、複数の電極１２２１～１２２６が設けられている。ここでは、基板１２０１のコーナー部に位置する電極１２１１，１２１３，１２２４，１２２６において、基板のコーナー部に向かって半円状の突出部１２１１ａ，１２１３ａ，１２２４ａ，１２２６ａが設けられている。このような半円状の突出部１２１１ａなどでは、前述したＬ字状の識別電極部１１０２ａが設けられている構造に比べ、コーナー部の電極位置の認識精度が低くなる。
　次に、図６～図１２に示す各基板を用いて電子部品実装位置を認識する実験を行なった。図７～図１２に示す基板の構成は以下の通りである。図６の基板１２０１は前述した通りである。
　図７に示す実施例１の基板５１は、コーナー部の電極３１Ａ，３３Ａ，４４Ａ，４６Ａにおいて、半円状の突出部が比較例１と同様に設けられていることを除いては、図４に示した第２の実施形態と同様である。すなわち、本発明による識別マーク３７，３７Ａ，４７，４７Ａを有するため、本発明の実施例に相当する。
　図８に示す実施例２の基板６１では、コーナー部の電極３１Ｂ，３３Ｂ、４４Ｂ，４６Ｂが、図５に示したＬ字状の識別電極部１１０２ａを有することを除いては、基板１２０１と同様とされている。
　図９に示す実施例３の基板７１は、コーナー部に位置する電極３１Ｂ，３３Ｂ，４４Ｂ，４６Ｂが、図５（ａ）及び図５（ｂ）に示したようなＬ字状の識別電極部が連ねられていることを除いては、第２の実施形態と同様である。従って、図９に示す実施例３の基板７１は、コーナー部の電極形状が図８に示す実施例１と相違する。
　図１０に示す実施例４の基板８１では、図８に示す基板６１に加え、さらに、識別マーク７２，７２Ａ，７３，７３Ａが設けられている。言い換えれば、電極間ピッチが等しい側においても、識別マークが設けられている。その他の点については、図８に示した基板と同様である。
　図１１に示す実施例５の基板９１では、識別マーク９２，９３が、２つの電子部品素子が基板の上面に並んで搭載される並んだ電子部品の領域間に設けられている。すなわち、２つの電子部品素子のそれぞれの機能部を囲む複数の電極の矩形枠状の領域の外周縁の外側であるが、隣り合う２つの矩形枠状の領域の外周縁間に位置するように、基板９１の中央に識別マーク９２，９３が設けられている。その他の形状については図７に示した基板と同様である。図１１に示す基板９１は、上記識別マーク９２，９３を有するため本発明の実施例に相当する。
　図１２は、実施例６に相当する基板１０１の平面図である。基板１０１では、図１０に示した基板８１に対し、図１１に示した識別マーク９２，９３が加えられ、さらにコーナー部の電極３１Ｂ，３３Ｂ，４４Ｂ，４６Ｂには、矩形状の電極にＬ字状識別電極部を一体に連ねられている。
　上記比較例１及び実施例１～６の各基板を集合されている集合基板を用い、各基板部分への２つの電子部品素子の搭載位置の認識精度を評価した。より具体的には、先ず、各実施例及び比較例につき複数のサンプルを形成した基板を用意する。次に、比較基準となる個片分の基板の上面部を撮影した画像情報を記憶装置に保存する。さらに、各識別マークの画像の撮影位置を、サンプル毎に図６のＹ方向にピッチをずらさない個片分の基板の上面部を撮影した画像と、元の位置から１ピッチ分ずらして撮影した画像とを画像処理装置により画像の一致度を０～９９の１００段階で数値化したスコア値を求める。なおスコア値が０の場合に一致度が低く、９９の場合に一致度が高いとした。この両者のスコア値の差分をさらに求め、このスコア値の差分で各識別マークの認識精度を比較した。評価に際しては、各サンプルの製造ばらつき及び測定ばらつきを考慮して、スコア差＝（ＡＶＥａ－４σａ）－（ＡＶＥｂ＋４σｂ）の値を用いた。このスコア差の値が正の場合が良好な認識精度であり、さらにスコア差の値が正で大きい程優れている。なおスコア差の値が負の場合はスコア差の値が０に近いほど認識精度が優れている。
　多数の基板を上記のように観察した場合、その各スコア値の分布は、電極の製造及び測定ばらつきが要因と考えられが、正規分布に従うばらつきを有している。基板の上面に各実施例および比較例につき、基板上の１０５個のサンプルについて、元の位置と１ピッチ分ずらした上記スコア値を測定し、その相加平均値ＡＶＥと分散σを求めた。図１３に示すように、ＡＶＥａ－４σａと、Ｙ方向に電極１ピッチ分ずらしたＡＶＥｂ＋４σｂとの間の差すなわち上記スコア差が正であれば、Ｙ方向における電極の１ピッチ分の位置ずれの有無によるスコア値の差が大きくなる。従って、電子部品搭載に際しての電子部品搭載位置の認識度が高くなることを意味する。このスコア差の値が正の場合が良好であり、さらにスコア差の値が正で大きい程優れている。
　上記比較例１（Ｃ１）及び実施例１～６（ＥＸ１～ＥＸ６）についてのスコア差を図１４に示す。図１４から明らかなように、実施例１～６では、比較例１よりスコア差の値が増加し、電子部品実装位置の認識精度が高められている。すなわち、実施例１～６では、本発明に従って、電子部品素子の機能回路部と干渉しない基板の外周縁側に設けられている識別マークが、比較例１に比べて電子部品実装位置の認識精度が高く、誤実装を効果的に抑制し得ることがわかる。
　図１４の実験結果から明らかなように、実施例１～６のいずれにおいても、比較例１に比べ、スコア差が増大し、電極パターン認識精度が改善されている。
　特に、実施例３及び実施例６では、外周縁側に位置する識別マーク３７，３７Ａ，４７，４７Ａに加えて、コーナー部の電極にＬ字状識別電極部が設けられているため、スコア差が大きく、電子部品搭載位置の認識度を一層効果的に高め得ることができる。もっとも、実施例１及び実施例４においても、基板外周縁側に識別マーク３７，３７Ａ，４７，４７Ａが設けられているため、比較例１に比べて搭載位置の認識精度を高め得ることができる。
　１…電子部品
　２…基板
　２ａ…上面
　２ｂ，２ｃ…外周縁
　３～６…電極
　７，７Ａ…識別マーク
　８…電子部品素子
　９…電子部品本体
　９ａ…機能回路部
　１０…バンプ
　１１…封止樹脂層
　１２…集合基板
　２１…基板
　２１ｂ，２１ｃ…外周縁
　３１～３６，４１～４６…電極
　３１Ａ，３３Ａ，４４Ａ，４６Ａ…電極
　３１Ｂ，３３Ｂ，４４Ｂ，４６Ｂ…電極
　３１ａ，３３ａ，４４ａ，４６ａ…識別電極部
　３７，３７Ａ，４７，４７Ａ…識別マーク
　５１，６１，７１…基板
　７２，７２Ａ，７３，７３Ａ…識別マーク
　９１，１０１…基板
　９２，９３…識別マーク

Claims (12)

  1. 　上面の矩形枠状の領域に複数の電極が設けられている基板と、
    　前記基板の上面に実装されており、下面に機能回路部が構成されており、該機能回路部を囲む領域に複数のバンプが設けられている電子部品素子とを備え、
    　前記電子部品素子の機能回路部が前記基板の上面と隙間を隔てられて位置するように、前記複数のバンプが前記基板の上面の電極にフリップチップボンディング方式で接合されており、前記基板の上面に形成されている複数の電極のうち、矩形枠状の領域の一辺に沿うように配置された第１の電極と、第１の電極と該一辺において隣り合う第２の電極との間であって、第１の電極及び第２の電極の外側端縁同士を結ぶ線上または該線よりも外側に設けられている識別マークをさらに備える、電子部品。
  2. 　前記識別マークがＩ字状の形状を有し、前記第１の電極及び第２の電極の外側端縁同士を結ぶ直線と平行に延びている、請求項１に記載の電子部品。
  3. 　前記識別マークが、前記基板の外周縁に沿うように設けられている、請求項１または２に記載の電子部品。
  4. 　前記識別マークが、前記第１の電極及び第２の電極の外側端縁同士を結ぶ直線と前記基板の外周縁に沿って所定の距離で離れた境界線との間の領域に配置されている、請求項１～３のいずれか１項に記載の電子部品。
  5. 　平面視した際に、前記識別マークに前記電子部品素子が重ならないように前記識別マークが配置されている、請求項１～４のいずれか１項に記載の電子部品。
  6. 　第１～第４の辺を有する矩形枠状の領域において、隣り合う第１の辺における複数の電極間ピッチの差と第２の辺における複数の電極間ピッチの差とが異なっており、電極間のピッチの差が大きい辺の外側に前記識別マークが設けられている、請求項１～５のいずれか１項に記載の電子部品。
  7. 　前記電極間ピッチの差が大きい辺の外側であって、電極間ピッチが相対的に大きい電極間の外側に前記識別マークが配置されている、請求項６に記載の電子部品。
  8. 　前記電子部品素子として、第１の電子部品素子と第２の電子部品素子とが前記基板に搭載されており、前記矩形枠状の領域が、前記第１の電子部品素子と第２の電子部品素子とが搭載される領域を囲んでいる、請求項１～６のいずれか１項に記載の電子部品。
  9. 　前記複数の電極が、前記矩形枠状の領域の４つのコーナー部に設けられている４つの電極を有し、該４つの電極のうち少なくとも１つの電極が矩形の形状を有し、
    　前記コーナー部に設けられた複数の電極の外側端縁同士を結ぶ線上または該線よりも外側に位置し、
    　該矩形の電極の基板外側に位置する２辺に連なるようにＬ字状識別電極部が形成されている、請求項１～７のいずれか１項に記載の電子部品。
  10. 　上面の矩形枠状の領域に複数の電極が設けられている基板と、
    　前記基板の上面に実装されており、下面に機能回路部が構成されており、該機能回路部を囲む領域に複数のバンプが設けられている電子部品素子とを備え、
    　前記電子部品素子の機能回路部が前記基板の上面と隙間を隔てられて位置するように、前記複数のバンプが前記基板の上面の電極にフリップチップボンディング方式で接合されており、前記複数の電極が、前記矩形枠状の領域の４つのコーナー部に設けられている４つの電極を有し、該４つの電極のうち少なくとも１つの電極が矩形の形状を有し、
    　前記コーナー部に設けられた複数の電極の外側端縁同士を結ぶ線上または該線よりも外側に位置し、
    該矩形の電極の基板外周縁側に位置する２辺に連なるようにＬ字状識別電極部が形成されている、電子部品。
  11. 　請求項１～１０のいずれかに記載の電子部品の製造に用いられる集合基板であって、集合基板の各電子部品に個片化される各基板部の上面に、前記複数の電極及び、識別マーク又はＬ字状識別電極部が形成されている、集合基板。
  12. 　請求項１～１０のいずれかに記載の電子部品の製造方法であって、
    　個々の電子部品が構成される基板部を集合してなり、上面に各基板部に応じた前記複数の電極が形成されている集合基板を用意する工程と、
    　個々の電子部品に応じて各基板部に前記識別マーク又はＬ字状識別電極部を利用して複数の電子部品素子を位置決めし、実装する工程と、
    　前記複数の電子部品素子を実装する前または実装後に、前記集合基板を複数の基板部からなる複数の基板に切断する工程とを備える、電子部品の製造方法。
PCT/JP2012/074374 2011-10-31 2012-09-24 電子部品、集合基板及び電子部品の製造方法 WO2013065420A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020147011776A KR101594817B1 (ko) 2011-10-31 2012-09-24 전자부품, 집합 기판 및 전자부품의 제조방법
CN201280053694.4A CN103918071B (zh) 2011-10-31 2012-09-24 电子部件、集合基板及电子部件的制造方法
JP2013541113A JP5585737B2 (ja) 2011-10-31 2012-09-24 電子部品、集合基板及び電子部品の製造方法
US14/248,380 US9368464B2 (en) 2011-10-31 2014-04-09 Electronic component, mother substrate, and electronic component manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-238881 2011-10-31
JP2011238881 2011-10-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/248,380 Continuation US9368464B2 (en) 2011-10-31 2014-04-09 Electronic component, mother substrate, and electronic component manufacturing method

Publications (1)

Publication Number Publication Date
WO2013065420A1 true WO2013065420A1 (ja) 2013-05-10

Family

ID=48191778

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074374 WO2013065420A1 (ja) 2011-10-31 2012-09-24 電子部品、集合基板及び電子部品の製造方法

Country Status (5)

Country Link
US (1) US9368464B2 (ja)
JP (1) JP5585737B2 (ja)
KR (1) KR101594817B1 (ja)
CN (1) CN103918071B (ja)
WO (1) WO2013065420A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184789A (ja) * 2015-03-25 2016-10-20 京セラ株式会社 多数個取り回路配線基板および弾性表面波装置
JP2019176007A (ja) * 2018-03-28 2019-10-10 Fdk株式会社 回路基板及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210728B (zh) * 2015-03-16 2020-11-17 株式会社村田制作所 弹性波装置及其制造方法
JP6500700B2 (ja) * 2015-08-26 2019-04-17 株式会社村田製作所 抵抗素子用の集合基板
BE1023850B1 (nl) * 2016-06-29 2017-08-14 C-Mac Electromag Bvba Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan
CN107613630A (zh) * 2017-08-30 2018-01-19 景旺电子科技(龙川)有限公司 一种预防混板的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173952A (en) * 1981-04-20 1982-10-26 Hitachi Ltd Positioning method of semiconductor chip
JPH0577938U (ja) * 1991-02-28 1993-10-22 新電元工業株式会社 半導体装置
JPH11274357A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP2002204057A (ja) * 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134857A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 半導体装置
JP2000124261A (ja) * 1998-10-14 2000-04-28 Fuji Photo Film Co Ltd 配線基板
JP2000307221A (ja) * 1999-04-26 2000-11-02 Sony Corp 電子部品の電気接続方法
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2004079905A (ja) * 2002-08-21 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2004214255A (ja) * 2002-12-27 2004-07-29 Casio Comput Co Ltd 電子部品の接続構造
JP4651359B2 (ja) 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4367524B2 (ja) * 2007-05-22 2009-11-18 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP5234071B2 (ja) * 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
US8779556B2 (en) * 2011-05-27 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
CN103091971B (zh) * 2011-10-27 2014-07-23 中芯国际集成电路制造(北京)有限公司 掩模板及其制造方法、以及监测掩模板雾状污染的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173952A (en) * 1981-04-20 1982-10-26 Hitachi Ltd Positioning method of semiconductor chip
JPH0577938U (ja) * 1991-02-28 1993-10-22 新電元工業株式会社 半導体装置
JPH11274357A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP2002204057A (ja) * 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184789A (ja) * 2015-03-25 2016-10-20 京セラ株式会社 多数個取り回路配線基板および弾性表面波装置
JP2019176007A (ja) * 2018-03-28 2019-10-10 Fdk株式会社 回路基板及びその製造方法
JP7101512B2 (ja) 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
KR101594817B1 (ko) 2016-02-17
US9368464B2 (en) 2016-06-14
US20140217581A1 (en) 2014-08-07
KR20140070651A (ko) 2014-06-10
JP5585737B2 (ja) 2014-09-10
JPWO2013065420A1 (ja) 2015-04-02
CN103918071B (zh) 2016-09-21
CN103918071A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5585737B2 (ja) 電子部品、集合基板及び電子部品の製造方法
US9271400B2 (en) Electronic component and manufacturing method therefor
KR101804496B1 (ko) 전자부품 및 그 제조방법
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
KR100885351B1 (ko) 탄성 표면파 장치
JP6592102B2 (ja) 電子素子実装用基板および電子装置
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
TWI767170B (zh) 壓電振動器件
JP2010011172A (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP2007243536A (ja) 圧電デバイス及びその製造方法
US10236228B2 (en) Electronic component mounting board, electronic device, and electronic module
JP7391494B2 (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
JP2014116368A (ja) 電子部品モジュールおよびその製造方法
JP5546363B2 (ja) 半導体装置および半導体装置の製造方法
CN114026785A (zh) 电子部件收纳用封装件、电子装置以及电子模块
JP5430496B2 (ja) 電子部品搭載用パッケージ
JP6725333B2 (ja) 多数個取り配線基板および配線基板
JP2004221514A (ja) 多数個取り配線基板
JP2010199625A (ja) 半導体装置及びその製造方法
US20240355845A1 (en) Electronic element mounting substrate, electronic device, and electronic module
WO2012098595A1 (ja) 配線基板およびそれを用いた半導体装置
JP5526735B2 (ja) 電子部品及びその製造方法
JP2016129204A (ja) ウエハレベルパッケージング構造体の製造方法
JP6257150B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP2006157858A (ja) 圧電発振器とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12845607

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013541113

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147011776

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12845607

Country of ref document: EP

Kind code of ref document: A1