JP5430496B2 - 電子部品搭載用パッケージ - Google Patents

電子部品搭載用パッケージ Download PDF

Info

Publication number
JP5430496B2
JP5430496B2 JP2010121718A JP2010121718A JP5430496B2 JP 5430496 B2 JP5430496 B2 JP 5430496B2 JP 2010121718 A JP2010121718 A JP 2010121718A JP 2010121718 A JP2010121718 A JP 2010121718A JP 5430496 B2 JP5430496 B2 JP 5430496B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating frame
insulating
frame
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010121718A
Other languages
English (en)
Other versions
JP2011249592A (ja
Inventor
雅実 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010121718A priority Critical patent/JP5430496B2/ja
Publication of JP2011249592A publication Critical patent/JP2011249592A/ja
Application granted granted Critical
Publication of JP5430496B2 publication Critical patent/JP5430496B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、セラミック焼結体からなり、上面の中央部に電子部品の搭載部を有する絶縁基板の外周部上に、搭載部を取り囲むように絶縁枠体が取着されてなる電子部品搭載用パッケージに関するものである。
半導体素子や容量素子,圧電振動子等の電子部品を気密に封止するための容器として、酸化アルミニウム質焼結体等のセラミック焼結体からなる四角板状の絶縁基板の上面の中央部に電子部品の搭載部を設け、この搭載部を取り囲むように絶縁基板の上面の外周部に四角枠状の絶縁枠体を取着させた電子部品搭載用パッケージが広く用いられている。絶縁枠体は、例えば絶縁基板と同様のセラミック焼結体からなり、絶縁基板との同時焼成によって絶縁基板に取着されている。
この電子部品搭載用パッケージの搭載部に電子部品を搭載した後、蓋体を絶縁枠体の上面に接合すれば、絶縁基板と絶縁枠体と蓋体とからなる容器の内部に電子部品が気密封止される。
なお、この電子部品搭載用パッケージにおいて、絶縁枠体の上面には電子部品の電極と電気的に接続される複数の電極パッドが、絶縁枠体の内周側の辺の中央部に沿って配列されている。これらの電極パッドに電子部品の電極が、ボンディングワイヤ等の接続材を介して電気的に接続される。電極パッドは、絶縁枠体や絶縁基板に形成された配線導体や貫通導体等の接続用の導体を介して絶縁基板の下面等の外表面に電気的に導出されている。この接続用の導体の導出された部分等を外部電気回路に接続すれば、電子部品と外部電気回路とが電気的に接続される。
特開2005−197356号公報 特開2006−269840号公報
しかしながら、上記従来技術の電子部品搭載用パッケージにおいては、絶縁基板の搭載部に電子部品を搭載する際に、絶縁基板と同様の材料からなる絶縁枠体の内周側の縁の位置を画像認識装置等で認識することが難しいため、この絶縁枠体の内周側の縁を基準にして搭載部の所定位置に電子部品を搭載することが難しいという問題点があった。
搭載部の所定位置に対する電子部品の搭載が難しくなると、例えば、電子部品の搭載時に電子部品が絶縁枠体に接触して電子部品が破損する等の不具合を生じる。
特に、近年、電子部品の小型化に伴い、絶縁枠体で囲まれた搭載部の大きさが小さくなる傾向にあるため、わずかな電子部品の搭載位置のずれでも、電子部品の絶縁枠体との接触等の不具合を生じやすくなってきている。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、絶縁枠体で囲まれた絶縁基板の搭載部に電子部品を搭載する電子部品搭載用パッケージにおいて、絶縁枠体の内周側の縁の位置の認識が容易かつ確実である電子部品搭載用パッケージを
提供することにある。
本発明の電子部品搭載用パッケージは、上面に電子部品の搭載部を有する絶縁基板と、該絶縁基板の上面に前記搭載部を取り囲んで取着された四角枠状の絶縁枠体と、該絶縁枠体の上面に、該上面の内周側の四つのそれぞれの中央部に沿って配置された、前記電子部品の電極と電気的に接続される複数の電極パッドとを備える電子部品搭載用パッケージであって、前記絶縁枠体の上面に、該上面の内周側の辺の端部において前記絶縁枠体の内周側の縁に接する金属層が、平面視で前記絶縁枠体の内周側の対角の角部をそれぞれに挟んで被着されていることを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記構成において、前記絶縁枠体の内周側の角部において該絶縁枠体の上面から下方に溝状の切り欠きが設けられており、前記金属層が前記角部における前記絶縁枠体の上面に被着していることを特徴とするものである。
本発明の電子部品搭載用パッケージによれば、絶縁枠体の上面に、この上面の内周側の
辺の端部において絶縁枠体の内周側の縁に接する金属層が、平面視で前記絶縁枠体の内周側の対角の角部をそれぞれに挟んで被着されていることから、この、絶縁基板よりも光を反射しやすく視認が容易な金属層によって、絶縁枠体の内周側の縁の位置を容易に、かつ確実に認識することができる。
また、本発明の電子部品搭載用パッケージによれば、絶縁枠体の内周側の角部において絶縁枠体の上面から下方に溝状の切り欠きが設けられており、金属層が絶縁枠体の角部における絶縁枠体の上面にも被着している場合には、例えば金属層としてメタライズ層やめっき層を絶縁枠体に被着させるときに、これらのメタライズ層やめっき層に広がりが生じやすい絶縁枠体の内周側の角部においてメタライズ層やめっき層に広がりが生じたとしても、この広がりを切り欠き内に収めることができる。したがって、この場合には、絶縁枠体の内周側の縁の位置の認識が容易かつ確実であるとともに、搭載部に搭載される電子部品と金属層との電気的な短絡が生じることを効果的に抑制することができる電子部品搭載用パッケージを提供することができる。
(a)は本発明の電子部品搭載用パッケージの実施の形態の一例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)および(b)は、それぞれ本発明の電子部品搭載用パッケージの実施の形態の他の例における要部を拡大して示す要部平面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態の他の例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)および(b)は、それぞれ本発明の電子部品搭載用パッケージの実施の形態の他の例における要部を拡大して示す要部平面図である。 本発明の電子部品搭載用パッケージの実施の形態の他の例における要部を拡大して示す要部平面図である。
本発明の電子部品搭載用パッケージを添付の図面を参照しつつ詳細に説明する。図1(a)は本発明の電子部品搭載用パッケージの実施の形態の一例を示す平面図であり、図1(b)は図1(a)のA−A線における断面図である。図1において、1は搭載部1aを上面に有する絶縁基板,2は絶縁枠体,3は電極パッド,4は金属層,6は接続導体である。絶縁基板1の上面に搭載部1aを取り囲んで、上面に電極パッド3が配置された絶縁枠体2が取着されて、電子部品7を搭載するための電子部品搭載用パッケージ9が基本的
に構成されている。
絶縁基板1は四角板状であり、上面の中央部に電子部品7を搭載するための搭載部1aを有している。電子部品7としては、ICやLSI等の半導体集積回路素子、およびLED(発光ダイオード)やPD(フォトダイオード),CCD(電荷結合素子)等の光半導体素子を含む半導体素子,弾性表面波素子や水晶振動子等の圧電素子,容量素子,抵抗器,半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品が挙げられる。これらの電子部品7は、一般に四角板状であり、このような電子部品7の搭載に適するようにするために、搭載部1aを有する絶縁基板1も四角板状になっている。
絶縁基板1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体等のセラミック焼結体によって形成されている。
絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形したセラミックグリーンシートを焼成することによって製作されている。なお、絶縁基板1は、セラミック焼結体からなる複数の絶縁層(図示せず)が積層されてなるものであってもよい。この場合には、複数のセラミックグリーンシートを積層して積層体とし、この積層体を焼成すれば、複数の絶縁層が積層されてなる絶縁基板1を作製することができる。
絶縁枠体2は、絶縁基板1の上面に搭載部1aを取り囲むように取着されて、電子部品7を封止する容器を構成するためのものである。また、絶縁枠体2は、その上面に後述する電極パッド3を、電子部品7の上面の外周部等に配置されている電極(図示せず)に近接させて配置するためのものである。なお、図1に示す例では、絶縁枠体2の上面の外周側にさらに絶縁性の上部枠体2aを積層して、この上部枠体2aの上面に蓋体(図示せず)を接合することによって電子部品7を気密封止するようにしている。上部枠体2aの上面に搭載部1aを覆うように平板状等の蓋体を接合すれば、絶縁基板1と絶縁枠体2と上部枠体2aと蓋体とで構成される容器の内側に電子部品7が中空状態で気密封止される。この気密封止のために、絶縁枠体2の厚み、または絶縁枠体2と上部枠体2aとの合計の厚みは電子部品7の厚みよりも厚くされている。
絶縁枠体2および上部枠体2aは、例えば絶縁基板1と同様のセラミック焼結体からなり、絶縁基板1を作成するのと同様のセラミックグリーンシートを機械的な打ち抜き加工等の方法で枠状に加工しておいて、この枠状のセラミックグリーンシートを焼成することによって作製することができる。絶縁枠体2および上部枠体2aも、枠状のセラミックグリーンシートを複数積層して作製してもよい。
絶縁枠体2の絶縁基板1に対する取着は、例えば、絶縁基板1となるセラミックグリーンシートの上に絶縁枠体2となる枠状のセラミックグリーンシートを積層し、これらを上下に加圧して密着させた後に一体焼成させることによって行なうことができる。また、上部枠体2aも絶縁枠体2と同様に、絶縁基板1および絶縁枠体2との一体焼成によって絶縁枠体2の上面に取着されたものとすることができる。
絶縁枠体2の上面に配置された電極パッド3は、電子部品7の電極を電気的に接続させるためのものであり、この電極をマザーボード等の外部電気回路(図示せず)に電気的に接続させる端子(導電路の一部)となる部分である。
電極パッド3と電子部品7の電極との電気的な接続は、例えばボンディングワイヤ8等
の導電性接続材を介して行なわれる。電子部品7の電極は、一般に電子部品7の上面等の外周に沿って複数配置されているため、これらの電極との電気的な接続を容易とするために、またボンディングワイヤ8等の長さを極力短くするために、電極パッド3は、四角枠状の絶縁枠体2の内周側の辺の中央部に沿って複数が、それぞれ電子部品7の電極と対応するように配置されている。
電極パッド3は、例えばタングステンやモリブデン,マンガン,銅,銀,パラジウム,金,白金等の金属材料からなる。このような金属材料は、例えばタングステンの場合であれば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを絶縁枠体2となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、絶縁枠体2に所定パターンで被着されている。
これらの電極パッド3は、例えば、絶縁枠体2の上面から絶縁基板1の下面や側面等の外表面にかけて形成された接続導体6を介して電子部品搭載用パッケージ9の外表面に電気的に導出されている。図1に示す例において、接続導体6は、絶縁枠体2の上面から絶縁基板1の下面の外周部にかけて形成された貫通導体(符号なし)と、絶縁基板1の下面において貫通導体の端面に接続して形成された配線導体(符号なし)とによって構成されている。接続導体6は、絶縁基板1や絶縁枠体2の外側面に形成された側面導体(いわゆるキャスタレーション導体等)(図示せず)や、絶縁層の層間に形成された内部配線導体(図示せず)等を含んでいてもよい。
そして、絶縁基板1の搭載部1aに電子部品7を位置決めして搭載するとともに、電子部品7の下面を絶縁基板1の上面に金−錫ろう等のろう材やガラス,有機樹脂接着剤等の接合材を介して接合し、その後、電子部品7の電極を電極パッド3に電気的に接続すれば、電子部品7が電子部品搭載用パッケージ9に搭載される。搭載された電子部品7は、例えば前述したように、上部枠体2aの上面に蓋体(図示せず)を接合することによって気密封止される。
なお、電子部品7の搭載部1aへの搭載は、例えば、画像認識装置等に絶縁枠体2の内周側の縁を認識させて、この内周側の縁の位置を基準にして電子部品7の位置を調整しながら行われる。
絶縁枠体2の内周側の縁を、電子部品7を搭載部1aに搭載する際の位置合わせの基準とするのは、絶縁枠体2への電子部品7の接触を避けながら、絶縁枠体2および絶縁枠体2の上面に配置された電極パッド3に対する電子部品7の位置を高い精度で位置合わせするためである。
この電子部品搭載用パッケージ9においては、絶縁枠体2の上面に、この上面の内周側の辺の端部において絶縁枠体2の内周側の縁に接する金属層4が被着されている。このような電子部品搭載用パッケージ9によれば、絶縁枠体2の上面に上記構成の金属層4が被着されていることから、この、絶縁基板1よりも光(可視光)を反射しやすく視認が容易な金属層4によって、絶縁枠体2の内周側の縁の位置を容易に、かつ確実に認識することができる。そして、絶縁枠体2の内周側の縁の位置を基準にして、例えば電子部品7が絶縁枠体2に接触するような不具合を生じることを効果的に抑制して、電子部品7を搭載部1aの所定位置に高い精度で位置決めして搭載することができる。
金属層4は、例えば電極パッド3と同様の金属材料を用いて被着されたメタライズ層やめっき層等(図示せず)によって形成されている。そして、セラミック焼結体等からなり、表面の凹凸が大きくて光の反射率が比較的低い絶縁基板1の上面に比べて、金属材料からなる金属層4の方が光の反射率が高い。
金属層4は、例えば電極パッド3と同様の金属材料を用い、同様の方法(金属ペーストの印刷)で絶縁枠体2の上面に被着させることができる。この場合、金属層4となる金属ペーストを、絶縁枠体2となる枠状のセラミックグリーンシートの上面に、内周側の縁に確実に接するように印刷する必要がある。そのため、例えば上記の金属ペーストの一部が、枠状のセラミックグリーンシートの上面から内周側の縁を越えて内側面の上端部分にまで垂れ込むように印刷してもよい。
金属層4について、図1に示すような、隣り合う2つの辺においてつながったL字状のものとしておけば、隣り合う2つの辺において(いわゆるX−Y方向で)絶縁枠体2の内周側の縁を認識して、電子部品7を搭載することができる。
また、金属層4は、電極パッド3と同様に金属材料のメタライズ層で形成した場合に、その表面にニッケルや金等のめっき層(図示せず)を被着させて、光の反射率を向上させるようにしてもよい。この場合には、金属層4の表面の光の反射率が向上するため識別がより容易になる。
ニッケルや金等のめっき層は、金属層4と同時に電極パッド3の表面にも被着させるようにして、電極パッド3に対するボンディングワイヤ8のボンディング性の向上や酸化腐食のより効果的な抑制を行なうようにしてもよい。
金属層4は、それ自体の認識をしやすくするためには、極力大きなパターンで、特に絶縁枠体2の内周側の縁に接する長さを長くして被着させることが好ましい。また、金属層4は、電極パッド3との電気的な短絡を抑制するためには、絶縁枠体2の内周側の辺の端部に、電極パッド3から極力離して被着させることが好ましい。このような条件を満たす上では、金属層4は、絶縁枠体2の角部における上面にも被着されているものであってもよい。
なお、金属層4は、上記のように絶縁枠体2の上面の内周側の辺の端部において絶縁枠体2の内周側の縁に接するものであれば、図1に示すような、隣り合う2つの辺においてつながったL字状のものに限らず、例えば図2(a)および(b)に示すようなパターンでもかまわない。図2(a)および(b)は、本発明の電子部品搭載用パッケージ9の実施の形態の他の例における要部を示す要部平面図である。図2において図1と同様の部位には同様の符号を付している。
図2(a)は、絶縁枠体2の上面に、上面の内周側の辺の端部のみに金属層4を被着させた例である。上記のように金属層4となる金属ペーストが絶縁枠体2の角部において比較的厚くなって搭載部1a側に広がりやすくなる。これに対して、図2(a)のようなパターンで金属層4を被着させれば、角部における金属ペーストの広がりを抑制する上で有利である。
また、図2(b)は、金属層4について、絶縁枠体2の内周側の外辺を絶縁枠体2の角部側に傾斜させて、絶縁枠体2の内周側の縁に接する長さを確保しながら、電極パッド3との間の距離を大きくした例である。この場合には、金属層4と電極パッド3との電気的な短絡を抑制する上で有利である。
また、本発明の電子部品搭載用パッケージ9は、上記構成において、図3(a)および(b)に示すように、絶縁枠体2の内周側の角部においてこの絶縁枠体2の上面から下方に溝状の切り欠き5が設けられており、金属層4が絶縁枠体2の内周側の角部において絶縁枠体2の上面に被着されている場合には、電子部品搭載用パッケージ9に電子部品7を
搭載したときの信頼性を向上させることができる。なお、図3(a)は、本発明の電子部品搭載用パッケージ9の実施の形態の他の例を示す平面図であり、図3(b)は、図3(a)のA−A線における断面図である。図3において図1と同様の部位には同様の符号を付している。
すなわち、この場合には、例えば金属層4としてメタライズ層やめっき層を絶縁枠体2に被着させたときに、特に絶縁枠体2の内周側の角部において、これらのメタライズ層やめっき層の広がりが生じたとしても、この広がりが切り欠き5内で生じるため、搭載部1aに搭載される電子部品7に対する金属層4の電気的な短絡が生じることを効果的に抑制することができる。
切り欠き5は、メタライズ層やめっき層の広がりに起因する金属層4の電子部品7に対する電気的な短絡を効果的に抑制するために、このような広がりが発生しやすい絶縁枠体2の内周側の角部に設ける必要がある。
切り欠き5は、例えば、絶縁枠体2となる枠状のセラミックグリーンシートの内周側の角部分において、機械的な打ち抜き加工や切削加工等の方法で、上面から下方に溝を形成する加工を施すことによって設けることができる。
切り欠き5は、図3に示したような形状のものに限らず、例えば図4に示すような他の形状のものでもよい。なお、図4(a)および(b)は、それぞれ本発明の電子部品搭載用パッケージ9の実施の形態の他の例における要部を示す要部拡大平面図である。図4において図1および図3と同様の部位には同様の符号を付している。
図4(a)は、切り欠き5の外周(絶縁枠体2の上面における開口の縁)が円弧状の場合である。このような外周が円弧状の切り欠き5は、上記のような機械的な加工による形成が容易である。
また、図4(b)に示す例は、切り欠き5内に絶縁枠体2の内周側の縁がまっすぐに延びている例である。このような場合には、切り欠き5内においても絶縁枠体2の内周側の縁の位置を容易に認識することができるため、例えば金属層4をより大きくして認識しやすくするような場合に有利である。また、切り欠き5内においても絶縁枠体2の内周側の縁の位置を認識することができるため、絶縁枠体2の内周側の辺部分における金属層4の寸法を小さくしても上記認識が容易である。そのため、この場合には、絶縁枠体2の内周側の縁の位置を認識するための金属層4を備えるとともに、金属層4と電子部品7との電気的な短絡を抑制することができ、さらに、この金属層4と電極パッド3との電気的な短絡も効果的に抑制することが可能な電子部品搭載用パッケージ9を提供することもできる。
また、電子部品搭載用パッケージ9の切り欠き5は、図5に示すようなものでもよい。図5は、本発明の電子部品搭載用パッケージ9の実施の形態の他の例における要部を拡大して示す要部平面図である。図5において図1および図3と同様の部位には同様の符号を付している。
図5に示す例は、図4(b)に示すような電子部品搭載用パッケージ9において、絶縁枠体2の互いに隣り合う2つの内周側の辺のうち一方のみにおける端部に、絶縁枠体2の内周側の縁に接するように金属層4が被着されている場合の一例である。この場合には、例えば電極パッド3と金属層4との電気的な短絡をより効果的に抑制することができる。
それぞれ酸化アルミニウム質焼結体からなる、外辺の寸法が約10mm×10mmの正方形板状の絶縁基板および、外辺が絶縁基板と同じ形状および寸法で幅が約1mmの枠状の絶縁枠体(内周が、1辺の長さが約8mmの正方形状)を一体焼成の方法で上下に積層して実施例の電子部品搭載用パッケージを作製し、この絶縁基板の上面に、電子部品として外辺の寸法が約7.8mmの正方形板状の半導体素子を搭載する際の位置精度等を確認する試
験を行なった。なお、絶縁枠体の上面には、内周側の辺の中央部に沿って外形寸法が約0.5mm×2mmの長方形状の電極パッドを、各辺に10個ずつ配列した。
(実施例1)
絶縁枠体の上面に、内周側の辺の端部に、隣り合う2つの辺においてつながったL字状の金属層を、各辺において角部からの幅を約0.5mmとして被着させて、実施例1の電子
部品搭載用パッケージを準備した。金属層は、タングステンのメタライズ層と、メタライズ層上に電解めっき法によって順次被着させたニッケルめっき層および金めっき層とからなるものとした。
(実施例2)
絶縁枠体の上面に実施例1と同様の金属層を被着させるとともに、絶縁枠体の内周側の角部に、絶縁枠体の上面から下方に半径約0.3mmの円弧状の切り欠きを設け、切り欠き
以外の部分については、実施例1と同様に形成して、実施例2の電子部品搭載用パッケージを準備した。上記切り欠きの分(約0.3mm)、絶縁枠体の内周側の角部における金属
層と電子部品との間の距離を、実施例2の電子部品搭載用パッケージにおいて実施例1の電子部品搭載用パッケージよりも長くして、金属層と電子品との電気絶縁性を確保しやすくした。
(比較例)
金属層を設けないこと以外は実施例1および実施例の電子部品搭載用パッケージと同様に形成して、比較例の電子部品搭載用パッケージを準備した。
(試験結果)
実施例1,実施例2および比較例それぞれの電子部品搭載用パッケージについて、それぞれ100個ずつ準備して、上記の電子部品を搭載する作業を行なった。電子部品の搭載は
、画像認識装置に絶縁枠体の内周側の縁の位置を認識させ、この位置を基準にして電子部品を位置決めして搭載部上に搭載させた。電子部品は、真空吸着装置で吸着して、上記画像認識装置に認識された位置を基準にして吸着装置を所定位置まで移動させて、その後吸着を解除することによって搭載した。
その結果、実施例1および実施例2の電子部品搭載用パッケージにおいては、電子部品の絶縁枠体に対する接触等の不具合を生じることなく電子部品を搭載することができた。また、電子部品の搭載位置の精度は、+/−0.05mmと高いことが確認できた。なお、電子部品の搭載位置の確認は、拡大投影装置を用いて計測することによって行なった。
これに対し、比較例の電子部品搭載用パッケージにおいては、電子部品と絶縁枠体との接触が1000個中2個発生した。また、電子部品の搭載位置の精度は+/−0.08mm程度であり、実施例1および実施例2の電子部品搭載用パッケージに比べて低かった。以上の結果より、本発明の電子部品搭載用パッケージにおける電子部品の搭載位置精度の向上等の効果を確認することができた。
1・・・絶縁基板
1a・・搭載部
2・・・絶縁枠体
2a・・上部枠体
3・・・電極パッド
4・・・金属層
5・・・切り欠き
6・・・接続導体
7・・・電子部品
8・・・ボンディングワイヤ
9・・・電子部品搭載用パッケージ

Claims (2)

  1. 上面に電子部品の搭載部を有する絶縁基板と、該絶縁基板の上面に前記搭載部を取り囲んで取着された四角枠状の絶縁枠体と、該絶縁枠体の上面に、該上面の内周側の四つのそれぞれの中央部に沿って配置された、前記電子部品の電極と電気的に接続される複数の電極パッドとを備える電子部品搭載用パッケージであって、
    前記絶縁枠体の上面に、該上面の内周側の辺の端部において前記絶縁枠体の内周側の縁に接する金属層が、平面視で前記絶縁枠体の内周側の対角の角部をそれぞれに挟んで被着されていることを特徴とする電子部品搭載用パッケージ。
  2. 前記絶縁枠体の内周側の角部において該絶縁枠体の上面から下方に溝状の切り欠きが設けられており、前記金属層が前記角部における前記絶縁枠体の上面に被着していることを特徴とする請求項1記載の電子部品搭載用パッケージ。
JP2010121718A 2010-05-27 2010-05-27 電子部品搭載用パッケージ Expired - Fee Related JP5430496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010121718A JP5430496B2 (ja) 2010-05-27 2010-05-27 電子部品搭載用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121718A JP5430496B2 (ja) 2010-05-27 2010-05-27 電子部品搭載用パッケージ

Publications (2)

Publication Number Publication Date
JP2011249592A JP2011249592A (ja) 2011-12-08
JP5430496B2 true JP5430496B2 (ja) 2014-02-26

Family

ID=45414478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121718A Expired - Fee Related JP5430496B2 (ja) 2010-05-27 2010-05-27 電子部品搭載用パッケージ

Country Status (1)

Country Link
JP (1) JP5430496B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3706262B1 (en) 2019-02-15 2022-01-26 Nichia Corporation Method of manufacturing light emitting device, light emitting device, and base member
JP7206494B2 (ja) * 2019-02-15 2023-01-18 日亜化学工業株式会社 発光装置の製造方法、発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038868B2 (ja) * 1981-11-06 1985-09-03 富士通株式会社 半導体パツケ−ジ
JPS63191638U (ja) * 1987-05-28 1988-12-09
JP3990679B2 (ja) * 1996-11-08 2007-10-17 株式会社リコー 半導体実装用回路基板を備えた半導体装置
JP2004253566A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2007048867A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 電子部品用セラミックパッケージおよび電子部品用セラミックパッケージの製造方法、電子部品の製造方法

Also Published As

Publication number Publication date
JP2011249592A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP5312223B2 (ja) 配線基板
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6154154B2 (ja) 積層基板
JP5430496B2 (ja) 電子部品搭載用パッケージ
WO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5627391B2 (ja) 多数個取り配線基板
JP2008235864A (ja) 電子装置
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
EP3993024A1 (en) Electronic component housing package, electronic device, and electronic module
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP2013110214A (ja) 電子部品収納用パッケージ
JP2005160007A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2020053578A (ja) 回路基板および電子部品
JP2012009687A (ja) 赤外線センサ素子用パッケージおよび赤外線センサ
JP2011134739A (ja) セラミックパッケージおよびその製造方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2006278808A (ja) 多数個取り配線基板
JP4183174B2 (ja) 電子部品収納用パッケージ
JP2011171696A (ja) 電子装置およびその製造方法
JP2011199239A (ja) 配線基板およびその製造方法
JP2004111556A (ja) 固体撮像素子収納用パッケージ
JP2006147972A (ja) 電子部品素子収納用パッケージ、電子装置および電子装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5430496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees