JP5430496B2 - 電子部品搭載用パッケージ - Google Patents
電子部品搭載用パッケージ Download PDFInfo
- Publication number
- JP5430496B2 JP5430496B2 JP2010121718A JP2010121718A JP5430496B2 JP 5430496 B2 JP5430496 B2 JP 5430496B2 JP 2010121718 A JP2010121718 A JP 2010121718A JP 2010121718 A JP2010121718 A JP 2010121718A JP 5430496 B2 JP5430496 B2 JP 5430496B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating frame
- insulating
- frame
- inner peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
提供することにある。
辺の端部において絶縁枠体の内周側の縁に接する金属層が、平面視で前記絶縁枠体の内周側の対角の角部をそれぞれに挟んで被着されていることから、この、絶縁基板よりも光を反射しやすく視認が容易な金属層によって、絶縁枠体の内周側の縁の位置を容易に、かつ確実に認識することができる。
に構成されている。
の導電性接続材を介して行なわれる。電子部品7の電極は、一般に電子部品7の上面等の外周に沿って複数配置されているため、これらの電極との電気的な接続を容易とするために、またボンディングワイヤ8等の長さを極力短くするために、電極パッド3は、四角枠状の絶縁枠体2の内周側の辺の中央部に沿って複数が、それぞれ電子部品7の電極と対応するように配置されている。
搭載したときの信頼性を向上させることができる。なお、図3(a)は、本発明の電子部品搭載用パッケージ9の実施の形態の他の例を示す平面図であり、図3(b)は、図3(a)のA−A線における断面図である。図3において図1と同様の部位には同様の符号を付している。
験を行なった。なお、絶縁枠体の上面には、内周側の辺の中央部に沿って外形寸法が約0.5mm×2mmの長方形状の電極パッドを、各辺に10個ずつ配列した。
絶縁枠体の上面に、内周側の辺の端部に、隣り合う2つの辺においてつながったL字状の金属層を、各辺において角部からの幅を約0.5mmとして被着させて、実施例1の電子
部品搭載用パッケージを準備した。金属層は、タングステンのメタライズ層と、メタライズ層上に電解めっき法によって順次被着させたニッケルめっき層および金めっき層とからなるものとした。
絶縁枠体の上面に実施例1と同様の金属層を被着させるとともに、絶縁枠体の内周側の角部に、絶縁枠体の上面から下方に半径約0.3mmの円弧状の切り欠きを設け、切り欠き
以外の部分については、実施例1と同様に形成して、実施例2の電子部品搭載用パッケージを準備した。上記切り欠きの分(約0.3mm)、絶縁枠体の内周側の角部における金属
層と電子部品との間の距離を、実施例2の電子部品搭載用パッケージにおいて実施例1の電子部品搭載用パッケージよりも長くして、金属層と電子品との電気絶縁性を確保しやすくした。
金属層を設けないこと以外は実施例1および実施例の電子部品搭載用パッケージと同様に形成して、比較例の電子部品搭載用パッケージを準備した。
実施例1,実施例2および比較例それぞれの電子部品搭載用パッケージについて、それぞれ100個ずつ準備して、上記の電子部品を搭載する作業を行なった。電子部品の搭載は
、画像認識装置に絶縁枠体の内周側の縁の位置を認識させ、この位置を基準にして電子部品を位置決めして搭載部上に搭載させた。電子部品は、真空吸着装置で吸着して、上記画像認識装置に認識された位置を基準にして吸着装置を所定位置まで移動させて、その後吸着を解除することによって搭載した。
1a・・搭載部
2・・・絶縁枠体
2a・・上部枠体
3・・・電極パッド
4・・・金属層
5・・・切り欠き
6・・・接続導体
7・・・電子部品
8・・・ボンディングワイヤ
9・・・電子部品搭載用パッケージ
Claims (2)
- 上面に電子部品の搭載部を有する絶縁基板と、該絶縁基板の上面に前記搭載部を取り囲んで取着された四角枠状の絶縁枠体と、該絶縁枠体の上面に、該上面の内周側の四つの辺それぞれの中央部に沿って配置された、前記電子部品の電極と電気的に接続される複数の電極パッドとを備える電子部品搭載用パッケージであって、
前記絶縁枠体の上面に、該上面の内周側の辺の端部において前記絶縁枠体の内周側の縁に接する金属層が、平面視で前記絶縁枠体の内周側の対角の角部をそれぞれに挟んで被着されていることを特徴とする電子部品搭載用パッケージ。 - 前記絶縁枠体の内周側の角部において該絶縁枠体の上面から下方に溝状の切り欠きが設けられており、前記金属層が前記角部における前記絶縁枠体の上面に被着していることを特徴とする請求項1記載の電子部品搭載用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121718A JP5430496B2 (ja) | 2010-05-27 | 2010-05-27 | 電子部品搭載用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121718A JP5430496B2 (ja) | 2010-05-27 | 2010-05-27 | 電子部品搭載用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249592A JP2011249592A (ja) | 2011-12-08 |
JP5430496B2 true JP5430496B2 (ja) | 2014-02-26 |
Family
ID=45414478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121718A Expired - Fee Related JP5430496B2 (ja) | 2010-05-27 | 2010-05-27 | 電子部品搭載用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5430496B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3706262B1 (en) | 2019-02-15 | 2022-01-26 | Nichia Corporation | Method of manufacturing light emitting device, light emitting device, and base member |
JP7206494B2 (ja) * | 2019-02-15 | 2023-01-18 | 日亜化学工業株式会社 | 発光装置の製造方法、発光装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6038868B2 (ja) * | 1981-11-06 | 1985-09-03 | 富士通株式会社 | 半導体パツケ−ジ |
JPS63191638U (ja) * | 1987-05-28 | 1988-12-09 | ||
JP3990679B2 (ja) * | 1996-11-08 | 2007-10-17 | 株式会社リコー | 半導体実装用回路基板を備えた半導体装置 |
JP2004253566A (ja) * | 2003-02-19 | 2004-09-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2007048867A (ja) * | 2005-08-09 | 2007-02-22 | Seiko Epson Corp | 電子部品用セラミックパッケージおよび電子部品用セラミックパッケージの製造方法、電子部品の製造方法 |
-
2010
- 2010-05-27 JP JP2010121718A patent/JP5430496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249592A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
JP5312223B2 (ja) | 配線基板 | |
US11315844B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
JP6154154B2 (ja) | 積層基板 | |
JP5430496B2 (ja) | 電子部品搭載用パッケージ | |
WO2017188253A1 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP5627391B2 (ja) | 多数個取り配線基板 | |
JP2008235864A (ja) | 電子装置 | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
EP3993024A1 (en) | Electronic component housing package, electronic device, and electronic module | |
CN110832773B (zh) | 电子部件收纳用封装、电子装置以及电子模块 | |
JP2013110214A (ja) | 電子部品収納用パッケージ | |
JP2005160007A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP2007150034A (ja) | 絶縁基体および該絶縁基体を備える電子装置 | |
JP2020053578A (ja) | 回路基板および電子部品 | |
JP2012009687A (ja) | 赤外線センサ素子用パッケージおよび赤外線センサ | |
JP2011134739A (ja) | セラミックパッケージおよびその製造方法 | |
WO2014046133A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006278808A (ja) | 多数個取り配線基板 | |
JP4183174B2 (ja) | 電子部品収納用パッケージ | |
JP2011171696A (ja) | 電子装置およびその製造方法 | |
JP2011199239A (ja) | 配線基板およびその製造方法 | |
JP2004111556A (ja) | 固体撮像素子収納用パッケージ | |
JP2006147972A (ja) | 電子部品素子収納用パッケージ、電子装置および電子装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5430496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |