TW452860B - Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device - Google Patents

Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device Download PDF

Info

Publication number
TW452860B
TW452860B TW088121511A TW88121511A TW452860B TW 452860 B TW452860 B TW 452860B TW 088121511 A TW088121511 A TW 088121511A TW 88121511 A TW88121511 A TW 88121511A TW 452860 B TW452860 B TW 452860B
Authority
TW
Taiwan
Prior art keywords
film
wiring
titanium
thin
copper
Prior art date
Application number
TW088121511A
Other languages
English (en)
Inventor
Makoto Sasaki
Gee-Sung Chae
Original Assignee
Lg Philips Lcd Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Philips Lcd Co Ltd filed Critical Lg Philips Lcd Co Ltd
Application granted granted Critical
Publication of TW452860B publication Critical patent/TW452860B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4 52 8 6 0 a： B7 五、發明說明（1 ) 技術領域 本發明係關於將低電阻之銅使用於電極及配線材料之 配線及使用其之薄膜電晶體（TFT)基板及其製造方法 ，以及液晶顯示裝置。 背景技術 一般液晶顯示裝置具備之基板廣爲知悉者爲薄膜電晶 體（T F T )基板。 圖3 3與圖3 4係顯示在基板8 6上具備閘極配線G 與源極配線S等之部份之一般的薄膜電晶體基扳之一構造 例。於圖3 3與圖3 4所示之薄膜電晶體基板係於玻璃等 之透明基板8 6上，閘極配線G與源極配線S成矩陣狀地 被配置。又，以閘極配線G與源極配線S所包圍之領域被 設爲像素部8 1 ，在各像素部8 1設置薄膜電晶體8 3。 薄膜電晶體8 3爲蝕刻中止型之一般的構成者，其構 成爲：在由A 1或A 1合金等之導電材料形成之閘極配線 G與由此閘極配線G拉出設置之閘極電極8 8上設置閘極 絕緣膜8 9 ，在此閘極絕緣膜8 9上，將由非晶質矽（a - S i )形成之半導體主動膜9 0面對閘極電極8 8設置 ，再者在此半導體主動膜90上，將由A 1或A 1合金等 之導電材料形成之汲極電極9 1與源極電極9 2相互面對 設置。又，在半導體主動膜9 0之兩側之上部側形成將磷 等之成爲施體（donor )之不純物高濃度摻雜之非晶質矽等 之歐姆接觸膜9 〇a ，90 a ，在以被形成於這些上面之 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I I I I I ΐ: II — — —— ·1111111 a — — — — — — — — (請先閱讀背面之注意事項一< 寫本頁) · 一 4 528 6 u Α7 Β7 五、發明說明（2) 汲極電極9 1與源極電極9 2及半導體主動膜9 0包夾之 狀態，形成了蝕刻中止層9 3。又，在由汲極電極9 1之 上方至汲極電極9 1之側方側連接由銦氧化錫（以下，略 記爲I TO)形成之透明像素電極9 5。 而且，覆蓋閘極絕緣膜8 9與透明像素電極9 5·與汲 極電極9 1與源極電極9 2等之上面，在其上設置鈍化膜 9 6。在此鈍化膜9 6上形成省略圖示之定向膜，在此定 向膜之上方設置液晶，構成主動矩陣型液晶顯示裝置。藉 由透明像素電極9 5，如在液晶分子施加電場，變成可以 做液晶分子之定向控制。 製造圖3 3與圖3 4所示之薄膜電晶體基板之方法爲 :使用由鋁或鋁合金形成之靶，藉由對該靶施加直流電之 通常的濺鍍法等之薄膜形成手段，在玻璃基板8 6上形成 A 1或A 1合金層後，藉由光蝕法去除閘極形成位置以外 之A 1或A 1合金層，形成閘極電極88後，藉由CVD 法等之薄膜形成手段形成由S i 〇2或S i Nx形成之閘極 絕緣膜89、半導體主動膜90、蝕刻中止層93，接著 ，在這些之上藉由上述之濺鍍法、光蝕法，形成歐姆接觸 膜9 0 a、汲極電極9 1以及源極電極9 2，接著罩住形 成之汲極電極9 1及源極電極9 2，去除歐姆接觸膜 9 0 a之一部份，分割歐姆接觸膜9 0 a後，藉由CVD 法等形成鈍化膜9 6，獲得薄膜電晶體基板。 然而，近年來伴隨液晶顯示裝置之高速化等，由於閘 極電極、閘極配線、源極配線、汲極配線等之電極或配線 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 請 先 閱 讀 背 之 注 意 事 ί裝 頁 訂 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4528 6， A7 B7 五、發明說明（3) 之電阻導致之信號傳達之延遲問題顯現，爲了解決此種問 題，構成電極或配線之材料乃檢討比A 1或A 1合金更低 電阻之銅的使用。此銅配線可以與由.A 1或A 1合金構成 配線之情形相同，藉由通常之濺鍍法形成C u層後，藉由 光蝕法去除配線形成位置以外之場所之C u層以形成。 但是，於具備圖3 3與圖3 4所示構造之薄膜電晶體 基板之液晶顯不裝置中，閘極電極8 8等之電極或閘極配 線G等之配線材料（以下，略記爲配線材料）如使用銅， 銅不耐藥劑之故，在後工程中蝕刻其他層之際所使用之有 氧化力之酸蝕刻劑侵入銅膜時，此銅膜被蝕刻會受到損傷 ，進而損傷如繼續進行，會由底膜之基板8 6剝離而產生 斷線不良之故，會有限制使用蝕刻劑之問題。 又，配線材料如使用銅，在光蝕工程所使用之光阻剝 離液侵入銅膜時，由於此光阻剝離液銅膜會產生腐蝕。 又，銅膜之蝕刻機制雖係氧化銅膜表面進行蝕刻者， 但是，蝕刻前由於空氣中之水分獲氧氣，如在銅膜之表面 產生C u 0或C u 2 0等之氧化層，即使沒有氧化力之蝕刻 劑也會被蝕刻受到損傷，進而產生斷線不良之問題。因此 ，在表面可以防止C u ◦或C u2〇等之氧化層產生之C u 系配線材料雖然可以考慮C u合金，但是C u合金比C u 之配線比電阻大，無法期待使用低電阻材料之效果。 又，如以銅膜構成閘極電極8 8，' C u擴散於閘極絕 緣膜8 9 ，會產生絕緣耐壓不良之問題，再者，基板8 6 如爲玻璃基板，於閘極電極88上，基板86中之S i會 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐) ^ --------------^--------—----— 1^ (請先閱讀背面之注意事項一{窵本頁) . _
4 5 2 8 6 I A7 B7 五、發明說明（4 ) 侵入閘極電極8 8，閘極電極8 8之電阻上升。又，汲極 電極9 1或源極電極9 2如由銅膜構成，各電極9 1、 9 2與半導體主動膜9 0間產生元素之相互擴散，會有半 導體主動膜之特性劣化之問題。 發明之公開揭露 本發明係有鑑於上述情況而形成者，其課題在於提供 :在使用低電阻之銅爲配線材料之情況，提升對於水分或 氧氣之耐氧化性，而且，提升對於蝕刻劑或光阻剝離液等 之耐腐蝕性，提升與底膜之密著性，再者，可以防止與鄰 接膜間之元素的相互擴散之配線，及使用其之薄膜電晶體 基板以及其之製造方法，以及具備此種薄膜電晶體基板之 液晶顯示裝置。 本發明之配線其特徵爲：爲了解決上述課題，在銅層 之周圍具有由鈦或鈦氧化物形成之薄膜。此處之薄膜之具 體例可以舉出：對於鈦原子數之氧氣原子數之比爲1對〇 至1對2之組成之薄膜等，更具體可舉出：鈦薄膜、氧化 鈦薄膜等。 又，本發明之配線其特徵也可以爲：爲了解決上述課 題，在銅層之周圍具有由鉬或鉬氧化物形成之薄膜者。此 處之薄膜之具體例可以舉出：對於鉬原子數之氧氣原子數 之比爲1對0至1對3之組成之薄膜等，更具體可舉出： 鉬薄膜、氧化鉬薄膜等。 又，本發明之配線其特徵也可以爲：爲了解決上述課 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 本 頁 裝 訂 經濟部智慧財產局員工消費合作社印製 4528 6 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5) 題，在銅層之周圍具有由鉻氧鉻氧化物形成之薄膜者。此 處之薄膜之具體例可以舉出：對於鉻原子數之氧氣原子數 之比爲1對0至1對2之組成之薄膜等，更具體可舉出： 鉻薄膜、氧化鉻薄膜等。 再者，本發明之配線其特徵也可以爲：爲了解決上述 課題，在銅層之周圍具有由鉅或鉬氧化物形成之薄膜者。 此處之薄膜之具體例可以舉出：對於鉅原子數之氧氣原子 數之比爲1對0至1對2 . 5之組成之薄膜等，更具體可 舉出：鉅薄膜、氧化鉅薄膜等。 被形成於上述銅層之周圍之上述薄膜之厚度最好爲5 至3 0 nm程度，更理想爲5至2 0 nm程度。上述薄膜 之厚度如未滿5 nm，太薄對於水分或氧氣之耐氧化性以 及對於蝕刻劑或光阻剝離液等之耐腐蝕性不太能提升，又 ，會產生與鄰接膜間之元素的相互擴散之情形。又，如超 過3 0 nm，即使使得厚度變厚，目的效果飽和之外，成 膜時間增加，又，配線比電阻會上升。 又，在本發明之配線中，於銅層之周圍具有由鈦或鈦 氧化物形成之薄膜者中，上述薄膜也可以是具有由鈦膜與 鈦氧化物形成之薄膜，具體例可以舉出：由具有鈦膜與對 於鈦原子數氧原子數之比爲1對1至1對2之組成之膜形 成者等。 又，在本發明之配線中，於銅層之周圍具有由鈦或鈦 氧化物形成之薄膜者中，上述薄膜也可以是具有由被形成 於上述銅層之周圍之鈦膜與被形成於該鈦膜之表面之鈦氧 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） — II — — — — —.--ΙΊ· ^-----II I ^ίι —---— <諳先閱讀背面之注意事項ίγ寫本頁) · 一 4528 6 A7 B7 五、發明說明（6) 化物形成之薄膜，具體例可以舉出：由具有被形成於上述 銅層之周圍之鈦膜與對於被形成於該鈦膜之表面之鈦原子 數之氧原子數之比爲1對1至1對2之組成之膜形成者等 又，在本發明之配線中，於銅層 氧化物形成之薄膜者中，上述薄膜也 上述銅層之周圍之一部份之鈦膜與被 圍剩餘部之鈦氧化物形成之薄膜，具 有被形成於上述銅層之周圍之一部份 於上述銅層之周圍剩餘部之鈦原子數 對1至1對2之組成之膜形成者等。 又，在本發明之配線中，於銅層 氧化物形成之薄膜者中，上述薄膜也 鉻氧化物形成之薄膜，具體例可以舉 於鉻原子數之氧原子數之比爲1對1 形成者等。 經濟部智慧財產局員工消費合作社印製 之周圍具有由鈦或鈦 可以是具有被形成於 形成於上述銅層之周 體例可以舉出：由具 之鈦膜與對於被形成 之氧原子數之比爲1 之周圍具有由鉻或鉻 可以是具有由鉻膜與 出：由具有鉻膜與對 至1對2之組成之膜 之周圍具有由鉻或鉻 可以是具有由被形成 該鉻膜之表面之鉻氧 由具有被形成於上述 鉻膜之表面之鉻原子 之組成之膜形成者等 訂 請 先 Η 讀 背 面 之 注 意 事 I k 本 · 頁 又，在本發明之配線中，於銅層 氧化物形成之薄膜者中，上述薄膜也 於上述銅層之周圍之鉻膜與被形成於 化物形成之薄膜，具體例可以舉出： 銅層之周圍之鉻膜與對於被形成於該 數之氧原子數之比爲1對1至1對2 又，在本發明之配線中，於銅層之周圍具有由鉻或鉻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 452860 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7) 氧化物形成之薄膜者中，上述薄膜也可以是具有被形成於 上述銅層之周圍之一部份之鉻膜與被形成於上述銅層之周 圍剩餘部之鉻氧化物形成之薄膜，具體例可以舉出：由具 有被形成於上述銅層之周圍之一部份之鉻膜與對於被形成 於上述銅層之周圍剩餘部之鉻原子數之氧原子數之比爲1 對1至1對2之組成之膜形成者等。 本發明之薄膜電晶體基板其特徵爲：爲了解決上述課 題，具有上述一種之構成之本發明之配線。 又，本發明之薄膜電晶體基板其特徵爲：爲了解決上 述課題，在基板上透過T i N膜設置上述一種之構成之本 發明之配線。 又，本發明之薄膜電晶體基板其特徵也可以爲：在基 體上透過T i N設置於銅層之周圍具有由鈦或鈦氧化物形 成之薄膜之配線者。由鈦或鈦氧化物形成之薄膜之具體例 可以舉出：對於鈦原子數之氧原子數之比爲1對0至1對 2之組成之薄膜等。 又，本發明之薄膜電晶體基板其特徵也可以爲：於銅 層之周圍具有由鈦或鈦氧化物形成之薄膜之配線之薄膜透 過T i N被設置於基體上者。此處之配線之薄膜可以爲具 有由被形成於上述銅層之表面之鈦膜與被形成於該鈦膜之 表面之鈦氧化物形成之膜者，此處之由鈦氧化物形成之膜 之具體例可以舉出：具有對於鈦原子數之氧原子數之比爲 1對1至1對2之組成之薄膜等。 上述T i N之厚度最好爲1 〇至5 0 nm程度。上述 ------；---.---I---------------- (請先閲讀背面之注意事項！{.寫本頁) 一 本纸張尺度適.用中國國家標準（CNS)A4規格（210 * 297公釐） 4 528 6 0 A7 __B7_____ 五、發明說明（8 ) 請 先 閱 讀 背 面 之 注 意 事 V 本 頁 T i N之厚度如未滿1 〇 nm，在上述配線之銅層與基體 之間作用爲上述之阻障層之薄膜未被形成之情形，或在上 述薄膜之厚度不充分之情形，防止：由上述基體或S i 〇2 、S i ON、S i Οχ等之鄰接膜擴散而至之元素侵入配線 內之效果不充分。又，如超過5 0 nm，使得厚度太厚， 目的效果飽和之外，成膜時間也會增加。 本發明之配線藉由如上述般地構成，耐光阻剝離液或 蝕刻液等之藥劑或水分之保護層或防止與鄰接膜間之元素 之相互擴散之阻障層之薄膜被形成於銅層之周圍，或耐光 阻剝離液或蝕刻液等之藥劑或水分之保護層之薄膜被形成 於銅層之表面。 ’ 依據具有此種配線之本發明的薄膜電晶體基板，即使 在後工程被使用於蝕刻其他層之際之有氧化力之酸系蝕刻 劑侵入到銅配線，在銅層之周圍或表面作用爲保護層之上 述薄膜被形成之故，配線不易由於蝕刻劑受到損傷，可以 防止配線由底層剝離及斷線不良，又，使用之蝕刻劑之自 由度大。 經濟部智慧时產局員工消費合作.社印製 又，在光蝕工程被使用之光阻剝離液即使侵入配線， 被使用於本發明之配線在銅層之周圍或表面作用爲保護層 之上述薄膜被形成之故，可以防止由於光阻剝離液之配線 的腐蝕。 又，本發明之配線在銅層之周圍或表面上形成上述薄 膜之故，不會在蝕刻前由於水分之存在，在配線之表面形 成氧化層，不易受到無氧化力之蝕刻劑之損傷，可以防止 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印*'1衣 ’4528 6 0 A7 B7 五、發明說明（9) 斷線不良之發生。又，在銅層之周圍作用爲阻障層之上述 薄膜被形成之故，即使由鄰接層元素擴散而至，由於上述 薄膜之故，往配線之原子擴散被阻礙，可以防止起因於由 鄰接層來之元素的擴散之配線電阻之上升，又，由於上述 薄膜可以阻止銅層之c u原子擴散於鄰接膜之故，可以防 止起因於由銅層來之C u原子之擴散之絕緣耐壓不良之外 ，可以防止半導體主動膜之特性的劣化。 又，在銅層之表面形成作用爲阻障層之上述薄膜之配 線，由此配線之上側或側方之鄰接膜（上述薄膜之上側或 側方之鄰接膜）來之元素即使擴散而至，由於上述薄膜之 故，往配線之原子的擴散被阻止，可以防止起因於由鄰接 膜來之元素的擴散之配線電阻之上升，又，由於上述薄膜 ，阻止了銅層之C u原子擴散於此配線之上側或側方之鄰 接膜之故，可以防止起因於由銅層來之C u原子之擴散之 絕緣耐壓不良之外，可以防止半導體主動膜之特性的劣化 0 又，銅層之周圍或表面藉由上述薄膜被覆蓋之故，在 此配線上藉由C V D法形成由氧化矽形成之絕緣膜或鈍化 膜之際，可以防止構成上述銅層之C u與絕緣膜等之形成 材料之S i H4氣體之反應之故，不會有起因於上述反應， 在銅層之表面形成針狀突起，可以防止由於該針狀突起導 致之絕緣電阻不良。 又，本發明之配線即使直接與由I TO或I Z0等之 透明導電膜形成之像素電極接觸，不會有如配線材料使用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- ---------------裝--------訂------•線 (請先閱讀背面之注意事項《.窝本頁) · < 4528 6 0 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（1Q) 鋁之情形般地，I T 0或I Z ◦中之氧氣氧化配線，與 I TO或I Z0之接觸電阻低》 再者，於本發明之薄膜電晶體基板中，在上述配線與 上述基體之間設置T i N膜，構成上述配線之銅層之下面 與基體之間，即使不設置如上述之作用爲阻障層之薄膜， 或上述銅層之下面與基體之間之上述薄膜之厚度薄，於上 述配線與上述基體之間設置T i N膜之故，由上述基體或 鄰接膜元素即使擴散至配線，由於上述T i N膜，阻止了 往配線之原子的擴散，起因於由上述基體或鄰接膜來之元 素的擴散之配線電阻之上升之防止效果優異。又，藉由上 述T i N膜，提升上述配線之密著性。 因此，依據本發明之薄膜電晶體基板，不會損及使用 低電阻之銅做爲配線材料之特性，可以提升對水分或氧氣 之耐氧化性，而且，提升對於蝕刻劑或光阻剝離液等之耐 性之故，可以提升與底層之密著性，可以防止斷線不良或 腐蝕，又，使用之蝕刻劑之自由度大之故，銅配線形成後 之工程不太被限制，再者，可以防止與鄰接膜之間之元素 的相互擴散之故，可以提供：絕緣耐壓良好，半導體主動 膜之特性良好之薄膜電晶體基板。 本發明之薄膜電晶體基板之製造方法其特徵爲：爲了 解決上述課題，在形成由鈦、鉬、鉻、钽選擇之一種的金 屬膜之基體之上述金屬膜上，使用由銅形成之靶，形成銅 膜，將該銅膜與上述金屬膜圖案化成所希望之配線形狀， 接著，退火處理上述基體，在上述圖案化之銅膜上形成由 本紙張又度.適用中國國家標準（CNS)A4規格（210 X 297公釐） -----.—\— Ί -裝 i I <請先闓讀背面之注意事項一寫本頁> *sj· •線· 4528 6 0 A7 B7 五、發明說明（11) 鈦、鉬、鉻、鉅之中所選擇之余屬薄膜。 於上述構成之本發明之薄膜電晶體基板之製造方法中 ，上述退火條件爲400 °C至1 200 t之程度’ 30分 鐘至1小時之程度。退火溫度如未滿4 〇 o°c，過於低溫 ，在配線形成用之銅膜中’無法充分引進金屬膜中之元素 。如超過1 2 0 0 °C，溫度太高，銅膜熔解’無法形成電 阻低之銅配線。 依據本發明之薄膜電晶體基板之製造方法，可以製造 具有上述之構成之本發明的配線之薄膜電晶體基板。此係 藉由：在形成由鈦、鉬、鉻、鉬中所選擇之金屬膜之基體 的金屬膜上例如利用使用由銅形成之靶之2頻率激起型濺 鍍裝置，在非氧化性氣氛下形成銅膜之成膜工程，可以將 上述金屬膜中之元素引進銅膜中。之後，進行使該銅膜與 上述金屬膜圖案化爲所希望配線形狀之圖案化工程，形成 銅層，接著，如退火處理上述基體，被引進上述銅膜中之 金屬元素擴散於上述銅層之表面之故，在上述銅層之周圍 可以形成由鈦、鉬、鉻、鉅中所選擇之金屬膜。如此將形 成在基體上之金屬膜之元素於銅膜形成時，引進銅膜中， 再者藉由退火處理，使上述金屬膜之元素擴散於銅層之表 面，一形成作用爲保護層或阻障層之薄膜，與在銅層上藉 由濺鍍法等疊層上述薄膜之情況相比，配線之厚度可以薄 ，而且，此配線之薄膜即使厚度薄，如上述般地，可以充 分提升對於水分或光阻剝離液之耐氧化性或對於蝕刻劑等 之耐酸性。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---II—------裝·-- (請先閱讀背面之注意Ϋ項ί-^寫本頁) --" 線. 經濟部智慧財產局員工消費合作社印製 452860 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（12) 又，本發明之薄膜電晶體之製造方法其特徵也可以爲 :爲了解決上述課題，在基體上形成T i N膜，接著，在 上述T i N膜上形成由鈦或鈦氧化物形成之膜，接著，在 上述由鈦或鈦氧化物形成之膜上使用由銅形成之靶，形成 銅膜成爲疊層膜，將該疊層膜圖案化爲所希望之配線形狀 ，接著，退火處理上述基體，在上述圖案化之銅膜上形成 由鈦或鈦氧化物形成之薄膜之方法。此處之由鈦或鈦氧化 物形成之膜之具體例可以舉出：對於鈦原子數之氧原子數 之比爲1對0至1對2之鈦系膜等。又，由鈦或鈦氧化物 形成之膜之具體例可以舉出：對於鈦原子數之氧原子數之 比爲1對0至1對2之鈦膜等。 於上述構成之本發明的薄膜電晶體基板之製造方法中 ，上述退火條件爲300 °C至1200 °C之程度，30分 鐘至1小時之程度。退火溫度如未滿300 °C，過於低溫 ，在配線形成用之銅膜中，無法充分引進金屬膜中之元素 ，在銅層之表面無法形成由鈦或鈦氧化物形成之薄膜。如 超過1 2 0 0 °C ’溫度太高，銅膜熔解，無法形成電阻低 之銅配線。 依據如此構成之薄膜電晶體基板之製造方法，可以製 造上述之構成的配線透過T i N膜設置之薄膜電晶體基板 。此係在透過Τ ί N膜形成鈦系膜之基體之由鈦或鈦氧化 物形成之膜上’例如利用使用由銅形成之靶之2頻率激起 型濺鍍裝置，在非氧化性氣氛下形成銅膜之成膜工程，可 以將上述金屬膜中之元素引進銅膜中。之後，進行使由上 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公爱）
— — — — —— — — — — — —— · I I I I I 讓— (請先閱讀背面之注意事項' 寫本頁) · · I 452860 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 述鈦或鈦氧化物形成之膜與該銅膜形成之叠層膜圖案化爲 所希望配線形狀之圖案化工程，形成銅層，接著，如退火 處理上述基體，被引進上述銅膜中之金屬元素擴散於上述 銅層之表面之故，在上述銅層之周圍或表面可以形成由作 用爲保護層或阻障層之由鈦或鈦氧化物形成形成之膜。如 此被製造之薄膜電晶體基板之配線之薄膜，如被形成於上 述銅層之周圍之情況，雖會有被形成於上述銅層之表面之 情形，但是，此可以藉由控制由鈦或鈦氧化物形成之膜之 厚度或退火處理基體之際之退火溫度等之退火條件而加以 控制。 又，於上述薄膜電晶體基板之製造方法中，形成在上 述T i N膜上之由鈦或鈦氧化物形成之膜的膜厚最好爲 1 0 nm至2 0 nm。由鈦或鈦氧化物形成之膜之膜厚如 在2 0 nm以下，電阻上升少，使用C u作爲配線材料之 效果顯著顯現。另一方面，由鈦或鈦氧化物形成之膜之膜 厚如超過3 0 nm，與使用A 1作爲配線材料時電阻上升 爲相同程度之故，使用C u之意義不見。又，在由鈦或鈦 氧化物形成之膜之膜厚未滿1 0 nm，藉由退火處理擴散 至C u層之表面之鈦元素少，對於被形成在銅層之周圍或 表面之鈦原子數之氧原子數之比爲1對0至1對2之由鈦 或鈦氧化物形成之膜的厚度薄，無法充分獲得作爲保護層 或阻障層之效果。 又，於上述薄膜電晶體基板之製造方法中，在上述銅 膜之形成前，藉由將產生在由鈦或鈦氧化物形成之膜之表 請 先 閱 讀 背 面 之 注. 意 事. 1· 寫 本 頁 裝 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -10- 452860 A7 B7 五、發明說明（14) 面之鈦的氧化層以電漿蝕刻去除，可以降低將退火處理基 體，引進銅膜中之鈦元素擴散於上述銅層之表面用之退火 -----------Ί丨丨Ί裝--- (請先閱讀背面之注意事項ί ν寫本頁> 溫度。 又，依據上述構成之本發明之薄膜電晶體基板之製造 方法，在上述金屬膜被形成之基體上，或透過T i N·膜， 上述由鈦或鈦氧化物形成之膜被形成之基體上，藉由2頻 率激起濺鍍法形成銅膜之成膜工程：及該銅膜之圖案化工 程；及上述基體之退火工程，在基體上可以容易形成本發 明之配線之故，製造工程不會變複雜。 再者，上述構成之本發明之薄膜電晶體基板之製造方 法係以低溫工程在基體上形成本發明之配線之故.，.也可以 適用將無法耐6 0 0°C以上之加熱之玻璃基板等當成基體 使用之情況。 --線 又，於上述之構成之本發明之薄膜電晶體基板之製造 方法中，上述薄膜不含有氧氣亦可。 蛵濟部智慧財產局員X消費合作钍印製 在上述退火時之氣氛中不含有氧氣下進行時，可以獲 得氧氣原子之含有比例爲0原子％之薄膜，又，藉由使上 述退火時之氣氛中之氧氣分壓依序增加，可以依序增加薄 膜中之氧氣原子之含有比例。 本發明之液晶顯示裝置其特徵爲：爲了解決上述課題 ，在面對配置之一對的基板間挾持液晶，上述一對基板之 一爲上述構成之本發明之薄膜電晶體基板》 依據本發明之液晶顯示裝置，具備使用銅配線爲低電 阻配線之本發明之薄膜電晶體基板之故’不易產生起因於 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4528 6 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15) 配線電阻之信號電壓降低或配線延遲，具有可以容易實現 最適合於配線變長之大面積之顯示或配線變細之高精細的 顯示之顯示裝置等之優點。又，具備不易由配線之底層之 剝離、斷線不良或腐蝕之產生、而且可以防止配線與鄰接 膜之間之元素的相互擴散之本發明之薄膜電晶體基板之故 ，可以提供特性良好之液晶顯示裝置。 實施發明用之最好的形態 以下雖然詳細說明本發明之各實施形態，但是，本發 明並非限定於這些實施形態者。 (第1實施形態） 圖1係顯示本發明之液晶顯示裝置之第1實施形態之 重要部份者，此第1實施形態之液晶顯示裝置3 0係由具 備：本發明之薄膜電晶體基板之實施形態之底層閘極型之 薄膜電晶體基板3 1 ，及平行此薄膜電晶體基板3 1隔離 設置之透明相對基板32 ，及被封入上述薄膜電晶體基板 3 1與相對基板3 2之間之液晶層3 3所構成。 與圖3 3所示之習知構造相同地縱列之多數的源極配 線與橫列之多數的閘極配線，在由相對基板3 2之上面側 平面正視之情形，成爲矩陣狀地被排列形成在上述薄膜電 晶體基板3 1上，以源極配線與閘極配線所包圍之多數的 領域之個個被設爲像素部，在對應各像素部之領域分別形 成由I TO (銦錫氧化物）等之透明導電材料形成之像素 電極3 5 ，而且在各像素電極3 5之附近設置底層閘極型 本紙張足度適用中國國家標準（CNS)A4規格（210 X 297公釐）
— —— — — — — — — — — — — —— — — — — 1— ^ 0 — — — — — — — (請先閲讀背面之注意事項''寫本頁> · . I 452860 A7 B7 五、發明說明（10) 之薄膜電晶體。 請 先 閱 讀 背 面 之 注 意 事 寫 本 頁 圖1係放大顯示被設置於對應以源極配線與閘極配線 所包圍之1個像素部之領域之薄膜電晶體之部份與其之周 圍部份者，在薄膜電晶體基板3 1像素部被多數排列形成 ，構成液晶顯示裝置3 0之顯示畫面。 此形態之薄膜電晶體基板31之各像素部至少在表面 爲絕緣性之基板（基體）3 6上設置閘極電極4 0，覆蓋 此閘極電極4 0與基板3 6 ，設置閘極絕緣膜4 1 ，在閘 極電極4 0上之閘極絕緣膜4 1上被疊層比閘極電極（配 線）4 0還小之半導體主動膜4 2，在此半導體主動膜 4 2之兩端部上，由n+層等形成之歐姆接觸膜4 3、44 與半導體主動膜4 2之端部配合位置，於半導體主動膜 4 2之中央部側留有間隙相互隔離被疊層。此處之基板 3 6也可以使用玻璃基板或表面形成S i 膜3 6 a之基 板。 經濟部智慧財產局員工消費合作社印製 此處閘極電極4 0係在銅層4 0 a之周圍具有薄膜 40b者。薄膜40b爲：由鈦或鈦氧化物形成之薄膜、 由鉬或鉬氧化物、由鉻或鉻氧化物形成之薄膜、由鉅或鉬 氣化物形成之薄膜之任一種之薄膜。上述由鈦或鈦氧化物 形成之薄膜之具體例可以舉出：對於鈦原子數之氧原子數 之比爲1對0至1對2之組成之薄膜。又，由上述鉬或鉬 氧化物形成之薄膜之具體例可以舉出：對於鉬原子數之氧 原子數之比爲1對0至1對3之組成之薄膜。又，上述由 鉻或鉻氧化物形成之薄膜之具體例可以舉出：對於鉻原子 本紙張义度適用中國國家標準（CNS)A4規格（210 X 297公蜚） 4 5 2 8 6 0 Α7 Β7 五、發明說明（17) 數之氧原子數之比爲1對0至.1對1 . 5之組成之薄膜。 又，由上述钽或鉅氧化物形成之薄膜之具體例可以舉出： 對於鉅原子數之氧原子數之比爲1對〇至1對2 . 5之組 成之薄膜。 上述薄膜4 0 b也可以由具有由鈦膜與鈦氧化物形成 之膜所形成者，具體例爲由具有由鈦膜與對於鈦原子數之 氧原子數之比爲1對1至1對2之組成之膜所形成者，更 具體爲如圖2所示般地，由具有由被形成於銅層4 0 a之 周圍之鈦膜4 0 f與對於被形成在該鈦膜4 0 f之表面之 鈦原子數之氧原子數之比爲1對1至1對2之組成之膜等 之鈦氧化物形成之膜4 0 g所形成者，或如圖3所示般地 ，也可以由具有由被形成於銅層4 0 a之周圍之一部份之 鈦膜4 0 h與對於被形成在銅層4 0 a之周圍之剩餘部之 鈦原子數之氧原子數之比爲1對1至1對2之組成之膜等 之鈦氧化物形成之膜4 0 i所形成者。 又，上述薄膜4 0也可以由具有由鉻膜與鉻氧化物形 成之膜所形成者，具體例爲由具有由鉻膜與對於鉻原子數 之氧原子數之比爲1對1至1對2之組成之膜所形成者， 更具體爲由具有由被形成於銅層4 0 a之周圍之鉻膜與對 於被形成在該鉻膜之表面之鉻原子數之氧原子數之比爲1 對1至1對2之組成之膜等之鉻氧化物形成之膜所形成者 ，也可以由具有由被形成於銅層4 0 a之周圍之一部份之 鉻膜與對於被形成在銅層4 0 a之周圍之剩餘部之鉻原子 數之氧原子數之比爲1對1至1對2之組成之膜等之鉻氧 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐7"~~'，Δ)~ ---------*1丨丨-裝i I (請先閱讀背面之注意事項一cl寫本頁) 訂._ •線. 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（18) 化物形成之膜所形成者。 接著，覆蓋圖1之左側（由離開圖1所示之像素電極 3 5之側）之歐姆接觸膜4 3之上面與左側面與其之下部 之半導體主動膜4 2之左側面與連接於其之閘極絕緣膜 4 1之上面之一部份，即覆蓋半導體主動膜4 2與歐姆接 觸膜4 3之重疊部份，形成源極電極4 6。此處之源極電 極4 6爲在銅層4 6 a之周圍具有薄膜4 6 b所形成者， 薄膜4 6 b爲由與上述閘極電極4 0之薄膜4 0 b同樣之 薄膜形成者。又，此薄膜4 6 b與閘極電極4 0之薄膜 4 0 b相同地，可以由具有由鈦膜與對於鈦原子數之氧原 子數之比爲1對1至1對2之組成之膜等之鈦氧化物形成 之膜所形成者。 又，覆蓋圖1之右側（接近圖1所示之像素電極3 5 之側）之歐姆接觸膜4 4之上面與右側面與其之下部之半 導體主動膜4 2之右側面與連接於其之閘極絕緣膜4 1之 上面之一部份’即覆蓋半導體主動膜4 2與歐姆接觸膜 4 3之重疊部份，形成汲極電極4 8。此處之汲極電極 4 8爲在銅層4 8 a之周圍具有薄膜4 8 b所形成者，薄 膜4 8 b爲由與上述閘極電極4 0之薄膜4 0 b同樣之薄 膜形成者。又，此薄膜4 8 b與閘極電極4 0之薄膜 4 0 b相同地，可以由具有由鈦膜與對於鈦原子數之氧原 子數之比爲1對1至1對2之組成之膜等之鈦氧化物形成 之膜所形成者。 又，在這些各膜之上，覆蓋其設置鈍化膜4 9，在汲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 闓 讀 背 面 之 注 意 事 本 頁 裝 訂 經濟部智慧財產局員工消費合作社印製 45286 ϋ Α7 Β7 五、發明說明（19) 極電極4 8之右側端部上之鈍化膜4 9上形成像素電極 3 5，此像素電極3 5透過設置在被形成於鈍化膜4 9之 接觸孔（導通孔）5 0之連接導體部5 1 ，被連接於汲極 電極4 8。 另一方面，在面對薄膜電晶體基板3 1設置之相對基 板3 2之液晶側，由相對基板3 2側依序叠層濾色器5 2 與共通電極膜5 3。上述濾色器5 2係以：覆蓋隱藏對顯 示沒有貢獻之薄膜電晶體部份或閘極配線部份以及源極配 線部份用之黑底（black matrix ) 54，及在設置像素電極 3 5之像素領域，使通過對顯示有貢獻部份之光透過，進 而做彩色顯示用之彩色像素部5 5爲主體所構成。這些之 彩色像素部5 5在液晶顯示裝置爲彩色顯示之構成之情形 爲必要，雖然被設置於每一像素部，但是，於鄰接之像素 部成爲顏色不同地，例如R (紅）、G (綠）、B (藍） 之3原色不會有色偏地規則或隨機被配置。 又，在圖1所示之剖面構造中，被設置在薄膜電晶體 基板3 1之液晶側與相對基板3 2之液晶側之定向膜被省 略，而且省略被設置在薄膜電晶體基板3 1之外側與相對 基板3 2之外側之偏光板。 圖1所示之液晶顯示裝置3 0所具備之薄膜電晶體基 板3 1在後工程中，於蝕刻其它層之際被使用之有氧化力 之酸系蝕刻劑即使滲入到閘極電極4 0或源極電極4 6或 汲極電極48 ，在銅層40a ，46a ，48a之周圍分 別形成作用爲保護層之上述薄膜40b，46b ’ 48b 本纸張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱Ί • ’£卜 ' 請 先 閱 讀 背 面 之 注. 意 事 項 * 寫裝 本衣 頁 訂 經濟部智慧財產局員工消費合作社印製 452860 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2Q) 之故，各電極不易由於蝕刻劑被損傷，可以防止各電極由 底層剝離之外，可以防止斷線不良之發生，又，使用之蝕 刻劑之自由度大。 又，在光蝕工程被使用之光阻剝離液即使滲入閘極電 極4 0或源極電極4 6或汲極電極4 8，在銅層4 0' a ， 46a ，48a之周圍分別形成上述薄膜40b ，46， 4 8 b之故，可以防止由於光阻剝離液之各電極之表面腐 軸。 又，閘極電極40或源極電極46或汲極電極48在 銅層40a ，46a ，48a之周圍分別形成上述薄膜 40b ，46b，48b之故，在蝕刻前由於水分之存在 ，在各電極之表面形成氧化層之情形變不見，不易受到由 於沒有氧化力之蝕刻劑之損傷，可以防止斷線不良之發生 。又，閘極電極4 0或源極電極4 6或汲極電極4 8分別 具有薄膜40b，46b，48b之故，在這些電極上藉 由CVD法等形成絕緣膜4 1或鈍化膜4 9之際，可以防 止與構成電極4 0，46，48之Cu與絕緣膜等之形成 材料之S i 114氣體之反應之故，不會有起因於上述反應， 在銅層之表面形成針狀突起，可以防止由於該針狀突起導 致之絕緣電阻不良。 又，閘極電極4 0或源極電極4 6或汲極電極4 8在 銅層40a ，46a ，48a之外圍分別形成作用爲阻障 層之上述薄膜40b ，46b ，48b之故，由基體36 即使S 1擴散而至，藉由上述薄膜4 0 b，往閘極電極 1本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) * ^ ~ -----I---.---'裝--------訂 -----線 {請先閱讀背面之注意事項寫本頁> 『
4528 6 Q Α7 Β7 五、發明說明（21) 4 0之原子的擴散被阻止，可以防止閘極電極4 0之電阻 之上升，又，由銅層4 0 a即使C u原子欲擴散到閘極絕 緣膜4 1 ，藉由薄膜40b，上述Cu原子之往閘極絕緣 膜4 1之擴散被阻止，可以防止由銅層4 0 a來之C u原 子之擴散所引起之絕緣耐壓不良，由銅層4 6 a ，4 8 a 即使Cu原子欲擴散於半導體主動膜4 2，藉由薄膜 46b ，4 8b，上述Cu原子之擴散被阻止，可以防止 起因於由銅層46a ，48a來之Cu原子的擴散之半導 體主動膜4 2之特性的劣化。 又，電極4 8即使與由I TO構成之像素電極直接接 觸，也不會如配線材料使用鋁之情形般地，I TO之氧氣 氧化電極4 8，與I TO之接觸電阻低》 因此，依據實施形態之薄膜電晶體基板3 1 ，不會損 及使用低電阻之銅做爲配線才硬之特性，可以提升對於水 分或氧氣之耐氧化性，而且，可以提升對於鈾刻劑或光阻 剝離液等之耐性之故，可以提升與底層之密著性，防止斷 線不良或腐蝕，又，使用之蝕刻劑之自由度大之故，銅配 線形成後之工程不易受到限制，再者，可以防止與鄰接膜 之間之元素的相互擴散之故，可以提供絕緣耐壓良好、半 導體主動膜特性良好之薄膜電晶體基板。 依據第1實施形態之液晶顯示裝置3 0 ’具備如上樹 枝薄膜電晶體基板3 1之故，不易產生起因於配線電阻之 信號電壓降低或配線延遲，具有可以容易實現最適合於配 線變長之大面積之顯示或配線變細之高精細的顯示之顯示 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 Μ 讀 背 面 之 注 意 i _ ! έ 頁 訂 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（22) 裝置等之優點。又，具備不易由配線之底層之剝離、斷線 不良或腐蝕之產生、而且可以防止配線與鄰接膜之間之元 素的相互擴散之薄膜電晶體基板3 1之故，可以提供特性 良好之液晶顯示裝置。 接著，說明本發明之薄膜電晶體基板之製造方法適用 於製造圖1所示構造之薄膜電晶體基板之方式之實施形態 例。 圖4係顯示合適使用於第1實施形態之薄膜電晶體基 板之製造方法之薄膜的製造裝置之成膜室之槪略構成圖， 圖5係顯示薄膜之製造裝置之全體構成之平面圖，圖6係 圖5所示之薄膜之製造裝置之一部份放大側面圖。 圖4顯示可以保持在減壓狀態之成膜室，此成膜室 6 0如圖5所示般地，透過閘門閥6 2被連接於搬運室 6 1之側部。 在上述搬運室6 1之周圍除了成膜室6 0之外，裝載 室6 3與卸載室6 4與儲料室6 5包圍搬運室6 1地分別 被連接，在搬運室6 1與其之周圍之各室之間分別設置閘 門閥66、67、68。如以上說明般地，藉由成膜室 6 ◦與搬運室6 1與裝載室6 3與卸載室6 4與儲料室 6 5構成薄膜之製造裝置A'。 上述成膜室6 0如圖4所示般地，在其之上部設置第 1電極70，在第1電極70之底面靶7 1可以裝置、拆 卸自如地被裝置著，而且，在成膜室6 0之底部設置第2 電極7 2，在第2電極7 2之上面至少表面爲絕緣性之基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） ---I I I I I I 1------- <請先閲讀背面之注意事項;寫本頁> 訂· -·線· 經濟部智慧財產局員工消費合作社印製 4528 6 0 A7 B7 五、發明說明（23 ) 板3 6可以裝置、拆卸自如地被裝置著。 --------·_!·!-裝--- 請先閱讀背面之注意事項*寫本頁) 構成上述靶7 1之材料，在形成閘極電極4 0、源極 電極46、汲極電極48之情形，使用由鈦、鉬、鉻、鉅 被選擇之一種之金屬與銅，在形成a — Si : n+層之情形 ’使用η型a_S i : n+產生用之P摻雜S i 。上述基板 36在製造薄膜電晶體基板之情形，可以合適使用玻璃基 板。又，在上述靶7 1之裝置上，可以使用靜電爪等之通 常被知悉之靶裝置機構。 .上述第1電極7 0係由由導電性材料形成之母體 7 0 a及由被形成於此母體7 0 a之表面之氧化膜、氮化 膜或氟化膜形成之保護層7 0 b所構成。 線· 而且，在上述第1電極7 0 —被接上第1交流電源 75 ’而且在第1電極7 0與第1交流電源75之間被裝 入整合電路7 5 a ，此整合電路7 5 a作用爲使高頻電力 之反射波爲零。又，第1電極7 0透過阻抗調整用之低通 濾波器等之帶通濾波器7 7被接上直流電源7 8。此帶通 濾波器7 7係使高頻不會載於直流電源7 8地，調整電路 之阻抗爲無限大者。 經濟部智慧財產局員工消費合作社印製 再者，在上述第2電極7 2也被連接第2交流電源 8 0，而且，在第2電極7 2與第2交流電源8 0之間也 被組裝入與上述整合電路7 5 a同樣作用之整合電路 8 0 a ° 又，在上述成膜室6 0雖然包含抽真空用以及氣體排 氣用之排氣單元6 0 a ，對成膜室6 0內之反應氣體供給 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） 452860 A7 -----B7 五、發明說明（24 ) ^構6 〇 b等，但是在圖4中，爲了說明簡略化之故，簡 略化彼等而記載。 胃著’在上述搬運室6 1設置連桿式搬運機構（機械 6 9 ’此搬運機構6 9以被站立設置於搬運室6 1之 Φ心、部之樞軸7 4爲支點，可以旋轉自如地被設置，由被 配置於'儲料室6 5之卡匣7 9取出靶7 1 ，必要時搬運於 ’將靶7 1裝置於成膜室60之第1電極70 〇 又’在上述卡匣7 9也收存僞靶7 1 a，必要時也可 以將僞祀7 1 a搬運於成膜室6 0。 ® 4至圖6所示之薄膜製造裝置係以1個之成膜室 6 0可以連續形成1個以上之薄膜（例如，形成閘極電極 4 0用之金屬膜與銅膜，與閘極絕緣膜4 1 ，與半導體主 動膜42 ’與歐姆接觸膜43、44，與形成源極電極 4 6用之金屬膜與銅膜，與形成汲極電極4 8用之金屬膜 與銅膜’鈍化膜49)之裝置。 即’於成膜室6 0中，可以藉由切換電源以進行 CVD成膜（閘極絕緣膜.半導體主動膜.鈍化膜4 9之 成膜）與濺鍍成膜（歐姆接觸膜.形成閘極電極用之金屬 膜與銅膜.形成源極電極用之金屬膜與銅膜.形成汲極電 極用之金屬膜與銅膜之成膜）。 首先，如減壓成膜室6 0與搬運室6 1與儲料室6 5 ，開放閘門閥6 2與6 8，藉由搬運機構6 9將玻璃基板 3 6裝置於第2電極7 2。由此狀態如關閉閘門閥6 2 ， 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐〉 i — t — — — — — — — — ! ^ · I I (請先閱讀背面之注意事項一C-S.寫本頁) 訂. -·線_ 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（25) 依據以下之工程，在基板3 6上依序形成閘極電極4 0等 之薄膜。 (1 ~ 1 )閛極電極用金屬膜之成膜工程 使成膜室6 0爲A r氣體氣氛’，在第1電極7 0裝置 由鈦、鉬、鉻、鉅之中被選擇之一種之金屬所形成之靶 7 1 ，在第2電極裝置玻璃基板3 6，由第1交流電源 75對第1電極供給頻率13.6MHz程度之高頻’進 而由直流電源7 8使負荷之負荷電位成爲—2 0 0V ’進 行濺鍍，如圖7A所示般地，在基板3 6上形成膜厚5 0 n m程度之金屬膜40 e。 又，在金屬膜4 0 e之表面會有構成該金屬膜4 0 e 之金屬元素與成膜室6 0內之殘留氧氣反應形成金屬氧化 層之情況，因此在那種情形，最好藉由電漿蝕刻將此金屬 氧化層去除。此處之電漿蝕刻係藉由：使成膜室6 0爲 A r氣體氣氛，在第1電極70裝置僞靶7 1a ，在第2 電極裝置形成金屬膜4 0 e之玻璃基板3 6，由第1交流 電源7 5對第1電源7 0供給高頻，使負荷電位浮動以產 生電漿，而且，在第2電極7 2供給高頻電力，在基板 3 6施加2 0 0W程度之交流電力2分鐘程度以進行。 (1 - 2 )閘極電極用銅膜之2頻率激起濺鍍成膜工程 藉由使成膜室6 0爲非氧化氣氛之A r氣體氣氛，在 第1電極7 0裝置由銅形成之靶7 1 ，在第2電極裝置玻 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） '~ ------------I.--Ί -裝--- <請先閱讀背面之注意事項h V寫本·!) -iB · -線. 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（26) ---------.—— 1·!裝—— \—, <請先閲讀背面之注意事項一ί, /寫本頁) 璃基板3 6 ’使直流電員7 8動作，將直流電力施加於靶 7 1，同時，使第2交流電源8 0動作，將交流電力施加 於玻璃基板3 6之2頻率激起濺鍍法’進行銅膜之濺鍍成 膜，如圖7 B所示般地’於被形成在基板3 6上之金屬膜 40 e上形成膜厚1 50nm程度之銅膜40 c。在此工 程中，施加在基板3 6之交流電力爲0.1至5墀/〇1112 程度。如此，可以使構成銅膜4 0 c之C u結晶粒徑小之 故，C u之結晶粒界變多，上述金屬膜4 0 e之元素被引 進銅膜4 0 c中，促進此被引進元素之擴散。 (1 - 3 )閘極電極用金屬膜以及銅膜之圖案化工程 -•線· 在銅膜4 0 c之表面塗布光阻劑，做圖案曝光，藉由 蝕刻去除銅膜4 0 c與金屬膜4 0 e之不要部份後，施以 玻璃光阻劑之圖案化，如圖7 C所示般地，形成所希望之 線寬之銅層（銅配線）40a與金屬膜40e之疊層膜。 (1_4)基板（基體）之第1退火工程 經濟部智慧財產局員工消費合作社印製 將形成銅層4 0 a與金屬膜4 0 e之疊層膜之基板 3 6在A r氣體氣氛退火處理，使被引進上述銅層4 0 a 中之金屬膜4 0 e之金屬元素擴散於上述銅層4 0 a之表 面，如圖7D所示般地，獲得在上述銅層4 0 a之周圍形 成由鈦、鉬、鉻、鉅之中被選擇之金屬之薄膜4 0 b之閘 極電極4 0。此處形成之薄膜4 0 b之厚度爲5 nm至 2 0 n m程度。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 452860 Α7 Β7 五、發明說明（27) 此處之退火處理條件爲4 0 0 °C程度、2小時之程度 〇 又，在退火時之氣氛中，如使之不含有氧氣進行，可 以獲得氧氣原子之含有比例爲0原子％之薄膜4 0 b ’又 ，藉由使上述退火時之氣氛中之氧氣分壓依序增加，可以 依據增加薄膜40b中之氧氣原子之含有比例。 因此，在基板3 6上形成由鈦構成之金屬膜4 0 e之 情形，形成由鈦或鈦氧化物形成之薄膜4 0 b，更具體而 言，爲形成：對於鈦原子數之氧氣原子數之比爲1對0至 1對2之組成之薄膜4 0b，在形成由鉬構成之金屬膜 4 0 e之情形，形成由鉬或鉬氧化物形成之薄膜4 0 b， 更具體而言，爲形成：對於鉬原子數之氧氣原子數之比爲 1對0至1對3之組成之薄膜40b，在形成由鉻構成之 金屬膜4 0 e之情形，形成由鉻或鉻氧化物形成之薄膜 4 0 b，更具體而言，爲形成：對於鉻原子數之氧氣原子 數之比爲1對0至1對2之組成之薄膜40b ，在形成由 鉅構成之金屬膜4 0 e之情形，形成由鉬或鉬氧化物形成 之薄膜4 O b ，更具體而言，爲形成：對於鉅原子數之氧 氣原子數之比爲1對0至1對2 . 5之組成之薄膜4 Ob 〇 又，由鈦形成之金屬膜4 0 e之厚度藉由在退火溫度 於4 0 0°C至1 2 0 0°C之範圍、退火時間爲3 0分鐘至 1小時之範圍變更，可以形成：具有由如圖2所示般地， 被形成於銅層4 0 a之周圍之鈦膜4 0 ί與對於被形成於 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公餐） - ---- --------丨.--裝 i — (請先閱讀背面之注意事項！寫本頁) '-S . 線· 經濟部智慧財產局員工消費合作社印製 4528 6 0 A7 B7 五、發明說明（28) 該鈦膜4 0 f之表面之鈦原子數之氧原子數之比爲1對1 至1對2之組成之膜等之鈦氧化物形成之膜4 0 g所形成 之薄膜4 0 b，或如圖3所示般地，由被形成於銅層 4 0 a之周圍之一部份之鈦膜4 0 h與對於被形成於銅層 4 0 a之周圍之剩餘部之鈦原子數之氧原子數之比爲1對 1至1對2之組成之膜等之鈦氧化物形成之膜4 0 i所形 成之薄膜4 0 b。 (1一5)閘極絕緣膜（氮化矽膜）41之CVD成膜工 程 使成膜室6 0爲S i H4 + NH3 + N2混合氣體氣氛 ，在第1電極70裝置僞靶7 1 a ，由第1交流電源75 對第1電極7 0供給頻率2 0 OMH z之高頻，使負荷電 位浮動以產生電漿，進行在基板3 6上堆積氮化矽膜之 CVD成膜，形成如圖8A所示之閘極絕緣膜4 1 〇此 CVD成膜之情形，使被裝置於第1電極7 0之僞靶 7 1 a不濺鍍地，設定供給之頻率數大些，使施加於第1 電極7 0之離子能量小而且，對第2電極7 2供給高頻電 力，控制施於基板3 6之離子能量》 (1-6)半導體主動膜（a — Si層）42之CVD成 膜工程 使成膜室6 0成爲S i H4 + H2混合氣體氣氛，在第 1電極7 0裝置僞靶7 1 a下，由第1交流電源7 5對第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) '" 先 閱 讀 背 面 之 注 意 事 項 寫 本 頁 裝 訂 經濟部智慧財產局員工消費合作社印製 528 6 0 A7 B7 五、發明說明（29) -------；---·---Ί·裝--- (請先閲讀背面之注意事項！C Y寫本頁> 1電極7 0供給頻率2 Ο 〇Μ Η Z程度之高頻，再者，由 第2交流電源8 0對第2電極7 2供給高頻電力，控制施 於基板3 6之離子能量，進行a - S i層之成膜，形成半 導體主動膜4 2。 (1 — 7)歐姆接觸膜（a — Si : n+層）43a之濺鍍 成膜工程 使成膜室6 0成爲A r氣體氣氛，在第1電極7 0裝 置由a — Si : n+層產生用之P摻雜Si形成之靶71 ， 由第1交流電源75對第1電極70供給頻率1 3 . 6 ΜΗ z程度之高頻，進而，由直流電源7 8使負荷之負荷 電位成爲- 200N，進行濺鍍，在半導體主動膜42上 形成歐姆接觸膜4 3 a。 -線· (1 - 8 )半導體主動膜與歐姆接觸膜之圖案化工程 經濟部智慧財產局員工消費合作社印製 在歐姆接觸膜4 3 a之表面塗布光阻劑進行圖案曝光 ，藉由蝕刻去除不要之部份後，施以剝離光阻劑之圖案化 工程，獲得比圖8 A所示之閘極電極4 0還小之島狀之半 導體主動膜4 2與歐姆接觸膜4 3 a半導體主動膜4 2 與歐姆接觸膜4 3 a之形成位置係於閘極電極4 0上之閘 極絕緣膜4 1上，與閘極電極4 0相面對之位置。 (1 - 9 )源極電極及汲極電極用金屬膜之成膜工程 如圖8之A所示般地，覆蓋歐姆接觸膜4 3 a之上面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 45286 A7 B7 五、發明說明（3Q) 與兩側面與其之下部之半導體主動膜4 2之兩側面以及與 其連接之閘極絕緣膜4 1之上面之一部份地，使膜厚5 0 nm程度之金屬膜4 6 e與上述之閘極電極用金屬膜之成 膜工程相同地形成。又，在金屬膜4 6 e之表面有時會有 形成金屬之氧化層之故，在該情形，最好將此金屬之氧化 層與電漿蝕刻先前敘述之金屬膜4 0 e之方法同樣地去除 (1 - 1 0 )源極電極及汲極電極用銅膜之2頻率激起濺 鍍成膜工程 如圖8 A所示般地，在金屬膜4 6 e上與上述之閘極 電極用銅膜之2頻率激起濺鍍成膜工程同樣地形成膜厚 150nm程度之銅膜46c。如此，上述金屬膜46e 中之元素被引進銅膜46c中。 (1 - 1 1 )源極電極及汲極電極用金屬膜及銅膜，與半 導體主動膜與歐姆接觸膜之圖案化工程 將半導體主動膜4 2之中央部份之上部藉由蝕刻去除 1藉由去除半導體主動膜之中央部份上之歐姆接觸膜 43a與金屬膜43a與銅膜46e ，如圖8之B所示般 地，可以在半導體主動膜4 2之兩端部份上形成相互隔離 之歐姆接觸膜4 3、44，與源極電極4 6形成用金屬膜 4 6 e及銅層4 6 a，與汲極電極4 8形成用金屬膜 46 e與銅層48a。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) -------^---.---Ί·裝--- - (請先M讀背面之注意事項一ί. /寫本頁) 訂· •線· 經濟部智慧財產局員工消費合作社印製 45286 0 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（31) (1 — 12)基板之第2退火工程 將形成源極電極4 6形成用金屬膜4 6 e及銅層 46 a與汲極電極48形成用金屬膜46 e與銅層48 a 之基板3 6與先前進行之基板之第1退火工程同樣地做退 火處理，使被引進上述銅層46a，48a中之金屬膜 4 6 e之金屬元素擴散於上述銅層4 6 a，4 8 a之表面 ，獲得在如圖8C所示之銅層46a ，48a之周圍形成 由鈦、鉬、鉻、鉬之中被選擇之金屬的薄膜46b， 4 8 b之源極電極4 6與汲極電極4 8。此處被形成之薄 膜46b，48b與閘極電極40之薄膜40b同樣地， 也可以以上述之比例還有氧氣。又，與形成閘極電極4 0 之薄膜4 0 b同樣地，藉由變更金屬膜4 6 e之厚度或退 火條件，可以形成：具有由被形成於銅層之周圍之鈦膜與 對於被形成於該鈦膜之表面之鈦原子數之氧原子數之比爲 1對1至1對2之組成之膜等之鈦氧化物形成之膜所形成 之薄膜4 6 b ，4 8 b ，或由被形成於銅層之周圍之一部 份之鈦膜與對於被形成於銅層之周圍之剩餘部之鈦原子數 之氧原子數之比爲1對1至1對2之組成之膜等之鈦氧化 物形成之膜40 i所形成之薄膜46b，48b » (1_1 3)鈍化膜49之CVD成膜工程 覆蓋半導體主動膜4 2與源極電極4 6與汲極電極 4 8地將由氮化矽形成之鈍化膜4 9與閘極絕緣膜4 1之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ----!-11·1-裝------ 訂 ---I---•線 (請先閱讀背面之注意事項^'V寫本頁) ^ 45286 Ο Α7 B7 五、發明說明（32 ) CVD成膜工程幾乎相同地形成。 -I I !_!1· --I * (請先閲讀背面之注意事項一C、寫本頁> (1_1 4)像素電極形成工程 接著，藉由乾式法或乾式法與濕式法之倂用蝕刻鈍化 膜49，形成接觸孔50後，在鈍化膜49上形成Ι·τ 0 ..v 層，藉由圖案化形成像素電極3 5，如圖1所示般地，涵 括接觸孔5 0之底面以及內壁面、鈍化膜4 9之上面形成 連接導體部51，透過此連接導體部51連接汲極電極 4 8與像素電極3 5，可以獲得與圖1相同之薄膜電晶體 基板3 1。 又，在使用表面形成S i Nx膜3 6 a者以作爲基板 3 6之情形，在基板3 6上形成金屬膜4 0 e之前，以與 上述之閘極絕緣膜4 1之CVD成膜工程同樣之方法，形 成S i N x膜。 -丨線· 又，源極配線雖在圖面並無記載，但是在閘極絕緣膜 4 1上形成源極電極4 6之情形之成膜時與退火時以及蝕 刻時同時形成亦可。 經濟部智慧財產局員工消費合作社印製 依據如上述之薄膜電晶體基板3 1之製造，藉由：在 形成上述金屬膜之基體3 6上藉由2頻率激起濺鍍法形成 銅膜之成膜工程，及該銅膜之鈍化工程，以及上述基體之 退火工程，可以提升對於水分或氧氣之耐氧化性，而且， 可以提升對於蝕刻劑或光阻剝離液等之耐腐蝕性，可以提 升與底層之密著性，再者可以在基板3 6上容易形成可以 防止與鄰接膜間之元素的相互擴散之閘極電極4 0、源極 •Ο 本紙張瓦度適用中國國家標準（CNS)A4規格（210 X 297公釐） 452860 A7 B7 五、發明說明（33) 電極4 6、閘極電極4 8之故，製造工程不會變得繁複。 再者，本發明之薄膜電晶體基板之製造方法係在低溫 工程在基板3 6上形成具有如上述特性之閘極電極4 0、 源極電極4 6、汲極電極4 8之故，也可以適用將無法耐 6 0 0 °C以上之加熱之玻璃基板等當成基體使用之情況》 又，上述之實施形態之薄膜電晶體基板之製造方法雖 就在構成圖4所示之電漿裝置之處理室內，形成電極之薄 膜用之金屬膜之情形說明之，但是，上述金屬膜也可以通 常之濺鍍裝置形成。 (第2實施形態） 圖9係顯示本發明之液晶顯示裝置之第2實施形態之 重要部份者，此第2實施形態之液晶顯示裝置3 0 a與圖 1所示之第1實施形態之液晶顯示裝置3 0不同處爲：薄 膜電晶體基板係具備如圖9所示之構成之底層閘極型之薄 膜電晶體基板3 1 a之點。 此薄膜電晶體基板3 1 a與圖1所示之薄膜電晶體基 板3 1之不同爲：在汲極電極4 0之玻璃基板3 6側之面 設置TiN層45a ，在源極電極46之歐姆接觸膜43 側之面設置T i N層4 7 a，在汲極電極4 8之歐姆接觸 膜4 4側之面設置T i N層4 7 b »此處之源極電極4 6 係透過T i N層4 7 a與歐姆接觸膜4 3及半導體主動膜 42電氣地連接。汲極電極48係透過T i N層47b與 歐姆接觸膜4 4及半導體主動膜4 2電氣地連接。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閲 讀 背 面 之 注 意 事 I k 本 . 頁 訂 經濟部智慧財產局員工消費合作社印製 d5286 〇 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（34) 第2實施形態之薄膜電晶體基板3 1 a藉由設成如上 述之構成’具有與第1實施形態之薄膜電晶體基板3 1同 樣之作用效果。再者，此第2實施形態者係在電極4 0、 46、48與基板36之間被設置TiN層45a， 4 7 a ，4 7 b之故，即使由各電極之下側之鄰接膜之基 板3 6或閘極絕緣膜4 1等來之元素的擴散，藉由T i N 層 45a ，47a ，47b 往電極 40、46、48 之原 子的擴散被阻止，起因於由基板3 6或鄰接膜來之元素的 擴散之配線電阻之上升之防止效果優異。又，藉由T i N 層45a ，47a ，47b，電極40、46、48之密 著性提升。 此薄膜電晶體基板3 1 a也可以利用圖4至圖6所示 之薄膜的製造裝置製造。 以下就第2實施形態之薄膜電晶體基板3 1 a之製造 方法詳細說明之。 (2_ 1 )閘極電極用T i N膜之成膜工程 使成膜室6 0成爲含有N氣體氣氛，在第1電極7 0 裝置由鈦形成之靶7 1，在第2電極裝置玻璃基板36， 由第1交流電源7 5對第1電極7 0供給頻率13 . 6 ΜΗ z程度之高頻，再者，由直流電源7 8使付之負荷電 位成爲—200V，進行濺鍍，如圖10Α所示般地，在 基板36上形成膜厚50nm程度之TiN膜45。此處 含有N氣體氣氛係使用N2、N2〇、N〇2等之氣體與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------·--裝-------- 訂 ------線 (請先閱讀背面之注意事項<--寫本頁) · ^ 45286 0 A7 B7 五、發明說明（35)
Ar氣體之混合氣體。 (2 — 2 )閘極電極用金屬膜之成膜工程 使成膜室6 0由含有N氣體氣氛變更爲A r氣體氣氛 ，將裝置於第1電極70之靶7 1變更爲由鈦、鉬、鉻、 鉬之中被選擇之一種金屬形成者，藉由與上述（1 一 1 ) 閘極電極用金屬之成膜工程同樣之方法，如圖1 0 B所示 般地，在被形成於基板3 6上之T i N膜4 5上形成膜厚 5 0 nm程度之金屬膜4 0 e。 (2 _ 3 )閘極電極用銅膜之2頻率激起濺鍍成膜工程 藉由與上述（1 _ 2 )之2頻率激起濺鍍成膜工程同 樣之方法，如圖1 0 B所示般地，在金屬膜4 0 e上形成 膜厚150nm程度之銅膜40c ，形成由TiN膜45 與金屬膜4 0 e與銅膜4 0 c所形成之疊層膜5 7 »如此 爲之，上述金屬膜4 0 e中之元素被引進銅膜4 0 c中。 (2_4)閘極電極用T i N膜以及金屬膜以及銅膜之圖 案化工程 藉由與上述（1 一 3 )之圖案化工程同樣之方法在疊 層膜5 7施以圖案化，如圖1 0 C所示般地，形成由所希 望之線寬之T i N膜4 5 a與金屬膜4 0 e與銅膜4 〇 a 所形成之疊層膜。 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） I I I I I — II__—I— · _ I (請先闓讀背面之注意事項t、寫本頁) 訂· .線· 經濟部智慧財產局員工消費合作社印製 ^52860 2 A7 B7 五、發明說明（36) (2-5 )基板（基體）之第1退火工程 將形成T i N膜45 a與金屬膜4 0 e與銅層40 a 之疊層膜之基板3 6與上述（1 一 4 )之第1退火工程同 樣地進行退火處理，將被引進上述銅層4 0 a中之金屬膜 4 0 e之金屬元素擴散於上述銅層4 0 a之表面，獲得在 如圖1 0D所示之上述銅層4 0 a之周圍形成由鈦、鉬、 鉻、钽之中被選擇之金屬的薄膜4 0 b之閘極電極4 0。 又，上述T i N層4 5 a係介於閘極電極4 0與基板 3 6之間。 )閘極絕緣膜（氮化矽膜）4 1之CVD成膜工 請 先 閱 讀 背 面 之 ί主 意. 事 ; i裝 本 頁 程 訂 經濟部智慧財產局員工消費合作社印製 使與上述（1 一 5 )之閘極絕緣膜之CVD成膜工程 相同，進行在基板3 6上疊層氮化矽膜之CVD成膜，形 成如圖1 1 A所示之閘極絕緣膜4 1。 (2 — 7)半導體主動膜（a_Si層）42之CVD成 膜工程 與上述（1 一6 )之半導體主動膜之CVD成膜工程 相同，在閘極絕緣膜4 1上進行a — S i層之成膜，形成 半導體主動膜4 2。 2 - 8 )歐姆接觸膜（ 成膜工程
S +層）4 3 a之濺鍍 本纸張叉度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作'社印製 452860 A7 B7 五、發明說明（37) 與上述（1 一 7 )之歐姆接觸膜之濺鍍工程相同’在 半導體主動膜4 2上形成歐姆接觸膜4 3 a » (2 - 9 )半導體主動膜之歐姆接觸膜之圖案化工程 與上述（1 一 8)之圖案化工程相同’在半導體主動 膜4 2與歐姆接觸膜4 3 a施以圖案化，如圖1 1 A所示 般地，獲得比閘極電極4 0還小之島狀的半導體主動膜 42與歐姆接觸膜43a。 (2 _ 1 0 )源極電極以及汲極電極用T i N膜之成膜工 程 使成膜室6 0與上述（2- 1 )之工程相同’成爲含 有N氣體氣氛，在第1電極70裝置由鈦形成之靶71 ， 在第2電極7 2裝置玻璃基板3 6下，由第1交流電源 75對第1電極70供給頻率13.6MHz程度之高頻 ，再者，由直流電源7 8使負荷之負荷電位成爲—2 0 0 V，進行濺鍍，如圖11 A所示般地，覆蓋歐姆接觸膜 4 3 a之上面與兩側面與其之下部之半導體主動膜4 2之 兩側面及與其連接之閘極絕緣膜4 1之上面之一部份地， 形成膜厚50nm程度之T i N膜47。 (2 - 1 1 )源極電極及汲極電極用金屬膜之成膜工程 如圖1 1 A所示般地，在T i N膜4 7上與上述之閘 極電極用金屬膜之成膜工程相同地形成膜厚5 0 nm程度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — —— — —•— — —.1· i I I I I I I ·11111111 <請先閱讀背面之注意事項tc^寫本頁) 一 452860 A7 __B7_______ 五、發明說明（38 ) 之金屬膜4 6 e。 (2 - 1 2 )源極電極及汲極電極用銅膜之2頻率激起灘 鍍成膜工程 如圖1 1 A所示般地，在金屬膜4 6 e上與上述之閘 極電極用銅膜之2頻率激起濺鍍成膜工程相同地’形成膜 厚1 50nm程度之銅膜46 c ，獲得由T i N層47與 金屬膜4 6 e與銅膜4 6 c形成之疊層膜5 8。如此爲之 ，上述金屬膜46 e中之元素被引進銅膜46 c中。 (2 - 1 3 )源極電極及汲極電極用T i N膜與金屬膜以 及銅膜，與半導體主動膜與歐姆接觸膜之圖案化工程 將半導體主動膜4 2之中央部份之上部藉由蝕刻去除 ，在去除半導體主動膜4 2之中央部份上之歐姆接觸膜 4 3 a與T i N膜47與金屬膜4 3 a與銅膜46 e下， 如圖1 1 B所示般地，可以在半導體主動膜4 2之兩端部 份上形成相互隔離之歐姆接觸膜4 3、4 4，與源極電極 46形成用T i N層47 a與金屬膜46 e與銅層46 a ，與汲極電極4 8形成用T i N層4 7 b與金屬膜4 6 e 與銅層4 8 a。 (2 - 14)基板之第2退火工程
將形成源極電極4 6形成用T i N層4 7 a與金屬膜 46e以及銅層46a ，以及汲極電極48形成用TiN 請 先 閲 讀 背 S) 之 注 意 事 5 έ 本 頁 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -41- 4528 6 〇 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（39) 層4 7 b與金屬膜4 6 e與銅層4 8 a之基板3 6以與先 前進行之基板的第1退火工程相同之工程進行退火，將被 引進上述銅層4 6 a ，4 8 a中之金屬膜4 6 e之金屬元 素擴散於上述銅層4 6 a ’ 4 8 a之表面，獲得在如圖 1 1 C所示之銅層46 a ，48 a之周圍形成由鈦、鉬、 鉻、钽之中被選擇之金屬的薄膜46b，48b之源極電 極4 6與汲極電極4 8。 (2 - 1 5 )鈍化膜4 9之CVD成膜工程 覆蓋半導體主動膜4 2與源極電極4 6與汲極電極 4 8地，以與閘極絕緣膜4 1之CVD成膜工程幾乎相同 之工程形成由氮化矽形成之鈍化膜4 9。 (2_ 16)像素電極形成工程 接著，藉由乾式法或乾式法與濕式法之倂用蝕刻鈍化 膜49 ，形成接觸孔50後，在鈍化膜49上形成I TO 層，藉由圖案化形成像素電極3 5 ，如圖9所示般地，涵 括接觸孔5 0之底面以及內壁面、鈍化膜4 9之上面形成 連接導體部51，透過此連接導體部51連接汲極電極 4 8與像素電極3 5 ，可以獲得與圖9相同之薄膜電晶體 基板3 1 a。 依據如上述之薄膜電晶體基板之製造方法，可以製造 如圖9所示構造之薄膜電晶體基板3 1 a。 又，在此薄膜電晶體之製造方法中’如變更金屬膜 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） — — — — — — — — Μ---------------^ <請先閲讀背面之注意事項！C /寫本頁) · ^ 4 5286 〇 A7 B7 五、發明說明（4(3) 40e ，46e之厚度、使退火處理基板36之際之退火 溫度在5 0 0 °C以上，可以使構成基板3 6與各銅層之間 之金屬膜4 0 e ，4 6 e之鈦等之金屬元素之幾乎全部擴 散於銅層40a ，46a ，48a之表面，例如，在如圖 1 2所示之銅層4 0 a之表面可以獲得：具有對於鈦原子 數之氧原子數之比爲1對0至1對2之組成之薄膜4 0 b 之閘極電極4 0，或具有如圖1 3所示之銅層4 0 a之表 面之鈦膜4 0m與對於被形成在該鈦膜4 〇m之表面之鈦 原子數之氧原子數之比爲1對1至1對2之組成之膜 4 Ο η之閘極電極4 0。又，關於源極電極4 6或汲極電 極4 8也可以獲得：在銅層之表面具有對於鈦原子數之氧 原子數之比爲1對0至1對2之組成之薄膜者，或具有被 形成於銅層之表面之鈦膜與對於被形成於該鈦膜之表面之 鈦原子數之氧原子數之比爲1對1至1對2之組成之膜者 0 如此獲得之電極40、46、48雖然在銅層40a ，46a ，48a之下面側沒有設置薄膜40b ，46b ，48b ，但是在電極40、46、48與基板36之間 設置TiN層45a ，47a ，47b之故，由各電極之 下側之鄰接膜之基板3 6或閘極絕緣膜4 1等來之元素即 使擴散而至，藉由TiN層45a ，47a ，47b ，往 電極40、46、48之原子的擴散被阻止，起因於由基 板3 6或鄰接膜來之元素的擴散之配線電阻之上升的防止 效果優異。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 Μ 讀 背 之 注 意 事 I k 本 頁 訂 經濟部智慧財產局員工消費合作杜印製 -43- 45286 0 A/ B7 五、發明說明（41) (第3實施形態） 接著’利用圖1 4說明本發明之薄膜電晶體基板之第 3實施形態。 第3實施形態之薄膜電晶體基板3 1係具備上閘極型 T F T者，如圖1 4所示般地，例如在玻璃等之透明基板 1 〇 2上形成由多晶矽形成之半導體層1 0 3 ，在其中央 部上形成由S i N x等形成之閘極絕緣膜1 〇 4，在閘極絕 緣膜1 0 4上透過T i N層1 0 1 a形成閘極電極1 0 5 。此閘極電極1 0 5係在銅層1 0 5 a之表面具有由與第 2實施形態之薄膜4 0 b同樣的材料形成之薄膜1 0 5 b 者。又，閘極電極1 0 5與未圖示出之閘極配線一體形成 0 在半導體層1 0 3上於1 016a tm/cm3以下之 低濃度形成由P +、A s +等之η型不純物被導入之η —半 導體層形成之源極領域1 0 7以及汲極領域1 0 8，被這 些源極領域1 0 7、汲極領域1 0 8所夾住之領域成爲通 道部109。又，形成這些源極領域107、汲極領域 1 0 8之η—半導體層被形成爲侵入到閛極絕緣膜1 0 4之 端部下方爲止之形式。 又，鎢金屬矽化物、鉬金屬矽化物等之金屬矽化物膜 1 1 0分別被形成於源極領域1 〇 7以及汲極領域1 〇 8 表面，在其一之金屬矽化物膜1 1 〇上透過T i Ν層 125a形成源極配線111與源極電極112 ’在另一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公_44" 請 先 閱 讀 背 面 之 注 意 事 寫 本 頁 裝 訂 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（42) 方之金屬矽化物膜1 1 〇上透過τ i N層1 2 5 b形成汲 極電極1 1 3。這些源極配線1 1 1、源極電極1 1 2係 在銅層1 1 2 a之表面具有由與第2實施形態之薄膜 4 6 b相同材料形成之薄膜1 1 2 b者。汲極電極1 1 3 係在銅層1 1 3 a之表面具有由於第2實施形態之薄膜 48b相同材料形成之薄膜}131)者》 而且’覆蓋全面地形成鈍化膜1 1 4，貫通此鈍化膜 1 1 4形成到達汲極電極1 1 3之接觸孔1 1 5，通過此 接觸孔1 1 5 ，形成由與汲極電極1 1 3連接之I TO形 成之像素電極1 1 3。 又’雖然省略圖示，但是，於閘極配線端部之閘極端 子部以及源極配線端部之源極端子部中，與上述接觸孔 1 1 5相同地，覆蓋閘極配線以及源極配線之鈍化膜 1 1 4開口，由I T 0形成之襯墊分別連接閘極配線以及 源極配線而被設置。 第3實施形態之薄膜電晶體基板3 1係在構成電極或 配線之銅層105a 、112a 、113a之表面形成薄 膜105b、1 12b、1 13b之故，提升對於水分或 氧氣之耐氧化性，而且，也可以提升對於蝕刻劑或光阻剝 離液等之耐腐蝕性。又，在閘極電極1 0 5、源極配線 1 1 1以及源極電極1 1 2、汲極電極1 1 3與基板 102之間分別設置TiN層l〇la+、125a、 1 2 5 b之故，即使由各電極或配線之下側之鄰接膜之基 板（基體）1 0 2或閘極絕緣膜1 0 4等來之元素擴散而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -------裝 i — <請先閲讀背面之注意^項{ /寫本頁> -*- i線- 經濟部智慧財產局員工消費合作社印製 45286 0 A7 B7 五、發明說明（43) 至，藉由 丁 iN 層 l〇la 、125a 、125t> ，原子 之擴散被阻止，起因於基板1 0 2或閘極絕緣膜1 0 4等 來之元素的擴散之配線電阻之上升之防止效果優異。又， 藉由T iN層l〇la、125a ' 125b，閘極電極 105、源極配線111以及源極電極1 1 2、閘極電極 1 1 3之密著性提升。 (實施例1 ) 利用圖4至圖6所示之薄膜的製造裝置，使成膜室 6 0爲A r氣體氣氛，在第1電極7 0裝置由鈦形成之耙 7 1 ，在第2電極7 2裝置1邊爲6英吋正方形之玻璃基 板，由第1交流電源7 5對第1電極7 0供給頻率 1 3 . 6MHz程度之高頻，進而由直流電源78使負荷 之負荷電位爲- 200V，進行濺鍍，在玻璃基板上形成 膜厚50nm之鈦膜。 接著，使成膜室6 0爲Α γ氣體氣氛，在第1電極 70裝置由銅形成之靶71 ，在第2電極72裝置玻璃基 板下，使直流電源7 8動作，將直流電力施加於靶7 1， 同時使第2交流電源8 0動作，藉由使交流電力施加於玻 璃基板之2頻率激起濺鍍法，在上述鈦膜上形成膜厚 1 5 0 nm之C u膜。此處之施加於玻璃基板之交流電力 爲 2 0 0 W。 接著，在此C u膜之表面塗布光阻劑，進行曝光，藉 由蝕刻寄去除C u膜與鈦膜之不要部份後，施以剝離感光 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公芨） 請 先 閱 讀 背 S) 之 注 意 事 安裝 頁 訂 經濟部智慧財產局員工消費合作社印製 -40- 經濟部智慧財產局員工消費合作社印製 45286 0 A7 B7 五、發明說明（44) 性光阻劑之圖案化，形成鈦膜與c U層之叠層膜。 接著，將形成上述疊層膜之基板以氮氣氣體進行 4 0 〇°C、2小時之退火處理，製作配線。將在此實施例 1獲得之配線的構造藉由俄歇（Au g e r )分析法加以 調查，爲在銅層之周圍形成含有T i之薄膜之構造者，又
..V ，銅層上之薄膜的厚度爲1 0 nm。又，測定實施例1之 配線之比電阻爲0 . 2 7 Ω /□。 (實施例2 ) 使施加於玻璃基板之交流電力爲1 0 0W以外，與上 述實施例1同樣地製作配線。將在此實施例2所獲得之配 線的構造藉由俄歇分析法加以調查，爲在銅層之周圍形成 含有T 1之薄膜之構造者，又，銅層上之薄膜的厚度爲8 nm。又，測定實施例2之配線層之比電阻爲〇 . 2 3 Ω / □。 (比較例1 ) 使施加於玻璃基板之交流電力爲0W以外，與上述實 施例1同樣地製作配線。將在此比較例1所獲得之配線的 構造藉由俄歇分析法加以調查，爲在銅層之周圍形成含有 T i之薄膜之構造者，又，銅層上之薄膜的厚度爲4 nm 。又，測定比較例1之配線之比電阻爲0 . 2 3 Ω /□。 由上述實施例1、2以及比較例，可以了解：使施加 於玻璃基板之交流電力變大，被形成於C u層上之薄膜的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------.---·!裝 i — (請先閱讀背面之注意事項IT·--寫本頁) M6 · 線· 45286 0 A7 B7 五、發明說明（45) 厚度也隨著變大。 (比較例2 ) 利用圖4至圖6所示之薄膜的製造裝置，使成膜室 6 0爲A r氣體氣氛，在第1電極7 0裝置由銅形成之靶 7 1 ，在第2電極7 2裝置玻璃基板’使直流電源.78動 作，使直流電力施加於靶7 1 ’而且’使第2直流電源 8 0動作，藉由使交流電力施加於玻璃基板之2頻率激起 濺鍍法，形成膜厚1 50nm之Cu膜。此處之施加於玻 璃基板之交流電力爲2 0 0 W。 接著，在此C u膜之表面塗布光阻劑進行曝光，藉由 蝕刻寄去除C U膜之不要部份後，施以玻璃感光性光阻劑 之圖案化，形成C u層，製作配線。在此比較例2所獲得 之配線的比電阻爲0 . 20Ω/匚1。 (比較例3 ) 在施於玻璃基板之交流電力爲1 0 0W以外，與上述 比較例2同樣地製作配線。測定在此比較例3所獲得之配 線的比電阻爲0 . 1 8 Ω /□。 (實驗例1 ) 調查實施例1 、2比較例1至3所獲得之配線的耐藥 液性。此處之耐藥液性係藉由：使各配線浸漬於氨蝕刻液 6 0秒，將其由剝離液取出，沖洗洗淨、使之乾燥時之蝕 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閲 讀 背 面 之 注 意 事 項 :裝 頁 訂 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（46) 刻液浸漬前後之配線的表面之狀態以原子力間顯微鏡（ A FM)觀察而加以評價。其結果顯示於圖1 5至圖1 7 。圖15係顯示過硫酸氨蝕刻液浸漬後之實施例1之配線 的表面之金屬組織之相片。圖1 6係顯示過硫酸氨蝕刻液 浸漬後之實施例2之配線的表面之金屬組織之相片。圖 1 7係顯示過硫酸氨蝕刻液浸漬後之比較例1之配線的表 面之金屬組織之相片。 又，測定各配線之蝕刻率，退火前之實施例1之配線 爲1 3 2 nm/分’退火後之實施例1之配線約3分鐘之 保持時間後’與退火前之配線相同爲1 3 2 nm/分，退 火前之實施例2之配線爲1 2 6 nm/分，退火後之實施 例2之配線在1分鐘以上之保持時間後，與退火前之配線 相同爲1 2 6 nm/分，退火前之比較例1之配線爲 1 2 8 n m /分，退火後之比較例1之配線在保持時間1 分鐘未滿下，之後與退火前之配線相同爲1 2 8 nm/分 ’比較例2之配線爲1 2 7 nm/分，比較例3之配線爲 1 2 8 nm/分，再者，即使進行與實施例1同樣之退火 後，蝕刻率不變。 由圖1 5至圖1 7所示結果以及蝕刻率之測定結果， 可以明白：施加於基板之交流電力爲0W之比較例1或只 形成銅層之比較例2、3之配線藉由蝕刻液之蝕刻率在蝕 刻開始後’變大，又，比較例1之配線其銅膜幾乎涵蓋全 面被蝕刻（表面保護率7 % )，由於蝕刻液大受損傷。相 對於此，實施例1、2者具有沒有進行約1分鐘以上之蝕 請 先 閱 讀 背 A 之 注 意 事 項 f 裝 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • 4y- A7 45286 0 ____ Β7___ 五、發明說明（47 ) 刻之保持時間，施加於基板之交流電力爲2 0 0W之實施 例1之配線的表面保護率爲9 0%，施加於基板之交流電 力爲1 0 0W之實施例2之配線的表面保護率爲6 0% ’ 蝕刻液浸漬前後之配線的表面之狀態不太變化’與tt較例 1者相比，可以了解耐藥液性優異。又，此處所謂之表面 保護率爲：對於蝕刻液浸漬前之配線的表面積（1 〇 〇% )之蝕刻液浸漬後剩餘之表面部份之合計面積之比率。 又，實施例1、2之配線其退火前後之比電阻不太變 化。 圖18至圖19係顯示藉由俄歇分析法調査實施例1 之配線之退火處理前後之配線構造之結果。圖1 8爲實施 例1之配線的退火處理前之深度剖面，圖1 9爲實施例1 之配線的退火處理後之深度剖面。 由圖1 8至圖1 9所示結果，可以了解：退火處理前 玻璃基板與C u層之間之T i N之含有量多，在C u層中 只含有少量之Ti ，又，在Cu層表面幾乎沒含有Ti 。 此處C u層中含有T i可推測爲在濺鍍形成C u膜之際， 在基板施加交流電力之故。又，可以了解到：退火處理後 玻璃基板與C u層之間之T i之含有量與退火處理前相比 變少，又，在C u層表面側斷定有T i以及0之峰値， C u層表面之T i以及0與退火處理前相比變多。由此， 可以了解：藉由施以退火處理，T i擴散於C u層之表面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 項
I k 本 頁_ I 訂 _ 經 濟 .部 智 慧 財 產 局 員 工 消 費 合 社 印 製 452860 A7 B7 五、發明說明（48) (實施例3 ) 代替由鈦形成之靶7 1而使用由鉻形成之靶7 1 ，在 玻璃基板上形成鉻膜之外，與上述實施例同樣地製作配線 。又，測定實施例3之配線層之比電阻爲〇·14Ω/0 (實施例4 ) 除了施加於玻璃基板之交流電力爲1 0 0W以外，與 上述實施例3同樣地製作配線。又，測定實施例4之配線 層之比電阻爲0 . 14Ω/Ε]。 (實驗例2 ) 就實施例3、4、比較例4所獲得之配線的耐藥液性 與上述實驗例同樣地進行調査。其結果顯示於圖2 0至圖 2 2。圖2 0係顯示過硫酸氨蝕刻液浸漬後之實施例3之 配線的表面之金屬組織之相片。圖2 1係顯示過硫酸氨蝕 刻液浸漬後之實施例4之配線的表面之金屬組織之相片。 圖2 2係顯示過硫酸氨蝕刻液浸漬後之比較例4之配線的 表面之金屬組織之相片。 又，測定各配線之蝕刻率，退火前之實施例3之配線 爲1 2 8 nm/分，退火後之實施例3之配線約2分鐘之 保持時間後，與退火前之配線相同爲1 2 8 nm/分，退 火前之實施例4之配線爲1 3 1 nm/分，退火後之實施 例4之配線在1分鐘以上之保持時間後，與退火前之配線 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐) · - 請 先 閱 讀 背 S3 之 注 意 事 1 !裝 訂 經濟部智慧財產局員工消費合作社印製 452860 A7 B7 五、發明說明（49) 相同爲1 3 1 nm/分，退火前之比較例4之配線爲 1 2 7 nm/分，退火後之比較例4之配線在保持時間1 分鐘未滿下，之後與退火前之配線相同爲1 2 7 nm/分 〇 由圖2 0至圖2 2所示結果以友蝕刻率之測定結果， 可以明白：施加於基板之交流電力爲0W之比較例4或只 形成銅層之比較例2、3之配線藉由蝕刻液之蝕刻率在蝕 刻開始後，變大，又，比較例4之配線其銅膜幾乎涵蓋全 面被蝕刻（表面保護率15%)，由於蝕刻液大受損傷。 相對於此，實施例3、4者具有沒有進行約1分鐘以上之 蝕刻之保持時間，施加於基板之交流電力爲2 0 0W之實 施例3之配線的表面保護率爲7 0%，施加於基板之交流 電力爲1 0 0W之實施例4之配線的表面保護率爲5 0% ，蝕刻液浸漬前後之配線的表面之狀態不太變化，與比較 例4者相比，可以了解耐藥液性優異。 又，實施例3、4之配線其退火前後之比電阻不太變 化。 經濟部智慧財產局員工消費合作社印製 圖2 3至圖2 4係顯示藉由俄歇分析法調査實施例3 之配線之退火處理前後之配線構造之結果。圖2 3爲實施 例3之配線的退火處理前之深度剖面，圖2 4爲實施例1 之配線的退火處理後之深度剖面。 由圖2 3至圖2 4所示結果，可以了解：退火處理前 玻璃基板與C u層之間之C r之含有量多，在C u層中只 含有少量之Cr ，又，在Cu層表面幾乎沒含有Ti 。此 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^52860 A7 B7 五、發明說明（50) 處c u層中含有T i可推測爲在濺鍍形成C 11膜之際’在 基板施加交流電力之故。 又，可以了解到：退火處理後玻璃基板與0 u層之間 之C Γ之含有量與退火處理前相比變少，又’ u層表 面側斷定有C r以及0之峰値，C u層表面之C r以·及0 與退火處理前相比變多。由此，可以了解：藉由施以退火 處理，Cr擴散於Cu層之表面。 (實驗例3 ) 代替由鈦形成之靶7 1而使用由鉬形成之靶7 1 ’又 ，施加於玻璃基板之交流電力在0 “異“運算2 0 0 W之 範圍變更，於玻璃基板上形成鉬膜之外’與上述實驗例1 同樣地製作配線，調查被形成於C u層上之薄膜與施加於 玻璃基板之交流電力之關係。其結果在施加於玻璃基板之 交流電力爲2 0 0W時所獲得之薄膜爲7 nm，在1 0 0 W時所獲得之薄膜爲6 nm，在0W時所獲得之薄膜爲2 n m ° 由此可以了解：隨著施加於玻璃基板之交流電力變大 ，形成在C u層上之含鉬薄膜之厚度也變厚。 (實驗例4 ) 利用圖4至圖6所示之薄膜的製造裝置，使成膜室 6 0爲1^2與六r氣體之混合氣氛，在第1電極7 0裝置由 鈦形成之靶7 1 ，在第2電極7 2裝置1邊爲6英吋正方 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----- I，--裝--- <請先閱讀背面之注意事項ί V寫本頁) tsj· .線· 經濟部智慧財產局員工消費合作社印製 4528 6 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（51) 形之玻璃基板，由第1交流電源7 5對第1電極7 0供給 頻率13 . 6MHz程度之高頻，進而由直流電源78使 負荷之負荷電位爲—200V，進行濺鍍，形成膜厚50 n m之鈦膜。 接著，使成膜室6 0爲A r氣體氣氛，在第1電極 7 0裝置由鈦形成之靶7 1，在第2電極7 2裝置上述1 邊爲6英吋正方形之玻璃基板下，由第1交流電源7 5對 第1電極70供給頻率13 . 6MHz程度之高頻，進而 由直流電源78使負荷之負荷電位爲一 200V，進行濺 鍍，在上述玻璃基板上形成膜厚2 0 nm之鈦膜》 接著，使成膜室6 0爲A r氣體氣氛，在第1電極 7 0裝置由銅形成之靶7 1，在第2電極7 2裝置玻璃基 板下，使直流電源7 8動作，將直流電力施加於靶7 1， 同時使第2交流電源8 0動作，藉由使交流電力施加於玻 璃基板之2頻率激起濺鍍法，在上述鈦膜上形成膜厚 140nm之Cu膜，形成由TiN膜與鈦膜以及Cu膜 形成之疊層膜。此處之施加於玻璃基板之交流電力爲 2 0 0 W。 接著，將形成上述疊層膜之基板在氮氣氣體氣氛中進 行400 °C、2小時之退火處理，製作試驗片1 » 又’除了使C u膜之厚度爲1 5 0 nm、退火處理溫 度爲5 0 〇°C以外，與上述之方法相同地製作試驗片2 » 又，利用圖4至圖6所示之薄膜的製造裝置，使成膜 室6 0爲S i H4與112氣體之混合氣氛，在第1電極7 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） !!111!11· ^^ · I — — — — — — β — — — — — — 1! <請先閱讀背面之注意事項</寫本頁) 一 452860 A7 B7 五、發明說明（52) (請先閱讀背面之泫意事項^、寫本頁) 裝置僞靶71a ，在第2電極72裝置玻璃基板36，由 第1交流電源7 5對第1電極7 0供給頻率2 Ο ΟΜΗ z 程度之高頻，進而由第2交流電源8 0對第2電極7 2供 給高頻電力，控制施加於玻璃基板3 6之離子能量，形成 膜厚 lOOnm之 a — Si 層（i— Si)。 接著，使成膜室6 0爲A r氣體氣氛，在第1電極 70裝置由a — S i : η+層產生用之Ρ摻雜S i所形成之 靶7 1 ，由第1交流電源7 5對第1電極7 0供給頻率 13.6MHz程度之高頻，進而由直流電源78使負荷 之負荷電位爲一 200V，進行濺鍍’在上述a - S i層 上形成膜厚20nm之a — Si :n+層（n + Si)。 接著，在此a _S i : n+層上與上述試驗片1同樣地 形成膜厚5 0 nm之T i N膜，進而在此T i N膜上與上 述試驗片1同樣地形成膜厚1 5 0 nm之C u膜。 之後，使此基板在氮氣氣體氣氛進行5 0 0°C、2小 時退火處理，製作試驗片3。 經濟部智慧財產局員工消費合作社印製 圖2 5至圖2 7係顯示藉由俄歇分析法調査試驗片1 至3之構造之結果。圖25爲施以400 °C、2小時退火 處理之試驗片1之深度剖面，圖2 6爲施以5 0 0 °C、2 小時退火處理之試驗片2之深度剖面，圖2 7爲施以 5 0 0°C、2小時退火處理之試驗片3之深度剖面。 由圖2 5至圖2 7所示結果，可以了解到：在T i N 膜與C u膜之間沒有設置T i膜之試驗片3者在C u膜之 表面側沒有T i之峰値’即使進行5 0 0 °C之退火處理’ 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公餐） 4528 6 Ο Α7 五、發明說明（53 ) 在C u膜之表面也沒有τ i擴散。又 在C u之峰値與 S :[之峰値之間（C U膜與s i層之間）有以—◊ _顯示 之N的峰値’與以一 △一顯示之丁 i 値雖然比T i之峰値大，此係在俄歇 値附近也檢測出T i之峰値故，在以 値除了N以外，也含有Ti ，因此， 推測幾乎爲1:1之故，了解到在Ci 層之間殘存有T i N膜。 在T i N膜與C u膜之間設置有 ，被斷定在C u膜之表面側有τ i之 以4 0 0°C之退火處理，τ i擴散至 在C u之峰値與玻璃基板中之〇之峰 的峰値，又，N之峰 分析法中，在N之峰 ~◊一顯示之N的峰 N#T i之含有率被 J 膜與 a — S i : η + T i膜之試驗片2者 峰値，了解到：藉由 C u膜之表面。又， 値間，雖然以一 ◊— ------1 I I.--I*— -裝- I I 請先閱讀背面之注意事項|C、寫本頁) **J. 經濟部智慧財產局員工消費合作社印製 顯示之N的峰値比以一 △-顯示之丁丨的峰値大，依據上 述敘述之同樣理由，了解到T i N膜殘存。又，雖然在 C u膜之表面側被斷定由〇之峰値，此係〇與τ丨反應， 產生鈦氧化膜之故。 又’試驗片3者比試驗片2之C u膜之表面側之T i 之峰値大，又，C u之峰値與玻璃基板中之0之峰値之間 之以- △—顯示之T i的峰値變小，可以推斷爲：由於 5 0 0 t之退火處理，構成T i膜之T i幾乎全部擴散至 c u膜之表面。 (實驗例5 ) 變更退火條件外，與上述試驗片3之製作方法同樣地 -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 00 4528 6 0 Δ7 __B7 五、發明說明（54) 製作試驗片4。 又’在a — Si :n+層上代替丁 iN膜’形成各種之 金屬膜（膜厚50nm之Ti膜、膜厚50nm之Cr膜 、膜厚50nm之Mo膜、膜厚50nm之T i N膜與膜 厚20nm之Ti膜）’又，變更退火條件外，與上述試 驗片3之製作方法同樣地製作試驗片5至8。 而且’調查試驗片4至試驗片8之疊層膜之表面電阻 (sheet resistance )。將其結果顯示於圖2 8。圖2 8中 ’橫軸爲退火溫度（°C)、縱軸之R/R ( i η)爲對於 C u膜之表面電阻値之疊層膜之表面電阻値之比。 由圖28之結果，了解到：在a_Si :η+層與Cu 膜之間設置T i膜之試驗片5者在退火溫度一超過3 0 0 °C，膜之表面電阻逐漸變大，退火溫度在4 0 Ot之表面 電阻爲Cu膜之表面電阻之約1 . 5倍，在5 0 0°C退火 溫度表面電阻最大。此處，由於退火溫度之上升表面電阻 變大係由於：因溫度之上升，構成C u膜之C u與底層之 金屬膜之元素與C u相互擴散，固熔於C u之中。 相對於此，在a_Si : n+層與Cu膜之間設置 T i N膜或Mo之試驗片4、7者，可以了解：即使變更 退火溫度，表面電阻幾乎沒有‘變化，係與C u膜爲相同程 度之低電阻之膜。又，在a—Si :n+層與Cu膜之間設 置C r膜之試驗片6者在4 0 0°C之表面電阻爲C u膜之 電阻之約1 . 1倍，又，即使變更退火溫度，表面電阻幾 乎沒有變化。又，在a - S i : η +層與C U膜之間設置 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) V n n n n ι ϋ ammm 1 n I {請先閱讀背面之注意事項ί /寫本頁) 訂· _線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 2 8 6 0 A7 B7 五、發明說明（55) T i N膜與τ i膜之試驗片8者在4 0 0°C之表面電阻雖 然爲Cu膜之約1 . 3倍’但是’一超過500 °C ’成爲 與C u膜相同程度之低電阻。 (實驗例6 ) 將上述試驗片4至8以4 0 0°C、2小時退火處理時 之Cu膜之底層之金屬膜（TiN膜、Ti膜、Cr膜、 Mo膜、T i N膜與T i膜）之擴散狀態藉由俄歇分析法 調查。結果如下述。 試驗片4、7者：在C u膜之表面構成金屬膜（Mo 膜、T i N膜）之元素幾乎沒有擴散。 相對於此，試驗片5、6者：了解到在C u膜之表面 形成由厚度1 0 nm程度之鈦的氧化膜或鉻之氧化膜形成 之薄膜。又，試驗片8者可以了解到在C u膜之表面形成 由厚度1 0 nm程度之鈦的氧化膜形成之薄膜。 (實驗例7 ) 就上述試驗片4至7之被形成在a_S i : n+層與 C u膜間之金屬膜之阻障性進行評價。此處之阻障性係藉 由量側在C u膜施加電壓時之表面電阻加以評價。結果顯 示於圖2 9。 由圖29顯示之結果，可以了解到：在a—Si :n+ 層與Cu膜間設置T i膜或C r膜之試驗片5、6 ’退火 溫度一超過40 0/C，表面電阻急劇上升。又，在a — ------^---.---,!裝--------訂---------線 (請先閲讀背面之注意事項*C <寫本-s> ^ 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -Ob- 4 528 6 0 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（56) S i : n +層與C U膜間設置Μ 0膜之試驗片7，至500 °C爲止表面電阻幾乎沒有變化，一超過5 〇 (^力急劇上升 。此處表面電阻急劇上升係由於：藉由退火溫度之上升， 由於金屬矽氧化物反應，a — S i : n+層與Cu膜間之金 屬膜之阻障性降低，a — S i : η +層中之S i擴散進.入 C u膜中之故。 相對於此’在a — Si : n+層與Cu膜間設置TiN 膜之試驗片4在至5 0 0°C爲止表面電阻幾乎沒有變化， 又’即使超過5 0 0 °C，與試驗片7相比，爲緩緩上升。 因此，T iN膜與T i 、Cr、Mo相比，耐熱性優 異，在由鄰接膜來之元素的擴散防止有效。 (實驗例8 ) 在玻璃基板與T i膜間不設置T i N膜，又，在T i 膜上形成C u膜之前，於T i膜之表面施以電漿蝕刻，去 除T i之氧化膜，變更退火條件以外，與試驗片1之製作 方法相同地製作試驗片9。 此處之電漿蝕刻係藉由：使成膜室6 0爲A r氣體氣 氛，在第1電極7 0裝置僞靶7 1 a，在第2電極裝置形 成丁 i膜之玻璃基板，由第1交流電源7 5對第1電極 7 0供給高頻，使負荷電位成爲浮動以產生電漿，而且， 對第2電極7 2供給高頻電力，在玻璃基板施加2 0 0W 程度之交流電力2分鐘程度以進行。 又，在T 1膜之表面施以電漿蝕刻之際，使施加於玻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --!!·'---1 裝 ill — ιί 訂------線 {請先閱讀背面之注意事項寫本頁) · ί 452860 A7 B7 五、發明說明（57) 璃基板之交流電力爲5 〇W、1分鐘之外，與上述試驗片 1 0之製作方法相同地製作各種試驗片9至1 3。 圖3 0係顯示退火處理前之試驗片9之構造，與使退 火溫度由2 5 0°C至5 0 0°C之範圍變更時之試驗片9之 構造藉由俄歇分析法調查之結果。 又，圖3 1顯示退火處理前之試驗片1 0之構造，與 使退火溫度由3 0 0°C至5 0 0 °C之範圍變更時之試驗片 1 0之構造藉由俄歇分析法調查之結果。 由圖3 0至圖3 1之結果，了解到：退火處理前之試 驗片1 0在Cu膜與T i膜之界面附近確認到0之峰値， 在T i膜之表面產生鈦之氧化膜。又，T i開始擴散於 C u膜之表面側之溫度爲3 5 0 °C，進而隨著提高退火溫 度，擴散於C u膜之表面側之T i量增加。相對於此，退 火處理前之試驗片9在C u膜與T i膜之界面附近沒有確 認到0之峰値之故，可以了解到藉由電漿蝕刻處理，鈦之 氧化膜被去除。又，Ti開始擴散於Cu膜之表面側之溫 度爲3 0 0°C，了解到在比試驗片1 0還低之溫度，T i 開始擴散。因此，藉由電漿蝕刻去除T i膜表面之鈦氧化 膜在降低使T i擴散於C u膜之表面用之退火溫度有效。 (實驗例9 ) 在T i N膜與玻璃基板之間形成膜厚3 0 0 nm之 S i 〇2膜，將T i N膜與C u膜之間之T i膜之厚度在 1 0 nm至5 0 nm之範圍變更，進而變更退火條件外， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------.---,!裝--- (請先閱讀背面之注意事項ιί ./寫本頁) Ή · --線· 經濟部智慧財產局員工消費合作社印製 4528 Α7 Β7 五、發明說明（58) 與上述實驗例4之試驗片3幾乎同樣地製作試驗片1 1至 14。 而且，調查試驗片1 1至試驗片1 4之疊層膜之表面 電阻。將其結果顯示於圖32。圖32中’橫軸爲退火溫 度（°C)、縱軸之R/R ( i η)爲對於Cu膜之表面電 阻値之疊層膜之表面電阻値之比。 由圖3 2之結果可以了解：在S i 〇2與C u膜之間設 置厚度50 nm之T i N膜與厚度30至50nm之T i 膜之試驗片1 1至1 2，如退火溫度超過3 0 0 °C ’膜之 表面電阻逐漸變大，在4 0 0°C表面電阻變成最大。 相對於此，了解到：在S i 〇2與C u膜之間設置厚度 5 0 nm之T i N膜與厚度2 0 nm之T i膜之試驗片 1 3比試驗片1 1至1 2其表面電阻變化小。又，在 S :〇2與C u膜之間設置厚度5 0 nm之T i N膜與厚度 1 0 nm之丁 i膜之試驗片1 4即使變更退火溫度，表面 電阻幾乎沒有變化。 因此，藉由使形成在T i N膜上之T i膜之厚度在 2 0 n m以下，電阻上升少，可以作爲低電阻之配線。 依據以上說明之本發明，可以提供：將低電阻之銅作 爲配線材料使用之情形，可以提升對於水分或氧氣之耐氧 化性，而且，可以提升對於蝕刻劑或光阻剝離液等之耐腐 蝕性，可以提升與底層之密著性，再者，可以防止在與鄰 接膜之間之元素的相互擴散之配線，及使用其之薄膜電晶 體基板以及其之製造方法，以及具備此種薄膜電晶體基板 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐) Γ〇ΤΓ i!J!·— _ 裝 i I 1 <請先閱讀背面之注意事項ί V寫本頁) -i'e. .線· 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（59) 之液晶顯示裝置。 圖面之簡單說明 圖1係顯示本發明之第1實施形態之液晶顯示裝置與 薄膜電晶體基板之剖面。 圖2係圖1之薄膜電晶體基板具備之閘極電極之其它 例之放大顯示剖面圖。 圖3係圖1之薄膜電晶體基板具備之閘極電極之其它 例之放大顯示剖面圖。 圖4係顯示可以合適使用於本發明之實施形態之薄膜 電晶體基板之製造方法之薄膜的製造裝置之成膜室之構成 圖。 圖5係顯示可以合適使用於本發明之實施形態之薄膜 電晶體基板之製造方法之薄膜的製造裝置之全體構成之平 面圖。 圖6係圖5顯示之薄膜的製造裝置之一部份放大側面 圖。 圖7 A係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖。 圖7 B係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖。 圖7 C係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖。 圖7 D係顯示本發明之第1實施形態之薄膜電晶體基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------；---*!裝--- * <請先閲讀背面之注意^項{V寫本頁> 訂· · -線. 經濟部智慧財產局員工消費合作社印製 4528 6 A7 B7 五、發明說明（6Q) 板之製造方法之一工程圖。 圖8 A係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖。 圖8 B係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖。 圖8 C係顯示本發明之第1實施形態之薄膜電晶體基 板之製造方法之一工程圖》 圖9係顯示本發明之第2實施形態之液晶顯示裝置與 薄膜電晶體基板之剖面圖。 圖1 Ο A係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖1 Ο B係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖》 圖1 0 C係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖1 0 D係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖1 1 A係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖1 1 B係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖1 1 C係係顯示本發明之第2實施形態之薄膜電晶 體基板之製造方法之一工程圖。 圖12係圖9之薄膜電晶體基板具備之閘極電極之其 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公爱） -----------；--->*!裝.1 — {請先閱讀背面之注意事項(>Λ寫本頁)
Ms . -線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 2 8 6 0 a? B7 五、發明說明（61) 它例之放大顯示剖面圖。 圖13係圖9之薄膜電晶體基板具備之閘極電極之其 它例之放大顯示剖面圖。 圖1 4係顯示本發明之第3實施形態之薄膜電晶體基 板之剖面圖。 ’ 圖15係顯示蝕刻液浸漬後之實施例1之配線的表面 之金屬組織相片。 圖1 6係顯示蝕刻液浸漬後之實施例2之配線的表面 之金屬組織相片。 圖1 7係顯示蝕刻液浸漬後之比較例1之配線的表面 之金屬組織相片。 圖1 8係顯示藉由俄歇分析法調查實施例1之配線的 退火處理前之配線構造之結果圖。 圖19係顯示藉由俄歇分析法調查實施例1之配線的 退火處理後之配線構造之結果圖。 圖2 0係顯示蝕刻液浸漬後之實施例3之配線的表面 之金屬組織相片。 圖2 1係顯示蝕刻液浸漬後之實施例4之配線的表面 之金屬組織相片。 圖2 2係顯示蝕刻液浸漬後之比較例4之配線的表面 之金屬組織相片。 圖2 3係顯示藉由俄歇分析法調查實施例3之配線的 退火處理前之配線構造之結果圖。 圖2 4係顯示藉由俄歇分析法調査實施例3之配線的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------；----- ---lilt---------線 t . (請先閱讀背面之注意事項 寫本·!> . 452860 A7 B7 五、發明說明（02) 退火處理後之配線構造之結果圖。 圖2 5係顯示藉由俄歇分析法調查試驗片1之構造之 結果圖。 圖2 6係顯示藉由俄歇分析法調查試驗片2之構造之 結果圖。 圖27係顯示藉由俄歇分析法調查試驗片3之構造之 結果圖。 圖2 8係顯示調查試驗片4至試驗片8之疊層膜之表 面電阻之結果圖。 圖2 9係顯示調查試驗片4至7之3_5丨：11+層與 C u膜間之金屬膜之阻障性之結果圖。 圖3 0係顯示藉由俄歇分析法調查退火處理前之試驗 片9之構造，以及使退火溫度在2 5 Ot至5 0 Ot之範 圍變更時之試驗片9之構造之結果。 圖31係顯示藉由俄歇分析法調查退火處理前之試驗 片1 0之構造，以及使退火溫度在3 0 0 °C至5 0 0 °C之 範圍變更時之試驗片10之構造之結果圖。 圖3 2係顯示調查試驗片1 1至試驗片1 4之叠層膜 之表面電阻之結果圖。 圖3 3係顯示習知之液晶顯示裝置具備之薄膜電晶體 基板之一例之像素部之平面略圖。 圖3 4係顯示圖3 3之薄膜電晶體基板之剖面圖。 主要元件對照表 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） ---- - ----裝--- t {請先閲讀背面之注意事項f填寫本頁) •SJ· 經濟部智慧財產局員工消費合作社印製 4528 6 0 A7 ____JB7五、發明說明（63 ) 3 0 :液晶顯示裝置 3 1 :薄膜電晶體基板 經濟部智慧財產局員工消費合作社印製 層膜銅薄 a b 膜 8 8 觸 4 4 膜接 , , 膜勖姆 nou WUfl 板極極 ab 緣主歐極極 極 極 基層電電 66 絕體：電電膜電 電 對晶素極 44 極導 4 極極化 1 2 相液像閘，，閘半 4 源汲鈍第靶第 ···♦·♦·♦ 3 3 · · . ，··. _·· ♦· 235000123689012 33-3444444444777 ---------^--^J!裝--------訂---------線 - - (請先«讀背面之注意事項(，；：ίί.，寫本頁) . 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 8 0088 AKCD 4528 6 G 六、申請專利範圍 1 .—種配線，其特徵爲：在銅層之周圍具有由鈦或 鈦氧化物形成之薄膜。 (請先閱讀背面之注意事項寫本頁) 2 · —種配線，其特徵爲：在銅層之周圍具有由鉬或 鉬氧化物形成之薄膜。 3 .—種配線，其特徵爲：在銅層之周圍具有由鉻或 鉻氧化物形成之薄膜。 4 . 一種配線，其特徵爲：在銅層之周圍具有由鉅或 鉅氧化物形成之薄膜。 5 ·如申請專利範圍第1項記載之配線，其中上述薄 膜具有：鈦膜及由鈦氧化物形成之膜。 6 .如申請專利範圍第1項記載之配線，其中上述薄 膜係具有：被形成於上述銅層之周圍之鈦膜，及由.被形成 於該鈦膜之表面之鈦氧化物形成之膜。 7 ·如申請專利範圍第1項記載之配線，其中上述薄 膜係具有：被形成於上述銅層之周圍之一部份之鈦膜，及 由被形成於上述銅層之周圍之剩餘部之鈦氧化物形成之膜 〇 經濟部智慧財產局員工消費合作社印製 8 .如申請專利範圍第3項記載之配線，其中上述薄 膜具有：鉻膜及由鉻氧化物形成之膜。 9 .如申請專利範圍第3項記載之配線，其中上述薄 膜係具有：被形成於上述銅層之周圍之鉻膜，及由被形成 於該鉻膜之表面之鉻氧化物形成之膜。 1 〇 .如申請專利範圍第3項記載之配線，其中上述 薄膜係具有：被形成於上述銅層之周圍之一部份之鉻膜， -67- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4528 6 A8B8C8D8 六、申請專利範圍 及由被形成於上述銅層之周圍之剩餘部之鉻氧化物形成之 膜。 (請先閱讀背面之，注意事項再填寫本頁) 1 1 · 一種薄膜電晶體基板，其特徵爲：具有如申請 專利範圍第1項至第4項記載之配線" 1 2 · —種薄膜電晶體基板，其特徵爲：在基體上透 過T i N膜設置如申請專利範圍第1項記載之配線。 1 3 . —種薄膜電晶體基板，其特徵爲：在銅層之表 面具有由鈦或鈦氧化物形成之薄膜之配線透過T i N膜被 設置於基體上。 1 4 .如申請專利範圍第1 3項記載之薄膜電晶體基 板，其中上述配線之薄膜具有：被形成於上述銅層之表面 之鈦膜，及由被形成於該鈦膜之表面之鈦氧化物形成之膜 0 經濟部智慧財產局員工消費合作社印製 1 5 .—種薄膜電晶體基板之製造方法，其特徵爲： 在形成由鈦、鉬、鉻、鉬選擇之一種的金屬膜之基體之上 述金屬膜上，使用由銅形成之靶，形成銅膜，將該銅膜與 上述金屬膜圖案化成所希望之配線形狀，接著，退火處理 上述基體，在上述圖案化之銅膜上形成由鈦、鉬、鉻、鉬 之中所選擇之金屬薄膜。 1 6 . —種薄膜電晶體基板製造方法，其特徵爲：在 基體上形成T i N膜，接著，在上述T i N膜上形成由欽 或鈦氧化物形成之膜，接著，在由上述鈦或鈦氧化物形成 之膜上使用由銅形成之靶，形成銅膜作成疊層膜，將該疊 層膜圖案化爲所希望之配線形狀，接著’將上述基體退火 -68- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公芨） 452860 A8 B8 C8 D8 六、申請專利範圍 處理’在上述圖案化之銅膜上形成由鈦或鈦氧化物形成之 薄膜。 1 7 ·如申請專利範圍第1 6項記載之薄膜電晶體基 板之製造方法，其中設由形成在上述T i N膜上之鈦或鈦 氧化物形成之膜之膜厚爲1 〇 nm至2 0 nm » 1 8 .如申請專利範圍第1 5或第1 6項記載之薄膜 電晶體基板之製造方法，其中上述薄膜具有氧氣。 1 9 .如申請專利範圍第1 6項記載之薄膜電晶體基 板之製造方法，其中將在上述銅膜之形成前產生於由鈦或 鈦氧化物形成之膜之表面之鈦的氧化層藉由電漿蝕刻去除 0 2 0 · —種液晶顯示裝置，其特徵爲：在相對配置之 一對的基板之間包夾液晶，上述一對的基板之一方爲：如 申請專利範圍第11或第12或第13項記載之薄膜電晶 體基板。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -69- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088121511A 1998-12-14 1999-12-08 Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device TW452860B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP37532098 1998-12-14
JP22469299 1999-08-06

Publications (1)

Publication Number Publication Date
TW452860B true TW452860B (en) 2001-09-01

Family

ID=26526204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121511A TW452860B (en) 1998-12-14 1999-12-08 Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device

Country Status (6)

Country Link
US (2) US6956236B1 (zh)
EP (1) EP1063693B1 (zh)
JP (1) JP4247772B2 (zh)
KR (1) KR100399556B1 (zh)
TW (1) TW452860B (zh)
WO (1) WO2000036641A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726950B (zh) * 2008-10-15 2012-06-27 索尼株式会社 液晶显示装置
US9658506B2 (en) 2010-02-26 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399556B1 (ko) 1998-12-14 2003-10-17 엘지.필립스 엘시디 주식회사 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
KR20020057029A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 저 저항 배선을 갖는 박막 트랜지스터 액정표시장치 제조방법
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI338346B (en) 2002-09-20 2011-03-01 Semiconductor Energy Lab Display device and manufacturing method thereof
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100934810B1 (ko) 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101152201B1 (ko) 2003-11-14 2012-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR101030526B1 (ko) * 2004-03-16 2011-04-21 엘지디스플레이 주식회사 액정 표시 장치의 배선 형성 방법 및 이를 이용한 액정표시 장치의 제조 방법
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US20070231974A1 (en) * 2006-03-30 2007-10-04 Hsien-Kun Chiu Thin film transistor having copper line and fabricating method thereof
TWI305682B (en) * 2006-08-14 2009-01-21 Au Optronics Corp Bottom substrate for liquid crystal display device and the method of making the same
JP4565572B2 (ja) * 2006-09-05 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
CN101529567B (zh) * 2006-12-28 2012-07-04 株式会社爱发科 布线膜的形成方法、晶体管以及电子装置
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP5218810B2 (ja) * 2007-08-08 2013-06-26 三菱マテリアル株式会社 薄膜トランジスター
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012101994A1 (ja) * 2011-01-28 2012-08-02 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
CN104882488B (zh) * 2015-06-15 2018-03-20 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN106328693B (zh) * 2015-06-23 2019-07-05 群创光电股份有限公司 显示面板
WO2017103977A1 (ja) 2015-12-14 2017-06-22 堺ディスプレイプロダクト株式会社 配線基板、ｔｆｔ基板、配線基板の製造方法及びｔｆｔ基板の製造方法
US20200095672A1 (en) * 2017-01-05 2020-03-26 Ulvac, Inc. Deposition method and roll-to-roll deposition apparatus
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
KR102547313B1 (ko) * 2018-04-26 2023-06-23 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116089A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Wiring constituent body
DE3784605T2 (de) * 1986-09-17 1993-06-17 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JP2869893B2 (ja) * 1989-11-07 1999-03-10 カシオ計算機株式会社 半導体パネル
JP3091026B2 (ja) 1992-09-11 2000-09-25 三菱電機株式会社 集積回路の配線
US5405655A (en) * 1992-11-19 1995-04-11 Sri International Temperature-resistant and/or nonwetting coatings of cured, silicon-containing polymers
JP3085067B2 (ja) * 1993-12-15 2000-09-04 松下電器産業株式会社 配線基板およびその製造方法
JP3048858B2 (ja) * 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JPH10150110A (ja) * 1996-11-15 1998-06-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP3302894B2 (ja) * 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
KR100399556B1 (ko) 1998-12-14 2003-10-17 엘지.필립스 엘시디 주식회사 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726950B (zh) * 2008-10-15 2012-06-27 索尼株式会社 液晶显示装置
US9658506B2 (en) 2010-02-26 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
TWI622843B (zh) * 2010-02-26 2018-05-01 半導體能源研究所股份有限公司 液晶顯示裝置
US10539845B2 (en) 2010-02-26 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
US10983407B2 (en) 2010-02-26 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
US11927862B2 (en) 2010-02-26 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor

Also Published As

Publication number Publication date
US7804174B2 (en) 2010-09-28
JP4247772B2 (ja) 2009-04-02
US20070102818A1 (en) 2007-05-10
WO2000036641A1 (en) 2000-06-22
EP1063693B1 (en) 2016-06-29
EP1063693A1 (en) 2000-12-27
KR100399556B1 (ko) 2003-10-17
US6956236B1 (en) 2005-10-18
EP1063693A4 (en) 2007-06-06
KR20010040659A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
TW452860B (en) Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
TW512247B (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
TW447139B (en) Thin film transistor and manufacturing method of the same
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 表示デバイス
TW474020B (en) Thin film transistor and method for fabricating the same
KR100720204B1 (ko) 표시장치 및 그의 제조방법
JP3940385B2 (ja) 表示デバイスおよびその製法
JP2009010052A (ja) 表示装置の製造方法
TWI285784B (en) Method for manufacturing thin film transistor allay
WO2011155125A1 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2008098611A (ja) 表示装置
JP5060904B2 (ja) 反射電極および表示デバイス
TW200830558A (en) Al alloy film for display device, display device, and sputtering target
TW200403743A (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
WO2012008080A1 (ja) 薄膜トランジスタ基板
TW572996B (en) An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
TWI288287B (en) Thin film transistor array panels for liquid crystal display and methods for manufacturing the same
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
TW528912B (en) Liquid crystal display device and process for producing the same
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
WO2008047667A1 (en) Multilayer film for wiring and wiring circuit
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
TW200820446A (en) Method of producing thin film transistor substrate

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent