TW448538B - Interconnect structure of semiconductor device and method for manufacturing same - Google Patents

Interconnect structure of semiconductor device and method for manufacturing same Download PDF

Info

Publication number
TW448538B
TW448538B TW088122687A TW88122687A TW448538B TW 448538 B TW448538 B TW 448538B TW 088122687 A TW088122687 A TW 088122687A TW 88122687 A TW88122687 A TW 88122687A TW 448538 B TW448538 B TW 448538B
Authority
TW
Taiwan
Prior art keywords
layer
interconnect
titanium
aluminum
patent application
Prior art date
Application number
TW088122687A
Other languages
English (en)
Inventor
Makoto Yasuda
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW448538B publication Critical patent/TW448538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

4485 3 α 五、發明說明（1) 發明領域 本發明係關於一種半導體裝置之内連線構造及其製造 方法，尤關於一種以鋁為主要成份，且可抑制ΕΜ (electro-migration ’電致遷移）現象之發生與進行的 多層内連線構造及其製造方法。 習知枯输 隨著半導體裝置中集積度的提升，由複數層内連線層 彼此連接所形成之多層内連線構造也愈見複雜。 以下將參照圖1A至1F說明習知之多層内連線構造的製 造方法。 如圖1A所示’ 一下内連線層14沉積於一鋪設在梦基板 (圖未示）上之下層電介質膜12上，且一由電漿氧化^所 構成之層間電介質膜16形成於下内連線層14上並平坦化。 下内連線層14包括’例如’一構成内連線主體之銘銅 合金膜14a ’ 一形成於紹銅合金膜上且厚度為25nm之鈦層 14b，以及一厚度為50nm，於光刻製程中作為反射防止膜 之第一氮化鈦層1 4c。鈦層之形成，係於沉積第一氮化鈦 層時，避免氮化銘的形成。 層 如圖1B所示，一 間電介質膜1 6之中 接著，如圖1 C所示，於整個晶圓表 的壁面上形成一第二氮化鈦層2〇以作為 在第二氮化鈦層20上形成一錦層22。 貫通孔1 8係以微影與蝕刻製程形成於 ’以到達下内連線層14。 面，包括貫通孔1 8 阻絕金屬層。之後
4485 3 b 五、發明說明（2) 接著，如圖1D所示，鎢層2 2以電漿蝕刻法蝕刻，直到 第二氮化鈦層20曝露出來，以形成鎢之插塞24。 接著，如圖1E所示，在第二氮化鈦層20上沉積一厚度 4Οηιη之第三氮化鈦層26以作為阻絕金屬層，之後在第三氮 化鈦層26上以攝氏340度濺鍍的方式沉積一鋁銅合金層 28。在鋁鋼合金層28冷卻50分鐘之後，一厚度50nm的鈦層 30與一厚度50 nm的氮化鈦層32依序以濺鍍方式沉積於鋁銅 合金肩28上，以形成一上内連線層34。 氮化鈦層26之作用，係使插塞24上的鋁銅合金層28中 由於EM現象而產生孔洞時，防止鋁銅合金層μ與鎢層22之 間的接觸電阻過度增加。 以微影與乾蝕刻處理在氮化鈦層3 2、鈦層3 0、鋁銅合 金層28、第三氮化鈦層26與第二氮化鈦層20上圖案化，以 形成一具有理想内連線圖案之上内連線34。 當上述之内連線構造小型化時，由於在操作時鋁銅合 金層之EM現象會增加内連線間的電阻，故内連線的壽命會 .顯著地減短’最後可能產生如内連線故障等缺陷。 由於電流在内連線之插塞上方處會集中，故鋁會容易 因EM現象造成遷移而導致孔洞。 弩明概要 由前所述’本發明之目的為提供一種内連線構造與其 製造方法’其可抑制銘的EM現象之發生與增強。 本發明之第一實施樣態提供一半導體裝置之内連線構
4485 3 a 五、發明說明（3) --— 造，包括：一矽基板；一下内速線層，其形成於矽基板上 之二電介質層上；一上内連線層，其主要成份為鋁，且以 形成於電介質層中之介層洞插塞與下内連線層連接；以及 I層’八沉積於介層洞插塞與 提供一種製造半導體裝置之内 步驟：在電介質層下與矽基上 質層中形成一貫通孔以曝露下 通孔的内壁上沉積一第一阻絕 上沉積一金屬層以填入貫通 金屬層直到電介質膜露出，藉 層的介層洞插塞；在電介質膜 阻絕金屬層；以及在第二阻絕 鋁之内連線層。 ，以及依本發明之方法之構造 < 1 11 >配向之鋁，以抑制鋁之 ，實質上並不會因EM現象而產 可靠的内連線構造。 —、1 1 i 7亂问之第一阻絕金j 上内連線層之間。 本發明之第二實施樣態 連線構造的方法，包括以下 形成一下内連線層；在電介 内連線層；在電介質層與貫 金屬層，在第一阻絕金屬層 孔；蝕刻金屬層與第一阻絕 以形成一金屬層與阻絕金屬 與介層洞插塞上沉積一第二 金屬層上沉積一主要成份為 依本發明之内連線構造 物，其於上内連線中增加了 EM現象的發生與增強。因此 生内連線缺陷，提供了一種 毯-1圭實_施例之詳細餘.aq 造中鋁的EM現象出現的原因所 人發現，EM現象出現的原因， 1 1 >配向性，相對於具有内連 經由調查習知内連線構 得到的結果’本發明之發明 係由於Is銅合金層中紹的〈1 線構造的；ε夕基板而言過低。
44853 8 五、發明說明（4) 平均故障時間（MTTF，meantimetof ailure)與銘的 < 11 1 >配向性有密切的關係，如圖2中的L1線所示’其中縱 軸為MTTF ’橫軸則為鋁之<1 11>配向性的函數（（s/ J)log[Al(lll)/Al(200)])。如圖所示，MTTF 係隨鋁的 <111〉配向性的增加而增加。圖中的關係為於攝氏8〇度與 電流密度1 X 105A/cm2之下，使用鋁與〇_ 5%銅的合金内連線 而取得。 具有紹銅合金之多層内連線構造，其故障主要是因鋁 中EM現象的增強而造成，而EM現象會因鋁結晶之晶粒直徑 的增大而延遲。因此’可考慮採用增加鋁的^丨丨〉配向 性’使鋁結晶中晶粒的大小增加來抑制鋁E 現象的增強。 如圖2中的線L2所示，MTTF隨銘結晶中晶粒大小的增 加而增加。 本發明之發明人更發現如圖3A與⑽中，位於鋁銅内連 線與介層洞插塞之間的阻絕金屬層的成份與鋁銅内連線中 鋁的<111〉配向性的關係。圓34與^中顯示XRD分析的結 果，其中橫軸為20，縱軸為X光的繞射強度。材料的面方 向可由X光繞射強度峰值處的2 0值來研判，面方向的配向 性大小則可由X光繞射強度的峰值來研判。 由圖3A與3B可看出，當阻絕金屬層僅包括氮化鈦層 時，氮化鈦層與鋁的< 111 >配向性低，而當阻絕金屬層包 括鈦層與氮化鈦層時，氮化鈦層與鋁的<m>配向性大幅 地提升。 在本發明中’只要上内連線係由主要成份為鋁的金屬
44853 d 五、發明說明（5) 或合金製成，内連線構造在層數上並無限制β舉例而言， 在三層之内連線構造中’第二層内連線層即為下内連線 層，而第三層内連線層即為上内連線層。 本發明中的第一阻絕金屬層最好為一由一鈦層與形成 於鈦層上之一氮化鈦層所構成之疊層。介層洞插塞最好包 括一第二阻絕金屬層與一鎢層。上内連線層最好由鋁銅合 金製成。 阻絕金屬層下部所包括之鈦層與氮化鈦層的厚度分別 為20nm以上與25nm以上。上述層的厚度若低於特定值以 下，則會降低其抑制鋁之EM現象發生與增強的效果。 電介質膜的上部層最好由電漿氧化膜製成，該電漿氧 化膜具有良好之CMP研磨性’以及避免基板被金屬污染的 效果。 以下將參照相關圖式更具體說明本發明。 造之實施彻丨 、圖4顯示依本發明第一實施例之内連線構造40 ’其位 於半導體裝置中之半導體基板（圖未示）上，包括一下層 電介質膜42、一形成於下層電介質膜42上之下内連線44、 一形成於下内連線44周圍之層間電介質膜46、一貫通層間 電介質膜46之介層洞插塞48、以及一以介層洞插塞48連接 至下内連線44之上内連線50。 下内連線44與上内連線50分別以特定的圖案來圖案
4485 3.8 五、發明說明（6) 下内連線44包括一構成互連電路主體之第一鋁銅合金 層44a ’ 一厚度為26ηιη，於沉積第一氮化鈦層時防止氮化 鋁生成之第一鈦層44b，以及一厚度50 nm，於形成内連線 層圖案之微影處理時做為反射防止層之第一氮化鈦層 44c ° 層間電介質膜46包括一下層BPSG膜46a以及CVD氧化 物’例如一以電漿CVD法形成於BPSG膜46a上的SiOF膜 4 6b °
SiOF膜46b在形成介層洞插塞48及陷阱時具有良好的 CMP拋光性，且吸附捕捉用於CMP拋光研磨劑中的金屬，例 如磷，以有效避免基板被金屬污染。 介層同插塞4 8係於一連接孔中填充一種介層洞插塞形 成材料而形成’該連接孔係部份穿過層間電介質膜Μ以曝 露下内連線44。該介層洞插塞48包括一第二氮化欽層 48a ’其形成於該連接孔的壁面及底部上以作為阻絕金屬 層’以及一填入連接孔之鎢層48b。 上内連線5 0包括：一沉積於介層洞插塞48上的第一疊 層阻絕金屬層52 ’其具有一厚度為2〇 ηιη的第二鈦層52a與 —形成於第二鈦層5 2a上之第三氮化鈦層52b一第二鋁銅 α金層（上内連線層）50a，其構成上内連線5〇的内連線 本體；以及一第三鈦層50b ’其係於在第二鋁銅合金層5 〇a 上沉積第四氮化鈦層時，避免氮化鋁之形成，該第四氮化 鈦層50C係於微影處理以圖案化一内連線層時，作為反射 防止膜》
第10頁 4485 3 8 五、發明說明（7) 第二鋁銅合金層5 0a包括例如重量0.5%的銅，而其餘 部份為鋁。 _ 第二鋁銅合金層50a、第三鈦層50b與第四氮化鈦層 50c的厚度分別為450nm、25mn與50nm。 由於第一實施例之内連線構造4〇中，上内連線5〇之第 一疊層阻絕金屬層52包括具有高<111〉配向性之第二鈦層 52a與第三氮化鈦層52b ’故上内連線50之第二鋁銅合金層 5 0a中_鋁的<111〉配向性非常高，可顯著地抑制鋁的EM現象 的發生與增強》實質上沒有因EM現象造成的内連線缺陷提 供了高可靠度之内連線構造。 在製造了具有與圖4中所示的第一實施例之内連線構 造40相似結構的内連線樣本後，進行了一該樣本之壽命試 驗。其平均故障時間與圖1A至1F所示之習知内連線構造相 比’約延長為2. 5倍。 線構造之製造方法之實施例 . 以下參照圖5Α至5F，說明依圖4所示第一實施例之内 連線構造的製造方法以作為第二實施例，其中圖5Α至5?分 別依序顯示製造之步驟。 一首先，如圖5Α所示，下内連線44係形成於矽基板（圖 未不）上之下層電介質膜42上》 在下内連線44中，第一鋁銅合金層44a構成内連線本 體’厚度25nm的第一鈦層44b與厚度50nm的第—氮化欽層 44c依序以濺鍍方法沉積。 " 第 11—頁 ' --- 44853 8 五、發明說明（8) BPSG膜46a與SiOF膜46b依序形成於下内連線44上以作 為層間電介質膜46。SiOF膜46b以電漿CVD方法形成並平坦 化。Si OF膜46b具有良好的CMP拋光性，且捕捉用於CMP拋 光研磨劑中的金屬’以有效避免基板被金屬污染β 如圖5b所示，連接孔47之形成係以微影蝕刻處理部份 穿透包括SiOF膜46b與BPSG膜46a之層間電介質膜46，以到 達下内連線44。 接著，如圖5C所示，作為第二阻絕金屬層之第二氮化 鈦層48a係形成於整個基板的表面上，包括連接孔47的壁 面，且鎢層48b形成於第二氮化鈦層48a上。 之後’鎢層48b與第二氮化鈦層48a以CMP拋光移除， 直到Si OF膜46b曝露出來為止，以形成介層洞插塞48，如 圖5D所示。 當阻絕金屬層形成於以CMP拋光過，具有高平坦度的 31(^膜4613上時，會具有較高之<111>配向性（》 接著’如圖5E所示，包括厚度20nm之第二鈦層52a與 厚度40 nm之第三氮化鈦層52b的疊層阻絕金屬層52係以濺 鍍形成於介層洞插塞48與SiOF膜46b上以作為阻絕金屬 層。 第二鈦層52a係未實施回熱而以濺鍍方式沉積，同時 氩氣以35sccm流動。在第二鈦層52a形成後1第三氮化鈦 層52b係未實施回熱而以濺鍍方式連續沉積，同時氬氣與 氮氣別以573(：(：111與85 3(：^11流動。 本發明中的「連續沉積」意謂後續沉積係以與先前沉
第12頁 44853 d 五、發明說明（9) 積相同之濺鍍裝置進行，或者晶圓由濺鍍裝置在真空中傳 送到另一濺鍍裝置後，後續沉積的進行並無任何其它的處 理□ 形成第三氮化鈦層52b後，厚度45Onm，構成上内連線 50的内連線本體之第二鋁銅合金層50a係在攝氏340度之 下，以濺鍍連續沉積於第三氮化鈦層52b上，同時氬氣以 35sccni流動。第二鋁銅合金層50a包含重量0.5%的銅，而 其餘部份為銘。 在沉積第二鋁銅合金層50a後，將晶圓置於冷卻槽中 約60秒以進行冷卻，直到溫度低於攝氏2〇〇度以不。 在第二鋁銅合金層50a上以濺鍍沉積另一疊層阻絕金 屬層’該疊層阻絕金屬層包括厚度25ηπι的第三鈦層50b， 其係於沉積第四氮化鈦層5 0 c時防止氮化鋁的形成，以及 厚度50rnn的第四氮化鈦層50c，其係於微影處理圖案化内 連線層時作為反射防止膜。 當氬氣以35sccm流動時，第二鈦層52a係未實施回熱 而以濺鍍方式沉積。在第二鈦層52a形成後，當氬氣與氮 氣别以57sccm與85sccm流動時，第三氮化鈦層52b係未實 施回熱而以濺鍍方式連續沉積。 接著’第四氮化鈦層50c、第三鈦層50b、第二鋁銅合 金層50a、第三氮化鈦層52b以及第二鈦層52a以微影乾姓 刻處理，形成具有預定内連線圖案之上内連線5 〇，如圖5F 所示。 由於上述之實施例僅為舉例性，故本發明並未受限於
第13頁 4485 3
第14頁 448^3 d 阁式簡單說明 圖1A至IF為縱剖視圖，立 ― 裏的步驟。 八序顯不製造習知半導體裝 圖2為一座標圖，顯示 揀的關係，以及平均故障 障時間與銘之<111>配向 圖3為一座標圖，顯示阪铝+均晶粒大小的關係。 私向性的關係。 絕金屬層的成份與鋁之< 111 > 圖4為一縱剖視圖，顯示 雉¢:结構之半導體裝置。 本發明第一實施例之具有 圖5A至5F為縱剖視圖，其 之製造半導體裝置的步驟。、序顯示本發明第二實施例 圖式符號說明 12 下層電介質膜 14 下内連線層 14a 鋁銅合金膜 14b 鈦層 14c 氮化欽層 16 層間電介質膜 18 貫通孔 20 氮化鈦層 22 鎢層 24 插塞 26 氮化鈦層
4485 3 ^ 圊式簡單說明 28 紹銅合金層 30 钬層 32 氮化鈦層 34 上内連線層 40 内連線構造 42 下層電介質膜 44 下内連線層 4 4a 鋁銅合金層 44b 欽層 44c 氮化欽層 46 層間電介質膜 46a BPSG 膜 46b SiOF 膜 47 連接孔 48 介層洞插塞 48a 氮化鈦層 48b 鎢層 50 上内連線層 50a 鋁銅合金層 50b 鈦層 50c 氮化鈦層 52 疊層阻絕金屬層 52a 鈦層 52b 氮化鈦層
第16頁

Claims (1)

  1. 44853 3 六、申請專利範圍 1. 一種半導體裝置之内連線構造，包含： 一石夕基板； 一下内連線層，形成於該矽基板上之一電介質層中； 一上内連線層，其具有鋁為主要成份，且以一形成於 該電介質層中之介層洞插塞與該下内連線層連接；以及 一 <Π1>配向之第一阻絕金屬層，位於該介層洞插塞 與該上内連線層之間。 2. 如申請專利範圍第1項之内連線構造，其中該第一 阻絕金屬層為一疊層膜，包括一鈦層與其上之一氮化鈦 層。 3. 如申請專利範圍第1項之内連線構造，其中該介層 洞插塞包括一第二阻絕金屬層與一鎢層，且該上内連線層 係以鋁銅合金製成。 4. 如申請專利範圍第2項之内連線構造，其中第一阻 .絕金屬層之鈦層與氮化鈦層的厚度分別不小於20ηπι與 25nm ° 5. 如申請專利範圍第1項之内連線構造，其中該電介 質層之一上部層係由電漿氧化膜製成。 6. —種半導體裝置之内連線構造的製造方法，包括以
    第17頁 4 485 3〇 六、申請專利範圍 在該第一阻絕金屬層上沉積一合显 孔 ^ 兔屬層以填入該貫通 塞 層 在？電介質膜與該介層洞插塞上沉積-第二阻絕金屬 以及 層 在該第二阻絕金屬層上沉積一主要成份為铭之内連線 7. 如"專利範圍第6項之方法，其 屬層之形成，係依序以濺鍍沉積一敍思也 s a 8. 如申請專利範圍第6項氮化欽層。 阻絕金屬層。 來移除該金屬層與該第- 9·如申請專㈣㈣7項之方法，其中錢化钬層係 於該鈦層沉積後以濺鍍連續沉積。 申請專利範圍第7項之方法，其中該内連線層 係於該氮化鈦層沉積後以濺鍍連續沉積。 1U申請專利範圍第7項之方；，更包含在該内連 Ϊ層沉積步驟完成之後’且該内連線層冷卻-特定時間之 後，於該内連線層上沉積一鈦層與—氮化鈦層。 12.如申請專利範圍第6項之方法其中該内連線層 係由鋁銅合金製成。 13·如申請專利範圍第6項之方法其中該内連線層
    4 485 3 P 六、申請專利範圍 係為< 1 11 >配向。
    第19頁
TW088122687A 1998-12-21 1999-12-21 Interconnect structure of semiconductor device and method for manufacturing same TW448538B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36246898A JP3353727B2 (ja) 1998-12-21 1998-12-21 半導体装置の配線構造の形成方法

Publications (1)

Publication Number Publication Date
TW448538B true TW448538B (en) 2001-08-01

Family

ID=18476933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088122687A TW448538B (en) 1998-12-21 1999-12-21 Interconnect structure of semiconductor device and method for manufacturing same

Country Status (5)

Country Link
US (2) US6383914B1 (zh)
JP (1) JP3353727B2 (zh)
KR (1) KR100396236B1 (zh)
CN (1) CN1139987C (zh)
TW (1) TW448538B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236778B2 (ja) * 1999-11-01 2009-03-11 株式会社ルネサステクノロジ 半導体装置
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
JP4943577B2 (ja) * 2000-11-14 2012-05-30 白土 猛英 Ｍｉｓ電界効果トランジスタ及びその製造方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
KR100447970B1 (ko) * 2001-12-15 2004-09-10 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20040025110A (ko) * 2002-09-18 2004-03-24 아남반도체 주식회사 반도체 소자의 텅스텐 플러그 형성 방법
US7030031B2 (en) * 2003-06-24 2006-04-18 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
KR100590205B1 (ko) * 2004-01-12 2006-06-15 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR100628216B1 (ko) 2004-12-24 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4718962B2 (ja) 2005-10-07 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置
US7494921B2 (en) * 2005-12-29 2009-02-24 Dongbu Electronics Co., Ltd. Aluminum metal line of a semiconductor device and method of fabricating the same
US7960835B2 (en) * 2009-05-04 2011-06-14 Macronix International Co., Ltd. Fabrication of metal film stacks having improved bottom critical dimension
JP5655308B2 (ja) * 2010-01-07 2015-01-21 ヤマハ株式会社 半導体装置の製造方法
CN102092671B (zh) * 2010-12-30 2016-01-06 上海集成电路研发中心有限公司 平坦牺牲层和mems微桥结构的制造方法
CN103123909A (zh) * 2011-11-18 2013-05-29 无锡华润上华科技有限公司 一种铝互连线及其制备方法
KR102038090B1 (ko) 2012-12-11 2019-10-29 삼성전자 주식회사 반도체 소자
CN106409754B (zh) * 2015-07-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109585420A (zh) * 2018-12-24 2019-04-05 中国电子科技集团公司第五十八研究所 一种抗电迁移的金属层结构及其工艺方法
CN110534428B (zh) * 2019-09-05 2022-02-15 武汉新芯集成电路制造有限公司 金属层结构的制造方法以及半导体器件及其制造方法
JP2023515751A (ja) * 2020-03-11 2023-04-14 アプライド マテリアルズ インコーポレイテッド 触媒堆積を使用する間隙充填方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
JP3328359B2 (ja) * 1993-03-26 2002-09-24 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH0917785A (ja) 1995-06-30 1997-01-17 Sony Corp 半導体装置のアルミニウム系金属配線
JPH09275139A (ja) 1996-04-04 1997-10-21 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JP3651112B2 (ja) 1996-05-10 2005-05-25 ソニー株式会社 配線形成方法
KR100230392B1 (ko) 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
JPH10294314A (ja) 1997-04-17 1998-11-04 Sony Corp 半導体装置およびその製造方法
JPH11354519A (ja) 1998-06-04 1999-12-24 Denso Corp 半導体装置及びその製造方法
JP2000114263A (ja) 1998-10-08 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6207568B1 (en) * 1998-11-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer

Also Published As

Publication number Publication date
US6383914B1 (en) 2002-05-07
JP3353727B2 (ja) 2002-12-03
US20010021578A1 (en) 2001-09-13
CN1258099A (zh) 2000-06-28
KR100396236B1 (ko) 2003-09-02
KR20000048295A (ko) 2000-07-25
CN1139987C (zh) 2004-02-25
JP2000183168A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
TW448538B (en) Interconnect structure of semiconductor device and method for manufacturing same
JP5132400B2 (ja) 軟金属導体およびその形成方法
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
TWI360181B (en) Semiconductor device and fabrication method thereo
JP2004063556A (ja) 半導体装置の製造方法
KR19990083622A (ko) 배선구조의형성방법
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
KR100898430B1 (ko) 반도체장치 및 그 제조방법
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
US20090236744A1 (en) Semiconductor device and method of producing the same
JP3133842B2 (ja) 多層配線構造の製造方法
JP2005038999A (ja) 半導体装置の製造方法
JP3442065B2 (ja) 半導体装置及びその製造方法
JP2004140198A (ja) 半導体装置およびその製造方法
JPH1041386A (ja) 半導体装置の製造方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH09199593A (ja) 半導体装置およびその製造方法
JPH04116953A (ja) メッキ配線層を備えた半導体装置の製造方法
JP2723023B2 (ja) 半導体装置およびその製造方法
JPH07122639A (ja) 多層配線構造の形成方法
US20090230557A1 (en) Semiconductor Device and Method for Making Same
JPH08213394A (ja) 半導体装置及びその製造方法
JPH0582653A (ja) 半導体装置の製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees