CN103123909A - 一种铝互连线及其制备方法 - Google Patents

一种铝互连线及其制备方法 Download PDF

Info

Publication number
CN103123909A
CN103123909A CN2011103678272A CN201110367827A CN103123909A CN 103123909 A CN103123909 A CN 103123909A CN 2011103678272 A CN2011103678272 A CN 2011103678272A CN 201110367827 A CN201110367827 A CN 201110367827A CN 103123909 A CN103123909 A CN 103123909A
Authority
CN
China
Prior art keywords
titanium
layer
titanium nitride
thin film
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103678272A
Other languages
English (en)
Inventor
卜维亮
赵强
李晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN2011103678272A priority Critical patent/CN103123909A/zh
Publication of CN103123909A publication Critical patent/CN103123909A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及铝互连线及其制备方法。本发明所提供的方法包括以下步骤:以第一薄膜沉积工艺在衬底上沉积钛层;以第二薄膜沉积工艺在所述钛层上沉积氮化钛层;在所述氮化钛层上沉积含铝的金属层;以及在所述金属层上沉积钛/氮化钛层;其中所述第一薄膜沉积工艺与所述第二薄膜沉积工艺在两个不同的腔室中进行。本发明还提供了采用该方法制备的铝互连线。不同于现有技术,本发明采用两个腔体分别沉积钛和氮化钛,从而消除了由于氮化钛的存在而造成的钛纯度不高的影响。通过例如离子化金属电浆工艺,使得钛的纯度大大提高,从而具有很强的(002)取向,由此大大增强了铝的(111)取向,降低了电迁移现象发生的可能性,提高了产品的可靠性。

Description

一种铝互连线及其制备方法
技术领域
本发明涉及一种铝互连线及其制备方法。
背景技术
电迁移是指电子的流动所导致的金属原子的迁移现象。金属是晶体,在晶体内部金属原子按序排列。当不存在外电场时,金属原子可以在晶格内通过空位而变换位置,这种金属原子运动称为自扩散。因为任一靠近邻近空位的原子有相同的概率和空位交换位置,所以自扩散的结果并不产生质量输运。但是,当有直流电流通过金属导体时,由于电场的作用将使金属原子产生定向运动,并且这种电迁移伴随着质量的输运。在电流强度很高的导体上,电子的流动带给上面的金属原子一个动量,使金属原子脱离金属表面四处流动,结果就导致金属导线表面上形成坑洞(void)或小丘(hillock),造成器件或互连性能退化或失效,最后就会造成整个电路的短路。电迁移现象通常由高温、强电场引起,而不同的金属产生金属化电迁移的条件也各不相同。
从60年代初第一块集成电路(IC)问世起,IC中各元件之间的连线一直采用金属铝,而1997年12月铜连线IC也进入了人们的视野。目前,半导体业界依然使用铝或铜作为用于互连的金属层,但随着产品尺寸越来越小,电流密度越来越大,导致了对克服金属层电迁移的挑战越来越大。尤其对于铝金属连线而言,由于金属铝熔点低,因此更易受电迁移的影响。
在铝金属连线制程中,常用钛加氮化钛作为铝的阻挡层。目前,钛和氮化钛的沉积常用标准的物理气相沉积工艺并且在同一腔体内进行。氮化钛的存在造成钛的纯度不高进而影响到钛的取向,而钛的取向又会影响铝的取向,增大电迁移现象发生的概率,由此大大降低了产品的可靠性。这就要求对现有的铝互连线制程进行工艺优化。
发明内容
有鉴于此,本发明的目的在于通过改进铝互连线制程来提供可靠的集成电路元件之间的可靠连接,使得集成电路元件之间的金属连线发生电迁移的概率大大减小,从而提高IC产品的性能。
为实现上述目的,本发明提供了一种用于制备铝互连线的方法,其特征在于,所述方法包括以下步骤:以第一薄膜沉积工艺在衬底上沉积钛层;以第二薄膜沉积工艺在所述钛层上沉积氮化钛层;在所述氮化钛层上形成含铝的金属层;以及在所述金属层上形成钛/氮化钛层;其中所述第一薄膜沉积工艺与所述第二薄膜沉积工艺在两个不同的腔室中进行。
在本发明的一些实施例中,所述第一薄膜沉积工艺为离子化金属电浆(IMP)工艺。
在本发明的一些实施例中,所述离子化金属电浆(IMP)工艺在中浓度电浆环境中进行。
优选地,所述中浓度电浆环境为电浆浓度在3%~5%的范围内。
在本发明的另一些实施例中,所述第一薄膜沉积工艺为自电离电浆(SIP)工艺。
在本发明的一些实施例中,所述第二薄膜沉积工艺为自电离电浆(SIP)工艺。
在本发明的一些实施例中,所述第二薄膜沉积工艺为物理气相沉积(PVD)工艺。
优选地,所述钛层的厚度为150~250 Å。
优选地,所述氮化钛层的厚度为200~300 Å。
本发明还提供了用上述任何一种方法所制备的铝互连线。
不同于现有技术,本发明采用两个腔体分别沉积钛和氮化钛,从而消除了由于氮化钛的存在而造成的钛纯度不高的影响。通过例如离子化金属电浆工艺,使得钛的纯度大大提高,从而具有很强的(002)取向,由此大大增强了铝的(111)取向,降低了电迁移现象发生的可能性,提高了产品的可靠性。
附图说明
以下将结合附图和实施例,对本发明的技术方案作进一步的详细描述。其中:
图1示出了根据本发明的实施例的用于制备铝互连线的方法的流程图;
图2示出了采用图1的方法所制备的铝互连线的结构。
具体实施方式
为使本发明的上述目的、特征和优点更加明显易懂,以下结合附图和具体实施例进一步详细描述本发明。需要说明的是,附图中的各结构只是示意性的而不是限定性的,以使本领域普通技术人员能够最佳地理解本发明的原理,其不一定按比例绘制。
图1示出了根据本发明的实施例的用于制备铝互连线的方法的流程图,并且在图2中示出了采用图1的方法所制备的铝互连线的结构。以下将结合图2所示的结构来说明图1的方法。如图1所示,根据步骤S101,首先在第一腔室中以第一薄膜沉积工艺在衬底201上沉积钛层203,而根据步骤S103,接着在第二腔室中以第二薄膜沉积工艺在钛层203上沉积氮化钛层205。所述衬底可以采用半导体器件工艺中常用的任何材料来制备。钛层203及氮化钛层205通常共同被称为阻挡层。本发明的核心在于通过改进这两个层的制备工艺来影响其上层中的铝的取向,由此减少电迁移现象的发生。具体而言,根据本发明的方法,所述第一腔室与所述第二腔室为两个相互独立的不同腔室,由此可以避免钛层203和氮化钛层205的纯度受到彼此的影响,尤其是确保钛的纯度不会被降低而影响钛的(002)取向。
进一步地,所述第一薄膜沉积工艺优选地可以是离子化金属电浆(IMP)工艺,相应地所述第一腔室为单独的IMP腔室。在实践中,可以例如通过施加射频(RF)电压、直流电或者交流电来产生电浆。在IMP腔室中,通过所产生的电浆将钛靶极上的金属原子溅射出来。当这些金属原子行经在IMP腔室中的空间时,通入较高的制程气压,使得这些金属原子与所通入的气体产生大量碰撞,使得大量的钛原子被离子化,而不再是中性原子。所通入的气体可以例如是氩气、氦气等。与此同时,还可以在IMP腔室中施加额外的电磁震荡来加速钛金属与气体及电子间的碰撞,以便更充分地实现离子化。这些离子化的钛通过腔室中自然形成的偏压而被直线加速往衬底表面前进,最终沉积为钛薄膜。优选地,可以额外地增加另一组射频偏压,以达到更佳的底部覆盖率,并且更可藉此获得更好的钛沉积薄膜的晶体结构。
事实上,在IMP腔室中被离子化的机率取决于钛原子停留在电浆中的时间。若停留时间愈长,则其被热激化与离子化的机率也愈大。通常由靶极被溅射下来的金属原子,都带有极高的能量(-1到10eV)与极高的速度。这些高速原子在电浆中停留时间极短而无法被有效的离子化。因此,在IMP沉积过程中必须借助金属原子与制程气体之间的有效碰撞来减慢其速度,以增长其停留时间。由此,在IMP腔室内必须具备较高的压力,例如25 mtorr,以便先增加金属与气体碰撞的机会。另外,所述IMP腔室优选地被设定为在100~150°C的温度范围内操作。在该工艺条件下,可以确保通过IMP工艺在衬底上形成具有合适的厚度以及均匀性的钛薄膜。
根据本发明的方法,所述离子化金属电浆(IMP)工艺优选地在中浓度电浆环境中进行,即电浆浓度在3%~5%的范围内,由此沉积具有很强的(002)取向的钛。
在本发明的另一些实施例中,还可以采用自电离电浆(SIP)工艺在步骤S101中制备钛层203,其目的均是为了将钛原子转化成钛离子,以提高它的纯度,从而使得其具有很强的(002)取向。
根据本发明的方法,可以优选地使用自电离电浆(SIP)或者物理气相沉积(PVD)工艺在步骤S103中沉积氮化钛层205。在上文中已指出该步工艺将在不同于所述第一腔室的第二腔室中进行。以采用SIP工艺为例,可以在所述第二腔室中通过在用自电离电浆工艺所形成的钛离子中通入氮气来形成氮化钛沉积在之前形成的钛层203上。
优选地,在步骤S301中所得到的钛层203的厚度为150~250 Å,本实施例为200Å,而在步骤S302中所得到的氮化钛层205的厚度为200~300 Å,本实施例为250Å。
进而,根据步骤S105在氮化钛层205上形成含铝层207,该铝层可以采用铝或者含铝的合金制成。形成铝层207所采用的工艺可以包括本领域技术人员所熟知各种金属层制备技术,包括各种物理气相沉积(PVD)技术以及各种化学气相沉积(CVD)技术。最后,根据步骤S107在所述铝层上形成钛/氮化钛层209,该钛/氮化钛层为钛与氮化钛的复合层,其可以起到进一步抵抗电迁移现象的作用。同样地,该层可以使用本领域技术人员所熟知的各种钛/氮化钛层沉积技术来制备。
在图2中示出了采用图1的方法所制备的铝互连线的结构,其从下至上依次包括衬底201、钛层203、氮化钛层205、铝金属层207以及钛/氮化钛层209。在本发明的一个实施例中,使用离子化金属电浆工艺在中浓度环境中沉积钛层203,使得其中的钛具有很强的(002)取向,即具有很好的方向性和较高的能量。通过碰撞动能的交换,离子化的钛原子增加了吸附原子的流动性,由此使得上层中的铝具有高品质的(111)取向。这种良好的结晶结构可以有效地减少电迁移现象的发生,大大提高了产品的可靠性和寿命。
以上列举了若干具体实施例来详细阐明本发明,这些个例仅供说明本发明的原理及其实施方式之用,而非对本发明的限制,在不脱离本发明的精神和范围的情况下,本领域的普通技术人员还可以做出各种变形和改进。因此所有等同的技术方案均应属于本发明的范畴并为本发明的各项权利要求所限定。

Claims (10)

1. 一种用于制备铝互连线的方法,其特征在于,所述方法包括以下步骤:
以第一薄膜沉积工艺在衬底上沉积钛层;
以第二薄膜沉积工艺在所述钛层上沉积氮化钛层;
在所述氮化钛层上形成含铝的金属层;以及
在所述金属层上形成钛/氮化钛层;
其中所述第一薄膜沉积工艺与所述第二薄膜沉积工艺在两个不同的腔室中进行。
2. 如权利要求1所述的方法,其特征在于,其中所述第一薄膜沉积工艺为离子化金属电浆(IMP)工艺。
3. 如权利要求2所述的方法,其特征在于,其中所述离子化金属电浆(IMP)工艺在中浓度电浆环境中进行。
4. 如权利要求3所述的方法,其特征在于,其中所述中浓度电浆环境为电浆浓度在3%~5%的范围内。
5. 如权利要求1所述的方法,其特征在于,其中所述第一薄膜沉积工艺为自电离电浆(SIP)工艺。
6. 如权利要求1所述的方法,其特征在于,其中所述第二薄膜沉积工艺为自电离电浆(SIP)工艺。
7. 如权利要求1所述的方法,其特征在于,其中所述第二薄膜沉积工艺为物理气相沉积(PVD)工艺。
8. 如权利要求1所述的方法,其特征在于,其中所述钛层的厚度为150~250 Å。
9. 如权利要求1所述的方法,其特征在于,其中所述氮化钛层的厚度为200~300 Å。
10. 一种用权利要求1-9中任意一项所述的方法制备的铝互连线。
CN2011103678272A 2011-11-18 2011-11-18 一种铝互连线及其制备方法 Pending CN103123909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103678272A CN103123909A (zh) 2011-11-18 2011-11-18 一种铝互连线及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103678272A CN103123909A (zh) 2011-11-18 2011-11-18 一种铝互连线及其制备方法

Publications (1)

Publication Number Publication Date
CN103123909A true CN103123909A (zh) 2013-05-29

Family

ID=48454848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103678272A Pending CN103123909A (zh) 2011-11-18 2011-11-18 一种铝互连线及其制备方法

Country Status (1)

Country Link
CN (1) CN103123909A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715171A (zh) * 2013-12-24 2014-04-09 京东方科技集团股份有限公司 导电金属互联线及其制备方法
CN109585420A (zh) * 2018-12-24 2019-04-05 中国电子科技集团公司第五十八研究所 一种抗电迁移的金属层结构及其工艺方法
CN110137135A (zh) * 2019-05-30 2019-08-16 上海华虹宏力半导体制造有限公司 形成导电层的方法
WO2023103531A1 (en) * 2021-12-09 2023-06-15 International Business Machines Corporation Top via interconnect structure with texture suppression layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258099A (zh) * 1998-12-21 2000-06-28 日本电气株式会社 半导体器件的互连结构及其制造方法
CN1264922A (zh) * 1999-02-25 2000-08-30 日本电气株式会社 半导体器件的制造方法
CN101266940A (zh) * 2007-08-06 2008-09-17 旺宏电子股份有限公司 在衬底上沉积阻障层的方法与系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258099A (zh) * 1998-12-21 2000-06-28 日本电气株式会社 半导体器件的互连结构及其制造方法
CN1264922A (zh) * 1999-02-25 2000-08-30 日本电气株式会社 半导体器件的制造方法
CN101266940A (zh) * 2007-08-06 2008-09-17 旺宏电子股份有限公司 在衬底上沉积阻障层的方法与系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715171A (zh) * 2013-12-24 2014-04-09 京东方科技集团股份有限公司 导电金属互联线及其制备方法
CN103715171B (zh) * 2013-12-24 2017-01-25 京东方科技集团股份有限公司 导电金属互联线及其制备方法
CN109585420A (zh) * 2018-12-24 2019-04-05 中国电子科技集团公司第五十八研究所 一种抗电迁移的金属层结构及其工艺方法
CN110137135A (zh) * 2019-05-30 2019-08-16 上海华虹宏力半导体制造有限公司 形成导电层的方法
WO2023103531A1 (en) * 2021-12-09 2023-06-15 International Business Machines Corporation Top via interconnect structure with texture suppression layers

Similar Documents

Publication Publication Date Title
KR101959113B1 (ko) 금속 배선 구조 형성을 위한 스퍼터링 장치
US8993351B2 (en) Method of manufacturing tunneling magnetoresistive element
Rossnagel Sputter deposition for semiconductor manufacturing
US6488822B1 (en) Segmented-target ionized physical-vapor deposition apparatus and method of operation
JP6511424B2 (ja) 積層体及び、その製造方法
CN103123909A (zh) 一种铝互连线及其制备方法
TW200935556A (en) Multi-step cu seed layer formation for improving sidewall coverage
TW402778B (en) Aluminum hole filling using ionized metal adhesion layer
CN104752330B (zh) 硅通孔深孔填充工艺
US6451179B1 (en) Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
CN105448818B (zh) 一种应用于半导体铜互连工艺的磁控溅射方法
WO2011007831A1 (ja) 成膜装置
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
KR20150020100A (ko) 실리콘 관통 비아 금속화를 위한 접착층
CN105506624A (zh) 一种氮化铝陶瓷基板的镀膜方法
Siemroth et al. Metallization of sub-micron trenches and vias with high aspect ratio
US6340417B1 (en) Reactor and method for ionized metal deposition
KR100560296B1 (ko) 다층 금속박막의 제조 방법
CN109671668A (zh) 一种半导体器件的制造方法
CN106783800B (zh) 芯片的阻挡层及其制备方法
JP2016196678A (ja) Rfマグネトロンスパッタリング装置
CN109887879A (zh) 一种在孔内覆盖薄膜的方法及半导体加工设备
Jablonka et al. Metal filling by high power impulse magnetron sputtering
CN102449741A (zh) 覆膜表面处理方法以及覆膜表面处理装置
US9217197B2 (en) Methods for depositing a layer on a substrate using surface energy modulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130529