KR100560296B1 - 다층 금속박막의 제조 방법 - Google Patents

다층 금속박막의 제조 방법 Download PDF

Info

Publication number
KR100560296B1
KR100560296B1 KR1020000037400A KR20000037400A KR100560296B1 KR 100560296 B1 KR100560296 B1 KR 100560296B1 KR 1020000037400 A KR1020000037400 A KR 1020000037400A KR 20000037400 A KR20000037400 A KR 20000037400A KR 100560296 B1 KR100560296 B1 KR 100560296B1
Authority
KR
South Korea
Prior art keywords
titanium
film
vapor deposition
thin film
aluminum
Prior art date
Application number
KR1020000037400A
Other languages
English (en)
Other versions
KR20020003016A (ko
Inventor
이원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000037400A priority Critical patent/KR100560296B1/ko
Priority to US09/892,536 priority patent/US20020001946A1/en
Publication of KR20020003016A publication Critical patent/KR20020003016A/ko
Priority to US10/396,469 priority patent/US20030186498A1/en
Priority to US11/101,606 priority patent/US20050181600A1/en
Application granted granted Critical
Publication of KR100560296B1 publication Critical patent/KR100560296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 금속박막의 일렉트로마이그레이션(Electromigration; EM) 내성이 우수한 금속박막의 제조 방법에 관한 것으로, 이를 위한 본 발명은 이오나이즈드 물리적기상증착법을 이용하여 <002>방향으로 배향하는 티타늄막을 50Å∼149Å의 두께로 증착하는 단계, 상기 티타늄막상에 <111>방향으로 배향하는 티타늄나이트라이드막을 증착하는 단계, 및 상기 티타늄/티타늄나이트라이드막의 적층막상에 <111>방향으로 배향하는 알루미늄막을 증착하는 단계를 포함하여 이루어진다.
금속박막, 티타늄, 티타늄나이트라이드, 알루미늄, 일렉트로마이그레이션, 이오나이즈드 물리적기상증착법, 화학적기상증착법

Description

다층 금속박막의 제조 방법{METHOD FOR MANUFACTURING MULTI-THIN FILM METAL LAYER}
도 1은 종래기술에 따른 다층 금속박막의 제조 방법을 도시한 도면,
도 2는 종래기술에 따른 알루미늄의 <111>배향성에 따른 티타늄/티타늄나이트라이드의 증착두께를 도시한 그래프,
도 3은 본 발명의 실시예에 따른 다층 금속박막의 제조 방법을 도시한 도면,
도 4는 종래기술과 본 발명의 실시예에 따른 알루미늄의 <111>배향성을 비교한 그래프.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제 1 티타늄
23 : 제 1 티타늄나이트라이드 24 : 알루미늄
25 : 제 2 티타늄 26 : 제 2 티타늄나이트라이드
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 일렉트로마이그레이션(EM)의 신뢰성이 우수한 다층 금속박막의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 금속박막에서 알루미늄(Al) 배선구조를 주로 이용하였는데, 반도체 소자의 집적도가 증가함에 따라 배선차원(Interconnection dimension)이 감소되고, 이에 의해 전자이동(Electro-Migration; 이하 EM)과 유도스트레스이동(Stress induced Migration; SM)에 의해 소자의 신뢰성에 심각한 문제점이 발생하였다.
이러한 문제점을 해결하기 위해 티타늄(Ti)과 텅스텐(W)같은 내열금속 (Refractory metal)을 알루미늄 형성 전후에 증착하여 힐록(Hillock) 형성과 스트레스 보이드(Stess void) 등을 방지하는 방법이 제안되었다.
그러나, 열처리후 금속박막의 비저항성이 증가하는 문제점이 발생함에 따라, EM에 대한 저항성을 증가시키고 알루미늄의 비반사층(Anti-reflective Coating layer)으로서 티타늄나이트라이드(TiN)를 사용하게 되었다.
상기 티타늄나이트라이드를 포함한 다층 구조의 알루미늄박막 구조가 제안되었는데, 상기 티타늄나이트라이드를 하부층으로 사용한 경우의 알루미늄의 <111> 배향성에 대해서는 다양한 결과들이 보고되고 있는데, 이는 공정조건에 따라서 TiN의 미세구조가 달라지기 때문으로 <111>방향으로 배향된 티타늄나이트라이드에 대해서는 비교적 우수한 <111>배향성이 보고되었다. 그리고, 입방구조의 금속박막으로 이루어진 반도체 배선의 전자풍력이나 응력에 의한 물질이동 현상인 EM에 대한 내성은 ＜111＞ 배향성, 배선내 결정립 크기 분포 등에 의해 특히 좌우되는 것으로 알려져 있다.
도 1은 종래기술에 의한 금속배선구조를 나타낸 도면으로서, 제 1 티타늄(1) 상에 제 1 티타늄나이트라이드(2), 알루미늄(3), 제 2 티타늄나이트라이드(4), 제 2 티타늄(5)이 적층되어 있다. 여기서, 상기 알루미늄(3)의 하부층은 알루미늄의 미세구조, 특히 배향성(Orientation)과 결정립(Grain)의 크기를 결정하여 알루미늄 배선의 신뢰성에 영향을 미치는 것으로 알려져 있다.
통상 스퍼터링법(Sputtering)으로 제조된 알루미늄(3)은 <111>면이 격자면에 대한 배향이 양호한 결정 배향으로 형성되기 때문에, 알루미늄 배선의 일렉트로마이그레이션(EM) 수명은 <111> 배향성의 세기(Integrity)에 비례하여 증가하는 것으로 알려져 있다. 이는 알루미늄(3) 결정간의 오배향성(Misorientation)이 적을수록 알루미늄원자의 결정립계를 통한 확산속도가 느려지며, 힐록(Hillock)이나 보이드 (Void)와 같이 EM에 의한 오류가 <111>방향이 아닌 결정립 부근에서 일어나기 때문이다.
도 1에 도시된 바와 같이, 제 1 티타늄(1)과 제 1 티타늄나이트라이드(2)를 적층하여 알루미늄(3)의 하부층으로 사용할 경우에는 제 1 티타늄(1)의 <002> 결정면상에 제 1 티타늄나이트라이드(2)의 <111>결정면이 성장하여 알루미늄(3)의 <111> 배향성이 우수하며, 상기 제 1 티타늄나이트라이드(2)가 알루미늄(3)과 제 1 티타늄(1)의 반응을 억제하여 금속박막의 저항 증가를 감소시킨다.
그러나, 도 2에 도시된 바와 같이, 제 1 티타늄(1)/제 1 티타늄나이트라이드 (2) 상에 증착된 알루미늄(3)이 <111> 배향성을 가지려면 제 1 티타늄(1)을 200Å이상 두껍게 증착해주어야 하며, 제 1 티타늄(1)을 두껍게 증착한다 해도 제 1 티타늄/제 1 티타늄나이트라이드(1,2)상의 알루미늄(3의 <111>배향성은 제 1 티타늄 (1)상에만 증착된 알루미늄(3)의 <111>배향성에 비해 나쁘다.
상술한 바와 같이, 알루미늄과 티타늄의 확산방지막으로서 티타늄나이트라이드, 즉 티타늄/티타늄나이트라이드의 적층박막의 필요성이 증가하는데, 종래기술은 상기 알루미늄의 하부층으로 물리적기상증착법으로 제조된 티타늄을 포함하는 티타늄/티타늄나이트라이드의 적층박막을 이용할시 알루미늄의 <111>배향성이 감소됨에 따라 금속박막의 EM 저항성이 저하되는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, <002>배향성이 우수한 티타늄박막을 적용한 티타늄/티타늄나이트라이드의 적층막 상에 알루미늄박막을 제조하여 알루미늄의 <111> 배향성을 향상시킴으로써 금속박막의 EM저항성을 향상시키는데 적합한 금속박막의 제조 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 금속박막의 제조 방법은 이오나이즈드 물리적기상증착법을 이용하여 <002>방향으로 배향하는 티타늄막을 50Å∼149Å의 두께로 증착하는 단계, 상기 티타늄막상에 <111>방향으로 배향하는 티타늄나이트라이드막을 증착하는 단계, 및 상기 티타늄/티타늄나이트라이드막의 적층막상에 <111>방향으로 배향하는 알루미늄막을 증착하는 단계를 포함하여 이루어짐을 특징으로 하고, 본 발명의 다층 금속박막의 제조 방법은 이오나이즈드 물리적기상증착법을 이용하여 제 1 티타늄을 50Å∼149Å의 두께로 증착하는 단계, 상기 제 1 티타늄상에 티타늄나이트라이드를 증착하는 단계, 후속 알루미늄막의 <111>배향성을 증가시키기 위해 상기 티타늄나이트라이드상에 제 2 티타늄을 증착하는 단계, 및 상기 제 2 티타늄상에 알루미늄막을 증착하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 다층금속배선의 제조 방법을 도시한 도면이다.
도 3에 도시된 바와 같이, 먼저 반도체기판(21)상에 이오나이즈드 물리적기상증착법(Ionized Physical Vapor Deposition; 이하 IPVD라 약칭함)을 이용하여 제 1 티타늄막(22)을 50Å∼500Å두께로 증착한다. 이 때, 상기 IPVD법을 이용하는 경우, 타겟(Target)으로부터 스퍼터링(Sputtering)에 의해 떨어져 나온 금속원자들을 이온화시켜 접지시키거나 교류바이어스(AC Bias)가 인가된 웨이퍼쪽으로 가속되도록 하여 금속이온들의 직진성을 이용하여 확산방지금속막이 우수한 단차피복성 (Step coverage)을 가지면서 증착되도록 한다.
이 때, 상기 IPVD법으로는 RF 코일(Radio Frequency Coil), 할로우캐소드 (Hollow cathode) 또는 마그네트론(Magnetron)을 이용하는데, 이러한 IPVD법을 이용하여 제 1 티타늄막(22)을 증착하면, 반도체기판(21)에 도달하는 티타늄 이온의 운동에너지가 크기 때문에, 티타늄의 <002>방향의 배향성이 우수한 결정배향으로 형성된다. 여기서, 상기 IPVD법을 이용할 때, 0∼500W의 교류바이어스를 인가하고, 특히 RF코일을 이용하는 경우 1mtorr∼100mtorr의 압력에서 0.5kW∼5kW의 직류바이어스를 인가한다.
이어, 상기 제 1 티타늄막(22)의 <002>방향으로 하여 제 1 티타늄막(22)상에 제 1 티타늄나이트라이드막(23)을 50Å∼500Å두께로 증착한다.
이 때, 상기 제 1 티타늄나이트라이드막(23)은 물리적기상증착법(PVD), 유기금속화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 또는 IPVD 중 어느 하나를 이용하여 증착하며, 상기 제 1 티타늄막(22)의 배향성과 평탄도가 우수하기 때문에 그 상부에 증착되는 제 1 티타늄나이트라이드막(23)의 <111>배향성이 우수하다.
이어 상기 제 1 티타늄나이트라이드막(23)상에 알루미늄막(24)을 증착한 다음, 상기 알루미늄막(24)상에 제 2 티타늄(25)과 제 2 티타늄나이트라이드(26)를 증착한다. 이 때, 상기 알루미늄막(24)은 물리적기상증착법(PVD) 또는 화학적기상증착법(CVD)을 이용하여 증착한다.
상기 화학적기상증착법을 이용하는 경우, 150℃∼300℃의 증착온도와 1torr∼100torr의 증착압력하에서 알루미늄막이 증착되며, 알루미늄전구체로서 디메틸알 루미늄하이드라이드[DiMethylAluminumHydride(DMAH), (CH3)2AlH], 디메틸에틸아민알라인[DiMethylEthylAmineAlane(DMEAA), AlH3N(CH3)2(C2H5)]등의 유기금속화합물이나 또는 이들을 포함하는 혼합물(Blend)을 이용한다. 또한, 상기 알루미늄전구체로 DMAH 또는 DMAH에 부가물(Adduct)을 소량 첨가한 혼합물을 사용할 수 있다.
상술한 바와 같이, 본 발명의 실시예에서는, IPVD법을 이용하여 증착된 제 1 티타늄의 배향성을 향상시키기 때문에 그 상부에 증착되는 제 1 티타늄나이트라이드 및 알루미늄의 <111>배향성이 증가한다. 또한, 이러한 상기 제 1 티타늄나이트라이드와 알루미늄이 <111>방향으로 배향하기 때문에, EM에 대해서 내성이 높아진다. 이처럼 알루미늄의 <111>배향성을 향상시키고 EM에 대한 저항성을 증가시키므로, 상기 알루미늄의 미세구조를 향상시켜 금속박막의 고집적화가 가능하다.
더욱이, 도 4에 도시된 바와 같이, IPVD법에 의해서 제 1 티타늄(22)이 형성된 후에 제 1 티타늄나이트라이드(23)와 알루미늄막(24)이 증착되기 때문에, 상기 제 1 티타늄(22)의 <002>배향성이 우수하여 후속 상부에 증착되는 제 1 티타늄나이트라이드(23)와 알루미늄막(24)의 <111>배향성이 양호한다. 다시 말하면, 종래기술에서는 200Å두께의 티타늄막이 요구되었던 것과는 달리, 본 발명에서는 IPVD법에 의해 제 1 티타늄(22)의 증착두께를 감소시켜도 알루미늄막(24)의 <111>배향성이 향상됨을 알 수 있다.
도면에 도시되지 않았지만, 본 발명의 다른 실시예로서, 알루미늄의 하부막으로 Ti박막을 적용하는 경우에도 IPVD법을 적용하여 알루미늄막의 <111>배향성 및 EM저항성을 향상시킬 수 있다. 즉, 티타늄/티타늄나이트라이드의 적층막과 알루미늄 사이에 티타늄을 증착하는 경우에도 적용할 수 있는데, 적층막중 티타늄막은 IPVD법을 이용하여 증착하고, 알루미늄 하부의 티타늄막은 PVD법 또는 IPVD법을 이용하여 증착하여, 알루미늄의 <111>배향성을 향상시킨다. 이 때, 상기 티타늄막은 50Å∼500Å두께로 증착되고, 상기 티타늄나이트라이드 증착후, 텅스텐의 증착 및 에치백공정이 실시될 수 도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명은 알루미늄의 하부막으로 IPVD법을 이용한 티타늄막을 증착하므로써, 증착되는 티타늄의 <002>배향성을 증가시켜 후속 EM내성에 영향을 미치는 알루미늄의 <111>배향성을 향상시킬 수 있는 효과가 있다.
그리고, 알루미늄의 <111>배향성이 향상됨에 따라 후속 금속배선 또는 금속콘택 적용시 금속배선의 신뢰성 및 미세구조가 향상되며, 특히, EM저항성 및 알루미늄의 결정립 크기 균일도, 표면거칠기를 개선시켜 금속배선의 집적도를 향상시킬 수 있는 효과가 있다.
또한, 알루미늄의 <111>배향성을 향상시키기 위한 티타늄막의 증착시 IPVD법 을 이용하므로서, 티타늄의 두께를 줄여 타겟, 공정키트 등의 교환주기를 길게할 수 있어 전체적으로 생산성이 향상된다.

Claims (21)

  1. 금속박막의 제조 방법에 있어서,
    이오나이즈드 물리적기상증착법을 이용하여 <002>방향으로 배향하는 티타늄막을 50Å∼149Å의 두께로 증착하는 단계;
    상기 티타늄막 상에 <111>방향으로 배향하는 티타늄나이트라이드막을 증착하는 단계; 및
    상기 티타늄/티타늄나이트라이드막의 적층막 상에 <111>방향으로 배향하는 알루미늄막을 증착하는 단계
    를 포함하는 다층 금속박막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 이오나이즈드 물리적기상증착법은 RF코일, 할로우캐소드 또는 마그네트론 중 어느 하나를 이용하되, 0∼500W의 교류바이어스를 인가하여 상기 증착되는 티타늄막의 티타늄이온의 직진성을 강화시키는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  3. 제 2 항에 있어서,
    상기 RF코일을 이용하는 경우, 1mtorr∼100mtorr의 압력에서 0∼500W의 교류바이어스를 인가하고, 상기 RF코일에 0.5∼5kW의 직류바이어스를 인가하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 티타늄나이트라이드막은 물리적기상증착법, 이오나이즈드 물리적기상증착법 또는 유기금속화학기상증착법 중 어느 하나를 이용하여 50Å∼500Å두께로 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 알루미늄막은 물리적기상증착법 또는 화학적기상증착법을 이용하여 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 알루미늄전구체는 DMAH[(CH3)2AlH] 또는 DMEAA[AlH3N(CH3)2(C2H5)] 중 어느 하나의 유기금속화합물 또는 이들의 혼합물을 이용하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  8. 제 1 항 또는 제 6 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 알루미늄전구체는 DMAH에 부가물을 첨가한 혼합물을 사용하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  9. 제 7 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 150∼300℃의 온도와 1torr∼100torr의 압력에서 이루어지는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  10. 금속박막의 제조 방법에 있어서,
    이오나이즈드 물리적기상증착법을 이용하여 제 1 티타늄을 50Å∼149Å의 두께로 증착하는 단계;
    상기 제 1 티타늄 상에 티타늄나이트라이드를 증착하는 단계;
    후속 알루미늄막의 <111>배향성을 증가시키기 위해 상기 티타늄나이트라이드상에 제 2 티타늄을 증착하는 단계; 및
    상기 제 2 티타늄상에 알루미늄막을 증착하는 단계
    를 포함하여 이루어짐을 특징으로 하는 다층 금속박막의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 2 티타늄은 <002> 배향성이 우수한 물리적기상증착법 또는 이오나이즈드 물리적기상증착법 중 어느 하나를 이용하여 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 제 2 티타늄은 50Å∼500Å의 두께로 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  13. 제 10 항에 있어서,
    상기 티타늄나이트라이드상에 텅스텐막을 증착하는 단계를 더 포함하여 이루어짐을 특징으로 하는 다층 금속박막의 제조 방법.
  14. 제 10 항에 있어서,
    상기 이오나이즈드 물리적기상증착법을 이용하여 상기 제 1 티타늄을 증착할 경우, RF코일, 할로우캐소드 또는 마그네트론 중 어느 하나를 이용하되, 0∼500W의 교류바이어스를 인가하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  15. 제 14 항에 있어서,
    상기 RF코일을 이용하는 경우, 1mtorr∼100mtorr의 압력에서 0∼500W의 교류바이어스를 인가하고, 상기 RF코일에 0.5∼5kW의 직류바이어스를 인가하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  16. 삭제
  17. 제 10 항에 있어서,
    상기 티타늄나이트라이드막은 물리적기상증착법, 이오나이즈드 물리적기상증착법 또는 유기금속화학기상증착법 중 어느 하나를 이용하여 50Å∼500Å두께로 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  18. 제 10 항에 있어서,
    상기 알루미늄막은 물리적기상증착법 또는 화학적기상증착법을 이용하여 증착되는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  19. 제 10 항 또는 제 18 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 알루미늄전구체는 DMAH[(CH3)2AlH] 또는 DMEAA[AlH3N(CH3)2(C2H5)] 중 어느 하나의 유기금속화합물 또는 이들의 혼합물을 이용하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  20. 제 10 항 또는 제 18 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 알루미늄전구체는 DMAH에 부가물을 첨가한 혼합물을 사용하는 것을 특징으로 하는 다층 금속박막의 제조 방법.
  21. 제 19 항에 있어서,
    상기 화학적기상증착법을 이용하여 상기 알루미늄막을 증착하는 경우, 150∼300℃의 온도와 1torr∼100torr의 압력에서 이루어지는 것을 특징으로 하는 다층 금속박막의 제조 방법.
KR1020000037400A 2000-06-30 2000-06-30 다층 금속박막의 제조 방법 KR100560296B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000037400A KR100560296B1 (ko) 2000-06-30 2000-06-30 다층 금속박막의 제조 방법
US09/892,536 US20020001946A1 (en) 2000-06-30 2001-06-28 Method and fabricating metal interconnection with reliability using ionized physical vapor deposition
US10/396,469 US20030186498A1 (en) 2000-06-30 2003-03-26 Method for fabricating metal interconnection with reliability using ionized physical vapor deposition
US11/101,606 US20050181600A1 (en) 2000-06-30 2005-04-08 Method of forming a semiconductor device having a Ti/TiN/Ti<002>/a1<111> laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037400A KR100560296B1 (ko) 2000-06-30 2000-06-30 다층 금속박막의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020003016A KR20020003016A (ko) 2002-01-10
KR100560296B1 true KR100560296B1 (ko) 2006-03-10

Family

ID=19675631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037400A KR100560296B1 (ko) 2000-06-30 2000-06-30 다층 금속박막의 제조 방법

Country Status (2)

Country Link
US (2) US20020001946A1 (ko)
KR (1) KR100560296B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024827A (ko) 2015-10-19 2016-03-07 덕산하이메탈(주) 다층 도금막을 이용한 피접합재 저온 접합 방법
KR20160125922A (ko) 2015-04-22 2016-11-01 덕산하이메탈(주) 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR20170011901A (ko) 2015-07-24 2017-02-02 덕산하이메탈(주) 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법
KR20170014720A (ko) 2015-07-31 2017-02-08 덕산하이메탈(주) 비정질 및 발열특성을 갖는 금속 도금막을 이용한 피접합재 저온 접합 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984574B2 (en) * 2002-01-23 2006-01-10 Mosel Vitelic, Inc. Cobalt silicide fabrication using protective titanium
KR101005739B1 (ko) * 2003-07-12 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
US20160362536A1 (en) * 2015-06-11 2016-12-15 Dragan Simovic Low viscosity mannich base curing agents

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717436A2 (en) * 1994-12-15 1996-06-19 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device
KR19980080769A (ko) * 1997-03-27 1998-11-25 조셉제이.스위니 높은｛１１１｝방향성 알루미늄 상호접속Ｔｉ／ＴｉＮ／ＴｉＮｘ 기초층
WO1999010921A1 (en) * 1997-08-23 1999-03-04 Applied Materials, Inc. Method of forming a barrier layer in a contact structure
JPH11186260A (ja) * 1997-12-18 1999-07-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2000114263A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US6207568B1 (en) * 1998-11-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717436A2 (en) * 1994-12-15 1996-06-19 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device
KR19980080769A (ko) * 1997-03-27 1998-11-25 조셉제이.스위니 높은｛１１１｝방향성 알루미늄 상호접속Ｔｉ／ＴｉＮ／ＴｉＮｘ 기초층
WO1999010921A1 (en) * 1997-08-23 1999-03-04 Applied Materials, Inc. Method of forming a barrier layer in a contact structure
JPH11186260A (ja) * 1997-12-18 1999-07-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2000114263A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125922A (ko) 2015-04-22 2016-11-01 덕산하이메탈(주) 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR20160125923A (ko) 2015-04-22 2016-11-01 덕산하이메탈(주) 나노 그레인 사이즈에 의한 발열 반응을 이용한 저온 소결 접합소재 및 이의 제조방법
KR20170011901A (ko) 2015-07-24 2017-02-02 덕산하이메탈(주) 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법
KR20170014720A (ko) 2015-07-31 2017-02-08 덕산하이메탈(주) 비정질 및 발열특성을 갖는 금속 도금막을 이용한 피접합재 저온 접합 방법
KR20160024827A (ko) 2015-10-19 2016-03-07 덕산하이메탈(주) 다층 도금막을 이용한 피접합재 저온 접합 방법

Also Published As

Publication number Publication date
US20020001946A1 (en) 2002-01-03
US20030186498A1 (en) 2003-10-02
KR20020003016A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
US6057237A (en) Tantalum-containing barrier layers for copper
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US7645696B1 (en) Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US8298936B1 (en) Multistep method of depositing metal seed layers
US6903016B2 (en) Combined conformal/non-conformal seed layers for metallic interconnects
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
EP1094504A2 (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer
US20010002326A1 (en) Metal and metal silicide nitridization in a high density, low pressure plasma reactor
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
KR100560296B1 (ko) 다층 금속박막의 제조 방법
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
US20050181600A1 (en) Method of forming a semiconductor device having a Ti/TiN/Ti&lt;002&gt;/a1&lt;111&gt; laminate
KR20020009013A (ko) 반도체 소자의 금속 박막 및 그의 형성 방법
US20090127097A1 (en) Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2670151B2 (ja) 堆積膜形成法
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
JP2831770B2 (ja) 堆積膜形成法
KR100234397B1 (ko) 반도체장치의 금속배선 형성방법
KR19990006108A (ko) 베리어 금속 증착 방법
KR100250747B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee