KR20170011901A - 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법 - Google Patents

도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법 Download PDF

Info

Publication number
KR20170011901A
KR20170011901A KR1020150105352A KR20150105352A KR20170011901A KR 20170011901 A KR20170011901 A KR 20170011901A KR 1020150105352 A KR1020150105352 A KR 1020150105352A KR 20150105352 A KR20150105352 A KR 20150105352A KR 20170011901 A KR20170011901 A KR 20170011901A
Authority
KR
South Korea
Prior art keywords
metal
plating
film
thin plate
acid
Prior art date
Application number
KR1020150105352A
Other languages
English (en)
Other versions
KR101713016B1 (ko
Inventor
정재필
이준형
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Priority to KR1020150105352A priority Critical patent/KR101713016B1/ko
Priority to PCT/KR2016/008064 priority patent/WO2017018749A1/ko
Publication of KR20170011901A publication Critical patent/KR20170011901A/ko
Application granted granted Critical
Publication of KR101713016B1 publication Critical patent/KR101713016B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • C25D3/10Electroplating: Baths therefor from solutions of chromium characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/20Electroplating: Baths therefor from solutions of iron
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/22Electroplating: Baths therefor from solutions of zinc
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • C25D3/32Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/42Electroplating: Baths therefor from solutions of light metals
    • C25D3/44Aluminium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/619Amorphous layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 저온 접합용 브레이징 합금 저온 접합 방법에 관한 것으로, 본 발명은 저온 접합용 브레이징 합금 저온 접합 방법을 포함한다.
또한, 제1금속염 및 제2금속염을 포함하는 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계, 양극과 음극을 준비하되, 상기 음극은 부동태 피막을 형성하는 금속 중에서 선택하여 사용하고, 산이나 알칼리에 내성을 가진 박리 도움 테이프를 부착하여 준비하는 전극의 준비단계, 상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계, 상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속염의 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계, 상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극상에 적어도 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계 및 상기 음극 상에서 상기 박리 도움 테이프를 제거하여 상기 적어도 2개층 이상의 다층 비정질 금속 도금막을 분리하여 세척, 건조함으로써 박판을 얻는 단계를 포함하는 도금에 의한 박판 제조방법을 포함한다.
본 발명에 의하면, 브레이징에서 사용되는 포일, 필러, 분말, 페이스트를 대체함으로서 저온 공정이 가능하게 된다. 이것으로 브레이징에서 발생하는 기판의 열에 의한 손상이나 불량을 줄일 수 있고, 또한 저온에서 진행되므로 에너지절감에 기여하는 효과가 있다.

Description

도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법 {MANUFACTURING METHOD OF SHEET WITH EXOTHERMIC AND AMORPHOUS CHARACTERISTICS BY PLATING}
본 발명은 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법에 관한 것으로, 더욱 상세하게는 전기도금에 의해 원하는 금속을 나노미터급으로 다층 도금하고, 이 도금층을 벗겨내어 다층 도금 박판(sheet 혹은 foil)을 제조하는 방법에 관한 것이다.
기존의 나노 미터급 다층 적층은 PVD (physical vapor deposition) 혹은 CVD(chemical vapor deposition) 증착에 의해 제조되어 왔으며, 박판 제조법에 대해서는 알려진 바가 없다. 일반적인 단일 금속을 박판상으로 제조할 때는 압연방법을 많이 적용한다.
즉, 기존의 나노 다층 제조기술은 Evaporation, CVD, Sputtering, Ion plating ALD등 비교적 공정비가 고가인 기술을 사용 하거나 두께의 조절이 힘든 졸-겔 방법 등 화학적 습식 방법을 사용하였다. 이 방법을 사용한 박판 제조법에 대해서는 알려진 바가 거의 없다.
기존의 압연에 의해 박판을 만드는 방법은 나노층을 교대로 쌓아서 다층 적층으로 제조하는 것이 어렵다.
이러한 다층 박막 제조와 관련된 기술이 등록특허 제0560296호 및 등록특허 제0932694호에 제안된 바 있다.
이하에서 종래기술로서 등록특허 제0560296호 및 등록특허 제0932694호에 개시된 다층 금속박막의 제조 방법 그리고 다층박막 코팅 장치 및 방법을 간략히 설명한다.
도 1은 등록특허 제0560296호(이하 '종래기술 1'이라 함)에서 다층 금속박막의 제조 방법을 도시한 도면이다. 도 1에서 보는 바와 같이 종래기술 1의 다층 금속박막의 제조 방법은 금속박막의 제조 방법에 있어서, 이오나이즈드 물리적기상증착법을 이용하여 <002>방향으로 배향하는 티타늄막을 50Å∼149Å의 두께로 증착하는 단계; 상기 티타늄막 상에 <111>방향으로 배향하는 티타늄나이트라이드막을 증착하는 단계; 및 상기 티타늄/티타늄나이트라이드막의 적층막 상에 <111>방향으로 배향하는 알루미늄막을 증착하는 단계를 포함한다.
다층금속배선의 제조 방법은 먼저 반도체기판(21)상에 이오나이즈드 물리적기상증착법(Ionized Physical Vapor Deposition; 이하 IPVD라 약칭함)을 이용하여 제 1 티타늄막(22)을 50Å∼500Å두께로 증착한다. 이때, 상기 IPVD법을 이용하는 경우, 타겟(Target)으로부터 스퍼터링(Sputtering)에 의해 떨어져 나온 금속원자들을 이온화시켜 접지시키거나 교류바이어스(AC Bias)가 인가된 웨이퍼쪽으로 가속되도록 하여 금속이온들의 직진성을 이용하여 확산방지금속막이 우수한 단차피복성 (Step coverage)을 가지면서 증착되도록 한다.
도 2는 등록특허 제0932694호(이하 '종래기술 2'라 함)에서 다층박막 코팅 장치의 일 실시예로서, 그 평단면도 및 정단면도이다. 도 2에서 보는 바와 같이 종래기술 2의 다층박막 코팅 방법은 제품의 표면에 플라즈마 클리닝 또는 이온빔 클리닝을 실시하는 전처리단계와; 전처리된 제품의 표면에 증발 증착, 스퍼터링, 반응성 스퍼터링 중의 하나를 실시하여 제1박막층을 형성하는 제1박막층 형성단계와; 상기 제1박막층의 표면에 스퍼터링, 반응성 스퍼터링, 플라즈마 침투 및 확산, 이온빔 침투 및 확산 중의 하나를 실시하여 제2박막층을 형성하는 제2박막층 형성단계 및; 상기 제1박막층 형성단계와 제2박막층 형성단계를 반복 수행하는 반복단계;를 포함한다.
그러나 종래기술 1, 2에 의한 다층 금속박막의 제조 방법과 다층박막 코팅 장치 및 방법은 주로 기재 (matrix)의 표면에 코팅되어 있었다. 나노 다층 도금층의 낮은 융점을 이용하여 접합용 땜납으로 사용하고자 할 때, 박판으로 분리하여 사용하지 못하는 단점이 있다. 또한 기재 (matrix)의 크기가 매우 큰 것을 접합하고자 할 때, 상기 Evaporation, CVD, Sputtering, Ion plating ALD(atomic layer deposition)등으로 나노 적층 박막을 표면에 코팅하려면, 기재를 장입할 진공 혹은 화학적 분위기 챔버(chamber)가 매우 커야 하는 단점이 있었다.
특히, 기존의 나노 적층법은 주로 기재 (matrix)의 표면에 코팅되어 있었다. 따라서, 박판으로 분리하여 사용하기가 어려운 단점이 있다.
또한, 기재(matrix)의 크기가 매우 큰 경우, 상기 Evaporation, CVD, Sputtering, Ion plating ALD 등으로 나노층을 표면에 제조할 때, 기재를 장입할 진공 혹은 화학적 분위기 챔버(chamber)가 매우 커야 하는 단점이 있었다.
KR 0560296 B1 KR 0932694 B1
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 나노 미터급 두께로 적층한 다층 금속 박막을 필름(film) 형태로 벗겨내어 박판으로 사용할 수 있게 한 도금에 의한 박판 제조방법을 제공하는 것이다..
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 도금에 의한 박판 제조방법을 통해 달성된다.
또한, 제1금속염 및 제2금속염을 포함하는 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계, 양극과 음극을 준비하되, 상기 음극은 부동태 피막을 형성하는 금속으로 이루어진 음극에 산이나 알칼리에 내성을 가진 박리 도움 테이프를 부착하여 준비하는 전극의 준비단계, 상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계, 상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속염의 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계, 상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극상에 적어도 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계 및 상기 음극 상에서 상기 박리 도움 테이프를 제거하여 상기 적어도 2개층 이상의 다층 비정질 금속 도금막을 분리하여 세척, 건조함으로써 박판을 얻는 단계를 포함하는 도금에 의한 박판 제조방법을 통해 달성된다.
상기 음극은 스테인레스강, 티타늄 및 그 합금, 알루미늄 및 그 합금, 지르코늄 및 그 합금 및 흑연으로 이루어진 군에서 선택된 1종이상의 금속이 포함되어 있는 부동태 피막을 형성하는 금속을 음극으로 사용할 수 있다.
상기 음극의 형태는 원통상, 평면상 및 띠상으로 이루어진 군에서 선택된 형상일 수 있다.
상기 수계 합금 도금액은 물을 베이스로 한 도금액에 제1 금속염과 제 2 금속염, 산 및 염기, 첨가제를 포함할 수 있다.
상기 제1, 2 금속염은 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속염으로 이루어진 군에서 선택된 1종 이상의 금속염일 수 있다.
상기 제1, 2 금속염은 표준 환원 전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용할 수 있다.
상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용할 수 있다.
상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용할 수 있다.
상기 전극에 환원 전위 또는 전류를 인가하는 단계는 제1 금속과 제2 금속의 도금이 동시에 이루어지는 제1 전압구간과, 상기 제2 금속만 도금되는 제2 전압구간이 교대로 나타나도록 할 수 있다.
상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현될 수 있다.
상기 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성될 수 있다.
상기 박막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하는 저온 접합용 박막일 수 있다.
본 발명은 또한, 합금 시 발열반응을 나타내는 적어도 2개의 금속원소를 포함하고, 적어도 2개층 이상의 비정질 금속 도금막을 포함하는 박판을 제공한다.
상기 금속원소는 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속로 이루어진 군에서 선택된 1종 이상의 금속원소 일 수 있다.
상기 금속원소는 금속염 상태일 때, 표준 환원 전위의 차이가 나타나는 금속원소를 둘 이상 선택하여 사용할 수 있다.
상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현될 수 있다.
상기 다층 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성될 수 있다.
상기 금속 도금막은 6층 이상으로 적층된 구조로 이루어질 수 있다.
상기 금속 도금막은 도금층을 구성하는 전체 벌크 조성의 융점보다 낮은 온도에서 접합재로 사용될 수 있다.
상기 박막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하는 저온 접합용 소재일 수 있다.
본 발명에 의하면, 필름 모양으로 나노적층 도금층을 제작하여 기재 표면에 부착하거나, 기재 사이에 끼워서 사용할 수 있으므로 매우 간편하며, 박판상 나노적층 도금층을 브레이징 혹은 솔더링용 접합재(땜납재)로 사용할 경우, 필름상의 본 발명 소재를 피접합재의 접합면에 끼워서 사용하므로 간편한 효과가 있다.
또한, 본 발명은 교대로 적층된 두꺼운 금속을 나노미터 두께로 압연하는 것은 현실적으로 어려우며, 비용도 많이 든다. 본 발명법은 용이하게 나노미터급 두께 금속들의 교대 적층 도금층을 박판상으로 용이하게 제조 가능한 효과가 있다.
도 1은 종래기술 1에 의한 다층 금속박막의 제조 방법을 도시한 도면이다.
도 2는 종래기술 2에 의한 다층박막 코팅 장치의 일 실시예로서, 그 평단면도 및 정단면도이다.
도 3은 본 발명의 도금에 의한 박판 제조방법을 수행하기 위한 원통상 회전 음극 도금조를 도시한 개략도이다.
도 4는 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 원통상 회전 음극 상에 박리 도움 테이프를 부착한 예를 도시한 개략도이다.
도 5는 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 띠상 롤-투-롤 도금방법을 도시한 개략도이다.
도 6은 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 판상 음극을 이용한 다층 도금막 제조방법을 나타낸 개략도이다.
도 7은 본 발명의 도금에 의한 박판 제조방법 수행시 제조된 나노 다층 적층 박판상의 Sn-Cu 도금막의 예(음극은 304 스테인레스강)를 나타낸 이미지이다.
도 8은 본 발명의 도금에 의한 박판 제조방법 수행시 도금에 의해 제조된 nano 다층 단면을 나타낸 이미지이다.
도 9은 제 1구간의 합금이 도금되는 전류, 전위 및 도금전원 장치의 기록 사진이다.
도 10은 제 2구간의 순 금속이 도금되는 전류, 전위, 반복 수 설정 및 도금전원 장치의 기록 사진이다.
도 11은 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 다층박막 형성 여부를 나타낸 그래프이다.
도 12a 내지 도 12h는 본 발명에 따른 도금액에 제1금속염과 제2금속염의 종류 및 환원전위 값 조건을 각각 다르게 하였을 경우의 형성된 다층박막의 단면 사진이다.
도 13은 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 다층박막 형성 여부를 나타낸 범위 그래프이다.
박판도 14은 본 발명의 박판 제조방법에 의해 형성된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이다.
도 15는 본 발명의 박막 제조방법에 의해 적층된 개별 도금층이 두껍게 제조된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경 (SEM)사진이다.
도 16은 본 발명의 박판 제조방법에 의해 형성된 Zn-Ni 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이다.
도 17는 본 발명에 따른 금속염에 제3 금속염을 추가하는 경우, 제 1도금층, 제 2도금층, 제 3 도금층이 교대로 적층되는 박판의 단면도이다.
도 18는 본 발명의 박판을 이용하여 저온에서 접합하는 방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건을 나타낸 그래프이다.
도 19은 본 발명에서 제조된 Ni-Cu 박판의 가열 시 열 특성을 DTA(Differential Thermal Analysis)로 측정한 그래프이다.
도 20은 본 발명에서 제조된 Ni-Cu 박판을 접합 매개물로 이용하여 600℃, 700℃, 800℃, 1000℃에서 10분간 304스테인레스강을 저온 접합한 사진이다.
도 21은 본 발명에서 제조된 Ni-Cu 박판을 접합 매개물로 이용하여 900℃에서 10분간 304스테인레스강을 저온 접합한 후 인장 시험한 파면 사진이다.
도 22는 본 발명에서 제조된 Sn-Cu 박판의 가열 시 열 특성을 DSC(Differential scanning calorimetry)로 측정한 그래프이다.
도 23은 본 발명에서 제조된 Sn-Cu 박판을 구리기판 위에 형성한 사진이다.
도 24은 본 발명에서 제조된 Sn-Cu 박판을 접합매개물로 사용하여 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 각각의 온도로 10분간 구리판을 저온 접합한 사진이다.
도 25는 본 발명에서 제조된 Cu-Ag 박판의 가열 시 열 특성을 DTA로 측정한 그래프이다.
도 26은 본 발명에서 제조된 Sn-Cu 박판의 가열 전 도금된 상태 그대로의 제 1 및 제 2 도금금속층(좌)과 가열 후 확산으로 제1 및 제 2 도금층이 소멸된(우) 모습의 사진이다.
도 27는 본 발명에서 제조된 Ni-Cu 박판의 가열 전 도금된 상태 그대로의 제 1 및 제 2 도금층(좌)과 가열 후 확산으로 제1 및 제 2도금층이 소멸된(우) 모습의 사진이다.
도 28는 본 발명에서 제조된 Sn-Cu 박판의 가열 전 도금된 상태 그대로의 박판을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습의 그래프이다.
도 29은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 단면부를 나타낸 전자현미경(SEM) 사진이다.
도 30은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 시차 주사 열량계(DSC)를 이용한 열특성을 측정한 가열 그래프이다.
도 31은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 접합한 접합부의 접합 후 실제 단면을 나타낸 광학현미경 사진이다.
도 32는 다층막 금속 소재의 층수를 6층으로 적층하는 것으로 제조하여 저온접합 한 구리전극 단면부를 나타낸 광학현미경 사진이다.
도 33은 다층막 금속 소재의 도금 시간을 길게 하여 전체 도금 두께가 300㎛인 것으로 제조한 Sn-Cu계 금속 도금 박판의 단면부를 나타낸 광학현미경 사진이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 도면을 참고하여 본 발명에 의한 도금에 의한 박판 제조방법에 대한 실시 예의 구성을 상세하게 설명하기로 한다.
도 3에는 본 발명의 도금에 의한 박판 제조방법을 수행하기 위한 원통상 회전 음극 도금조가 개략도로 도시되어 있고, 도 4에는 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 원통상 회전 음극 상에 박리 도움 테이프를 부착한 예가 개략도로 도시되어 있고, 도 5에는 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 띠상 롤-투-롤 도금방법이 개략도로 도시되어 있고, 도 6에는 본 발명의 도금에 의한 박판 제조방법을 수행하는 과정에서 판상 음극을 이용한 다층 도금막 제조방법이 개략도로 도시되어 있고, 도 7에는 본 발명의 도금에 의한 박판 제조방법 수행시 제조된 나노 다층 적층 박판상의 Sn-Cu 도금막의 예(음극은 304 스테인레스강)가 이미지로 나타나 있으며, 도 8에는 본 발명의 도금에 의한 박판 제조방법 수행시 도금에 의해 제조된 nano 다층 박막의 단면이 이미지로 나타나 있다.
이들 도면에 의하면, 본 발명의 도금에 의한 박판 제조방법은 두 종류 이상의 원소 혹은 그 합금이 교대로 도금되어 적층된 다층 도금층으로 이루어진 박판을 음극에서 분리하여 제조하는 방법으로, 무전해 도금의 경우, 도금조 내에서 도금층이 만들어지는 피도금체가 전해도금의 음극의 역할을 한다.
그리고 도금으로 형성한 두 종류 이상의 다층 도금층의 두 개의 금속층의 두께의 합이 0.1nm 에서 5㎛ 두께가 되도록 제조한다.
또한, 음극 소재는 금속 혹은 전기를 통하는 세라믹, 전기를 통하는 폴리머와 이들을 표면에 코팅한 소재를 포함한다. (특히, 부동태 피막을 형성하는 금속이 바람직하다. 예를 들어 음극은, 티타늄 및 그 합금, Cr이 8% 이상 함유된 스테인레스강, 알미늄 및 그 합금, 지르코늄 및 그 합금, SiC 등 전기전도성 세라믹 혹은 이들이 표면에 코팅된 금속 등을 말한다.)
그리고 음극은 원통상, 평면상, 띠상이다.
상기 도금으로 형성한 두 종류 이상의 다층 도금층은 Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Al, Se, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po 원소를 포함하는 금속층이다.
여기서, 도금으로 형성한 두 종류 이상의 다층 도금층은 각각 다른 금속층이 2층 이상 쌓여있는 것을 말한다.
그리고 음극상에 나노 적층 도금층의 박리를 용이하게 하는 테이프를 설치한다.
도금되는 나노 미터급 금속층은 2종류 이상의 금속을 교대로 쌓아 다층으로 제조한다. 이때, 나노 미터급 다층 도금층은 많이 쌓을수록 두꺼워지기 때문에, 두께가 얇은 것은 수 나노미터(nm)급이 되지만, 두꺼운 것은 두께가 밀리미터 (mm)급이 될 수도 있다. 바람직하게는 0.6nm 내지 300㎛ 범위의 두께를 갖도록 제조한다.
본 발명을 통해 제조하는 다층 금속 박막은 도금이 진행이 되면서 도금층 표면에 결함이 생길 수 있으며, 결함은 수직면으로 계속하여 성장하고 300㎛ 이상의 두께로 도금층이 형성되면 다층 도금층 내의 결함의 비율이 높아져 다층 도금층이 잘 형성되지 않고 비정질 및 발열특성이 나타나지 않으며, 저온 접합이 되지 않는다. 또한 0.6nm 이하로 얇게 제조하면 가열에 의한 발열로 용융되는 금속의 양이 적어 접합재로 사용하기에 부적합하다.
나노 미터급 다층 도금막을 필름상으로 제조하기 위하여, 도금조 속의 음극은 원통상, 평면상, 띠상 (strip) 등을 사용할 수 있다. 평면상 음극은 일정한 규격의 도금막을 필름으로 제조하기에 용이하다. 원통상 음극은 원통상에 연속 도금이 쉽고, 도금후 박판 (sheet, film)으로 벗겨낼 때 박판상의 박리 작업이 용이하다. (도 3 참조)
띠상의 음극은 도금조 속을 연속된 띠 모양의 음극이 이동하면서 이 음극에 도금층이 만들어지고, 이 도금층을 박판으로 벗겨내면 롤-투-롤 (roll-to-roll)방법으로 연속적인 박판 제조 작업이 가능하다. (도 3 참조)
나노 미터급으로 다층 도금에 의해 제조된 박막은 기존의 하나의 금속으로 이루어진 박막에 비해 융점이 낮아진다. 따라서, 이 방법으로 제조된 박막을 벗겨내어 박판(sheet)상으로 사용하면, 넓은 면을 브레이징(brazing, 경납땜)할 때 땜납재(filler metal, brazing alloy)로 사용할 수 있다. 예를 들어 판형 (plate type) 열교환기를 제조할 때, 본 발명에 의해 제조된 박판상의 땜납제를 사용하면 저온에서 브레이징이 가능하다. 이외에도 자동차용 배기가스재활용 (Exhaustion Gas Recycling) 냉각장치, 터빈 부품의 접합, 기타 다양한 금속의 브레이징 접합재로 사용 가능하다. 또한, Sn계 합금을 본 발명 방법으로 박판재를 제조하면, 연납땜(soldering)용 박판 땜납재로서도 사용 가능하다.
나노미터급 두께 금속들이 교대로 적층된 도금층을 박판상으로 박리하여 제조하는 방법을 개발하였다.
용이하게 박판상으로 박리하기 위해 전기도금의 경우 '박리 도움 테이프'를 도금전에 음극에 부착한다 (도 4 참조). 이 '박리 도움 테이프'는 도금액에 용해되지 않도록 도금액의 성분인 산이나 알칼리에 내성을 가져야 한다.
무전해 도금의 경우 교대로 나노 적층 도금되는 표면에 '박리 도움 테이프'를 부착한다.
교대로 적층된 두꺼운 금속을 나노미터 두께로 압연하는 것은 현실적으로 어려우며, 비용도 많이 든다.
한편, 전해도금시 음극 소재의 표면은 도금층이 박판으로 분리되도록 쉽게 하기 위해, 음극은 표면 산화막이 강한 금속을 사용한다. 이 경우, 도금층과 표면의 산화막과는 금속간 결합이 잘 일어나지 않아서 쉽게 박리된다. 산화막이 강한 금속으로는 스테인레스강, 티타늄 및 그 합금, 알루미늄 및 그 합금, 지르코늄 및 그 합금, 흑연 등이 있으며, 전기전도성을 가지면서 표면층이 도금층과 강한 결합을 하지 않는다.
무전해 도금의 경우도, 도금될 표면으로 상기 음극소재를 사용하면, 도금막과 도금층의 결합력이 약해 도금층의 박리가 용이하다.
따라서, 본 발명법은 산화막이 강한 피도금 물체 및 '박리 도움 테이프'를 사용하여, 나노미터급 두께 금속들의 교대 적층 도금층을 박판상으로 용이하게 제조할 수 있다.
본 발명은 나노미터급 다층 적층 도금층을 박판 형상으로 제조하는 데 적용한다.
나노미터급 두께 금속들의 교대 적층 도금층을 박판상으로 용이하게 제조하는 방법은 다음과 같다.
(1) 원통상 회전 음극의 경우 (도 3 참조)
① 회전하는 음극을 준비한다. 특히 원통상의 음극이 더 좋다.
이 때 음극은 금속 또는 전기를 통하는 세라믹, 전기를 통하는 폴리머와 이들을 표면에 코팅한 소재를 포함한다.
특히, 바람직하게는, 부동태 피막을 형성하는 금속을 음극으로 사용할 수 있다. 예를 들어 음극은, 티타늄 및 그 합금, 스테인레스강 등 Cr이 5% 이상 들어간 합금, 알미늄 및 그 합금, 지르코늄 및 그 합금, SiC 등 전기전도성 세라믹 혹은 이들이 표면에 코팅된 금속 등을 말한다.
②음극의 일부에 도금액에 용해되기 어려운 '박리 도움 테이프'를 부착한다. 도 4와 같이 원통상을 가로질러 붙이고, 필요에 따라, 원통상 음극의 양쪽 원주방향으로 추가로 붙일 수 있다.
도금 후 이 '박리 도움 테이프'를 떼어내면 용이하게 도금층이 박리된다. 박리테이프의 예로는 알미늄 테이프, 구리 테이프, 카본 테이프 등이 있다.
③음극을 도금액 속에 담구어 회전시키며 혹은 도금액을 음극 주위에서 유동시키며 나노 다층 도금을 실시한다
④원하는 도금막 두께를 얻기 위해 일정시간 도금 후 도금을 멈춘다.
⑤'박리 도움 테이프'를 떼어 도금막을 음극에서 분리하여 세척, 건조 후 필름상을 얻는다.
(2) 띠상의 롤-투-롤 음극의 경우 (도 5 참조)
①띠 모양의 박판상 음극을 준비한다.
음극의 소재는 상기 원통상 회전 음극의 경우와 동일하다
②음극의 일부에 도금액에 용해되기 어려운 '박리 도움 테이프'를 부착한다.
도금 후 이 '박리 도움 테이프'를 떼어내면 용이하게 도금층이 박리된다.
③띠 모양의 음극을 도금액에 담그고, 음극을 도금전에 감긴 한쪽 롤에서부터, 도금 후 감기는 롤로 천천히 감아가며 도금한다.
④원하는 도금막 두께를 얻기 위해 전기도금의 경우 원하는 전류를 통하여, 원하는 속도로 음극을 이동시킨다.
무전해 도금의 경우에는 띠상의 피도금 물체를 천천히 원하는 속도로 전기도금과 같은 방법으로 이동시킨다.
⑤'박리 도움 테이프'를 떼어 도금막을 음극에서 분리하여, 세척, 건조한다.
⑥띠상의 음극은 롤에 감거나 다시 도금조로 이동하고, 도금된 필름상의 도금막을 얻는다.
(3) 판상 음극의 경우 (도 6 참조)
음극의 소재 및 '박리 도움 테이프' 부착은 상기의 원통상 회전 음극의 경우방법과 유사하다. 평탄하거나 정해진 모양의 음극을 도금조에 담그고 전기도금의 경우 통전하여 도금한다. 음극에 도금 후 도금층을 박판상으로 분리하여 세척, 건조 후 원하는 형상으로 마무리 절단한다. 무전해 도금의 경우, 피도금체를 도금액에 담근 후 도금이 완료되면 전기도금과 같은 방식으로 도금층을 박리한다.
도 7은 나노 다층 적층 필름상의 Sn-Cu 도금막의 예이고, 도 8은 도금에 의해 제조된 nano 다층 단면 예이다.
이하 도면과 실시예를 통해 본 발명에 따른 박판에 대해 구체적으로 설명한다.
도 9에는 제 1구간의 합금이 도금되는 전류, 전위 및 도금전원 장치의 기록 사진이 개시되어 있고, 도 10에는 제 2구간의 순 금속이 도금되는 전류, 전위, 반복 수 설정 및 도금전원 장치의 기록 사진이 개시되어 있다.
도 11에는 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 다층박막의 형성 여부를 나타낸 표가 도시되어 있고, 도 12a 내지 도 12h에는 본 발명에 따른 도금액에 제1금속염과 제2금속염의 종류 및 환원전위 값 조건을 각각 다르게 하였을 경우의 다층 적층 필름상의 단면 사진이 개시되어 있으며, 도 13에는 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 다층 적층 필름의 형성 여부를 나타낸 범위 그래프가 도시되어 있다.
도 14에는 본 발명의 박판 제조방법에 의해 형성된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있고, 도 15에는 본 발명의 박판 제조방법에 의해 적층된 개별 도금층이 두껍게 제조된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경 (SEM)사진이 개시되어 있으며, 도 16에는 본 발명의 박판 제조방법에 의해 형성된 Zn-Ni 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있고, 도 17는 본 발명에 따른 금속염에 제3 금속염을 추가하는 경우, 제 1도금층, 제 2도금층, 제 3 도금층이 교대로 적층되는 박판의 단면도가 도시되어 있다.
도 18에는 본 발명의 박판을 이용하여 저온에서 접합하는 방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건을 나타낸 그래프가 도시되어 있다.
도 19에는 본 발명에서 제조된 Ni-Cu 박판의 가열 시 열 특성을 DTA(Differential Thermal Analysis)로 측정한 그래프가 도시되어 있고, 도 20에는 본 발명에서 제조된 Ni-Cu 박판을 접합 매개물로 이용하여 600℃, 700℃, 800℃, 1000℃에서 10분간 304스테인레스강을 저온 접합한 사진이 개시되어 있으며, 도 21에는 본 발명에서 제조된 Ni-Cu 박판을 접합 매개물로 이용하여 900℃에서 10분간 304스테인레스강을 저온 접합한 후 인장 시험한 파면 사진이 개시되어 있다.
도 22에는 본 발명에서 제조된 Sn-Cu 박판의 가열 시 열 특성을 DSC(Differential scanning calorimetry)로 측정한 그래프가 도시되어 있고, 도 23에는 본 발명에 따른 박판 제조방법으로 Sn-Cu 박판을 구리기판 위에 형성한 사진이 개시되어 있으며, 도 24에는 본 발명에 따른 박판 제조방법으로 제조된 Sn-Cu 박판을 접합매개물로 사용하여 대기중 혹은 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 각각의 온도로 10분간 구리판을 저온 접합한 사진이 개시되어 있다.
도 25에는 본 발명에 따른 박판 제조방법으로 제조된 Cu-Ag 박판의 가열 시 열 특성을 DTA로 측정한 그래프가 도시되어 있고, 도 26에는 본 발명에 따른 박판 제조방법으로 제조된 Sn-Cu 박판의 도금된 상태 그대로의 제 1 및 제 2도금층(좌)과 가열 후 확산으로 제1 및 제 2도금층이 소멸된(우) 모습의 사진이 개시되어 있다.
도 27에는 본 발명에서 제조된 Ni-Cu 박판의 가열 전 도금된 상태 그대로의 제 1 및 제 2도금층(좌)과 가열 후 확산으로 제1 및 제 2 도금층이 소멸된(우) 모습의 사진이 개시되어 있다. 도 28은 본 발명에서 제조된 Sn-Cu 박판의 가열 전 도금된 상태 그대로의 박판을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습의 그래프가 개시되어 있다.
도 29에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 단면부를 나타낸 전자현미경(SEM) 사진이 개시되어 있고, 도 30에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 시차 주사 열량계(DSC)를 이용한 열특성을 측정한 가열 그래프가 개시되어 있으며, 도 31에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 접합한 접합부의 접합 후 실제 단면을 나타낸 광학현미경 사진이 개시되어 있고, 도 32에는 다층막 금속 소재의 층수를 6층으로 적층하는 것으로 제조하여 저온접합 한 구리전극 단면부를 나타낸 광학현미경 사진이 개시되어 있다.
도 33에는 다층막 금속 소재의 도금 시간을 길게 하여 전체 도금 두께가 300㎛인 것으로 제조한 Sn-Cu계 금속 도금 박막의 단면부를 나타낸 광학현미경 사진이 개시되어 있다.
이하, 이들 도면을 참조하여 본 발명의 박판 제조방법의 구체적인 실시예에 대해 설명한다.
일 예로, 본 발명의 도금법을 이용한 박판 제조방법에 의해 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
[실시예1]
본 실시 예에서는 합금 도금액 내 제1금속염과 제2금속염의 비율을 1:1~200:1의 몰 비율로 용해시켜 도금을 실시하였다. 도 11과 도 12a 내지 도 12h를 참조하면, 제1금속염과 제2금속염의 비율이 2:1 미만인 경우, 예를 들어 6:4, 5:5의 비율로 되면 제1도금층 및 제2도금층의 제2금속의 농도 차이가 적어져서 박판이 형성되지 않는다. 제1금속염과 제2금속염의 비율이 100:1을 초과하면, 예를 들어 200:1의 비율로 되면 도금 시 제2금속염이 쉽게 소모되어, 제2금속염의 농도가 희박해지고 제2금속염의 환원 대신 도금액내의 수소이온이 환원되어 수소 기포가 발생된다. 따라서 박판의 형성이 어려워진다.
또한, 박판을 형성하는 제1, 2 금속염을 결정하기 위해 표준 환원 전위가 0.004V이상 1.5614V이하의 차이가 나는 원소의 금속염을 선택하여 다층 도금을 실시하였다 (도 11과 도 12a 내지 도 12h 참조). 제1, 2 금속염의 환원전위 차이가 0.029V미만으로 작아지게 되면 제1 도금층 및 제2 도금층을 형성할 때 도 11제1, 2 금속염이 모두 환원되어 도금층 간 경계가 사라져 다층도금 박막이 형성되지 않았다. 또한, 제1, 2 금속염의 환원전위 차이가 1.0496V를 초과하여 커지는 경우 제2 금속이 제1금속의 도금을 방해하여 역시 도금층 간 경계가 사라져 다층도금 박막이 형성되지 않았다.
또한 도 11의 각 조건에 해당하는 박판 단면을 도 12a 내지 도 12h에 나타내었으며, 도금 조건에 따른 박판 형성 여부를 사진으로 확인할 수 있다. 도 12a 내지 도 12h의 숫자는 도 11의 숫자에 대응된다. 예를 들어, 도 11의 2-3’조건의 사진은 도 12a 내지 도 12h에서 ‘2-3’사진을 나타낸다.
도 13에는 도 11의 결과인 다층 도금이 형성되는 조건의 범위를 설정하여 그래프로 나타내었다.
결과적으로, 본 발명에 따른 제조방법에서 박판을 제조하기 위해서는 도금액 중 제 1금속염과 제2 금속염의 환원 전위 차이가 0.029V이상 1.0496V이하의 범위인 금속염을 사용하고, 제 1금속염과 제2 금속염의 농도비는 2:1에서 100:1의 범위인 것을 사용하는 것이 바람직하다.
[실시예2]
Sn과 Cu 다층 도금막을 형성하기 위하여 황산 계열 Sn-Cu 합금 도금액을 200ml제조하였으며, 그 조성은 다음과 같다.
SnSO4: 17.175g
CuSO4·6H2O: 1.998g
H2SO4: 10.72ml
HCl: 0.03ml
POELE: 0.8g
이때의 도금조건은 제1구간에서 도금전압이 -0.6V, 전류밀도를 -30mA/cm2, 도금시간을 30초로 하였으며, 제2구간에서 도금전압이 -0.45V, 전류밀도를 -2mA/cm2, 도금시간을 2분으로 하였다. 제1, 제 2구간을 각각 400회씩 반복하여 실험하였다.
도금 결과로 도 11에서와 같이 두께600nm인 주석 도금층과 100nm인 구리 도금층이 교대로 각각 400개층씩 도금되었음을 확인할 수 있다.
동일한 도금액을 사용하여, 도금전류 혹은 도금시간을 증가시키면 Sn, Cu 층이 더 두껍게 교대로 도금되었다. 이때의 도금조건은 제1구간에서 도금전압이 -0.6V, 전류밀도를 -30mA/cm2, 도금시간을 10분으로 하였으며, 제2구간에서 도금전압이 -0.45V, 전류밀도를 -2mA/cm2, 도금시간을 10분으로 하였다. 제1, 제 2구간을 각각 5회씩 반복하여 실험하였다.
도금결과로서, 도 15에서 두께7㎛인 주석 도금층과 10㎛인 구리 도금층이 각각 5개층씩 좀 더 두껍게 교대로 도금되었음을 확인할 수 있다.
[실시예3]
본 발명의 도금법을 이용한 박판 제조방법에 의해 Zn-Ni 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
우선, Zn과 Ni 다층 도금막을 형성하기 위하여 황산 계열 Zn-Ni 합금 도금액을 200ml 제조한 후 도금을 진행하였다.
ZnSO4-7H2O: 46.0g
NiSO4-6H2O: 4.20g
H2SO4: 4ml
HCl: 0.03ml
POELE: 0.8g
도 16에서와 같이 두께 6㎛인 아연층과 3㎛인 니켈층이 교대로 각각 20개층씩 도금되었다. 이때의 도금조건은 제1구간에서 도금전압이 -1.8V, 전류밀도를 -250mA/cm2, 도금시간을 10분으로 하였으며, 제2구간에서 도금전압이 -1.2V, 전류밀도를 -100mA/cm2, 도금시간을 10분으로 하였다. 제1, 제 2구간을 각각 20회씩 반복하여 실험하였다.
더욱이, 도면에는 도시하지 않았지만 동일한 도금액을 사용하여, 도금전류 혹은 도금시간을 증가시키면 Zn, Ni 층이 더 두껍게 교대로 도금되는 것이다.
또한, 위 [실시예 1,2,3]의 도금액에 제3 금속염을 추가로 첨가하여 이 금속염의 환원 전위를 가하면, 제3 금속이 석출하여 제 1도금층, 제 2도금층, 제3 도금층이 교대로 적층되는 다층 도금막을 형성할 수 있다. 이때 형성된 도금층의 단면도를 도 17에 나타내었으며 모재(41)상에 제1도금층(42), 제 2도금층(43), 제3 도금층(44)들로 이루어진 다층 박막층이 교대로 적층된 구조를 확인할 수 있다.
도 18는 본 발명의 도금법을 이용한 박판을 이용하여 저온에서 접합하는 방법을 설명하기 위해, 피 접합재의 산화피막이 제거되는 즉, 환원이 이루어지는 조건을 나타낸 그래프이다. 금속의 솔더링 및 브레이징 접합에서 피접합재 표면의 산화층은 접합성을 크게 저하시킨다. 금과 같은 귀금속을 제외한 일반적인 금속은 대기 중 상온의 분위기에서 표면 산화층을 형성하기 때문에, 양호한 접합을 하기 위해서는 온도 및 접합 분위기를 조정하여 표면의 산화층을 제거하여야 한다. 본 발명에서 제조한 박판 접합 매개물은 적층된 도금층 간 표면적이 증가해서 불안정하며, 저온에서 쉽게 원자의 확산 및 용융이 일어나고 이를 통해 저온에서의 접합을 가능하게 한다. 이때의 접합은 도 18의 피접합재 표면의 산화막이 제거되는 온도 이상에서 양호한 접합이 이루어진다.
도 18의 그래프에서 X축은 온도를 나타내고 좌측 Y축은 접합 시 수소를 포함한 분위기에서의 이슬점(dew point) 온도를 나타내며, 우측 Y축은 접합시 진공분위기에서의 진공도 혹은 수증기의 분압을 나타낸다. 그림 중 각 곡선의 위쪽은 금속이 산화된 산화물상태에서 안정하고, 곡선의 아래쪽은 금속이 환원된 상태에서 안정하다. 피접합재가 브레이징 혹은 솔더링 되기 위해서는 반드시 도 18의 산화물 곡선 아래쪽에 속하는 환원영역의 온도 및 분위기가 필요하다. 분위기는 대기 중일 경우 산화물을 제거하는 화학물질(브레이징, 솔더링 플럭스)을 사용하여 만들 수도 있다.
일례로 모든 스테인레스 강은 크롬을 함유하고 있는데, 스테인레스강 성분 중 크롬 산화막이 강하기 때문에 스테인레스 강을 접합하기 위하여는 반드시 크롬 산화막을 크롬으로 환원하여야 한다. 즉, 도18에서 1번으로 표시된 크롬산화물(Cr2O3) 곡선의 아래쪽으로 온도 및 분위기를 유지하는 것이 스테인레스 강의 브레이징 및 솔더링을 위해 반드시 필요하다. 예를 들어, 접합분위기를 10-2 torr로 유지시킬 경우에는 800 ℃ 이상의 온도에서, 10-3torr로 유지시킬 경우에는 600℃ 이상의 온도에서 표면의 크롬산화물(Cr2O3)이 크롬으로 환원되어 스테인레스 강의 접합이 가능하게 된다. 또한 10-5torr를 유지시킬 경우에는 500℃ 이상의 온도에서 표면의 크롬산화물(Cr2O3)이 존재하지 않게 되어 역시 스테인레스 강의 접합이 가능하다. 수소를 포함한 환원성 가스 분위기에서 접합할 경우에는, 진공도 대신 좌측 Y축의 이슬점을 기준으로 삼으면 된다.
그러나, 일반적으로 스테인레스 강을 접합하기 위해 Ni-Cu계 합금(벌크 소재)을 접합 매개물로 사용할 경우 Ni이 증가함에 따라 융점이 증가하므로, 가장 낮은 용융온도는 100%Cu-0%Ni 일 때 (실질적으로 Cu)의 융점인 1083℃이다. 따라서, Ni-Cu 계 벌크 합금을 접합매개물로 사용한 통상의 접합온도 (예; Ni-Cu 계 벌크 합금, 혹은 Cu, Ni을 접합매개물로 사용한 스테인레스강의 브레이징 온도)는 대략 1200℃ 혹은 그 이상이다.
반면, 본 발명의 제조방법으로 제조한 Ni-Cu 박판을 접합매개물로 사용한 경우에는 표면적이 넓어 불안정하며, 가열 중 저온에서 다층 박막층 간 원자의 상호 확산과정에서 발열반응이 일어나게 된다. 이때 Ni-Cu 박판은 저온에서 용융을 하며, 실시예 4 에서 보듯이 900℃ 이하의 온도에서 스테인레스강을 저온접합 할 수 있다. 또한, 박판의 도금조건에 따라 800℃, 700℃ 혹은 그 이하에서도 접합이 가능하다. 따라서, 피접합재의 표면 산화물이 제거되는 환원영역에서 접합이 가능하다는 도 18의 그래프의 내용에 부합된다는 것을 알 수 있다.
기존의 일반적 벌크 소재의 Ni-Cu 계 접합매개물 합금의 스테인레스강의 접합온도(1200℃)에 비해 본 발명의 Ni-Cu 박판을 접합매개물로 사용하는 경우 접합 온도가 200~600℃ 낮고, 퍼센트로는 기존 접합온도 대비 50~83 에 불과하다. 따라서, Ni-Cu 박판을 사용한 접합법의 에너지 절감율이 17~50 가 된다. 물론 크롬이 함유되지 않은 일반 탄소강(도 14에서 FeO는 Cr2O3보다 좌측 상단에 위치)에서도 유사한 효과를 얻을 수 있다.
[실시예4]
본 발명에서 개발한 Ni-Cu 박판은 적층된 도금층 간에 저온에서 확산이 일어나며 열이 발생하여 DTA로 측정하면 도금층을 이루는 원소인 Cu(융점 1083℃), Ni(융점 1445℃)보다 융점이 낮은 567℃에서 피크(peak)가 나타나고, Ni-Cu 박판은 용융된다. 이때의 Ni-Cu 박판의 열 특성을 DTA로 측정하여 도 19에 나타내었다. 도 19의 피크는 Ni-Cu계 합금의 최저융점인 1083℃의 약 52.3%에 해당한다. 이 결과를 통해 Ni-Cu 박판을 접합 매개물로 하여 도금층을 이루는 원소인 Cu(융점 1083℃), Ni(융점 1445℃)보다 융점이 낮고, Ni-Cu계 벌크 합금의 최저융점인 1083℃보다 낮은 온도인 600℃, 700℃, 800℃, 900℃, 1000℃에서 304 스테인레스강을 저온 접합하였다. 다층 금속 도금 박막의 발열반응의 효과로 Cu(융점 1083℃), Ni(융점 1445℃)의 융점 및 이들 벌크 합금의 최저융점 보다 낮은 온도에서 다층 금속 도금 박막이 용융되어 저온 접합이 일어나게 된다.
상세하게는 30 X 10 X 0.3 (mm) 크기의 304스테인레스강 판재에 Ni-Cu 박판을 형성하였다. 박판이 형성된 스테인레스강 시편을 도금되지 않은 스테인레스강 시편과 마주보게 겹쳐서 10-4 torr의 진공로를 이용하여 600℃, 700℃, 800℃, 900℃, 1000℃에서 10분간 저온접합 하였으며, 그 결과를 도 20에 나타내었다. 900℃에서 접합한 스테인레스강 시편은 인장시험하였으며 그 결과 인장강도는 117kgf에 도달하였다.
이때의 접합부 파면을 도 21에 나타내었으며, 다층 도금박막이 양호하게 접합되었음을 확인할 수 있다.
한편, 도 18에서 2번으로 표시된 철산화물(FeO)의 경우 그림의 좌상쪽에 존재하게 되어 크롬산화물에 비해 환원이 훨씬 용이하다. 즉, 그래프에서 보듯이 약 50torr 진공도이면 100℃ 이상의 온도에서는 FeO가 Fe금속으로 환원되어 양호한 저온 접합을 이룰 수 있다. 또, 10-3torr 이하의 고 진공도에서는 100℃ 이하의 온도에서도 Fe로 존재하게 되어 양호한 저온 접합을 이룰 수 있다.
그리고 도 18에서 3번에 나타난 금속 군 Au, Pt, Ag, Pd, Ir, Cu, Pb, Co, Ni, Sn, Os, Bi는 그래프에 나타난 FeO보다 더 좌상부에 존재하며, FeO보다 산화막을 제거하기가 더 쉬워서, FeO가 환원되는 조건보다 더 낮은 온도(예를 들어 100℃ 이하) 혹은, 진공 및 환원성 분위기가 더 나빠져도 접합이 가능함을 알 수 있다.
한편, Sn-Cu계 합금(벌크 소재)의 가장 낮은 융점은 99.3%Sn-0.7%Cu 조성일 때 227℃ (eutectic 온도라 함)로서, 위 금속 군 중 구리를 접합하기 위해서 벌크 소재의 Sn-Cu계 합금을 접합 매개물로 사용하는 경우의 접합(솔더링)온도는 융점보다 약 40℃ 높은 약 260~270℃이다. 예를 들어 전자부품을 99.3%Sn-0.7%Cu 조성의 땜납재로 솔더링할 경우, 솔더링 (납땜) 온도는 약 260~270℃이다.
반면, 본 발명에서 개발한 Sn-Cu 박판을 접합매개물로 사용한 경우 박판은 표면적이 넓어 불안정하며, 가열 중 적층된 도금층 간에 저온에서 원자의 상호 확산으로 발열반응이 나타난다(실시예 5 참조). 이때 Sn-Cu 박판은 저온에서 용융을 하며, 실시예 5 에서 보듯이 도금층을 이루는 원소인 Sn(융점 232℃), Cu(융점 1083℃)보다 융점이 낮고, Sn-Cu계 벌크 합금의 최저융점인 227℃보다 낮은 온도인 160, 170, 210℃ 의 온도에서 구리를 저온 접합할 수 있다. 따라서, 기존의 일반적인 벌크 소재의 Sn-Cu계 합금을 접합매개물(땜납)로 사용하는 접합온도(260~270℃)에 비해 본 발명법으로 제조한 Sn-Cu 박판을 접합매개물로 사용하는 경우 접합온도가 50~110℃ 더 낮고, 퍼센트로는 기존 접합온도 대비 59~81% 에 불과하다. 이로 인해, Sn-Cu 박판을 사용한 접합법의 에너지 절감율이 기존 Sn-Cu계 땜납 대비 19~41% 가 된다.
[실시예 5]
본 발명에서 개발한 Sn-Cu 박판은 저온에서 확산하며 열이 발생하여 DSC로 측정하면 144℃에서 피크(peak)가 나타나고, Sn-Cu 박판은 용융된다. 이때의 열 특성을 DSC로 측정하여 도 19에 나타내었다. 도 22의 피크는 Sn-Cu계 합금의 최저융점 (eutectic 온도)인 227℃의 약 63.4%에 해당한다. 도 22의 결과를 통해 Sn-Cu 박판을 접합 매개물로 하여 구리판을 160℃, 170℃, 210℃에서 저온 접합하였다. 상세하게는 30 X 10 X 0.3 (mm) 크기의 Cu 판재에 Sn-Cu 박판을 형성하였다. 이때의 Sn-Cu 박판이 형성된 사진을 도 23에 나타내었다. Sn-Cu 박판이 형성된 Cu 시편을 도금층이 마주보게 겹쳐서 대기 중 혹은 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 온도로 10분간 저온접합하였다. 이때의 접합사진을 도 24에 나타내었다. 170℃에서 접합한 시편을 인장 시험한 결과 인장강도는 38kgf에 도달하였다.
본 발명의 실시예 5에서는 구리를 대기중 혹은 10-3 torr의 진공로에서 160℃이상의 온도로 접합하였고, 실시예 4에서는 스테인레스 강을 10-4 torr의 진공로에서 600℃이상의 온도로 접합하였다. 이들 접합 실시예를 도 18에 표시하였다. 결국 본 발명법으로 제조한 박판을 접합 매개물로 사용하면, 피접합재가 환원되는 영역의 해당온도 이상의 조건에서 저온접합이 가능함을 알 수 있다. 물론 최고 접합 온도는 피접합재의 융점 이하까지이다.
또 다른 실시예로, 본 발명법으로 Cu-Ag 발열 및 비정질 특성을 나타내는 다층 나노 박막을 제조 하였으며, 이때의 열 특성을 DTA로 측정하여 도 25에 나타내었다. 이때 발열 특성으로 인해 도금층을 이루는 원소인 Ag(융점 961℃), Cu(융점 1083℃)보다 융점이 낮은 678.54℃에서 피크(peak)가 나타나고, 이는 Cu-Ag계 벌크합금의 최저융점 (eutectic 온도, Cu-40%Ag)인 779℃의 약 87.1%에 해당한다.
상기의 열 특성 실험 실시예로부터, 본 발명을 통해 제조한 박판은 벌크형태의 기존 접합 매개물 합금 융점의 52.3%(Ni-Cu계 다층박막)이상 87.1%(Cu-Ag계 다층박막)이하의 온도 범위에서 피크가 나타났으며, 기존의 접합매개물로는 용융되지 않아 접합(브레이징, 솔더링)이 불가능한 이 온도 범위에서도 본 발명법을 이용하면 발열반응에 의해 접합매개물이 용융되어 접합(브레이징, 솔더링)이 가능하다. 또한, 당연히 상기 87.1%이상의 온도에서도 본 발명법의 매개물을 사용하면 접합이 가능하며, 접합 상한 온도는 기존 접합 매개물의 융점 혹은 피접합재의 융점 이하 범위이다.
본 발명의 박판은 도금된 상태에서는 층상의 구조로 존재하지만, 저온 접합을 위해 접합매개물로 사용하는 경우, 가열하면 박판 중 제 1 및 제 2도금층은 상호 확산에 의해 소멸되며 쉽게 용융되어 접합부를 이루어 결정화된다. 실제로 발열특성을 갖는 Sn-Cu 계열 다층 나노 박막층을 형성하고, 이를 160℃에서 가열하여 다층 나노 박막층이 소멸됨을 확인하였다. 이때의 Sn-Cu 박판의 가열 전 제 1 및 제 2 도금층과, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 모습은 도 26에 나타내었다.
또한 Ni-Cu 박판을 형성하고, 이를 650℃에서 가열하여 다층 나노 박막층이 소멸됨을 확인하였다. 이때의 Ni-Cu 계열 다층 나노 박막층의 가열 전 제 1 및 제 2도금층과, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 모습은 도 27에 나타내었다.
또한, 박판의 비정질 상 특성을 확인하기 위해 XRD를 이용하여 상을 분석 하였다. 본 발명에 따른 박판의 제조방법으로 제조된 Sn-Cu 박판의 가열 전 도금된 상태 그대로의 박판을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습을 도 28에 나타내었다.
[비교예 1] 발열 반응이 없는 다층 금속 소재
다층 금속 도금층의 각 층의 두께가 두꺼워지거나, 도금층의 수가 줄어들면 다층 금속 도금층 내 계면의 면적이 작아진다. 본 실시예에서는 발열 반응을 갖지 않도록 두 층의 두께의 합이 5㎛로 두껍게 제조된 Sn-Cu계 접합소재를 제조 하였다. 이때의 두 층의 두께의 합이 5㎛로 제조된 Sn-Cu 다층 소재의 단면을 전자현미경으로 확인하여 도 29에 나타내었다. 또한, 이 다층 소재의 열 특성을 DTA로 측정하여 도 30에 나타내었다. 그 결과 DSC측정에서 저온발열피크가 나타나지 않고, 고온에서 도금을 구성하는 원소인 주석이 용융되는 온도인 228℃에서 흡열 피크가 나타났다. 즉, 두 층의 두께의 합이 40nm로 얇게 제조된 Sn-Cu계 접합소재에서 나타났던 144℃의 발열 피크가 5㎛로 두껍게 제조된 소재에서는 나타나지 않았다.
이때의 발열 반응을 갖지 않도록 각 도금층이 두껍게 제조된 소재를 이용하여 반도체를 구리전극에 170℃온도에서 가열하였다. 이때의 반도체와 전극의 접합부를 광학현미경으로 관찰한 결과 접합되지 않았으며, 그 결과를 도 31에 나타내었다. 각 도금층이 두껍게 제조된 접합소재는 열분석결과 흡열피크만을 나타냈고 흡열량이 발열량보다 크기 때문에 접합되지 않은 것으로 판단할 수 있다.
또한 도금층 수를 6층으로 제조된 Sn-Cu계 다층 금속 도금 박막을 제조하여 구리전극을 160℃에서 저온 접합하였으며, 이때의 단면을 도 32에 나타내었다. 이때의 접합부는 부분적으로 접합되었다. 이는 도금층 수가 적어 발열량이 충분하지 않았으며, 용융금속도 충분하지 않았기 때문이다.
또한 도금 시간을 길게 하여 전체의 도금 두께가 300㎛인 Sn-Cu계 다층 금속 도금 박막을 제조하였으며, 이때의 단면을 도 33에 나타내었다. 본 발명을 통해 제조하는 다층 금속 박막은 도금이 진행이 되면서 도금층 표면에 결함이 생길 수 있으며, 결함은 수직면으로 계속하여 성장하고 300㎛ 이상의 두께로 도금층이 형성되면 다층 도금층 내의 결함의 비율이 높아져 다층도금층이 잘 형성되지 않고 비정질 및 발열특성이 나타나지 않으며, 저온 접합이 되지 않는다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 제1금속염 및 제2금속염을 포함하는 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계;
    양극과 음극을 준비하되, 상기 음극은 부동태 피막을 형성하는 금속으로 이루어진 음극에 산이나 알칼리에 내성을 가진 박리 도움 테이프를 부착하여 준비하는 전극의 준비단계;
    상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계;
    상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속염의 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계;
    상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극상에 적어도 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계; 및
    상기 음극 상에서 상기 박리 도움 테이프를 제거하여 상기 적어도 2개층 이상의 다층 비정질 금속 도금막을 분리하여 세척, 건조함으로써 박판을 얻는 단계;
    를 포함하는 도금에 의한 박판 제조방법.
  2. 제1항에 있어서,
    상기 음극은 스테인레스강, 티타늄 및 그 합금, 알루미늄 및 그 합금, 지르코늄 및 그 합금 및 흑연으로 이루어진 군에서 선택된 1종이상의 금속이 포함되어 있는 부동태 피막을 형성하는 금속을 음극으로 사용하는 도금에 의한 박판 제조방법.
  3. 제1항에 있어서,
    상기 음극의 형태는 원통상, 평면상 및 띠상으로 이루어진 군에서 선택된 형상인 도금에 의한 박판 제조방법.
  4. 제1항에 있어서,
    상기 수계 합금 도금액은 물을 베이스로 한 도금액에 제1 금속염과 제 2 금속염, 산 및 염기, 첨가제를 포함하는 도금에 의한 박판 제조방법.
  5. 제4항에 있어서,
    상기 제1, 2 금속염은 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속염으로 이루어진 군에서 선택된 1종 이상의 금속염인 도금에 의한 박판 제조방법.
  6. 제5항에 있어서,
    상기 제1, 2 금속염은 표준 환원 전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용하는 도금에 의한 박판 제조방법.
  7. 제4항에 있어서,
    상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용하는 도금에 의한 박판 제조방법.
  8. 제4항에 있어서,
    상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용하는 도금에 의한 박판 제조방법.
  9. 제1항에 있어서,
    상기 전극에 환원 전위 또는 전류를 인가하는 단계는 제1 금속과 제2 금속의 도금이 동시에 이루어지는 제1 전압구간과, 상기 제2 금속만 도금되는 제2 전압구간이 교대로 나타나도록 하는 도금에 의한 박판 제조방법.
  10. 제1항에 있어서,
    상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현되는 도금에 의한 박판 제조방법.
  11. 제1항에 있어서,
    상기 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성되는 도금에 의한 박판 제조방법.
  12. 제1항에 있어서,
    상기 박막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하는 저온 접합용 박막인 도금에 의한 박판 제조방법.
  13. 합금 시 발열반응을 나타내는 적어도 2개의 금속원소를 포함하고, 적어도 2개층 이상의 비정질 금속 도금막을 포함하는 박판.
  14. 제13항에 있어서,
    상기 금속원소는 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속로 이루어진 군에서 선택된 1종 이상의 금속원소인 박판.
  15. 제13항에 있어서,
    상기 금속원소는 금속염 상태일 때, 표준 환원 전위의 차이가 나타나는 금속원소를 둘 이상 선택하여 사용하는 박판.
  16. 제13항에 있어서,
    상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현되는 박판.
  17. 제13항에 있어서,
    상기 다층 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성되는 박판.
  18. 제13항에 있어서,
    상기 금속 도금막은 6층 이상으로 적층된 구조로 이루어진 박판.
  19. 제13항에 있어서,
    상기 금속 도금막은 도금층을 구성하는 전체 벌크 조성의 융점보다 낮은 온도에서 접합재로 사용되는 박판.
  20. 제13항에 있어서,
    상기 박막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하는 저온 접합용 소재인 박판.
KR1020150105352A 2015-07-24 2015-07-24 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법 KR101713016B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150105352A KR101713016B1 (ko) 2015-07-24 2015-07-24 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법
PCT/KR2016/008064 WO2017018749A1 (ko) 2015-07-24 2016-07-22 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105352A KR101713016B1 (ko) 2015-07-24 2015-07-24 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법

Publications (2)

Publication Number Publication Date
KR20170011901A true KR20170011901A (ko) 2017-02-02
KR101713016B1 KR101713016B1 (ko) 2017-03-07

Family

ID=57884814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105352A KR101713016B1 (ko) 2015-07-24 2015-07-24 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법

Country Status (2)

Country Link
KR (1) KR101713016B1 (ko)
WO (1) WO2017018749A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045738A (ko) * 2017-10-24 2019-05-03 주식회사 포스코 전기 주조 도금 자동 제어 장치
KR20190135648A (ko) * 2018-05-29 2019-12-09 단국대학교 천안캠퍼스 산학협력단 도금공정에 의한 고강도와 고내식성 및 저열팽창성을 가지는 합금도막 제조방법 및 이에 의해 제조된 합금도막
KR20200072662A (ko) * 2018-12-13 2020-06-23 하이엔드테크놀로지(주) 박막 적층 발열체 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510465A (ja) * 1999-09-30 2003-03-18 リサーチ インスティテュート アクレオ アクティエボラーグ 金属多層の電着方法
KR100560296B1 (ko) 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법
KR100932694B1 (ko) 2009-03-24 2009-12-21 한국진공주식회사 다층박막 코팅 장치 및 방법
JP2012210639A (ja) * 2011-03-30 2012-11-01 Tohoku Univ アモルファス金属を用いた接合方法及び電子部品のパッケージ
KR20130053115A (ko) * 2011-11-15 2013-05-23 주식회사 포스코 고속 금속박 제조방법 및 장치
KR20140117669A (ko) * 2009-07-10 2014-10-07 엑스탤릭 코포레이션 코팅 물품 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673595A (ja) * 1992-08-26 1994-03-15 Nkk Corp 連続電気めっき装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510465A (ja) * 1999-09-30 2003-03-18 リサーチ インスティテュート アクレオ アクティエボラーグ 金属多層の電着方法
KR100560296B1 (ko) 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법
KR100932694B1 (ko) 2009-03-24 2009-12-21 한국진공주식회사 다층박막 코팅 장치 및 방법
KR20140117669A (ko) * 2009-07-10 2014-10-07 엑스탤릭 코포레이션 코팅 물품 및 방법
JP2012210639A (ja) * 2011-03-30 2012-11-01 Tohoku Univ アモルファス金属を用いた接合方法及び電子部品のパッケージ
KR20130053115A (ko) * 2011-11-15 2013-05-23 주식회사 포스코 고속 금속박 제조방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045738A (ko) * 2017-10-24 2019-05-03 주식회사 포스코 전기 주조 도금 자동 제어 장치
KR20190135648A (ko) * 2018-05-29 2019-12-09 단국대학교 천안캠퍼스 산학협력단 도금공정에 의한 고강도와 고내식성 및 저열팽창성을 가지는 합금도막 제조방법 및 이에 의해 제조된 합금도막
KR20200072662A (ko) * 2018-12-13 2020-06-23 하이엔드테크놀로지(주) 박막 적층 발열체 및 그 제조방법

Also Published As

Publication number Publication date
KR101713016B1 (ko) 2017-03-07
WO2017018749A1 (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
KR100859614B1 (ko) 복합 구리박 및 그 제조방법
US20100143707A1 (en) Surface-treated metal substrate and manufacturing method of the same
CN101182642A (zh) 一种电镀结合真空镀膜制备Au-Sn合金焊料的方法
WO2015149580A1 (zh) 一种制造带有金属化过孔的挠性覆铜板的方法
KR101713016B1 (ko) 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법
TW201245508A (en) Copper foil for printed circuit
EP3930996B1 (en) Composite copper foil and method of fabricating the same
KR20170011663A (ko) 발열 및 비정질 특성을 갖는 솔더 분말 제조 방법, 솔더 페이스트 제조 방법 및 솔더 페이스트를 이용한 저온 접합 방법
TWI547600B (zh) 電解銅合金箔及具備承載箔之電解銅合金箔
KR101776151B1 (ko) 비정질 및 발열 특성을 갖는 금속 도금막을 이용한 초경재료의 접합방법
WO2002066705A1 (fr) Feuille d&#39;acier pour pieces electroniques traitee en surface et sans danger pour l&#39;environnement, presentant d&#39;excellentes proprietes de mouillabilite par rapport au soudage et de resistance a la rouille et a la formation de barbe
KR101776149B1 (ko) 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법
KR101818964B1 (ko) 발열 및 비정질 특성을 가진 저온 접합용 브레이징 합금 저온 접합 방법
KR101818963B1 (ko) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR101888526B1 (ko) 발열 및 비정질 특성을 갖는 솔더 분말 제조 방법, 솔더 페이스트 제조 방법 및 솔더 페이스트를 이용한 저온 접합 방법
US11349055B2 (en) Thermoelectric module
KR101776148B1 (ko) 비정질 및 발열특성을 갖는 금속 도금막을 이용한 피접합재 저온 접합 방법
JP2015104746A (ja) はんだ接合材料及びその製造方法
Jiang et al. Cu-Cu bonding with cu nanowire arrays for electronics integration
JP2006159632A (ja) 銅メタライズド積層板及びその製造方法
KR102554104B1 (ko) 비정질 특성을 갖는 접합소재 및 이의 제조방법
JP5291368B2 (ja) 燃料電池用セパレータ材料、それを用いた燃料電池用セパレータ、燃料電池スタック、及び燃料電池用セパレータ材の製造方法
De Rose et al. Adhesion improvement for solder interconnection of wet chemically coated aluminum surfaces
KR20170108892A (ko) 저온 접합용 박막소재
KR20160024827A (ko) 다층 도금막을 이용한 피접합재 저온 접합 방법

Legal Events

Date Code Title Description
A201 Request for examination