KR19980080769A - 높은{111}방향성 알루미늄 상호접속Ti/TiN/TiNx 기초층 - Google Patents

높은{111}방향성 알루미늄 상호접속Ti/TiN/TiNx 기초층 Download PDF

Info

Publication number
KR19980080769A
KR19980080769A KR1019980010682A KR19980010682A KR19980080769A KR 19980080769 A KR19980080769 A KR 19980080769A KR 1019980010682 A KR1019980010682 A KR 1019980010682A KR 19980010682 A KR19980010682 A KR 19980010682A KR 19980080769 A KR19980080769 A KR 19980080769A
Authority
KR
South Korea
Prior art keywords
layer
tin
aluminum
barrier layer
thickness
Prior art date
Application number
KR1019980010682A
Other languages
English (en)
Other versions
KR100522899B1 (ko
Inventor
케니 킹타이 난
세샤드리 라마스와미
Original Assignee
조셉제이.스위니
어플라이드머티어리얼스,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉제이.스위니, 어플라이드머티어리얼스,인코포레이티드 filed Critical 조셉제이.스위니
Publication of KR19980080769A publication Critical patent/KR19980080769A/ko
Application granted granted Critical
Publication of KR100522899B1 publication Critical patent/KR100522899B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 워엄 알루미늄(warm aluminum)을 고 어스팩트비 비아(via)로 채워질 수 있으면서, 높은 {111} 결정 방위 알루미늄을 나타내는 알루미늄 충진재를 제공하는 특정 (Ti or TiNx)/TiN/TiNx배리어/ 습성 층구조에 관한 것이다. IMP 기술을 사용해서 증착한 (Ti 또는 /TiNx)/TiN/TiNx배리어층의 개선이 100 Å 내지 500 Å(특정 기하학 형상은 상부 두께 제한값을 제어함) 보다 큰 범위로 제 1 층의 Ti의 두께를 증가하고; 약 100 Å보다는 크고 800 Å보다는 적은(양호하게는 600 Å보다 적은) 범위로 제 2 층의 TiN의 두께를 감소하고; 약 50 원자% 티타늄(화학량론적으로)으로부터 약 100 원자% 티타늄 범위로 Ti 함량을 제공하도록 제 3 층의 TiNx의 적용을 제어함으로서 성취될 수 있음을 발견했다.Ti/TiN/TiNx배리어층의 개선으로 알루미늄이 높은 {111} 결정학적 함량을 나타내는 워엄 알루미늄 상호접속 또는 알루미늄 비아 충진재의 증착을 할 수 있다. 더욱이, 얻어진 알루미늄층은 436nm에서 150퍼센트 이상의 반사율을 나타낸다. 이런 구조를 가지는 Ti/TiN/TiNx배리어층이 특정 요소를 라인하는데 사용되면, 스퍼터링된 알루미늄으로 특정요소를 완전히 충진할 수 있다. 여기서, 비아, 또는 구멍의 특정 요소의 크기는 약 0.25 마이크론보다 적고 어스팩트비는 약 5 : 1에서부터 약 6 : 1 만큼 높다.

Description

높은{111}방향성 알루미늄 상호접속 Ti/TiN/TiNx 기초층
본 발명은 워엄 알루미늄(warm aluminum)을 고 어스팩트비 비아(via)로 채워질 수 있으면서, 높은 {111} 결정 방위 알루미늄을 나타내는 알루미늄 충진재를 제공하는 특정 (Ti or TiNx)/TiN/TiNx배리어/ 습성 층구조에 관한 것이다.
질화 티타늄은 예를 들어 알루미늄과 실리콘과 같은 인접층의 재료의 상호확산을 방지하기 위한 배리어층으로서 반도체 장치 구조에 사용되어 왔다. 그러나, 질화 티타늄 배리어층이 표면에 증착된 알루미늄이 결정 방위는 전형적으로 다결정성이고, 다결정성 알루미늄은 낮은 내전자이동(poor electromigration resistance)을 가진다.
Ti/TiN/TiNx스택과 같은 집적 회로 상호접속 구조체의 형태에서, 알루미늄층내의 알루미늄 원자의 전자이동은 알루미늄층이 높은 {111}결정 방위로 형성되지 않은 다면 문제가 된다. 알루미늄 원자의 전자이동은 집적 회로구조체내의 개방회로를 야기할 수 있으며, 그러므로 이런 전자이동은 금지 또는 제거되어야 한다. 알루미늄 원자의 전자이동은 충전 비아(via)내에서 일어날 수 있으며, 마찬가지로 접점의 전도성을 부과한다.
루(Lu)등의 1990년 7월 31일자로 특허된 미국 특허 제 4,944,961 호는 반도체 기판과 같은 기판상에 금속 또는 금속 합금의 부분적으로 이온화된 빔 증착을 위한 공정이 개시되어 있다. 도가니로부터 기체화된 금속은 부분적으로 도가니 출구에서 이온화되고, 이온화된 기체는 부과된 바이어스(bias)에 의해 기판으로 이끌려진다. 기판 온도의 제어는 트렌치 또는 비아(trenchs or vias)와 같은 단차진 표면의 비등각 범위(non-conformal coverage)를 허용하는 것을 말한다. 보다 높은 온도를 사용하면, 단차진 표면은 평탄해진다. 예를 들어 알루미늄 증착의 경우에, 비등각 증착이 약 150℃ 와 200℃ 사이의 범위의 기판 온도에서 실행되는 경우, 평탄화 증착은 약 250℃ 와 350℃사이의 범위의 기판온도에서 실행된다.
에스. 엠 로스나겔과 제이. 호프우드는 J. Vac. Sci. Technol. B. Vol. 12, No. 1, Jan/Feb 1994에 공보된 이들의 1993년 논문 제목이 Metal ion deposition from ionized magnetron sputtering discharge 에서 스퍼터링 음극과 기판사이의 영역내에 높은 밀도, 유도 결합 RF플라스마와 종래의 마그네트론 스퍼터링의 조합 기술을 공지한다. 여기에서 주어진 한 예는 반응 스퍼터링을 사용해서 질화 티타늄 막 증착을 하는 것이며, 여기서 티타늄 음극은 아르곤과 질소 가스의 조합으로부터 형성된 플라즈마와 조합해서 사용된다.
1993년 11월 16일자 특허된 조(cho)등의 미국 특허 제 5,262,361 호는 실리콘(111)과 같은 기판의 표면상에 단일 결정 알루미늄막을 형성하기 위한 방법이 개시되어 있다. 이 목적은 알루미늄(111)결정 방위의 량을 증가해서, 알루미늄의 내전자이동을 개선하는 것이다. 전기적으로 중성의 알루미늄은 약 300℃ 와 400℃사이의 온도 범위에서 실리콘 웨이퍼 표면상에 진공 증발기술로 증착된다.
1996년 8월 6일자 특허된 야마다(Yamada)등의 미국 특허 제 5,543,357 호는 반도체 장치의 제조 공정을 개시하는데, 여기서 티타늄막이 알루미늄 합금막의 장치 특성을 나쁘게 하지 못하도록 알루미늄 합금막의 기초막으로서 사용된다. 티타늄막의 두께는 알루미늄 합금막의 두께의 10% 이하로 그리고 기껏해야 25nm로 설정되어 있다. 실리콘을 포함하고 있지 않은 알루미늄 합금막의 경우에, 티타늄막은 알루미늄 합금막의 두께의 5%보다 적다. 알루미늄막은 스퍼터링 공정에 의해 200℃보다 적은 기판 온도에서 형성되고, 알루미늄막 또는 알루미늄 합금막이 비아 홀(via hole)로 채워질 때, 기판을 가열하여 알루미늄을 유체화한다. 알루미늄막 형성 동안과 유체화 동안의 공정은 10-7토르보다 낮다. 질화 티타늄 배리어층을 중간층 절연막상에(또는 절연막이 가해져 있는 티타늄 막에 걸쳐) 적용하고, 다음에 질화 티타늄막에 걸쳐 티타늄막을 형성하고, 최종적으로 티타늄막에 걸쳐서 알루미늄막을 형성할 수 있다. 질화 티타늄 배어리층을 형성한 후, 배리어층을 할로겐 램프를 사용해서 질소 분위기내에서 약 600℃ 내지 700℃의 온도로 가열하므로, 질화되지 않은 어떠한 티타늄도 질화될 것이다. 질화 티타늄 배리어층은 비질화 티타늄이 층내에 존재한다면 결핍 배리어층(poor barrier layer)이라 한다.
1996년 11월 5일 특허된 미국 특허 제 5,571,752 호는 집적 회로의 서브마이크론 반도체층을 패턴화하기 위한 방법을 공지한다. 한 실시예에서, 약 300과 2000Å사이의 두께를 가지는 티타늄 또는 질화 티타늄은 접점 개구의 바닥에 도달하도록 스퍼터 증착에 의해 형성된다. 배리어층을 어닐링하여 개구의 바닥내에 규화물을 형성할 수 있다. 내화 금속 또는 내화 규화물 금속의 등각 도전층은 화학 기체 증착(CVD)을 사용해서 티타늄 또는 질화 티타늄에 형성된다. 최종적으로, 제 2 도전층, 전형적으로 알루미늄은 등각 도전층의 표면에 가해진다. 알루미늄은 적합하게 100℃ 와 400℃사이의 온도 범위에서 스퍼터링된다. 이 방법은 알루미늄막내의 상당히 큰 입자 크기의 형성을 피하므로서 소형 장치의 기하학 디자인 요구조건을 가지는 접점 개구의 충전을 가능하게 만들 수 있는 방법이라 한다.
본 출원인에게 양도되고 여기서 참고로 사용된, 1995년 8월 7일 출원한 엑수(Xu)등의 미국 특허 출원 제 08/511,825 호는 캐리어층으로서 작용하는 배리어층을 포함하는 질화 티타늄을 형성하는 방법을 공지한다. 캐리어층은 종래방법과 비교해서, 감소된 온도에서 캐리어층에 증착된 도전성 막의 고 어스팩트비와 평탄도의 비아, 홀 또는 트렌치와 같은 구멍을 충전할 수 있다.
1996년 11월 21일에 출원된 난(Ngan)등이 미국 특허출원 제 08/753,251 호는 접점 비아의 표면에 배리어층을 포함하는 질화 티타늄을 제조하기 위한 방법을 공지한다. 약간의 접점 기하학 형상에서, 반응기 압력이 배리어층을 포함하는 질화 티타늄의 형성동안 감소되면, 비아의 측벽상의 배리어층의 두께는 증가한다. 이것은 알루미늄 충진재가 비아의 측벽을 따라서 보다 쉽게 이동할 수 있게 하여, 결국 비아를 보다 양호하게 충진한다. 특히, 배리어층을 포함하는 질화 티타늄은 배리어층이 알루미늄과 다소 반응할 수 있어, 비아의 측벽을 따라서 알루미늄을 끌어들이도록, 두께를 최소화하고 티타늄 함량을 최소화할 필요가 있다.
1997년 3월 출원된 난등의 미국특허 제 호( 본 출원인의 Docket No. 1819)는 질화 티타늄 배리어층을 증착할 때 질화 티타늄 배리어층의 결정 방위를 제어하는데 사용될 수 있는 다양한 공정 기술을 공지한다. 더욱이, 질화 티타늄 배리어층의{200} 결정 방위를 증가함으로써, 이 층의 저항력은 감소된다.
전통적으로 스퍼터링된 막 또는 층을 포함하는 질화 티타늄은 질소가스와 조합한 아르곤 가스와 같은 불활성 가스로부터 만들어진 플라즈마로 티타늄 타깃을 접촉함으로써 기판상에 증착된다. 타깃으로부터 스퍼터링된 티타늄의 일부분은 질소 가스와 반응하여 플라즈마에 의해 활성되어져 질화 티타늄을 만들고, 가스 상 혼합물(gas phase mixture)은 기판과 접촉하여 기판상에 층을 형성한다. 이와 같은 전통적으로 스퍼터링된 층을 포함하는 질화 티타늄은 접점 비아의 고온 알루미늄 충진재에 알맞은 습식층으로서 작용한다. 일반적으로 비아의 양호한 충진재는 약 500℃보다 적은 기판 표면 온도에서 성취되지 않는다.
저온에서 알루미늄 충진재를 제공하기 위해서, 엑수 등(상술한 미국 특허 출원 제 08/511,825 호)은 부드러운 캐리어층으로서 작용할 수 있는 배리어층을 포함하는 질화 티타늄을 만들고, 알루미늄을 저온(예를 들어 350℃ 보다 낮은 온도)에서 배리어층 표면위로 흐를 수 있게 하는 기술을 개발했다. 엑스 등에 의해 기술된 전형적인 배리어층은 비아의 표면에 증착된 제 1 층의 티타늄(Ti)과, 제 1의 티타늄층의 표면에 증착된 제 2 층의 질화 티타늄(TiN)과, 최종적으로 제 2 층의 질화 티타늄에 증착된 TiNx층을 포함하는 3개 층의 조합이다. 3개 층은 여기서 후술하는 이온 금속 플라즈마(IMP)를 사용해서 증착된다. 전형적으로, 제 1 층의 티타늄은 약 100 Å 내지 200 Å 두께이고, 제 2 층의 TiN은 약 800 Å 두께이고, 제 3 층의TiNx은 약 60 Å이다. 약 5의 어스팩트비를 홀에서 0.25μ을 가지는 접점 비아의 양호한 충진이 성취될지라도, 알루미늄의 결정방위는 {111}함량에서 낮고, 알루미늄 상호접속에 대해 낮은 전자이동(EM)성능을 나타낸다. 더욱이, 기준으로서 Si로 10억분의 1로 측정된 알루미늄의 반사율은 약 50%보다 적으므로, 계속되는 리쏘그래픽 인덱싱은 더욱 어렵다. 그리고 나서 EM 성능을 개선하고 계속되는 리쏘그래픽 공정단계에 도움을 주기위해서 알루미늄{111} 함량을 증가하는 것이 바람직하다.
IMP 기술을 사용해서 증착한 (Ti 또는 /TiNx)/TiN/TiNx배리어층의 개선이 100 Å 내지 500 Å(특정 기하학 형상은 상부 두께 제한값을 제어함) 보다 큰 범위로 제 1 층의 Ti 또는 /TiNx의 두께를 증가하고; 약 100 Å보다는 크고 800 Å보다는 적은(양호하게는 600 Å보다 적은) 범위로 제 2 층의 TiN의 두께를 감소하고; 약 50 원자% 티타늄(화학량론적으로)으로부터 약 100 원자% 티타늄 범위로 Ti 함량을 제공하도록 제 3 층의 TiNx의 적용을 제어함으로서 성취될 수 있음을 발견했다.제 1 층이 TiNx이면, Ti의 원자%는 적어도 40 원자% 이다. 적합하게는, 제 1 층은 100 원자% Ti이다. 추가로, 제 3 층의 TiNx이 제 2 층의 TiN의 증착의 끝에 형성되고 정략적인 Ti함량에서 시작하는 Ti 함량 변화도를 나타내고 약 100 원자%의 Ti 함량에서 종료하는 것이 바람직하다.제 3 층의 TiNx의 두께는 적합하게 약 15 Å 내지 약 500 Å범위이고, 100 원자% Ti 성분의 두께는약 15 Å 내지 약 500 Å범위이다. (Ti 또는 /TiNx)/TiN/TiNx배리어층의 개선으로 알루미늄이 높은 {111} 결정방위를 나타내는 알루미늄 상호접속 또는 알루미늄 비아 충진재의 층착을 할 수 있다. 더욱이, 얻어진 알루미늄층은 436nm에서 150퍼센트 이상의 반사율을 나타낸다. 이런 구조를 가지는 (Ti 또는 /TiNx)/TiN/TiNx배리어층이 특정 요소를 라인하는데 사용되면, 스퍼터링된 알루미늄으로 특정요소를 완전히 충진할 수 있다. 여기서, 특정 요소의 크기는 약 0.25 마이크론이고 어스팩트비는 약 6 : 1 만큼 높다.
제 3 층의 TiNx은 약 50℃ 내지 500℃ 범위, 적합하게는 약 200℃의 기판 온도에서 증착된다. 장치 구조가 상호 접속이면, 제 3 층의 TiNx은 5mT 내지 40mT 범위, 적합하게는 25 mT의 압력으로 증착될 수 있다. 장치 요소가 비아이면, 제 3 층의 TiNx은 5mT 내지 10mT 범위, 적합하게는 10 mT의 압력으로 증착해야한다. 그리고 나서 알루미늄 충진재는 약 350℃ 내지 500℃ 범위, 적합하게는 약 400℃의 기판 온도에서 증착된다. 알루미늄은 1mT 내지 4mT 범위, 적합하게는 2mT의 감소 압력으로 증착된다.
도 1은 이온 금속 플라즈마(IMP)에 의해 물리 기체 증착을 증대할 수 있는 처리 챔버의 요소들을 도시하는 사시도.
도 2는 본 발명에 기술한 종래 장치와 방법을 사용해서 213을 통해 고 어스펙트비내에 형성된 전도성 접점(218)의 개략도.
도 3a는 엑수(Xu)등의 미국 특허출원 제 08/511,825 호에 참조로 기술된 종류의 Ti/TiN/TiNx배리어층에 걸쳐서 증착된 알루미늄막에 대한 X-레이 굴절율(XRD)의 곡선이다(여기서 상기이 알루미늄막은 소망한 것보다 낮은 {111} 결정 방위 함량을 나타내고 약 50%보다 적은 반사율( Si을 기준으로 10억분의 1로 측정함)을 나타낸다).
도 3b는 여기서 기술한 제 1 양호한 실시예를 사용해서 만든 Ti/TiN/TiNx배리어층에 걸쳐서 증착된 알루미늄막에 대한 XRD의 곡선이다(여기서 상기 알루미늄막은 고 {111} 함량을 나타내고 약 195%의 반사율을 나타낸다).
도 3c는 배리어층의 증착동안 기판온도가 매우 높은 것을 제외하고는, 도 3B에 도시한 배리어층을 만드는데 사용된 양호한 실시예를 사용한 Ti/TiN/TiNx배리어층에 증착된 알루미늄막에 대한 XRD의 곡선이다(여기서 상기 알루미늄막은 소망이 것보다 낮은 {111} 함량을 나타내고 약 50%의 반사율을 나타낸다).
도 3d는 여기서 기술한 제 2 양호한 실시예를 사용해서 만든 Ti/TiN/TiNx배리어층에 걸쳐서 증착된 알루미늄막에 대한 XRD의 곡선이다(여기서 상기 알루미늄막은 고 {111} 함량을 나타내고 약 210%의 반사율을 나타낸다).
도 4는 종래의 구조를 가지고 종래 방법으로 제작된 Ti/TiN/TiNx배리어층에 증착된 알루미늄막에 대한 반사율과 비교한, 여기에 기술한 제 1, 2 양호한 실시예의 구조를 가지고 방법으로 제작된 Ti/TiN/TiNx배리어층에 증착된 알루미늄막에 대한 반사율을 도시하는 바 그래프.
도 5a는 여기서 기술한 제 3 양호한 실시예의 구조를 가지고 방법을 사용해서 만든 Ti/TiN/TiNx배리어층에 걸쳐서 증착된 알루미늄막에 대한 XRD의 곡선이다(여기서 상기 알루미늄막은 약 78Å의 AFM 조도(rms)를 나타낸다).
도 5b는 여기서 기술한 제 4 양호한 실시예의 구조를 가지고 방법을 사용해서 만든 Ti/TiN/TiNx배리어층에 걸쳐서 증착된 알루미늄막에 대한 XRD의 곡선이다(여기서 상기 알루미늄막은 약 47Å의 AFM 조도를 나타낸다).
도 6a는 100Å Ti/ 250ÅTiN/ 100ÅTiNx의 단면 두께 프로필을 가지는 Ti/TiN/TiNx배리어층에 대한 원자 조성 프로필을 도시한 도면.
도 6b는 200Å Ti/ 500ÅTiN/ 100ÅTiNx의 단면 두께 프로필을 가지는 Ti/TiN/TiNx배리어층에 대한 원자 조성 프로필을 도시한 도면.
도 6c는 200Å Ti/ 250ÅTiN/ 250ÅTiNx의 단면 두께 프로필을 가지는 Ti/TiN/TiNx배리어층에 대한 원자 조성 프로필을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명*
112: 타깃 음극 114: 코일
116: 전압 118: 기판
211: 실리콘층 212: 제 1 층의 티타늄
214: 제 2 층의 질화 티타늄
216: 제 3 층의 질화 티타늄
219: 도전층
본 발명은 Ti/TiN/TiNx배리어층 구조체와 이 구조체를 만드는 방법에 관한 것이다. Ti/TiN/TiNx배리어층 구조체는 높은 {111} 결정학 함량과 약 150% 이상의 반사율을 가진 겹침 알루미늄층을 증착할 수 있다. 더욱이, 배리어층 구조체를 사용해서 0.25보다 적은 마이크론과 5 : 1 보다 큰 어스팩트비를 가지는 비아를 워엄 알루미늄(warm aluminum) 충진할 수 있다.
I 정의
상세한 설명에 앞서, 본 명세서와 청구범위에 기재된 반도체는 반도체의 거동 특성을 가지는 종래에 알려진 다양한 재료를 포함하며, 플라즈마는 RF 그로우 방전(RF glow discharge)에 의해 활성화된 가스 또는 가스 반응제를 포함하며, 접점 재료는 알루미늄, 알루미늄 합금과 여기서 기술한 온도 범위에서 스퍼터링 시킬 수 있는 용융점을 가지는 다른 도전성 재료를 포함한다.
본 발명의 설명에 특히 중요한 용어는 아래에 정의되어 있다.
용어 AFM(Atomic Force Microscope)는 필름 표면 조도를 측정하는데 흔히 사용되는 기술이며, 여기서 필름 표면과 접촉하는 마이크로프로브는 필름을 가로질려 안내되고 마이크로프로브의 기계적 이동은 디지털 신호로 바뀌어서 그려진다. 이렇게 그려진 그림은 컴파일되고 표면 조도는 이 컴파일로부터 계산된다.
용어 알루미늄은 반도체 산업내에 전형적으로 사용된 종류의 알루미늄 합금을 포함한다. 이런 합금은 예를 들어 알루미늄-구리 합금, 알루미늄- 구리-실리콘 합금을 포함한다. 여기서 기술한 양호한 실시예는 약 0.5% 구리를 포함하는 알루미늄이다.
용어 어스팩트비는 전기 접점이 놓여지는 특정 개구의 높이 치수 대 폭 치수의 비이다. 예를 들어, 다층을 관통해 관형 형태로 연장하는 비아 개구는 높이와 직경을 가지며, 어스팩트비는 관형의 높이를 직경으로 나눈 비이다. 트렌치의 어스팩트비는 트렌치의 높이를 트렌치의 바닥에 있는 최소 이동 폭으로 나눈 비이다.
용어 특정 요소는 접점, 비아, 트렌치와 기판 표면의 국소부분을 구성하는 다른 구조체를 가르킨다.
용어이온 증착 스퍼터링과 용어 이온 금속 플라즈마(IMP)는 스퍼터 증착을 가르키고, 적합하게는 마그네트론 스퍼터 증착(자석이 타깃뒤에 위치되어 있음)을 가르킨다. 고 밀도, 도전 결합 RF 플라즈마는 스퍼터링 음극과 기판지지 전극사이에 위치되므로써, 스퍼터링된 배출물의 적어도 일부분은 기판에 도달할 때 이온 형태이다.
용어 반응성 이온 증착' 또는 반응성 이온 금속 플라즈마(IMP)는 반응성 가스가 스퍼터링동안 공급되며, 스퍼터링되어, 반응성 가스 요소를 포함하는 이온 증착 스퍼터링된 화합물을 생산하게 될 이온화 재료와 반응하는 이온 증착 스퍼터링을 가르킨다.
용어 반사율은 기준으로 Si로 10억분의 1로 측정한 반사율을 가르킨다.
용어SEM은 스캔닝 전자 마이크로스코프를 가르킨다.
용어 전통적인 스퍼터링은 기판상에 필름층을 형성하는 방법을 가르키는 것으로, 여기서 타깃은 스퍼터링되고 타깃으로부터 스퍼터링된 재료는 타깃과 기판사이를 통과해서 기판상에 필름층을 형성하고, 타깃으로부터 나온 스퍼터링된 타깃 재료의 대부분이 기판에 도달하기 전 이온화하는데 아무런 수단이 제공되어 있지 않다. 전통적인 스퍼터링을 제공하기 위해 형상된 하나의 장치는 미국 특허 제 5,320,728 호에 기재되어 있으며, 이것을 본원 발명에 참조로 사용한다. 이런 전통적인 스퍼터링 형상에 있어서, 이온화되는 타깃 재료의 퍼센테이지는 타깃으로부터 스퍼터링된 것보다 10% 이하, 통상적으로 1% 이하이다.
용어 워엄 알루미늄은 전통적인 스퍼터링 기술을 사용해서 적용한 알루미늄을 가르키며, 여기서 알루미늄의 적용동안 기판온도는 약 350℃와 450℃ 사이의 범위이다.
용어XPS 는 X-레이 포토일렉트론 스텍트로스코피( 종래에 ESCA(Electon Spectroscopy for Chemical Analysis)분석 기술)를 가르키며, 여기서 X-레이의 빔은 한 샘플에 조사된다. 포토일렉트론, 샘플 요소 조성물의 특성과 각 요소의 대응 결합 에너지는 방출되어 일렉트론 에너지 분석기에 의해 검출된다. 감도 인자(sensitivity factor)는 샘플내의 여러 요소의 원자% 조성물로 포토일렉트론의 측정된 운동 에너지를 변형하는데 사용된다. 샘플 표면에 있는 원자% 조성물을 검출하는 외에도, 샘플의 두께에 걸쳐 있는 조성물에 대한 정보는 깊이를 프로필함으로서 얻을 수 있다. 이 경우에, 샘플 재료는 아르곤 이온과 같은 불활성 이온을 사용해서 점진적으로 스퍼터링된다. 각 증분에서, XPS분석이 실행된다.
용어XRD(X-ray Diffraction)은 결정 방위를 측정하는데 흔히 사용되는 기술을 가르키며, 여기서, 특정 파장에 있는 방사선은 특징지워질 재료를 통과하고, 통과한 재료에 의해 발생된 방사선의 회절은 측정된다. 맵이 만들어지고 맵은 회절 패턴을 나타내고, 이 맵을 근거로 결정 방위는 계산된다.
II. 본 발명을 실행하기 위한 장치
본 발명의 방법을 수행할 수 있는 처리 시스템은 어플라이드 매터리얼사(캘리포니아 산타 클라라 소재) 상표명 Endura Integrated Processing System이다. 이 공정 시스템은 특별히 도면에 도시하고 있지만, 도 1에 도시한 처리 요소는 이와 같은 Integrated Processing System내에 포함된 저압 처리챔버중 하나내에서 작동될 수 있다. 이 시스템은 미국 특허 제 5,186,718 호와 제 5,236,868 호에 도시하고 기술되어 있으며, 이에 대한 상세한 설명은 본원 발명의 참조로 사용된다. 도 1을 참조하면, 본 발명의 부드러운 표면의 저 저항력의 질화 티타늄 배리어층을 형성하기 위한 하나의 저압 공정 챔버는 표준 스퍼터 자석(110)(스퍼터링 플라즈마를 한정하고, 스퍼터링 속도를 증가할 수 있음)과 약 23kW까지의 전압에서 작동하는 스퍼터링 타깃 음극(112)을 사용한다.
예 1
본 발명의 Ti/TiN/TiNx배리어층 구조를 형성하기 위해서, 약 3.55cm(14인치)의 티타늄 타깃 음극이 사용되고, DC 전압은 약 4kW 내지 8kW의 범위로 이 음극에 적용된다. 20.3cm(8인치) 직경의 실리콘 웨이퍼를 포함하는 기판(118)은 타깃 음극(112)으로부터 약 14 cm(5.5인치) 떨어져 위치되어 있다. 높은 밀도, 유도 결합 RF 플라즈마는 약 0.5kW 내지 6kW의 범위(적합하게는 약 1.5kW 내지 4kW의 범위)의 와트량에서, 약 100kHz 내지 60 MHz(적합하게는 약 2 MHz)의 범위에 거쳐서 RF 전압(116)을, 적어도 1 회전수부터 약 10회전수(적합하게는 약 1 내지 3 회전수)까지 가지는 코일에 가하므로써 타깃 음극(112)과 기판(118)사이의 영역내에서 발생된다. 전형적으로, 코일은 물의 냉각을 허용하는 금속관으로부터 제작되고, 약 0.32cm(0.125 인치)의 직경을 가진다. 그러나, 코일은 시트 또는 리본, 또는 소망의 기능을 제공하는 다른 형태로부터 제작될 수 있다. 코일(114)은 타깃(112)과 기판(118)사이의 플라즈마 영역을 둘러싼다. 전형적으로, 0 내지 약 -300 V DC, 적합하게는 약 100 W 범위의 기판 바이어스 전압이 기판(118) 또는 지지부재(120)에 가해져서 플라즈마로부터 기판까지 이온을 당기는 D.C. 자체 바이어스를 만든다.
질화 티타늄 배리어층을 형성하기 위한 양호한 장치가 플라즈마를 유도 결합하고 스퍼터링된 재료를 이온화하는 코일을 사용할지라도, 티타늄을 이온화하기 위한 다른 수단도 생각할 수 있다. 예를 들어, 여기서 참조로 사용한 미국 특허 제 4,911,814 호에 도시되고 기술된 바와 같은 ECR소오스, 또는 여기서 참조로 사용한 미국 특허 제 4,990,229 호에 도시한 바와 같은 헬리콘형 결합 장치(helicon type coupling device)도 또한 생각할 수 있다. 마찬가지로, 10 내지 100%의 이온화 퍼센테이지를 가지는 증착 입자의 이온화 스트림을 공급하는 다른 장치는 본 발명을 실행하는데 사용될 수 있음을 알 수 있다. 이온화되고 이온화된 질소와 반응되어 질화 티타늄을 형성하는 티타늄 원자를 형성하기 위한 양호한 장치는 적합하게 스퍼터링 기술에 의해 형성되며, 티타늄 원자를 생성하기 위한 다른 수단도 생각할 수 있다. 예들 들어, 여기서 참조로 사용한, 도가니내에서 금속 또는 금속 합금을 증발하기 위한 미국 특허 제 4,944,961 호에 기술된 기술과 같은 티타늄 증발 기술도 특별히 생각할 수 있다.
III. (Ti 또는 /TiN x )/TiN/TiN x 배리어층의 구조
배리어층을 포함하는 부드러운 질화 티타늄을 만들어서, 집적회로의 비아, 관통홀 및 트렌치내의 전기 접점을 약 0.25 마이크론 만큼 적은 특정 요소 크기와 약 5 : 1 보다 큰 어스팩트비로 제작할 수 있다는 것을 보여 주고 있다. 높은 어스팩트비로 도전성 접점을 형성할 수 있는 것외에, 본 발명의 부드러운 배리어층은 확산 배리어를 제공하여 알루미늄과 같은 전기 접점 재료와 실리콘과 같은 기초 반도체 기판 재료사이의 상호 확산을 방지한다.
부드러운 배리어층 구조는 3개의 층의 스택을 포함한다. 보다 양호한 실시예에서, 제 1 층( 실리콘 또는 산화 실리콘과 같은 기초 기판위에 직접 적용됨)은 이온 증착 티타늄(Ti)이다. 제 1 층에 가해진 제 2 층은 이온 증착 질화 티타늄(TiN)이다. 제 2 층에 가해진 제 3 층은 이온 증착층,TiNx이며, 여기서 이 층의 조성은 약 50 원자% 티타늄으로부터 약 100 원자% 티타늄까지 변한다. 적합하게 티타늄 농도는 필수적으로 화학량론적 TiN에서 시작하고 순수 Ti를 향해 진행하는 변화도를 가진다. 계속적으로 증착되는 워엄 알루미늄과 TiNx표면의 반응에 대한 잠재력을 줄이기 위해서, 층의 표면에서 Ti 함량을 제어하는 것이 필요하다. TiNx층의 최상의 Ti은 수평, 도전성 상호접속을 위한 것인지 또는 고 어스팩트비 비아를 위한 것이지에 달려있다. 고 어스팩트비 비아는 비아에 알루미늄 충진재의 열역학 인력을 제공하도록 TiNx층내의 보다 높은 Ti함량을 요구한다. 그러나, 너무 높은 Ti 함량은 장치 성능에 부정적으로 부과하는 TiAl3의 생성을 야기한다. 고 어스팩트비 비아 분야에 알맞은 경우, TiNx층 티타늄 함량은 약 50%의 원자 농도로부터 약 100% Ti의 원자 농도를 향하는 변화도를 가지며, 약 15 Å보다 적은 Ti 상부 표면 두께는 비아의 완전한 충진을 제공하는 방법으로 비아로 워엄 알루미늄을 끌어당기는데 불충분하며, 반면에 약 300 Å이상의 Ti 상부 표면 두께는 해로운 량의 TiAl3형성을 야기한다.
전기 접점 또는 도전층은 부드러운 배리어층 구조체위에 적용된다. 여기서 기술한 접점 또는 도전층이 약 0.5 중량% 구리를 포함하는 알루미늄일지라도, 다른 도전성 재료는 여기에 기술한 부드러운 배리어층의 사용으로부터 이익을 준다. 연속적으로 적용된 도전성 재료의 {111} 결정학적 함량과 이것의 반사율은 상술한 개념을 사용해서 조정될 수 있다. 워엄 알루미늄에 대해서, 본 상세한 설명의 양호한 실시예에서, 알루미늄은 예를 들어 증발과 같은 스퍼터링외의 방법을 사용해서 적용될 수 있다. 알루미늄의 IMP 적용은 비아 측면상에 특정 등각성(conformality)을 제공하는 것처럼, 비아 충전에 약각의 장점을 제공하지만; 전통적으로 스퍼터링된 알루미늄이 양호하다. 왜냐하면, 이것은 알루미늄의 적용의 고가의 방법이기 때문이다. 워엄 알루미늄으로서 적용된(약 350℃ 내지 약 450℃의 온도 범위), 전통적으로 스퍼터링된 알루미늄에 대해서, 양호하게는 알루미늄은 0.5 mT 보다 크고 약 50 mT까지, 적합하게는 1 mT 와 30 mT 사이, 아주 적합하게는 1 mT와 4 mT사이의 범위의 감소 압력에서 적용된다. 알루미늄 두께는 적용분야에 따라 다르다.
도 2는 본 발명의 부드러운 배리어층 구조체(200)를 포함하는 트렌치 또는 비아(213)의 개략도이다. 구조체(200)는 겹침 산화 실리콘층(211)을 가지는 실리콘 베이스(210)를 포함하는 반도체 기판상에 형성되어 있다. 비아 또는 트렌치(213)는 산화 실리콘층(211)을 통해서 실리콘 베이스(210)까지 드라이 에칭함으로서 만들어진다. 구조체(200)는 3개의 층: Ti/TiN/TiNx를 포함한다. 제 1 층의 티타늄(212)은 산화 실리콘층(211)과 실리콘 베이스(210) 양자의 표면상에 이온 증착 스퍼터링되며; 제 2 층의 반응성 이온 증착 스퍼터링 질화 티타늄층(214)은 겹침 제 1 티타늄층(212)에 증착되며; 제 3 층의 이온 증착 스퍼터링 질화 티타늄(216)은 겹침 질화 티타늄층(214)에 증착된다. 티타늄층(212)의 이온 스퍼터링시, 규화 티타늄의 얇은 층(224)은 전형적으로 고온 어닐링시 비아(213)의 바닥에 형성됨). 그리고 나서 구조체(200)는 도전층(219)으로 채워진다. 비아 또는 트렌치(213)의 어스팩트비는 치수(222) 대 치수(220)의 비에 의해 설명된 바와 같고, 약 20 : 1 이고, 치수(220)는 약 0.25마이크론이다.
알루미늄은 약 500℃의 기판 온도에서 구조체(200)에서 전통적으로 스퍼터링된다. 약간의 경우에, 냉각 알루미늄 핵생성 층은 500℃에서 나머지 알루미늄의 증착전에 약 50℃의 기판 온도에서 증착된다. IMP을 사용해서 얻은 배리어층 구조체(200)의 측벽상의 표면의 개선에 의해서, 냉간 알루미늄 핵생성 층을 사용할 필요성을 제거하는 것이 가능하므로, 단지 하나의 알루미늄 증착 챔버가 필요하다. 더욱이, 약 350℃ 내지 450℃의 온도 범위에서 워엄 알루미늄 증착이 실행될 수 있다. 본 발명의 특정 배리어층 구조체(200)가 사용되면, 높은 {111} 결정학적 방위 알루미늄의 추가의 이익이 얻어진다. 추가로, 특히 높은 어스팩트비 비아가 채워질 수 있다.
예 2
결정학적 {111} 함량이 전자이동을 방지할 만큼 충분히 높은 비아의 알루미늄 충진재를 얻기 위해서, Ti/TiN/TiNx배리어층(200)의 구조체는 다음과 같이 조정된다.
이온 증착 스퍼터링된 Ti의 제 1 층(212)의 두께는 약 300 Å이고; 반응성 이온 증착 스퍼터링된 TiN의 제 2 층(214)의 두께는 약 250 Å이고; 반응성 이온 증착 스퍼터링된 TiNx의 제 3 층(216)은 약 250 Å이다. TiNx층(216)의 조성물은 층(216)의 표면을 향해 초기에 50원자% Ti에서부터 약 100 원자% Ti의 범위이다.
알루미늄은 전통적인 스퍼터링을 사용해서, 약 400℃의 온도와 약 2 mT의 압력에서 비아(213)의 표면에 스퍼터링된다.
알루미늄 충진재의 {111} 결정학적 함량은 약 100%이다( 200은 XRD 곡선상에서 관찰되지 않음). 더욱이, 알루미늄 표면의 반사율은 약 199% 이다.
도 3a 내지 도 3d를 참조하면, 이들 도면은 편평한 산화 실리콘 표면을 겹침하는 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선을 도시한다.
도 3a는 상술한 기술을 사용해서 제작한 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선(310)을 도시하며, 여기서, 제 1 층의 Ti은 약 100 Å 두께이고; 제 2 층의 TiN은 약 800 Å 두께이고, 제 3 층의 TiNx는 약 150 Å 두께이다. 배리어층의 제작동안 사용된 공정 상태는 각층의 적용 동안 약 200℃의 기판(웨이퍼) 온도; 약 3.3의 DC/RF 전압비(이 전압 비는 계속해서 상세히 설명하겠다); 약 100 W의 기판에 대한 바이어스; 각 층의 적용동안 약 30 mT의 처리 챔버 압력을 포함한다. 워엄 알루미늄은 약 400℃의 기판 온도와 약 2 mT의 압력에서 전통적인 스퍼터링을 사용해서, Ti/TiN/TiNx배리어층의 표면위에 스퍼터링된다. 위에서 언급한 전압비는 이온화 장치(코일)에 대한 RF 전압에 의해 나누어진 스퍼터링 타깃에 가해진 DC 전압을 가르키며; 예를 들어 RF 코일의 2kW와 스퍼터링 타깃의 7kW인 경우에 전압비는 3.5이다.
XRD 곡선(310)에 의해 지적한 바와 같이, 임의 유닛의 회절의 세기는 y 축선상에 지적되어 있고 312가 붙어 있고, 2θ(입사각의 두배)는 x축선에 지적되어 있고 314가 붙어 있고, 알루미늄의 결정 방위는 소망의 {111}방위(316)와 비소망{200} 방위(319)(318에서 확대 도시함) 모두를 포함한다. 약 3,000의 피크 높이를 만드는 {111} 방위의 약한 신호는 워엄 증착된 알루미늄의 보다 많은 다결정 성질의 추가의 지시이다. 비소망{200} 방위 알루미늄의 존재는 800 Å인 TiN층의 두께에 기여한다.
도 3b는 상술한 기술을 사용해서 제작한 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선(320)을 도시하며, 여기서, 제 1 층의 Ti은 약 100 Å 두께이고; 제 2 층의 TiN은 약 250 Å 두께이고, 제 3 층의 TiNx는 약 150 Å 두께이다. 배리어층의 제작동안 사용된 공정 상태는 각층의 적용 동안 약 200℃의 기판(웨이퍼) 온도; 약 3.3의 DC/RF 전압비(이 전압 비는 계속해서 상세히 설명하겠다); 약 100 W의 기판에 대한 바이어스; 각 층의 적용동안 약 30 mT의 처리 챔버 압력을 포함한다. 워엄 알루미늄은 약 400℃의 기판 온도와 약 2 mT의 압력에서 전통적인 스퍼터링을 사용해서, Ti/TiN/TiNx배리어층의 표면위에 스퍼터링된다.
XRD 곡선(320)에 의해 지적한 바와 같이, 임의 유닛의 회절의 세기는 y 축선상에 지적되어 있고 322가 붙어 있고, 2θ는 x축선에 지적되어 있고 324가 붙어 있고, 알루미늄의 결정 방위는 소망의 {111}방위에 제한되며, 비소망{200} 방위(확대해서 328에 도시함)는 없다. 약 14,000 의 피크 높이를 만드는 {111} 방위의 보다 강한 신호는 워엄 증착된 알루미늄내의 보다 높은 {111} 함량의 추가의 지시이다. 알루미늄 증착이 도 3b에 도시한 XRD 곡선을 가질 수 있는 배리어층 구조는 본 발명의 보다 양호한 실시예중 하나이다.
도 3c는 상술한 기술을 사용해서 제작한 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선(330)을 도시하며, 여기서, 제 1 층의 Ti은 약 100 Å 두께이고; 제 2 층의 TiN은 약 250 Å 두께이고, 제 3 층의 TiNx는 약 150 Å 두께이다. 배리어층의 제작동안 사용된 공정 상태는 각층의 적용 동안 약 400℃의 기판(웨이퍼) 온도; 약 3.3의 DC/RF 전압비(이 전압 비는 계속해서 상세히 설명하겠다); 약 100 W의 기판에 대한 바이어스; 각 층의 적용동안 약 30 mT의 처리 챔버 압력을 포함한다. 워엄 알루미늄은 약 400℃의 기판 온도와 약 2 mT의 압력에서 전통적인 스퍼터링을 사용해서, Ti/TiN/TiNx배리어층의 표면위에 스퍼터링된다.
XRD 곡선(330)에 의해 지적한 바와 같이, 임의 유닛의 회절의 세기는 y 축선상에 지적되어 있고 332가 붙어 있고, 2θ는 x축선에 지적되어 있고 334가 붙어 있고, 알루미늄의 결정 방위 함량은 소망의 {111}방위(336)와 비소망{200} 방위(339)(338에서 확대 도시함) 모두를 포함한다. 약 34의 피크 높이를 만드는 {111} 방위의 매우 약한 신호는 알루미늄의 다결정성 정도가 도 3A에 도시한 알루미늄층의 것보다 크다는 것의 지시이다. 이것은 알루미늄의 {200} 결정 방위 플랙션(fraction)에 대해 증가된 피크 높이에 의해서 더욱 지지된다. 비소망 {200} 방위 알루미늄의 존재는 3개의 배리어층 각각에 사용된 400℃ 증착 온도에 기여한다.
도 3D는 상술한 기술을 사용해서 제작한 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선(340)을 도시하며, 여기서, 제 1 층의 Ti은 약 300 Å 두께이고; 제 2 층의 TiN은 약 250 Å 두께이고, 제 3 층의 TiNx는 약 150 Å 두께이다. 배리어층의 제작동안 사용된 공정 상태는 각층의 적용분야 동안 약 200℃의 기판(웨이퍼) 온도; 약 3.3의 DC/RF 전압비(이 전압 비는 계속해서 상세히 설명하겠다); 약 100 W의 기판에 대한 바이어스; 각 층의 적용동안 약 30 mT의 처리 챔버 압력을 포함한다. 여기서 처리 챔버 압력은 TiNx층의 적용동안 약 10 mT로 감소된다. 워엄 알루미늄은 약 400℃의 기판 온도와 약 2 mT의 압력에서 전통적인 스퍼터링을 사용해서, Ti/TiN/TiNx배리어층의 표면위에 스퍼터링된다.
XRD 곡선(340)에 의해 지적한 바와 같이, 임의 유닛의 회절의 세기는 y 축선상에 지적되어 있고 342가 붙어 있고, 2θ는 x축선에 지적되어 있고 344가 붙어 있고, 알루미늄의 결정 방위 함량은 어느 {200} 방위의 존재없이(348에서 확대 도시함) 소망의 {111}방위(346)에 제한된다. 약 27,000의 피크 높이를 만드는 {111} 방위의 매우 강한 신호는 워엄 증착된 알루미늄의 보다 많은 {111} 함량의 추가의 지시이다.( 도 3b에 설명한 본 발명의 다른 양호한 실시예에서 얻어진 것보다 크게 높으며, 여기서 TiNx층은 30mT에서 증착된다). 알루미늄 증착이 도 3d에 도시한 XRD 곡선을 가질 수 있는 배리어층 구조는 본 발명의 보다 양호한 실시예중 하나이다.
도 4는 상술한 4개의 중 3개의 알루미늄 Ti/TiN/TiNx구조체와 다른 하나의 구조체에 대한 반사율을 도시한다. 특히, 바 그래프(400)는 y 축선상에 퍼센트 반사율( 기준으로 Si)을 도시하고 410이 붙어 있다. x 축선상의 각 바는 다른 알루미늄 Ti/TiN/TiNx구조체를 나타낸다.
바(412)는 도 3b에 도시한 XRD곡선내에 도시한 알루미늄/Ti/TiN/TiNx구조체에 대한 알루미늄층이 반사율을 도시한다. 바(414)는 전체 알루미늄/Ti/TiN/TiNx구조체를 만드는데 사용된 방법이 전체 도 3b 구조체를 만드는데 사용된 방법과 동일하지만, Ti층의 두께가 300Å인 Ti/TiN/TiNx구조체위에 증착된 알루미늄층의 반사율을 도시한다. 바(416)는 도 3a XRD곡선내에 도시한 알루미늄/Ti/TiN/TiNx구조체에 대한 알루미늄층이 반사율을 도시한다. 바(418)는 도 3c XRD곡선내에 도시한 알루미늄/Ti/TiN/TiNx구조체에 대한 알루미늄층이 반사율을 도시한다.
도 4는 일반적으로 보다 높은 알루미늄{111}결정 방위가 직접 증가된 알루미늄 반사율과 관련이 있다는 것을 보여준다.
반사율의 추가의 개선( 알루미늄층의 표면 조도의 감소를 동반함)은 제 3 층의 TiNx의 조성 변화도를 변경함으로써 얻을 수 있다. 우리는 TiNx증착 단계의 말단에 증착하는 순수 Ti의 두께의 증가로 인하여, 반사율의 개선과 보다 부드러운 표면 알루미늄을 얻을 수 있다는 것을 발견했다. 특히, 반사율은 약 210% 내지 약 220%로 증가되고 표면 조도(AFM을 사용해서 결정)는 78Å 내지 47Å으로 감소된다.
도 5a와 도 5b는 TiNx증착 단계의 말단에 Ti의 다른 두께를 가지도록 제조된 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선을 나타낸다. 배리어층 구조체는 상술한 기술을 사용해서 제조된다. 특히, 각경우에, 제 1 층의 Ti의 두께는 300Å이고, 제 2 층의 TiN층의 두께는 250Å이다. 모든 배리어층은 약 200℃의 기판 온도와 10mT의 처리 챔버 압력에서 증착된다.
도 5a는 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선을 나타내며, TiNx증착 시간은 약 15초이고, TiNx층의 두께는 결국 약 180 Å이다. 회절 세기는 y축선상에 도시되며 512 가 붙어 있고, 2θ는 x축선에 지적되어 있고 514가 붙어 있고, 곡선 510은 약 28,000 세기의 강한{111} 알루미늄의 결정 방위 피크(516)를 나타내고, 검출가능한 {200} 결정 방위는 없다.
도 5b는 Ti/TiN/TiNx배리어층의 표면에 가해진 워엄 알루미늄에 대한 XRD곡선을 나타내며, TiNx증착 시간은 약 30초이고, TiNx층의 두께는 결국 약 360 Å이다. 회절 세기는 y축선상에 도시되며 522 가 붙어 있고, 2θ는 x축선에 지적되어 있고 524가 붙어 있고, 곡선 520은 약 39,000 세기의 강한{111} 알루미늄의 결정 방위 피크(526)를 나타내고, 검출가능한 {200} 결정 방위는 없다. 알루미늄 표면에 대한 반사율은 약 220% 이고 AFM 표면 조도는 약 47Å이다.
IV. 배리어층과 알루미늄의 적용 방법
여기에 기술한 양호한 실시예의 장치는 상술한 상표명 Endura Integrated Processing System로 제작되고, 도 1에 도시한 요소는 Integrated Processing System내에 포함된 저압 처리 챔버중 하나내에 존재된다.
예 3
아래의 설명은 약 5 : 1의 어스팩트비를 가지는 0.25μ특정 요소 크기 비아의 표면에 Ti/TiN/TiNx배리어층의 제조에 관한 것이다.
도 2를 참조하면, 비아는 산화 실리콘층(211)을 통해 실리콘 베이스(210)로 드라이 에칭함으로서 만들어진다. 구조체(200)는 3개의 층: Ti/TiN/TiNx를 포함한다. 제 1 층의 티타늄(212)은 산화 실리콘층(211)과 실리콘 베이스(210)의 표면상에 이온 증착 스퍼터링되며(IMP 스퍼터링); 제 2 층의 반응성 이온 증착 스퍼터링(반응성 IMP 스퍼터링) 질화 티타늄층(214)은 겹침 제 1 티타늄층(212)에 증착되며; 제 3 층의 이온 증착 스퍼터링 TiNx(216)은 겹침 질화 티타늄층(214)에 증착된다. (티타늄층(212)의 이온 스퍼터링시, 규화 티타늄의 얇은 층(224)은 전형적으로 고온 어닐링시 비아(213)의 바닥에 형성됨). 그리고 나서 구조체(200)는 도전층(219)으로 채워진다.
20.3 cm(8인치) 직경 기판의 표면상에 Ti의 분당 약 700Å의 이온 증착 스퍼터링을 얻기 위해서, 2 MHz( = 2.5 kW)의 RF 전압이 코일(114)에 가해지고, 반면 4 kW의 DC전압이 티타늄 음극(112)에 가해지고, 약 100 와트의 DC 바이어스가 기판 도금 전극(120)에 가해진다. Ti증착은 약 30 mT에서 수행된다. 이 압력은 약 65 sccm의 아르곤 공급속도에 대응된다. 기판 표면상의 온도는 약 200℃이다.
제 1 층의 Ti 표면위에 분당 약 250Å의 TiN 반응성 이온 증착 스퍼터링을 얻기 위해서, 2 MHz( = 2.5 kW)의 RF 전압이 코일(114)에 가해지고, 반면 5 kW의 DC전압이 티타늄 음극(112)에 가해지고, 약 100 와트의 DC 바이어스가 기판 도금 전극(120)에 가해진다. TiN 증착은 약 30 mT에서 수행된다. 이 압력은 상표명 어플라이드 매터리얼스 엔두라 집적 처리 시스템내에 약 10 sccm의 아르곤 공급속도와 약 70 sccm의 질소 공급속도에 대응된다. 기판 표면상의 온도는 약 200℃이다.
제 2 층의 TiN 표면에 분당 약 600Å의 TiNx에 대한 반응성 이온 증착 스퍼터링 속도를 얻기 위해서, 처리 상태는 제 2 층의 TiN에 대해 특정된 것에 설정되지만; TiNx층의 스퍼터링 초기에, 처리 챔버로의 질소 가스의 흐름은 불연속된다. 티타늄 타깃은 TiN 증착동안 질화되고, TiN은 계속해서 질소 가스 흐름이 불연속된 후 제한 시간 주기동안 생성된다. 전형적으로, TiN증착을 기준으로 정해진 작업 조건하에서, 그러나 챔버로 질소 가스의 흐름을 불연속하는 경우, 타깃의 질화된 부분은 5 내지 10 초 스퍼터링된다. 제 2 층의 TiN이 보다 두꺼우면 두꺼울수록, 타깃의 질화된 부분이 스퍼터링되기전 시간 주기는 보다 길다. 특정예에서, TiNx층 증착은 처리 챔버로의 질소의 흐름을 불연속한 후 약 15초 주기동안 실행된다.
계속해서, 약 6,000 Å 두께의 알루미늄층이 전통적인 스퍼터링 기술을 사용해서, 약 400℃의 기판 온도와 약 2 mT의 압력으로 비아 표면상에 스퍼터링된다. 완전한 비아 충진( 포토마이크로그래피내에 입증된 보이드(void)는 반드시 없음)은 상술한 바와 같이 제조된 Ti/TiN/TiNx배리어/습식층을 사용해서 접점 비아에서 성취된다.
V. 배리어층 구조체내에 개별층의 조성
도 6a 내지 도 6c는 상부로부터, 제 3 층의 TiNx, 그리고 제 2 층의 TiN과 그리고 나서 산화 실리콘에 놓여 있는 제 1 층의 Ti을 분석한 바와 같은 3개의 배리어층의 원자 조성을 도시한다.
도 6a에 도시한 그래프 610은 XPS 분석 공정동안 층이 스퍼터링될 때 특정 배리어층의 조성을 도시한다. 아르곤 이온을 사용해서 스퍼터링된 재료의 원자 조성은 y 축선상에 나타나고, 612가 붙어 있고 원자 퍼센트를 가르킨다. 분석 공정의 시간은 x 축선상에 나타나고, 614가 붙어 있고 초를 가르킨다. 곡선 616은 분석될 층의 Ti 함량을 나타내고, 곡선 618은 분석될 층의 N 함량을 나타낸다. 곡선 620은 분석 처리 스퍼터링동안 기판의 분화구로부터 나온 산물인 산소를 나타낸다. 곡선 622는 또한 분석 기술의 산물인 실리콘을 나타낸다.
그래프 610 은 약 100 Å의 Ti 두께와 약 250 Å의 TiN 두께와, 약 100 Å의TiNx두께를 가진 배리어층을 나타내며, 여기서, TiNx층 증착은 증착 처리 챔버로의 질소 가스 흐름의 차단후 약 8 초의 주기동안 연속된다.
도 6b에 도시한 그래프 630은 도 6a를 참고로 설명한 분석 기술을 사용해서 결정된 제 2 배리어층 구조체의 조성을 도시한다. 분석될 층의 원자 조성은 y 축선상에 나타나고, 632가 붙어 있고 원자 퍼센트를 가르킨다. 분석 공정의 시간은 x 축선상에 나타나고, 634가 붙어 있고 초를 가르킨다. 곡선 636은 분석될 층의 Ti 함량을 나타내고, 곡선 638은 분석될 층의 N 함량을 나타낸다. 곡선 640은 산소 산물을 나타내고 곡선 642는 실리콘 산물을 나타낸다.
그래프 630은 약 200 Å의 Ti 두께와 약 500 Å의 TiN 두께와, 약 100 Å의TiNx두께를 가진 배리어층을 나타내며, 여기서, TiNx층 증착은 증착 처리 챔버로의 질소 가스 흐름의 차단후 약 8 초의 주기동안 다시 연속된다.
도 6c에 도시한 그래프 650은 도 6a를 참고로 설명한 분석 기술을 사용해서 결정된 제 3 배리어층 구조체의 조성을 도시한다. 분석될 층의 원자 조성은 y 축선상에 나타나고, 652가 붙어 있고 원자 퍼센트를 가르킨다. 분석 공정의 시간은 x 축선상에 나타나고, 654가 붙어 있고 초를 가르킨다. 곡선 656은 분석될 층의 Ti 함량을 나타내고, 곡선 658은 분석될 층의 N 함량을 나타낸다. 곡선 660은 산소 산물을 나타내고 곡선 662는 실리콘 산물을 나타낸다.
그래프 650은 약 200 Å의 Ti 두께와 약 250 Å의 TiN 두께와, 약 250 Å의TiNx두께를 가진 배리어층을 나타내며, 여기서, TiNx층 증착은 증착 처리 챔버로의 질소 가스 흐름의 차단후 약 20 초의 주기동안 연속된다.
이들 구조체은 싱글 Ti 스퍼터링 타깃을 사용해서, 싱글 공정 챔버내에서 얻을 수 있고, 연속 공정으로 제조될 수 있다. 배리어층의 우수한 기능성을 조합해서, 이런 배리어층 구조체를 만드는 것은 간단하며, 이런 간단성은 반도체 장치 제조를 매우 흥미있게 만든다. 특히, 여기서 기술한 배리어층 구조체와 제조 방법은 전자이동 문제를 감소하는 높은 알루미늄{111} 결정 방위로 알루미늄 포함 층을 형성할 수 있다. 더욱이, 여기에 기술한 배리어층 구조체와 제조 방법을 사용해서, 리쏘그래픽 인덱싱에 유익한 높은 반사율 알루미늄 포함 층을 형성할 수 있다.
상술한 양호한 실시예는 본 기술의 당업자가 본 상세한 설명을 보고 아래에 청구된 주 내용에 따르는 이런 실시예를 확장할 수 있는 한 본 발명의 범주를 제한하고자 하는 것은 아니다.

Claims (21)

  1. 약 100 Å 내지 500 Å보다 큰 범위의 두께를 가지는 제 1 층의 Ti 또는 /TiNx과,
    약 100 Å보다는 크고 800 Å보다는 적은 범위의 두께를 가지는 제 2 층의 TiN과,
    약 15 Å 내지 500 Å의 범위의 두께를 가지는 제 3 층의 TiNx을 포함하는 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  2. 제 1항에 있어서, 상기 제 1 층의 TiNx의 Ti 함량은 적어도 40 원자%인 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  3. 제 1항에 있어서, 상기 제 2 층의 TiN의 두께가 약 500 Å보다 적은 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  4. 제 1항에 있어서, 상기 제 3 층의 TiNx의 두께는 약 400 Å보다 적은 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  5. 제 1항에 있어서, 상기 제 3 층의 TiNx의 Ti 함량은 약 50 원자% 내지 100 원자%이고 상기 제 3 층의 제 1 부분이 상기 50 원자%이고 상기 제 3 층의 마지막 부분이 상기 100 원자% Ti인 변화도를 따르는 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  6. 제 5항에 있어서, 상기 100 원자% Ti성분의 두께는 약 15Å 내지 약 300 Å범위인 것을 특징으로 하는 특정 구조체를 가지는 배리어층.
  7. 제 1항의 배리어층을 포함하고 상기 제 3 층의 TiNx의 표면에 가해진 알루미늄 포함 도전층을 가지는 것을 특징으로 하는 구조체.
  8. 제 5항의 배리어층을 포함하고 상기 제 3 층의 TiNx의 표면에 가해진 알루미늄 포함 도전층을 가지는 것을 특징으로 하는 구조체.
  9. 제 7항에 있어서, 상기 알루미늄 포함층은 적어도 90 원자% 알루미늄을 포함하는 것을 특징으로 하는 구조체.
  10. 제 8항에 있어서, 상기 알루미늄 포함층은 적어도 90 원자% 알루미늄을 포함하는 것을 특징으로 하는 구조체.
  11. 제 9항에 있어서, 상기 알루미늄 포함층은 필수적으로 {200} 결정학적 함량을 나타내지 않은 것을 특징으로 하는 구조체.
  12. 제 10항에 있어서, 상기 알루미늄 포함층은 필수적으로 {200} 결정학적 함량을 나타내지않은 것을 특징으로 하는 구조체.
  13. 제 11항에 있어서, 상기 알루미늄 포함층은 150%의 초과 반사율을 나타내는 것을 특징으로 하는 구조체.
  14. 제 12항에 있어서, 상기 알루미늄 포함층은 190%의 초과 반사율을 나타내는 것을 특징으로 하는 구조체.
  15. 알루미늄 포함층/Ti/TiN/TiNx구조체를 만드는 방법에 있어서,
    상기 알루미늄 포함층의 결정 방위는 필수적으로 {111}이며,
    상기 방법은 IMP 기술을 사용해서 약 100 Å 내지 500 Å보다 큰 범위의 두께를 가지는 제 1층의 Ti 또는 /TiNx을 가하는 단계와,
    반응성 IMP 기술을 사용해서 약 100 Å보다는 크고 800 Å보다는 적은 범위의 두께를 가지는 제 2층의 TiN을 가하는 단계와,
    반응성 IMP 기술을 사용해서 약 15 Å 내지 500 Å의 범위의 두께를 가지는 제 3층의 TiNx를 가하는 단계 포함하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서, 상기 제 3층의 TiNx의 상기 반응성 IMP 증착동안 질소 함량을 상기 TiNx층 표면에서 100 원자% Ti성분을 만들도록 제어하는 것을 특징으로 하는 방법.
  17. 제 16항에 있어서, 상기 100 원자% Ti성분의 두께는 약 15Å 내지 300 Å보다 적은 범위인 것을 특징으로 하는 방법.
  18. 제 15항에 있어서, 상기 배리어층은 약 400 ℃보다 적은 기판 온도에서 증착하는 것을 특징으로 하는 방법.
  19. 제 18항에 있어서, 상기 배리어층은 약 200 ℃ 이하의 기판 온도에서 증착하는 것을 특징으로 하는 방법.
  20. 제 18항에 있어서, 상기 제 3층의 TiNx을 약 0.5 mT 내지 약 30 mT범위의 처리 챔버 압력에 가하는 것을 특징으로 하는 방법.
  21. 제 20항에 있어서, 상기 압력을 약 10 mT 이하인 것을 특징으로 하는 방법.
KR1019980010682A 1997-03-27 1998-03-27 배리어층,배리어층을포함하는구조체및구조체제조방법 KR100522899B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US82491197A 1997-03-27 1997-03-27
US08/824,911 1997-03-27
US8/824,911 1997-03-27

Publications (2)

Publication Number Publication Date
KR19980080769A true KR19980080769A (ko) 1998-11-25
KR100522899B1 KR100522899B1 (ko) 2006-03-09

Family

ID=25242622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010682A KR100522899B1 (ko) 1997-03-27 1998-03-27 배리어층,배리어층을포함하는구조체및구조체제조방법

Country Status (5)

Country Link
US (1) US6420260B1 (ko)
EP (1) EP0867940A3 (ko)
JP (2) JP4240570B2 (ko)
KR (1) KR100522899B1 (ko)
TW (1) TW460597B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560296B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
EP0875923A3 (en) * 1997-04-30 1999-11-03 International Business Machines Corporation Multilayer metallization structure comprising a group IVA metal
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
EP1022352A3 (en) * 1998-12-28 2002-01-02 Infineon Technologies North America Corp. Method for forming metal interconnects with increased electromigration lifetime
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
JP3408463B2 (ja) 1999-08-17 2003-05-19 日本電気株式会社 半導体装置の製造方法
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6944922B2 (en) * 2002-08-13 2005-09-20 Trikon Technologies Limited Method of forming an acoustic resonator
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
US7776757B2 (en) * 2009-01-15 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k metal gate devices
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120270389A1 (en) * 2011-04-20 2012-10-25 United Microelectronics Corp. Method for manufacturing interconnection structure and of metal nitride layer thereof
US8802578B2 (en) * 2012-07-13 2014-08-12 Institute of Microelectronics, Chinese Academy of Sciences Method for forming tin by PVD
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
KR20200089789A (ko) 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113871344A (zh) * 2020-06-30 2021-12-31 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514437A (en) 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4911894A (en) 1987-07-22 1990-03-27 William B. Retallick Catalytic air cleaner
US4944961A (en) 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US4990229A (en) 1989-06-13 1991-02-05 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US5472912A (en) 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5141897A (en) 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5320728A (en) 1990-03-30 1994-06-14 Applied Materials, Inc. Planar magnetron sputtering source producing improved coating thickness uniformity, step coverage and step coverage uniformity
US5236868A (en) 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPH04221822A (ja) 1990-12-21 1992-08-12 Kazuo Tsubouchi 堆積膜形成法
KR940004256B1 (en) 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5262361A (en) 1992-01-07 1993-11-16 Texas Instruments Incorporated Via filling by single crystal aluminum
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
DE69323513T2 (de) 1992-07-27 1999-08-12 St Microelectronics Inc Planaxer Kontakt mit einer Lücke
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5346600A (en) 1992-08-14 1994-09-13 Hughes Aircraft Company Plasma-enhanced magnetron-sputtered deposition of materials
EP0594300B1 (en) 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH06275559A (ja) * 1993-03-24 1994-09-30 Toshiba Corp 半導体装置の製造方法
US5360524A (en) 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
JPH0741949A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
US5412250A (en) 1993-09-24 1995-05-02 Vlsi Technology, Inc. Barrier enhancement at the salicide layer
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH07161813A (ja) 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5393700A (en) 1994-04-22 1995-02-28 Chartered Semiconductor Manufacturing Pte Ltd. Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use
US5526951A (en) 1994-09-30 1996-06-18 Texas Instruments Incorporated Fabrication method for digital micro-mirror devices using low temperature CVD
US5614437A (en) 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5464666A (en) 1995-02-06 1995-11-07 Air Products And Chemicals, Inc. Process for chemical vapor codeposition of copper and aluminum alloys
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc Halbleiterstrukturen
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5776831A (en) 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
US5925225A (en) 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560296B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법

Also Published As

Publication number Publication date
EP0867940A3 (en) 1999-10-13
TW460597B (en) 2001-10-21
JPH10312973A (ja) 1998-11-24
KR100522899B1 (ko) 2006-03-09
JP2009021635A (ja) 2009-01-29
US6420260B1 (en) 2002-07-16
EP0867940A2 (en) 1998-09-30
JP4240570B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
KR100522899B1 (ko) 배리어층,배리어층을포함하는구조체및구조체제조방법
US5925225A (en) Method of producing smooth titanium nitride films having low resistivity
US5882399A (en) Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US6238533B1 (en) Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US6313027B1 (en) Method for low thermal budget metal filling and planarization of contacts vias and trenches
JP3562628B2 (ja) 拡散バリア膜、多層配線構造、およびそれらの製造方法
US7074714B2 (en) Method of depositing a metal seed layer on semiconductor substrates
EP0875924A2 (en) Improved tantalum-containing barrier layers for copper
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
US6156647A (en) Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
Cerio et al. Film properties of Ti/TiN bilayers deposited sequentially by ionized physical vapor deposition
KR100753289B1 (ko) 알루미늄 상호접속에서의 전자이동을 감소시키기 위한웨팅/배리어 층의 테일러링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee