JP4240570B2 - {111}配向性の高いアルミニウムインターコネクトを実現するTi/TiN/TiN▲x▼下層 - Google Patents

{111}配向性の高いアルミニウムインターコネクトを実現するTi/TiN/TiN▲x▼下層 Download PDF

Info

Publication number
JP4240570B2
JP4240570B2 JP12262398A JP12262398A JP4240570B2 JP 4240570 B2 JP4240570 B2 JP 4240570B2 JP 12262398 A JP12262398 A JP 12262398A JP 12262398 A JP12262398 A JP 12262398A JP 4240570 B2 JP4240570 B2 JP 4240570B2
Authority
JP
Japan
Prior art keywords
layer
tin
aluminum
barrier layer
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12262398A
Other languages
English (en)
Other versions
JPH10312973A (ja
Inventor
キング−タイ ンガン ケニー
ラマスワミ セシャドリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10312973A publication Critical patent/JPH10312973A/ja
Application granted granted Critical
Publication of JP4240570B2 publication Critical patent/JP4240570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、{111}結晶配向アルミニウムの程度の高いアルミニウム充填を与えつつもアスペクト比の高いバイアをウォームアルミニウムで充填することを可能にする、特定の(Ti又はTiNX)/TiN/TiNXの、バリア/ウェット層構造に関する。
【0002】
【従来の技術】
隣接し合うアルミニウムやシリコン等の材料の層と層の間の拡散を防止するためのバリア層として、窒化チタン層が半導体デバイス構造に用いられてきた。しかし、窒化チタンバリア層の表面上に堆積するアルミニウムの結晶配向は通常、多結晶であり、多結晶アルミニウムは電子移動に対する抵抗性が低い。
【0003】
Ti/TiN/TiNXスタック等の集積回路のインターコネクト(相互接続部)を形成する場合において、形成されたアルミニウムの{111}結晶配向の程度が高くない場合、アルミニウム層中のアルミニウム原子の電子移動が問題となる。アルミニウム原子の電子移動が生じれば、集積回路内にオープンサーキットが発生することがあるため、このような電子移動は抑制又は排除されるべきである。アルミニウムの電子移動は、充填されたバイアにおいても同様に生じることがあり、コンタクトの導電性を損ねてしまう。
【0004】
1990年7月31日発行のLuらへの米国特許第4、944,961号には、半導体ウエハ等の基板上にメタルやメタルアロイを部分的にイオンビームにより堆積するためのプロセスが記載されている。るつぼから気化したメタルはるつぼの出口でその一部がイオン化し、このイオン化した蒸気がバイアスの作用により基板に引き付けられる。基板温度を制御することにより、トレンチやバイア等のステップ状の表面を倣わずに(非共形に)覆うことができることが記載されている。高温を用いればステップ状の表面を平坦にできる。そこに与えられている実施例はアルミニウムの堆積のためのものであり、基板温度が約150℃〜約200℃で非共形の堆積が遂行され、基板温度が約250℃〜約350℃で平坦化の堆積が遂行される。
【0005】
S.M.Rossnagel及びJ.Hopwoodは、J. Vac. Sci. Technol. B. Vol. 12, No. 1, Jan/Feb 1994 の "Metal ion deposition from ionized magnetron sputtering discharge"(イオン化マグネトロンスパッタリング放電からのメタルイオンの堆積)と題する論文において、従来のマグネトロンスパッタリングを、スパッタリングカソードと基板の間の領域で高密度の誘導結合RFプラズマに組み合わせる技術を開示している。そこに与えられている実施例の1つは反応性スパッタリングを用いた窒化チタン膜の堆積のためのものであり、チタンカソードを用い、アルゴンガスと窒素ガスの混合ガスから生成したプラズマと組み合わせるものである。
【0006】
1993年11月16日発行のChoらへの米国特許第5、262,361号には、シリコン(111)等の基板上に単結晶アルミニウム膜を形成するための方法が記載される。その目的は、アルミニウム(111)結晶配向を量的に増加させて、アルミニウムの電子移動に対する抵抗性を高めるというものである。温度約300℃〜約400℃でシリコンウエハ表面上に真空蒸着技術により、電気的に中性なアルミニウムが堆積される。
【0007】
1996年8月6日発行のYamadaへの米国特許第5,543,357号には、半導体デバイスの製造方法であって、アルミニウムアロイ膜に対する下層として窒化チタン膜を用いて、このアルミニウムアロイ膜のデバイス特性の劣化を防ぐ技術が記載される。窒化チタン膜の厚みは、アルミニウムアロイ膜の厚さの10%以下に設定され、厚くても25nmである。シリコンを含有しないアルミニウムアロイの場合では、チタン膜の厚みはアルミニウムアロイ膜の厚みの5%以下に設定される。アルミニウム膜の形成は、基板温度200℃以下でスパッタリングプロセスにより行われ、アルミニウム膜又はアルミニウムアロイ膜がバイアホールを充填する際、アルミニウムが流動化するよう基板が加熱される。アルミニウム膜の形成及びこの流動化を行っている間の圧力は、10-7トール以下である。窒化チタンバリア層を層間絶縁膜の上(又はこの絶縁膜の上に予め形成したチタン膜の上)に形成し、この窒化チタン膜の上にチタン膜を形成し、そしてこのチタン膜の上にアルミニウム膜を形成してもよい。窒化チタンバリア層の形成後に、窒素雰囲気下でハロゲンランプによりバリア層を約600〜700℃に加熱し、窒化していないチタンを窒化する。未窒化のチタンが層中に存在すれば窒化チタンバリア層はバリア層としてよくないと述べられている。
【0008】
1996年11月5日に発行のchenらの米国特許第5,571,752号には、集積回路のサブミクロン半導体層のパターニングの方法が開示される。具体例の1つでは、チタン又は窒化チタンがスパッタ堆積により厚さ約300〜2000オングストロームで形成され、これがコンタクト開口の底部に達する。このチタン又は窒化チタンの上には、高融点金属又は高融点金属シリサイドの共形な導電層が化学気相堆積(CVD)により形成される。そして、この共形導電層の上に、第2の導電層(典型的にはアルミニウム)が形成される。このアルミニウムは、好ましくは約100℃〜400℃の温度にてスパッタされる。この方法では、アルミニウム膜にサイズの大きな粒子(グレイン)が形成されることを防止することにより、デバイス幾何設計を小さくする要請があるコンタクト開口を充填することが可能になると述べられている。
【0009】
1995年8月7日に出願のXuらによる米国特許出願第08/511,825号では、キャリア層として作用する窒化チタン含有バリア層を形成する方法を記載する。このキャリア層により、従来技術の方法よりも低い温度において、アスペクト比の高いバイア、ホールやトレンチ等のアパーチャを充填することができ、また、このキャリア層の上に堆積した導電膜を平坦化することができる。
【0010】
1996年11月21日に出願のNganらによる米国特許出願第08/753,251号では、コンタクトバイアの表面上に窒化チタン含有バリア層を生成する方法が記載される。ある特定のコンタクトの幾何関係に対して、窒化チタン万有バリア層の形成中にリアクタの圧力を下げれば、バイアの側壁上のバリア層の厚みは増加する。このことにより、アルミニウムの充填についてはバイアの側壁沿って移動することが容易となり、その結果、バイアの充填が良好になる。特に、バリア層がアルミニウムとわずかに反応してアルミニウムをバイアの側壁に沿って引き込むためには、バリア層を備えた窒化チタンには最小厚みと最小チタン含有率とが必要になる。
【0011】
Nganによる出願中の米国特許出願(Attorney Docket No. 1819)には、堆積した窒化チタンバリア層の結晶配向を制御するために用いることができる様々な処理技術が開示されている。更に、窒化チタンバリア層の{200}結晶配向を増加させることにより、この層の抵抗率が上昇する。
【0012】
「従来型のスパッタリングによる」窒化チタン含有膜ないし層は、アルゴン等の不活性ガスを窒素ガスと組み合わせて生成したプラズマにチタンターゲットを接触させることにより、基板上に堆積する。ターゲットからスパッタされたチタンの一部は、プラズマにより既に活性化している窒素ガスと反応して窒化チタンを生成し、この気相混合物が基板に接触して基板上に層を形成する。このような従来型のスパッタリングによる窒化チタン含有層はコンタクトバイアのホットアルミニウムフィル(充填)に対する濡れ層として作用することができるが、基板表面温度が約500℃よりも低くては、一般に、バイアに良好な充填性を与えることができない。
【0013】
【発明が解決しようとする課題】
低い温度でのアルミニウム充填を与えるため、Xuら(米国特許出願第08/511,825号に記載)は、低い温度(例えば約350℃程度)でもアルミニウムがバリア層表面に流動することを可能にする、スムーズなキャリア層として作用する窒化チタン含有バリア層を生成する技術を開発した。Xuらに記載された典型的なバリア層は、3つの層の組み合わせであり、これは、バイア表面上に堆積したチタンの第1層(Ti)と、チタンの第1層の表面上に堆積した窒化チタンの第2層(TiN)と、TiNの第2層の上に堆積したTiNX層である。これら3層はイオンメタルプラズマ(IMP)技術により抵抗率されるが、この技術については後述する。典型的な態様では、チタンの第1層は厚さ100オングストローム〜200オングストロームであり、TiNの第2層は厚さ800オングストローム、TiNXの第3層は厚さ60オングストロームである。直径0.25μmでアスペクト比が約5の穴を有するコンタクトバイアへ良好な充填が実現できたものの、アルミニウムの結晶配向は{111}の割合が低く、その結果、アルミニウムインターコネクトの電子移動(EM)性能が低くなる。更に、ナノスコープで測定したこのアルミニウムの反射率は、Siを参照値とした場合に約50%未満であり、その後のリソグラフィーにおけるインデックスが非常に困難になる。従って、EM性能を改善しまたリソグラフィープロセスステップを有利にする目的で、アルミニウムの{111}含有率を上げることが望ましい。
【0014】
【課題を解決するための手段】
本発明者らは、IMP技術を用いて(Ti又はTiNX)/TiN/TiNXバリア層を堆積する場合に、Ti又はTiNX である第1層の厚さを約100オングストローム以上、〜約500オングストロームまで(表面形状の幾何関係がこの厚みの上限を制限する)の範囲に厚くし、TiNの第2層を約100オングストローム以上約800オングストローム以下(好ましくは約600オングストローム以下)の範囲に薄くし、TiNXの第3層の形成を制御してTi含有率が約50原子パーセントチタン(ストイキオメトリック)〜約100原子パーセントチタンとなるようにすることにより、(Ti又はTiNX)/TiN/TiNXバリア層を改良することができる。第1層がTiNXである場合は、Tiの原子パーセントは少なくとも約40パーセントである。この第1層は、100原子パーセントチタンであることが好ましい。更に、TiNX第3層の形成が、TiN第2層の形成の終了時に行われ、Ti含有率の勾配が、ストイキオメトリックなTi含有率で始まりTi含有率が約100原子パーセントで終わるような勾配を示すことが好ましい。TiNX第3層の厚みは、約15オングストローム〜約500オングストロームであることが好ましく、100原子パーセントTiの分の厚さが約15オングストローム〜約300オングストロームであることが好ましい。この優れた(Ti又はTiNX)/TiN/TiNXバリア層により、アルミニウムインターコネクトやアルミニウムバイア充填部を堆積する際にこのアルミニウムが高い{111}結晶配向性を示すようにすることが可能となる。更に、このように得られたアルミニウム層は、436nmでの反射率が150パーセント以上を示す。このような構造を有する(Ti又はTiNX)/TiN/TiNXバリア層が表面形状のライン形成に用いられる場合は、サイズが約0.25μmでアスペクト比が6:1にもなる表面形状に対して、スパッタアルミニウムによりこの表面形状を完全に充填することが可能となる。
【0015】
TiNX第3層の堆積は、基板温度が約50℃〜約500℃(好ましくは約200℃)で行われる。デバイス構造体がインターコネクトである場合は、TiNX第3層の堆積は、圧力約5mTorr〜約40mTorr(以下「mT」という)で行うことが可能である。デバイス表面形状がバイアである場合は、TiNX第3層の堆積は、より低い圧力約5mT〜約10mT(好ましくは約10mT)にて行う方がよい。次いで、アルミニウム充填物が、基板温度約350℃〜約500℃(好ましくは約400℃)で堆積される。このアルミニウムの堆積は、低い圧力約1mT〜約4mT(好ましくは約2mT)で行われる。
【0016】
【発明の実施の形態】
本発明の開示内容は、Ti/TiN/TiNXバリア層の構造体及びこの構造体の形成方法に関するものである。このTi/TiN/TiNXバリア層構造体によれば、この上に堆積するアルミニウム層が、{111}結晶配向の含有率が高くなり反射率が約150%よりも高くなる。更に、このバリア層により、サイズが約0.25μmでアスペクト比が5:1以上の表面形状に対して、「ウォームアルミニウム」でバイアを充填することが可能になる。
【0017】
(1.定義)
詳細な説明に入る前に、明細書及び特許請求の範囲の記載においては、特に明記した場合を除いて、単数で示されているものには複数も含まれることとする。従って、例えば、「半導体」なる語には半導体の特性を有することが知られている種々多様な材料が含まれるものであり、「プラズマ」にはRFグロー放電により活性化したガスないしガス反応物が含まれ、「コンタクト材料」には、ここに記載される温度範囲においてスパッタすることが可能となるような融点を有する導電材料、例えばアルミニウム、アルミニウムアロイやその他の導電材料が含まれる。
【0018】
本発明を説明するに当たり特に重要な語を以下に定義する。
【0019】
「AFM」(Atomic Force Microscope)なる語は、膜表面粗さの測定に通常用いられる技術のことであり、マイクロプローブを膜表面に接触させて膜の端から端まで走査し、このマイクロプローブの機械運動をデジタル信号に変換してこれをプロットするものである。一連のプロットを編集して、その編集結果から表面粗さを算出する。
【0020】
「アルミニウム」なる語には、半導体産業で通常一般に用いられるタイプのアルミニウムのアロイが含まれる。このアロイには、例えば、アルミニウム−銅アロイやアルミニウム−銅−シリコンアロイが含まれる。ここに記載される好ましい具体例では、銅約0.5%を有するアルミニウムに対して用いられている。
【0021】
「アスペクト比」なる語は、電気接触部が配置される開口の高さ寸法と幅寸法の比のことをいう。例えば典型例としては、多数の層を貫いて管状に伸びるバイア開口は高さと直径を有しているが、この場合アスペクト比はこの管状部の高さを直径で除したものである。トレンチのアスペクト比は、トレンチの高さをその底部における最小行程幅で除したものである。
【0022】
「表面形状」なる語は、基板表面の立体形状を形成するコンタクト、バイア、ホール、トレンチその他の構造体のことをいう。
【0023】
「スパッタイオン堆積」なる語及び「イオンメタルプラズマ(IMP)」なる語は、スパッタ堆積(好ましくはマグネトロンスパッタリング:ターゲットの裏側にマグネットアレイが配置される)のことをいう。高密度誘導結合RFプラズマをスパッタリングカソードと基板支持電極の間に配置することにより、スパッタ放出物の少なくとも一部が基板表面に到達する時点でイオンの形態になっている。
【0024】
「反応性イオン堆積」又は「反応性イオンメタルプラズマ(IMP)」なる語は、イオン堆積スパッタリングにおいて、スパッタリング工程中に反応性ガスを供給して、これをスパッタされたイオン化材料と反応させ、反応性ガスの元素を含むスパッタイオン堆積化合物を生成するものをいう。
【0025】
「反射率」なる語は、Siを参照としてナノスコープにより測定された反射率をいう。
【0026】
「SEM」なる語は、走査電子顕微鏡のことをいう。
【0027】
「従来型のスパッタリング」なる語は、基板上に膜層を形成する方法であって、ターゲットをスパッタしターゲットからスパッタされた材料がターゲットと基板の間を通過して基板上に膜層を形成するものであり、ターゲットからスパッタされた材料の大部分を基板到達前にイオン化させるための手段を有していないものをいう。このような従来型のスパッタリングのための装置構成の1つが、米国特許第5,320,728号に開示されている。このような従来型のスパッタリングの構成においては、ターゲットからスパッタされたターゲット材料の中でイオン化された分のパーセンテージは10%未満であり、更に典型的には1%未満である。
【0028】
「ウォームアルミニウム」なる語は、従来型のスパッタリング技術を用い、アルミニウム形成中の基板温度を約350℃〜約450℃にして形成したアルミニウムをいう。
【0029】
「XPS(X-ray Photoelectron Spectroscopy)」なる語は、X線光電子分光(ESCA:Electron Specroscopy for Chemical Analysisとしても知られている)のことをいい、X線ビームを被検体に照射する技術である。被検体の原子組成及びこれに対応する各元素の結合エネルギーの特性である光電子が放出され、これを電子エネルギーアナライザにより検出する。測定された光電子の運動エネルギーを、感度係数を用いて、被検体中の元素組成の原子パーセントに変換する。被検体表面の原子パーセント組成の検出に加えて、厚さプロファイルにより、被検体の厚さ方向の組成の情報も得ることができる。このケースでは、被検体の物質が、アルゴンイオン等の不活性ガスイオンを用いて増加的にスパッタされる。これら各増分についてXPS分析が行われる。
【0030】
「XRD(X-Ray Diffraction):X線回折」なる語は、結晶配向の測定に通常用いられる技術のことをいい、被測定材料に特定の波長の放射を通過させ、この通過の際に当該材料により生じた放射の回折を測定するものである。回折パターンを表すマップを作成し、このマップを基に結晶配向を計算する。
【0031】
(2.本発明を実施するための装置)
本発明の方法を遂行することができる装置としては、アプライドマテリアルズ社のエンデュラ統合型処理システムが挙げられる。このプロセスシステムを特に図面には示さないが、図1に示される処理要素は、上記の統合型処理システムに含まれる低圧プロセスチャンバの1つの内部で動作させることが可能なものである。上記のシステムは米国特許第5,186,718号及び米国特許第5,236,868号に開示されている。図1に示されるように、表面がスムーズで抵抗率の低い本発明の窒化チタンバリア層を形成するための低圧プロセスチャンバは、標準的なスパッタマグネット110(スパッタリングプラズマを閉じ込めてスパッタリング速度の上昇を可能にするための)と、約24kWの電力レベルで動作が可能なスパッタリングターゲットカソード112とを採用している。
【0032】
(第1例)
本発明のTi/TiN/TiNXバリア層を形成するには、直径14インチ(35.5cm)のチタンターゲットカソードが用いられ、このカソードに対して約4kW〜約8kWの範囲のDC電力が印加される。直径8インチ(20.3cm)のシリコンウエハを含む基板118が、ターゲットカソード112から約5.5インチ(14cm)の距離で配置される。巻き数が少なくとも1巻き〜10巻き(好ましくは約1〜3巻き)のコイル114に対してRF電力を約100kHz〜約60MHz(好ましくは約2MHz)の範囲及び約0.5kW〜約6kW(好ましくは約1.5kW〜約4.0kW)の範囲のワット数で印加することにより、高密度誘導結合RFプラズマが、ターゲットカソード112と基板118の間に生成する。典型的には、このコイルは水冷が可能なメタルの管から作製され、直径は約0.125インチ(0.32cm)である。しかし、所望の機能を与えるシートやリボンその他の形態から作製されてもよい。コイル114はターゲット112と基板118の間のプラズマ領域を包囲している。典型的には、基板118又は基板支持体120に0〜約−300VのDCの基板バイアス電圧を印加して(好ましくは約100W)、プラズマからのイオンを基板に引き付けるDC自己バイアスを発生させてもよい。
【0033】
窒化チタンバリア層の形成のための好ましい装置では、プラズマに誘導結合してスパッタ材料をイオン化するためにコイルを用いているが、チタンのイオン化のための他の手段も考慮できる。例えば、米国特許第4,911,814号に図示及び記載されるようなECRソースや、米国特許第4,990,229号に図示されるようなヘリコンタイプのカップリングデバイスが具体的に考慮される。イオン化パーセンテージが10〜100%の堆積粒子のイオン化流を供給できるその他の同様の装置であれば、本発明に有用なものとして考慮される。チタン原子をイオン化して窒素イオンと反応させ窒化チタンを形成するためためのチタン原子の形成用の好ましい装置はスパッタリングの技術を用いて形成されることが好ましいが、チタン原子を形成するための他の手段を考慮することもできる。例えば、米国特許第4,944,961号に記載されるような、るつぼ内でメタルやメタルアロイを気化させるための技術等のチタン気化技術が具体的に考慮される。
【0034】
(3.(Ti又はTiNX)/TiN/TiNXバリア層の構造)
我々は、スムーズな窒化チタン含有バリア層を作製することを可能にしたが、それは、表面形状サイズが約0.25μmでアスペクト比が5:1以上である集積回路のバイア、スルーホールやトレンチ内に、電気コンタクトを製造することが可能になることが示されたものである。本発明のスムーズなバリア層によれば、アスペクト比の高い導電コンタクトの形成が可能になることに加えて、電気コンタクト材料(アルミニウム等)とその下の半導体基板材料(シリコン等)の間の相互拡散を防止する拡散バリアが与えられる。
【0035】
スムーズなバリア層の構造体は、3層のスタックを備えている。更に好ましい態様では、第1層(シリコンや二酸化シリコン等の基板の上に直接形成する層)は、イオン堆積によるチタン(Ti)である。この第1層の上に形成する第2層は、イオン堆積による窒化チタン(TiN)である。この第2層の上に形成する第3層は、イオン堆積によるTiNXの層であり、この層の組成は、約50原子%チタン〜約100原子%チタンの間で変化する。好ましくは、チタン濃度は、ほぼストイキオメトリックなTiNから純粋なTiへの勾配上にある。TiNXの表面がその上に次いで堆積するウォームアルミニウムと反応する可能性を低減するためには、この層の表面のTi濃度を制御することが必要である。TiNX層の最適なTiの含有率は、その適用対象が水平な導電インターコネクトであるか、あるいはアスペクト比の高いバイアであるかによるだろう。アスペクト比の高いバイアでは、バイア内へアルミニウムを充填するための熱力学的引力を与えるために、TiNX層のTi含有率は高いことが必要である。しかし、Tiの含有率が高すぎる場合は、TiAl3が生成することとなり、デバイスの性能に悪影響を与える。アスペクト比が高いバイアに適用する場合で、TiNX層のチタン含有率が原子濃度で約50%〜約100%Tiの勾配上にある場合は、ウォームアルミニウムをバイア内に完全に充填する方法で引き込むに十分なTi上面の厚みは約15オングストロームである一方、純粋なTi上面の厚みが約300オングストロームを越えればTiAl3の生成量が有害な程度になることを、我々は見出した。
【0036】
このスムーズなバリア層構造体の上に、電気コンタクト層ないし導電層を形成する。ここに説明するコンタクト層ないし導電層は、銅を約0.5重量%含むアルミニウムであるが、他の導電材料を用いても、ここに記載した本発明のスムーズなバリア層の利益を得るものである。この次に形成する導電材料の結晶学的な{111}含有率とその反射率については、ここに記載されるコンセプトを用いて調製することが可能である。ウォームアルミニウムについて、この開示内容における好ましい具体例では、アルミニウムの形成はスパッタリング以外の方法、例えばエバポレーション等の方法で行うことが可能である。アルミニウムをIMPで形成する場合は、バイアの充填に対して、バイア側壁上に高い共形性を与える点で利点を与えるが、従来型のスパッタリングによるアルミニウムの方が、アルミニウム形成の方法としてコストが小さいため好ましい。従来型のスパッタリングにより、ウォームアルミニウム(約350℃〜約450℃)として形成されるアルミニウムについては、アルミニウムの形成は圧力約0.5mT〜約50mTで行われることが好ましく、この圧力は好ましくは約1mT〜30mT、更に好ましくは約1mT〜約4mTである。アルミニウムの厚みは、用途に依存する。
【0037】
図2は、本発明のスムーズなバリア層構造体200を有するトレンチ又はバイア213を模式的に示す。この構造体200は、シリコンベース210とその上に二酸化シリコン層211とを備える半導体基板上に形成される。バイア又はトレンチ213は、二酸化シリコン層211を貫通してシリコンベース210に至るまでドライエッチングを行うことにより、形成される。この構造体200はTi/TiN/TiNXの3層を備える。チタンの第1層は、イオン堆積スパッタリングにより、二酸化シリコン層211及びシリコンベース210の両方の表面上に形成される。第2層は反応性イオン堆積スパッタリングによる窒化チタン層214として、第1のチタン層212の上に堆積される。第3の反応性イオン堆積スパッタリングによる窒化チタン含有層216は、窒化チタン層214の上に堆積される(チタン層212のイオンスパッタリングにおいては、通常、高温アニールにおいてバイア213の底部に珪化チタンの薄い層224が形成される。)。その後、構造体200には導電層219が充填される。バイアないしトレンチ213のアスペクト比は、寸法222対寸法220によって例示され、およそ20:1であり、寸法220は約0.25μmであった。
【0038】
従来のスパッタリングでは、アルミニウムは基板200上に約500℃の基板温度でスパッタされていた。場合によっては、500℃で残りのアルミニウムの堆積を行う前に、基板温度50℃でコールドアルミニウム核形成層を堆積していた。IMPを用いて得られたバリア層構造体200の側壁の表面が改善されることにより、コールドアルミニウム核形成層を用いる必要を排除することにより、必要なアルミニウム堆積チャンバが1つだけとすることができるようになった。更に、約350℃〜約450℃の温度でのウォームアルミニウムの堆積が実現可能になった。本発明の特殊なバリア層構造体200を用いる場合は、{111}結晶配向の高いアルミニウムが得られるという更なる利点がある。更に、アスペクト比が非常に高いバイアにも充填することが可能となる。
【0039】
(第2例)
アルミニウムの結晶学的な{111}含有率を十分高くして電子移動を防止するような、バイアへのアルミニウム充填を行うために、Ti/TiN/TiNXバリア層200の構造を以下のように調節した。
【0040】
イオン堆積スパッタリングによるTiの第1層212の厚みを約300オングストローム、反応性イオン堆積スパッタリングによるTiNの第2層214の厚みを約250オングストローム、反応性イオン堆積スパッタリングによるTiNXの第3層216の厚みを約250オングストロームとした。TiNX層216の組成は、50原子%Tiから始まり、層216の表面に向かうにつれ、約100原子%Tiに向かって変化する。
【0041】
アルミニウムのスパッタリングは、従来型のスパッタリングを用い、温度約400℃、圧力約2mTでバイア213の表面の上に行われた
アルミニウム充填物の結晶学的{111}含有率は、約100%であった(XRDカーブには{200}がみられなかった)。更に、アルミニウム表面の反射率は約199%であった。
【0042】
図3(a)〜3(d)には、フラットな二酸化シリコン表面の上に形成されたTi/TiN/TiNXバリア層の表面の上に形成したウォームアルミニウムについてのXRDカーブを示す。
【0043】
図3(a)は、上述の技術を用いて作製したTi/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムのXRDカーブ310であり、Ti第1層の厚みが約100オングストローム、TiN第2層の厚みが約800オングストローム、TiNX第3層の厚みが約150オングストロームである。このバリア層の作製中に用いたプロセス条件には、各層の形成中の基板(ウエハ)温度200℃、DC/RF電力比(この電力比については後ほど詳細に説明する)約3.3、基板へのバイアス約100W、各層の形成中のプロセスチャンバ圧力約30mTが含まれていた。ウォームアルミニウムのTi/TiN/TiNXバリア層の表面上へのスパッタリングは、従来型のスパッタリングを用い基板温度が約400℃、圧力が約2mTで行われた。上述の電力比は、スパッタリングターゲットへ印加するDC電力を、イオン形成装置(コイル)へのRF電力で除したものをいい、一例を挙げれば、スパッタリングターゲットへ7kW、RFコイルへ2kWの場合は、電力比が3.5である。
【0044】
回折強度を任意の単位でy軸にとり312で示し2θ(入射角の倍)を「度」でx軸にとり314で示したXRDカーブ310により示されるように、アルミニウムの結晶配向のアルミニウム含有率は、所望の{111}結晶配向316と、不要な{200}結晶配向319(拡大が318で示される)の両方を有している。ピーク高さが約3000程度の弱い{111}結晶配向の信号が更に、ウォーム堆積したこのアルミニウムの多結晶性が高い性質を示している。不要な{200}結晶配向のアルミニウムが存在することが、TiN層の厚さが800オングストロームであることに寄与している。
【0045】
図3(b)は、上述の技術を用いて形成したTi/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムのXRDカーブ320であり、Ti第1層の厚さは100オングストローム、TiN第2層の厚さは約250オングストローム、TiNX第3層の厚さは約150オングストロームであった。このバリア層の製造中に用いたプロセス条件には、各層の形成中の基板(ウエハ)温度200℃、DC/RF電力比約3.3、基板へのバイアス約100W、各層の形成中のプロセスチャンバ圧力約30mTが含まれていた。ウォームアルミニウムが従来型のスパッタリング技術を用いて、基板温度が約400℃、圧力約2mTでTi/TiN/TiNXバリア層の表面上にスパッタされた。
【0046】
回折強度を任意の単位でy軸にとり322で示し2θ(入射角の倍)を「度」でx軸にとり324で示したXRDカーブ320により示されるように、アルミニウムの結晶配向は、所望の{111}結晶配向のみに限られ、不要な{200}結晶配向(拡大が328で示される)は含まれない。ピーク高さが約14000もの強い{111}結晶配向の信号が更に、ウォーム堆積したこのアルミニウムの{111}含有率の程度が高いことを示している。
【0047】
図3(b)に示されるXRDカーブを有するアルミニウムの堆積を可能にするバリア層構造体は、本発明の更に好ましい具体例の1つである。
【0048】
図3(c)は、上述の技術を用いて形成したTi/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムのXRDカーブ330であり、Ti第1層の厚さは100オングストローム、TiN第2層の厚さは約250オングストローム、TiNX第3層の厚さは約150オングストロームであった。このバリア層の製造中に用いたプロセス条件には、各層の形成中の基板(ウエハ)温度400℃、DC/RF電力比約3.3、基板へのバイアス約100W、各層の形成中のプロセスチャンバ圧力約30mTが含まれていた。ウォームアルミニウムが従来型のスパッタリング技術を用いて、基板温度が約400℃、圧力約2mTでTi/TiN/TiNXバリア層の表面上にスパッタされた。
【0049】
回折強度を任意の単位でy軸にとり332で示し2θ(入射角の倍)を「度」でx軸にとり334で示したXRDカーブ330により示されるように、アルミニウムの結晶配向のアルミニウム含有率は、所望の{111}結晶配向336と、不要な{200}結晶配向339(拡大が338で示される)の両方を有している。ピーク高さが約32程度の非常に弱い{111}結晶配向の信号が更に、ウォーム堆積したこのアルミニウムの多結晶性の程度が図3(a)に例示されるアルミニウム層よりも更に高いことを示している。このことは、アルミニウムの{200}結晶配向成分のピーク高さが更に大きくなっていることによっても支持されている。不要な{200}結晶配向のアルミニウムが存在することが、3つのバリア層それぞれに対して堆積温度が400℃であることに寄与している。
【0050】
図3(d)は、上述の技術を用いて形成したTi/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムのXRDカーブ340であり、Ti第1層の厚さは300オングストローム、TiN第2層の厚さは約250オングストローム、TiNX第3層の厚さは約150オングストロームであった。このバリア層の製造中に用いたプロセス条件には、各層の形成中の基板(ウエハ)温度200℃、DC/RF電力比約3.3、基板へのバイアス約100W、Ti層及びTiN層の形成中のプロセスチャンバ圧力約30mT、TiNX層の形成中では10mTが含まれていた。ウォームアルミニウムが従来型のスパッタリング技術を用いて、基板温度が約400℃、圧力約2mTでTi/TiN/TiNXバリア層の表面上にスパッタされた。
【0051】
回折強度を任意の単位でy軸にとり342で示し2θ(入射角の倍)を「度」でx軸にとり344で示したXRDカーブ340により示されるように、アルミニウムの結晶配向のアルミニウム含有率は、アルミニウムの結晶配向は、所望の{111}結晶配向346のみに限られ、不要な{200}結晶配向(拡大が338で示される)は含まれない。ピーク高さが約27000もの非常に強い{111}結晶配向の信号が更に、ウォーム堆積したこのアルミニウムの{111}含有率の程度が高いことを示している(図3(b)に例示される、TiNX層を30mTで堆積した本発明の他の好ましい具体例について得られたような非常に高い程度)。図3(d)に示されるXRDカーブを有するアルミニウムの堆積を可能にするバリア層構造体は、本発明の更に好ましい具体例の1つである。
【0052】
図4は、上述のアルミニウム/Ti/TiN/TiNX構造体の4層の3つ及び別の構造体1つの反射率を例示する。特に、棒グラフ400は。y軸にパーセント反射率(Siを参照とした)をとり410で示す。x軸上のそれぞれの棒(バー)は、異なるアルミニウム/Ti/TiN/TiNX構造体を表している。
【0053】
バー412は、図3(b)で示されるXRDカーブで例示されるアルミニウム/Ti/TiN/TiNX構造体のアルミニウム層の反射率を示す。バー414は、Ti/TiN/TiNX構造体の上に堆積したアルミニウム層の反射率を示すが、このとき、アルミニウム/Ti/TiN/TiNX構造体全体の形成に用いる方法は図3(b)の構造体全体の製造に用いた方法と同じであるが、Tiの厚さが300オングストロームであった。バー416は、図3(a)のXRDカーブに例示されるアルミニウム/Ti/TiN/TiNX構造体のアルミニウム層の反射率を示す。バー418は、図3(c)のXRDカーブに例示されるアルミニウム/Ti/TiN/TiNX構造体のアルミニウム層の反射率を示す。
【0054】
図4は、アルミニウムの{111}結晶配向が高いことが、アルミニウムの反射率の高さに直接相関することを示す。
【0055】
第3層TiNXの組成の勾配を変えることにより、反射率を更に向上させること(そしてこれに付随してアルミニウム層の表面粗さを小さくすること)が可能となる。TiNXの堆積のステップの最後に堆積させるピュアなTiの厚みを増やすことにより、反射率が向上し表面のスムーズさが高くなったアルミニウムをえることができることを我々は見出した。特に、反射率は約210%から約220%に上がり、表面粗さ(AFMを用いて測定)は78オングストロームから47オングストロームへと小さくなった。
【0056】
図5(a)及び図5(b)は、TiNXの堆積の最後におけるTiの厚みを変えたTi/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムについてのXRDカーブを示す。バリア層構造体の形成は、上述の技術を用いて行われた。特に、それぞれの場合において第1のTi層の厚さを300オングストローム、第2のTiN層の厚さを250オングストロームとした。全てのバリア層の堆積を、基板温度約200℃、プロセスチャンバ圧力10mTで行った。
【0057】
図5(a)は、Ti/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムについてのXRDカーブ510を示すものであり、このときTiNXの堆積時間を約15秒間としTiNX層の厚さが約180オングストロームであった。回折強度をy軸にとり512で示し、2θをx軸にとり514で示す。カーブ510は、強度が約28000と強い{111}アルミニウム結晶配向ピーク516を示し、{200}結晶配向の存在は検出されなかった。このアルミニウム表面の反射率は、約210%であり、AFM表面粗さは約78オングストロームである。
【0058】
図5(b)は、Ti/TiN/TiNXバリア層の表面上に形成したウォームアルミニウムについてのXRDカーブ520を示すものであり、このときTiNXの堆積時間を約30秒間としTiNX層の厚さが約360オングストロームであった。回折強度をy軸にとり522で示し、2θをx軸にとり524で示す。カーブ520は、強度が約39000と強い{111}アルミニウム結晶配向ピーク526を示し、{200}結晶配向の存在は検出されなかった。このアルミニウム表面の反射率は、約220%であり、AFM表面粗さは約47オングストロームである。
【0059】
(4.バリア層及びアルミニウムの形成の方法)
ここに説明する好ましい具体例の製造を行うための装置は、前出のエンデュラ統合型処理システムであり、図1に示される部品は、この統合型処理システムの中に含まれる低圧プロセスチャンバの1つの中にある。
【0060】
(第3例)
以下の説明は、アスペクト比が約5:1で表面形状サイズが0.25μmのバイアの表面上にTi/TiN/TiNXバリア層を形成することに関する。
【0061】
図2に示されるように、バイアの形成は、二酸化シリコン層211を貫通してシリコンベースに至るまでドライエッチングを行うことによって形成された。構造体200はTi/TiN/TiNXの3層を備えていた。チタンの第1層は、イオン堆積スパッタリング(IMPスパッタリング)により、二酸化シリコン層211及びシリコンベース210の両方の表面上に形成された。第2層は反応性イオン堆積スパッタリング(反応性IMP)による窒化チタン層214として、第1のチタン層212の上に堆積された。第3の反応性イオン堆積スパッタリングによる窒化チタン含有層216は、窒化チタン層214の上に堆積された(チタン層212のイオンスパッタリングにおいては、通常、高温アニールにおいてバイア213の底部に珪化チタンの薄い層224が形成される。)。その後、構造体200には導電層219が充填された。
【0062】
直径8インチ(20.3cm)の基板の表面上へTiをイオン堆積スパッタリングする際毎分約700オングストロームの速度を得るため、チタンターゲットカソード112にDC電力4kWを印加しつつ、2MHz(2.5kWにほぼ等しい)のRF電力をコイル114に印加し、また基板支持プラーテン120に約100ワットのDCバイアスを印加した。Tiの堆積工程は約30mTで行われた。この圧力は、アルゴン供給流量約65sccmに相当するものである。基板表面の温度は約200℃であった。
【0063】
Ti第1層の表面上へTiNを反応性イオン堆積スパッタリングする際毎分約250オングストロームの速度を得るため、チタンターゲットカソード112にDC電力5kWを印加しつつ、2MHz(2.5kWにほぼ等しい)のRF電力をコイル114に印加し、また基板支持プラーテン120に約100ワットのDCバイアスを印加した。Tiの堆積工程は約30mTで行われた。この圧力は、アプライドマテリアルズ社のエンデュラ統合型処理システムにおいてアルゴン供給流量約10sccm及び窒素供給流量約70sccmに相当するものである。基板表面の温度は約200℃であった。
【0064】
TiN第2層の表面上へTiNXを反応性イオン堆積スパッタリングする際毎分約600オングストロームの速度を得るため、プロセス条件をTiN第2層で決めた条件で設定したが、TiNX層のスパッタリングの最初では、窒素ガスのプロセスチャンバへの流入を止めた。TiNの堆積工程中にチタンターゲットが窒化するため、窒素ガスの流量を止めた後のある限られた時間中にTiNが生成し続ける。典型的には、チャンバへの窒素ガスの流入を止めた以外はTiN堆積について言及された操作条件の下では、ターゲットの窒化した部分は、5〜10秒以内にスパッタされてなくなる。TiN第2層が厚くなれば、ターゲットの窒化部分がスパッタされてなくなるまでの時間が長くなる。この特別な例においては、プロセスチャンバへの窒素ガスの流入を止めた後、TiNX層の堆積は約15秒間行われた。
【0065】
次いで、従来型のスパッタリングの技術を用い、基板温度が約400℃、圧力が約2mTで、バイア表面上にアルミニウム層を6000オングストロームスパッタした。上述のように作製したTi/TiN/TiNXのバリア/ウェット層を用いて、コンタクトバイアに対して完全に充填する(顕微鏡写真ではボイドはほぼゼロであった)ことが実現された。
【0066】
(5.バリア層構造体におけるそれぞれの層の組成)
図6(a)〜(c)は、3つのバリア層の原子組成を示すものであり、分析は上層から行われ、先ずTiNX第3層、次にTiN第2層、そしてシリコン酸化物基板上のTi第1層で行われた。
【0067】
図6(a)のグラフ610は、XPS分析プロセス中にバリア層がスパッタされて飛ばされる際の、当該バリア層の組成を例示している。アルゴンイオンを用いスパッタされる材料の原子組成をy軸にとり612で示し、単位は原子パーセントである。分析プロセスの時間をx軸にとり614で示し、単位は秒である。カーブ616は被分析対象の層のTi含有率を示し、カーブ618は被分析対象の層のN含有率を示している。カーブ620は、分析プロセスのスパッタリング中に基板にクレーターが発生した結果生じた酸素を示している。カーブ622も、分析技術の結果生じた珪素を示している。
【0068】
グラフ610は、Tiの厚さが100オングストローム、TiNの厚さが約250オングストローム、TiNXの厚さが約100オングストロームのバリア層を表しており、これは、堆積プロセスチャンバへの窒素ガス流入を停止した後TiNX層の堆積を8秒間行ったものである。
【0069】
図6(b)のグラフ630は、図6(a)について説明した分析技術を用いて得られた第2のバリア層の組成を示す。被分析層の原子組成をy軸にとり632で示し、単位は原子パーセントである。分析プロセスの時間をx軸にとり634で示し、単位は秒である。カーブ636は被分析層のTi含有率を示し、カーブ638は被分析対象の層のN含有率を示している。カーブ640は分析の結果生じた酸素を、カーブ642は分析の結果生じた珪素を示している。
【0070】
グラフ630は、Tiの厚さが200オングストローム、TiNの厚さが約500オングストローム、TiNXの厚さが約100オングストロームのバリア層を表しており、これは、堆積プロセスチャンバへの窒素ガス流入を停止した後TiNX層の堆積を8秒間行ったものである。
【0071】
図6(c)のグラフ650は、図6(a)について説明した分析技術を用いて得られた第3のバリア層の組成を示す。被分析層の原子組成をy軸にとり652で示し、単位は原子パーセントである。分析プロセスの時間をx軸にとり654で示し、単位は秒である。カーブ656は被分析層のTi含有率を示し、カーブ658は被分析対象の層のN含有率を示している。カーブ660は分析の結果生じた酸素を、カーブ662は分析の結果生じた珪素を示している。
【0072】
グラフ650は、Tiの厚さが200オングストローム、TiNの厚さが約250オングストローム、TiNXの厚さが約250オングストロームのバリア層を表しており、これは、堆積プロセスチャンバへの窒素ガス流入を停止した後TiNX層の堆積を20秒間行ったものである。
【0073】
これらの構造体は、1つのTiスパッタリングターゲットを用いて単一のプロセスチャンバにより得ることが可能であり、連続プロセスで作製可能である。これらバリア層の作製が容易であることは、これらバリア層の機能が優れていることと合わせて、半導体デバイスの作製においてこれらバリア層を非常に魅力的なものにする。特に、このバリア層の構造及びここに開示した製造法を用いれば、電子移動の問題を低減する{111}アルミニウム結晶配向が高いアルミニウム含有層の形成を可能にする。更に、このバリア層の構造及びここに開示した製造法を用いれば、リソグラフィーのインデクシングにおいて有用な反射率の高いアルミニウム含有層を形成することが可能となる。
【0074】
上記した好ましい具体例は、本発明の範囲を限定する意図はなく、いわゆる当業者は本発明の開示内容に鑑みて、これら具体例を本発明の特許請求の範囲の特定事項に対応して拡大できるものである。
【図面の簡単な説明】
【図1】イオンメンタルプラズマ(IMP)により強化された物理気相堆積工程を行うことが可能なプロセスチャンバの部品の模式的線図である。
【図2】本発明で開示の方法及び装置を用いて、アスペクト比の高い倍213の中に形成された導電コンタクト218の模式的な製図である。
【図3】図3(a)は、Xuらによる米国特許出願第08/511,825号に記載された種類のTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のX線回折(XRD)カーブを示すグラフであり、このアルミニウム膜の{111}結晶配向含有率が望まれるよりも低く、また、反射率も約50%未満である(Siを参照にしてナノスコープで測定)ことが示されている。図3(b)は、ここに記載した第1の好ましい具体例を用いて形成されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のXRDカーブを示すグラフであり、このアルミニウム膜は高い{111}含有率と195%もの反射率を有していることが示される。図3(c)は、バリア層の堆積中の基板温度をかなり高くしたこと以外は図3(b)に例示されるバリア層の生成に用いたと同じ好ましい具体例の方法を用いてTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のXRDカーブを示すグラフであり、このアルミニウム膜の{111}結晶配向含有率が望まれるよりも低く、また、反射率も約50%未満であることが示されている。図3(d)は、ここに記載した第2の好ましい具体例を用いて形成されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のXRDカーブを示すグラフであり、このアルミニウム膜は高い{111}含有率と210%もの反射率を有していることが示される。
【図4】ここに記載した第1具体例及び第2具体例の構造を有しその方法で形成されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜の相対的な反射率を、従来技術の構造を有し従来技術の方法で作製されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜の反射率と比較する棒グラフである。
【図5】図5(a)は、ここに記載した第3の好ましい具体例を用いて形成されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のXRDカーブを示すグラフであり、このアルミニウム膜は、AFM表面形状粗さ(rms)約78オングストロームを示している。図5(b)は、ここに記載した第4の好ましい具体例を用いて形成されたTi/TiN/TiNXバリア層の上に堆積されたアルミニウム膜のXRDカーブを示すグラフであり、このアルミニウム膜は、AFM表面形状粗さ(rms)約47オングストロームを示している。
【図6】図6(a)は、断面厚さが、Tiが100オングストローム、TiNが250オングストローム、TiNXが100オングストロームのTi/TiN/TiNXバリア層の原子組成プロファイルを示すグラフである。図6(b)は、断面厚さが、Tiが200オングストローム、TiNが500オングストローム、TiNXが100オングストロームのTi/TiN/TiNXバリア層の原子組成プロファイルを示すグラフである。図6(c)は、断面厚さが、Tiが200オングストローム、TiNが250オングストローム、TiNXが250オングストロームのTi/TiN/TiNXバリア層の原子組成プロファイルを示すグラフである。
【符号の説明】
200…バリア層構造体、210…シリコンベース、211…二酸化珪素層、213…トレンチ又はバイア。

Claims (7)

  1. アルミニウム含有導電層によって覆われた構造を有するバリア層であって、
    a)約100オングストローム〜約500オングストロームの厚さを有する、Ti又はTiNの第1層と、
    b)前記第1層の上に直接形成され、約100オングストローム〜約800オングストロームの厚さを有するTiNの第2層と、
    c)前記第2層の上に直接形成され、約15オングストローム〜約500オングストロームの厚さを有するTiNの第3層と
    を備え、
    TiNの前記第3層のTi含有率が、約50原子パーセント〜約100原子パーセントであり、且つ、該Ti含有率が、前記第2層と接する開始部分が約50原子パーセントであり前記第3層の表面を成す終了部分が約100原子パーセントである勾配に従う前記構造を有し、
    前記アルミニウム含有導電層は、前記第3層の前記表面上に直接形成され、前記構造によって該アルミニウム含有導電層における電子移動が低減される、バリア層。
  2. 前記第1層がTiNである場合において、前記第1層のTi含有率が少なくとも40原子パーセントである請求項1に記載のバリア層。
  3. TiNの前記第2層の厚さが、約500オングストローム以下である請求項1に記載のバリア層。
  4. TiNの前記第3層の厚さが約400オングストローム以下である請求項3に記載のバリア層。
  5. 前記第3層においてTi含有率が100原子パーセントである部分の厚みが約15オングストローム〜約300オングストロームである請求項1に記載のバリア層。
  6. 前記アルミニウム含有導電層は、Siを参照とした反射率が150パーセントを越えるアルミニウム含有導電層である請求項1に記載のバリア層。
  7. 前記アルミニウム含有導電層のアルミニウム含有率が、少なくとも90原子パーセントである請求項に記載のバリア層。
JP12262398A 1997-03-27 1998-03-27 {111}配向性の高いアルミニウムインターコネクトを実現するTi/TiN/TiN▲x▼下層 Expired - Fee Related JP4240570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82491197A 1997-03-27 1997-03-27
US08/824911 1997-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008265371A Division JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた3層バリア層構造

Publications (2)

Publication Number Publication Date
JPH10312973A JPH10312973A (ja) 1998-11-24
JP4240570B2 true JP4240570B2 (ja) 2009-03-18

Family

ID=25242622

Family Applications (2)

Application Number Title Priority Date Filing Date
JP12262398A Expired - Fee Related JP4240570B2 (ja) 1997-03-27 1998-03-27 {111}配向性の高いアルミニウムインターコネクトを実現するTi/TiN/TiN▲x▼下層
JP2008265371A Withdrawn JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた3層バリア層構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008265371A Withdrawn JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた3層バリア層構造

Country Status (5)

Country Link
US (1) US6420260B1 (ja)
EP (1) EP0867940A3 (ja)
JP (2) JP4240570B2 (ja)
KR (1) KR100522899B1 (ja)
TW (1) TW460597B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373428B2 (en) 1993-11-16 2013-02-12 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US8485418B2 (en) 1995-05-26 2013-07-16 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0875923A3 (en) * 1997-04-30 1999-11-03 International Business Machines Corporation Multilayer metallization structure comprising a group IVA metal
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
EP1022352A3 (en) * 1998-12-28 2002-01-02 Infineon Technologies North America Corp. Method for forming metal interconnects with increased electromigration lifetime
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
JP3408463B2 (ja) 1999-08-17 2003-05-19 日本電気株式会社 半導体装置の製造方法
KR100560296B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6944922B2 (en) * 2002-08-13 2005-09-20 Trikon Technologies Limited Method of forming an acoustic resonator
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
US7776757B2 (en) * 2009-01-15 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k metal gate devices
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120270389A1 (en) * 2011-04-20 2012-10-25 United Microelectronics Corp. Method for manufacturing interconnection structure and of metal nitride layer thereof
US8802578B2 (en) * 2012-07-13 2014-08-12 Institute of Microelectronics, Chinese Academy of Sciences Method for forming tin by PVD
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
KR20200089789A (ko) 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113871344A (zh) * 2020-06-30 2021-12-31 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514437A (en) 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4911894A (en) 1987-07-22 1990-03-27 William B. Retallick Catalytic air cleaner
US4944961A (en) 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US4990229A (en) 1989-06-13 1991-02-05 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5472912A (en) 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5141897A (en) 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5320728A (en) 1990-03-30 1994-06-14 Applied Materials, Inc. Planar magnetron sputtering source producing improved coating thickness uniformity, step coverage and step coverage uniformity
US5236868A (en) 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPH04221822A (ja) 1990-12-21 1992-08-12 Kazuo Tsubouchi 堆積膜形成法
KR940004256B1 (en) 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5262361A (en) 1992-01-07 1993-11-16 Texas Instruments Incorporated Via filling by single crystal aluminum
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
DE69323513T2 (de) 1992-07-27 1999-08-12 St Microelectronics Inc Planaxer Kontakt mit einer Lücke
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5346600A (en) 1992-08-14 1994-09-13 Hughes Aircraft Company Plasma-enhanced magnetron-sputtered deposition of materials
EP0594300B1 (en) 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH06275559A (ja) * 1993-03-24 1994-09-30 Toshiba Corp 半導体装置の製造方法
US5360524A (en) 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
JPH0741949A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
US5412250A (en) 1993-09-24 1995-05-02 Vlsi Technology, Inc. Barrier enhancement at the salicide layer
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH07161813A (ja) 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5393700A (en) 1994-04-22 1995-02-28 Chartered Semiconductor Manufacturing Pte Ltd. Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use
US5526951A (en) 1994-09-30 1996-06-18 Texas Instruments Incorporated Fabrication method for digital micro-mirror devices using low temperature CVD
US5614437A (en) 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5464666A (en) 1995-02-06 1995-11-07 Air Products And Chemicals, Inc. Process for chemical vapor codeposition of copper and aluminum alloys
EP0735586B1 (en) * 1995-03-28 2002-12-11 Texas Instruments Incorporated Semi-conductor structures
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5776831A (en) 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
US5925225A (en) 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373428B2 (en) 1993-11-16 2013-02-12 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US8485418B2 (en) 1995-05-26 2013-07-16 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out

Also Published As

Publication number Publication date
TW460597B (en) 2001-10-21
KR100522899B1 (ko) 2006-03-09
JP2009021635A (ja) 2009-01-29
EP0867940A2 (en) 1998-09-30
JPH10312973A (ja) 1998-11-24
EP0867940A3 (en) 1999-10-13
KR19980080769A (ko) 1998-11-25
US6420260B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
JP4240570B2 (ja) {111}配向性の高いアルミニウムインターコネクトを実現するTi/TiN/TiN▲x▼下層
US6059872A (en) Smooth titanium nitride films having low resistivity
US5882399A (en) Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
JP3193875B2 (ja) 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
TW469301B (en) Method for forming a multi-layered aluminum-comprising structure on a substrate
US6238533B1 (en) Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US6391776B1 (en) Method of depositing a copper seed layer which promotes improved feature surface coverage
JP3562628B2 (ja) 拡散バリア膜、多層配線構造、およびそれらの製造方法
EP0401688B1 (en) Method of forming electrical contact between interconnection layers located at different layer levels
US6793779B2 (en) Sputtering method for filling holes with copper
TWI302016B (en) Method for fabricating low resistivity barrier for copper interconnect
JP3586899B2 (ja) 半導体装置およびその製造方法
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
US6156647A (en) Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
Cerio et al. Film properties of Ti/TiN bilayers deposited sequentially by ionized physical vapor deposition
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
KR100753289B1 (ko) 알루미늄 상호접속에서의 전자이동을 감소시키기 위한웨팅/배리어 층의 테일러링
JPH02271634A (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
JPH0941133A (ja) 金属化合物膜の成膜方法およびそれに用いる成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees