CN109585420A - 一种抗电迁移的金属层结构及其工艺方法 - Google Patents

一种抗电迁移的金属层结构及其工艺方法 Download PDF

Info

Publication number
CN109585420A
CN109585420A CN201811582756.6A CN201811582756A CN109585420A CN 109585420 A CN109585420 A CN 109585420A CN 201811582756 A CN201811582756 A CN 201811582756A CN 109585420 A CN109585420 A CN 109585420A
Authority
CN
China
Prior art keywords
layer
aluminium
deposited
deelectric transferred
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811582756.6A
Other languages
English (en)
Inventor
纪旭明
顾祥
张庆东
吴建伟
洪根深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201811582756.6A priority Critical patent/CN109585420A/zh
Publication of CN109585420A publication Critical patent/CN109585420A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种抗电迁移的金属层结构及其工艺方法，属于集成电路制造技术领域。所述抗电迁移的金属层结构是针对后端制造中任意一层金属层做的抗电迁移结构设计，包括两个铝层，所述两个铝层之间淀积有中心TiN层。本发明还提供了抗电迁移的金属层结构的工艺方法：淀积第一铝层；在所述第一铝层上淀积中心TiN层；在所述中心TiN层上淀积第二铝层。一方面，铝层较薄的厚度有助于限制住大颗粒晶粒的边界扩散；另一方面，由于在高温下铝层中微量的Si成分容易析出，易于铝层电迁移的发生，TiN层可以阻挡Si和AL的互相渗透。

Description

一种抗电迁移的金属层结构及其工艺方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种抗电迁移的金属层结构及其工艺方法。
背景技术
自进入深亚微米时代，金属电迁移（EM）现象被确认为是导致芯片失效的主要因素之一，产生电迁移的内因是金属薄膜道题内结构的非均匀性，外因是电流密度的过大。半导体中金属薄膜的电迁移可靠性问题一直是半导体制造行业的研究热点。虽然目前铜互联工艺已经相对完善，但是对工艺水平要求非常高，且制造生产成本高昂，因此大多数FAB仍使用工艺成熟度高、性价比高的铝互连工艺。随着工艺节点要求的不断提高，铝互连线尺寸不断的缩小，铝互联线电迁移问题也愈见严重。
AL金属层在高温、大电流下易出现质量运输现象，AL沿着电子流的方向移动，形成一个个空洞；在另一方向由于AL的堆积而形成小丘。前者使金属线断开，后者使多层布线间短路，造成器件的失效。当工艺制程越小，金属线越细时，由于其截面积很小，电流密度可达107A/cm2，易发生质量运输，EM问题会更加突出。
发明内容
本发明的目的在于提供一种抗电迁移的金属层结构及其工艺方法，以解决目前金属AL在高温下容易产生电迁移现象的问题。
为解决上述技术问题，本发明提供一种抗电迁移的金属层结构，是针对后端制造中的金属层所做的抗电迁移结构，所述抗电迁移的金属层结构包括：
两个铝层，所述两个铝层之间淀积有中心TiN层。
可选的，所述中心TiN层的厚度为50~150Å。
可选的，所述两个铝层的厚度均为2000~3000Å。
本发明还提供了一种抗电迁移的金属层结构的工艺方法，包括如下步骤：
淀积第一铝层；
在所述第一铝层上淀积中心TiN层；
在所述中心TiN层上淀积第二铝层。
可选的，在淀积第一铝层之前，所述工艺方法还包括：
在绝缘介质层上依次淀积第一Ti层和第一TiN层，在所述第一TiN层上淀积所述第一铝层；
在所述中心TiN层上淀积第二铝层之后，所述工艺方法还包括：
在所述第二铝层上依次淀积第二TiN层和第二Ti层。
可选的，所述中心TiN层的厚度为50~150Å。
可选的，在淀积所述第一铝层和所述第二铝层的同时掺入铜，在淀积所述第一铝层时掺入铜的质量是所述第一铝层的0.5~2%；在淀积所述第二铝层时掺入铜的质量是所述第二铝层的0.5~2%。
可选的，所述工艺方法中均采用PVD工艺进行淀积。
在本发明中提供了一种抗电迁移的金属层结构，包括两个铝层，所述两个铝层之间淀积有中心TiN层。本发明还提供了抗电迁移的金属层结构的工艺方法：淀积第一铝层；在所述第一铝层上淀积中心TiN层；在所述中心TiN层上淀积第二铝层。一方面，铝层较薄的厚度有助于限制住大颗粒晶粒的边界扩散；另一方面，由于在高温下铝层中微量的Si成分容易析出，易于铝层电迁移的发生，TiN层可以阻挡Si和AL的互相渗透。通过本发明的结构设计和配套工艺，金属层抗电迁移能力大大提高，业界标准工艺电迁移能力是110摄氏度10年寿命，本发明可将电迁移寿命提高到200摄氏度10年的水平。
附图说明
图1是本发明提供的抗电迁移的金属层结构的示意图；
图2是本发明提供的抗电迁移的金属层结构的工艺方法的流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种抗电迁移的金属层结构及其工艺方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明实施例一提供了一种抗电迁移的金属层结构，是针对后端制造中的金属层所做的抗电迁移结构。所述抗电迁移的金属层结构的结构如图1所示，其包括两个铝层，为方便描述，将两个铝层分别表示为第一铝层11和第二铝层12；并且，所述第一铝层11和所述第二铝层12的厚度均为2000~3000Å，铝层较薄的厚度有助于限制住大颗粒晶粒的边界扩散。所述第一铝层11和所述第二铝层12之间淀积有中心TiN层10；其中，所述中心TiN层10的厚度为50~150Å，作为所述第一铝层11和所述第二铝层12的阻挡层。
具体的，所述第一铝层11底部依次淀积有第一TiN层21和第一Ti层31；所述第二铝层12顶部依次淀积有第二TiN层22和第二Ti层32。所述抗电迁移的金属层结构还包括绝缘介质层（图中未示出），淀积在所述第一Ti层31的底部。
实施例二
本发明实施例二提供了一种抗电迁移的金属层结构的工艺方法，其流程示意图如图2所示。所述工艺方法包括如下步骤：
S21、淀积第一铝层；
S22、在所述第一铝层上淀积中心TiN层；
S23、在所述中心TiN层上淀积第二铝层。
具体的，首先在绝缘介质层上依次淀积第一Ti层31和第一TiN层21，在所述第一TiN层21上淀积所述第一铝层11。在所述第一铝层11上淀积中心TiN层10，所述中心TiN层10的厚度为50~150Å；在所述中心TiN层10上淀积第二铝层12。最后在所述第二铝层12上依次淀积第二TiN层22和第二Ti层32。
优选的，在淀积所述第一铝层11和所述第二铝层12的同时掺入铜，在淀积所述第一铝层11时掺入铜的质量是所述第一铝层11的0.5~2%；在淀积所述第二铝层12时掺入铜的质量是所述第二铝层12的0.5~2%。掺铜有助于提高铝层的激活能，提高其抗电迁移能力。
在抗电迁移的金属层结构的工艺方法中，均采用PVD工艺进行淀积。在淀积金属层（即第一铝层11和第二铝层12）过程中，保持高真空度的封闭体系，控制Ar气体成分和输入输出的流速，确保环境的纯粹，利于PVD工艺淀积良好的TiN和Ti膜层，同时确保了膜层间界面，提高了金属层抗电迁移的能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围；并且，限定词“第一”、“第二”仅为区分两个相同种类的部件名称，并不包含顺序的含义。

Claims (8)

1.一种抗电迁移的金属层结构，是针对后端制造中的金属层所做的抗电迁移结构，其特征在于，所述抗电迁移的金属层结构包括：
两个铝层，所述两个铝层之间淀积有中心TiN层。
2.如权利要求1所述的抗电迁移的金属层结构，其特征在于，所述中心TiN层的厚度为50~150Å。
3.如权利要求1所述的抗电迁移的金属层结构，其特征在于，所述两个铝层的厚度均为2000~3000Å。
4.一种抗电迁移的金属层结构的工艺方法，其特征在于，包括如下步骤：
淀积第一铝层；
在所述第一铝层上淀积中心TiN层；
在所述中心TiN层上淀积第二铝层。
5.如权利要求4所述的抗电迁移的金属层结构的工艺方法，其特征在于，在淀积第一铝层之前，所述工艺方法还包括：
在绝缘介质层上依次淀积第一Ti层和第一TiN层，在所述第一TiN层上淀积所述第一铝层；
在所述中心TiN层上淀积第二铝层之后，所述工艺方法还包括：
在所述第二铝层上依次淀积第二TiN层和第二Ti层。
6.如权利要求4所述的抗电迁移的金属层结构的工艺方法，其特征在于，所述中心TiN层的厚度为50~150Å。
7.如权利要求4所述的抗电迁移的金属层结构的工艺方法，其特征在于，在淀积所述第一铝层和所述第二铝层的同时掺入铜，在淀积所述第一铝层时掺入铜的质量是所述第一铝层的0.5~2%；在淀积所述第二铝层时掺入铜的质量是所述第二铝层的0.5~2%。
8.如权利要求5-7任一所述的抗电迁移的金属层结构的工艺方法，其特征在于，所述工艺方法中均采用PVD工艺进行淀积。
CN201811582756.6A 2018-12-24 2018-12-24 一种抗电迁移的金属层结构及其工艺方法 Pending CN109585420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811582756.6A CN109585420A (zh) 2018-12-24 2018-12-24 一种抗电迁移的金属层结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811582756.6A CN109585420A (zh) 2018-12-24 2018-12-24 一种抗电迁移的金属层结构及其工艺方法

Publications (1)

Publication Number Publication Date
CN109585420A true CN109585420A (zh) 2019-04-05

Family

ID=65930858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811582756.6A Pending CN109585420A (zh) 2018-12-24 2018-12-24 一种抗电迁移的金属层结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN109585420A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790523A (zh) * 2024-02-23 2024-03-29 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法
CN117790523B (zh) * 2024-02-23 2024-05-17 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258099A (zh) * 1998-12-21 2000-06-28 日本电气株式会社 半导体器件的互连结构及其制造方法
US6099701A (en) * 1999-06-28 2000-08-08 Taiwan Semiconductor Manufacturing Company AlCu electromigration (EM) resistance
CN101567316A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 淀积金属的方法
CN103123909A (zh) * 2011-11-18 2013-05-29 无锡华润上华科技有限公司 一种铝互连线及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258099A (zh) * 1998-12-21 2000-06-28 日本电气株式会社 半导体器件的互连结构及其制造方法
US6099701A (en) * 1999-06-28 2000-08-08 Taiwan Semiconductor Manufacturing Company AlCu electromigration (EM) resistance
CN101567316A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 淀积金属的方法
CN103123909A (zh) * 2011-11-18 2013-05-29 无锡华润上华科技有限公司 一种铝互连线及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790523A (zh) * 2024-02-23 2024-03-29 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法
CN117790523B (zh) * 2024-02-23 2024-05-17 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法

Similar Documents

Publication Publication Date Title
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US20170243830A1 (en) Semiconductor device interconnect structures formed by metal reflow process
US20110127013A1 (en) Heat-radiating component and method of manufacturing the same
CN101673693A (zh) 高可靠厚膜混合集成电路键合系统及其制造方法
KR20100113026A (ko) 상호 접속에 있어서 향상된 전류 수송 용량을 위한 구조 및 그 제조방법
JPH02341A (ja) 半導体装置及びその製造方法
US20120171860A1 (en) Metal cap for back end of line (beol) interconnects, design structure and method of manufacture
CN201498510U (zh) 高可靠厚膜混合集成电路键合系统
US20070222073A1 (en) Structure and method to improve current-carrying capabilities of c4 joints
US6614114B2 (en) Conductive line formed on integrated circuits
CN109585420A (zh) 一种抗电迁移的金属层结构及其工艺方法
KR100420611B1 (ko) Ｔｉ를 포함하는 라이너를 갖는 상호접속부
KR20090087106A (ko) 전자 컴포넌트 모듈 및 상기 전자 컴포넌트 모듈 형성 방법
US20180350736A1 (en) Non-planar metal-insulator-metal capacitor formation
CN110246808A (zh) 具有降低的结温的功率模块及其制造方法
US10060036B2 (en) Plated-layer structure for improving interface stress between aluminium nitride substrate and copper-plated layer
US20150179565A1 (en) Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
US20230223341A1 (en) Low via resistance interconnect structure
JP2006324565A (ja) 半導体デバイス及びその製造方法
CN117476582B (zh) 一种碳化硅通孔结构及其制备方法
TWI479617B (zh) 半導體結構及其製造方法
US20230005869A1 (en) Micro bump, method for forming micro bump, chip interconnection structure and chip interconnection method
JP2001118922A (ja) 半導体装置およびその製造方法
JPS63133548A (ja) 半導体装置
JPH05152445A (ja) 多層配線およびその形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405