TW445650B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW445650B
TW445650B TW089104468A TW89104468A TW445650B TW 445650 B TW445650 B TW 445650B TW 089104468 A TW089104468 A TW 089104468A TW 89104468 A TW89104468 A TW 89104468A TW 445650 B TW445650 B TW 445650B
Authority
TW
Taiwan
Prior art keywords
fluorine
gate
manufacturing
heat treatment
semiconductor device
Prior art date
Application number
TW089104468A
Other languages
English (en)
Inventor
Atsuki Ono
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW445650B publication Critical patent/TW445650B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

445650 五、發明說明（1) 發明背景 1, 發明之翎祕 本發明係關於金氧半導體 (MOS，Metal-Oxcide-Semiconductor)電晶體之製造方法， 尤有關於一技術，用以改善電晶體之特性，防止p通道Μ 0 S 電晶體（本文以下標示為PM0S)於長期使用時，電壓閥值的 改變與汲極飽和電流的降低（負偏壓溫度不穩定）·，與抑制 η通道M0S電晶體中（本文以下標示為nM〇S)因熱電子效應導 致之電壓閥值變化。 2. 相關技術之描述 隨著半導體裝置小型化的進行，進入設計準則降低至 次微米或更小的數量級之半導體裝置世代，表面通道型態 的結構為一普遍被使用於pMOS中之結構，其目的係用以控 制短通道效應。為了得到此表面通道型態結構，必須形成 一具有淺接面（sha llow junction)的源-汲極區域-為達 成此淺接面’ 一種以BF/取代B+當作離子種類以形成源― 波極區域的技術，至今廣泛的被使用。因為比B+的質 量大’其植入的範圍較小，繼而得到淺接面。 然而使用BF/時’一種稱之為硼滲透（b〇r〇n penetration)的現象’已知會造成一嚴重問題。在M〇s電 晶體的製造方法中’閘極之摻雜物植入與源-汲極之摻雜 物植入通常在同一步驟完成’以使其令的步驟數目最小
第4頁 445 65 0 五、發明說明（2) ------- 化。在此例子中，係用BV摻雜在閘極中。然而，在用以 形成該源-汲極區域等之熱處理的步驟中，氟的存在加速 硼擴散進入閘極，以至於部分硼原子可能在閘氧化膜中被 捕獲，而其他硼原子滲透通過閘氧化膜，而可能擴散進入 矽基版中。只要此硼滲透現象一發生，該閘氧化膜的可靠 度便會降低，因電晶體之電壓閥值升高且其崩潰電壓下 降，如前所述。此問題明顯的發生在，當離子植入BF/ 時，係施行同時導入氟（F)與硼（B)的情況。若使用妒2代替 BF/於離子植入’氟不會與硼一起在閘極中被捕獲。因 此’即使爛擴散發生，硼也不會滲透通過閘氧化層，如此 一來，如上所述之問題就不太可能發生。 同時’最近在離子植入系統上各種的改進，可使離子 植入在低加速電壓下施行，且在該電流條件下，即使使用 硼做植入，仍可形成淺接面。因此，在離子植入的方法中 加上一些額外的考慮，如將加速電壓設低，便可達到使用 硼植入，不僅可在源-汲極間形成淺接面且可解決硼滲透 的問題。 再者’一種可在源-汲極區域_摻雜B+與F+而在閘極中 只摻雜B+的技術已被發展。在日本專利公開公報第 33 0 441 /1 996號中揭示另一方法，其先將F+離子植入源-汲 極區域，然後將其整個面施行硼的離子植入。此方法亦被 認為可防止硼滲透並達成淺接面，因為並無氟摻雜在閘極 中 。 如上所述，在一製程中，其中不用BFV而用B+植入閘
第5頁 445 65 Ο 五、發明説明（3) 極中，硼滲透可被很好的抑制。根據此製程’然而，引起 下列至今尚未爱清之問題。 該直接位於閘極絕緣膜下的區域，其功能為當作該電 晶體的通道區’構成此通道區之矽的末端，仍然是未鍵結 的（未連結鍵）或是與一氫原子鍵結，如圖5(a)所示。因為 該不連接鍵會捕捉載子而使得通道區域之功能降低，該不 連接鍵即消失’在先前技術中’藉由氫的回火處理產生氫 的末端而形成Si-H鍵。因為Si-H之鍵能相對的比較低，隨 著時間的經過，氫容易從鍵結中游離，導致再一次的產生 不連結鍵。隨著時間的經過，該不連結鍵依此方式增加， 經由該電晶體的使用，其在通道區中捕捉之載子的溫度也 隨著時間的經過而增加（此現象與後文中負偏壓溫度不穩 定效應（慢捕捉效應）有關）》只要該負偏壓溫度不穩定效 應一產生，即產生下列問題：電壓閥值隨時間而·改變且伴 隨著汲極飽和電流隨時間而降低。 由負偏壓溫度不穩定效應產生之此類問題，至目前為 止仍未被完全了解，而解決此問題之技術也幾乎未被研究 過。本發明可克服此種問題，且該立即的目標為抑制負偏 壓溫度不穩定效應之產生與防止電壓閥值的改變和楛 和電流的降低。 再者，本發明之另一目的係克服熱電子效應？丨起的元 特性退化問題。該熱電子效應為一種現象，係由复源極 與汲，間之電場與離子化撞擊形成之電子和電洞加^所造 成之尚能量的電子’侵入閘氧化膜而因此改變M〇s特性的
445650 五、發明說明（4) 現象。在習知的M0SFET(M0S場效電晶體）中，通道區域中 之矽具有Si-H的末端結構，其鍵結強度弱，使得電晶體操 作時，通道中載子容易與Si-H鍵撞擊並使其鍵結斷裂❹此 Si-H鍵之斷裂導致介面態階的產生，而產生熱電子效應。 該熱電子效應導致電壓閥值改變且相互導電度gn退化，因 此大大地降低該元件的可靠度。此問題在n Μ 〇 5中特別顯 著，因為nMOS中汲極飽和電流比pMOS中大。此外，隨著元 件的小型化使得閘極長度變短，或施加於源極與汲極間之 電場變高，該熱電子效應變得更顯著。本發明之另一目的 為解決上述問題與電壓間值的改變’與可有效防止相互導 電度退化所引起的熱電子效應。 此外，雖然抑制負偏壓溫度不穩定效應與抑制熱電子 效應可造成同樣的效果、即防止電壓閥值的改變，但其結 果本質是不同的。因負偏壓溫度不穩定效應引起的電壓閥 值改變乃通道區域中Si-Η鍵的逐漸斷裂所造成，且隨著時 間的經過而形成不連結鍵，係為一種有關電晶體長期可靠 度改善的問題β另一方面，因熱電子效應引起的電壓閥值 改變乃由電晶體使用時產生之熱電子侵入閘氧化膜所造 成。簡吕之，其為不同地方經由不同的機制所產‘ 問題。 王 < 兩種 度不,本發明旨在解決：卜、防止負偏壓溫 沒不穩疋效應產生，以解決其造成的電壓閥值改 ^和電流降低的問題，其次解決第二、藉由抑制熱 ，，’以防止電壓閥值的改變與相互導電度^的退化。特別
445650
五、發明說明（5) 的，當應用本發明於pMOS時 度不穩定效應的問題且，當 解決熱電子效應的問題。此 工作電流（ON-current)相當 不常發生，.而負偏壓溫度不 要，但在nMOS中則與此相反 pMOS中，施加負偏壓於閘極 導入閘極下的區域且負偏壓 中變的比較重要。 ’其主要目的在解決負偏壓溫 應用在nMOS時，其主要目的在 解釋在於以下事實：在—⑽中 小所以熱電子的問題相對的較 穩定效應的問題變的比較重 ，熱電子的問題比較重要，在 上。所以電洞可產生不連結鍵 溫度不穩定效應的問題在pM〇s 發明概要 針對上述問題點’本案發明人構想出使用如下新穎之 技術，利用氟摻雜的方式，使該通道區域中矽的末端被 Si-F鍵取代，並證實其有效，本發明即成功的完成此 想。 鑑於上述問題，本發明提供一半導體裝置的製造方 法，包含以下步驟： 形成一閘極於半導體基板之閘絕緣膜上； 導入給定導電型態的摻雜物於該閘極中與該.半導體基 板的表面； 執行第一次熱處理以使該半導體基板中之該摻雜物 散而形成一源-汲極區域； ’、 推雜最少量的氟於該閘極中，然後執行第二次熱户 理； …、处
445650 五、發明說明（6) λ次，本發明提供一半導體裝置的製造方法，包含以 下步驟： 形成一閘極於半導體基板之閘絕緣膜上； 導入給定導電型態的摻雜物於該閘極中與該半導體基 板的表面； 執行第一次熱處理以使該半導體基板中之該掺雜物擴 散而形成一源-汲極區域； 形成氮化矽膜於整個表面上； ’摻雜最少量的氟於該閘極中然後執行第二次熱處理； 根據本發明之半導體裝置製造方法中，摻雜最少量的 氟於閘極後’第二次熱處理使得閘極中的氟擴散且該擴散 的氟與直接位於閘絕緣膜下的區域内之矽鍵結。藉此，該 Si-Η鍵與不連結鍵如圖5(a)中所示有效地被氟原子取代而 形成Si-F鍵如圖5(b)所示。因為si-F鍵比Si-H鍵有較高之 鍵能，此些鍵隨著時間的經過而逐漸斷裂的現象與不連結 鍵形成的增加幾乎不會發生。因此該負偏壓溫度不穩定效 應幾乎不會發生，以至於可有效防止電壓閥值的改變與汲 f飽和電流的減少。其次，si_F鍵比Si_H鍵有較高之鍵 此’此方法亦有效的抑制熱電子效應。在習知之M0SFET 中’Si-H鍵末端的斷裂而產生介面態階，因此，因熱電子 效應造成之元件特性退化便容易發生相對於此，本發明 中’因為該Si-H鍵與不連結鍵被si-p鍵所取代，此問題可 有效的克服。 本發明中’在源-汲極區形成之後，施行氟的摻雜。
第9頁 c 445650 五、發明說明（7) ' ------- 如果該步驟次序相反，即在施行氟的摻雜後才形成源_汲 極區域，不僅無法有效得到抑制負偏壓溫度不穩定效應等 等的效果’且可能會引起更明顯的硼滲透問題。 舉例而言，在pMOS中使用BF/或P當作源_汲極區域中 之摻雜物，若在該些離子植入閉極之前，即在間極中摻雜 氟，硼滲透問題會更嚴重。此時，摻雜敗以後，施行熱處 理以形成源-汲極區或類似之目的^若此熱處理係在形成 源-汲極與消除表面通道型態中閘極的閘缺乏之最佳情況 下施行，該狀況係在高溫情況下氟存在的環境中，硼滲透 易於變得重要。舉例而言，在習知的pM〇s製造方法中在 BFS+以離子植入於整個表面後，利用熱處理活化該摻雜物 而形成一源-汲極區域，此一步驟廣泛的被使用。此步驟 =，用以形成源-汲極區域之該熱處理係在氟的存在下施 行。如以上所述，氟會加速硼的擴散（日本專利公開公報 第330441/1 9 96號中記載），導致經由以上之熱處理，閘 極中之硼以一高擴散速度擴散且滲透穿過閘.氧化膜進而擴 散進入矽基板中。 其次’ nMOS中’若源—汲極區域形成於氟摻雜之後， 摻雜物的擴散深度可能改變且形成之該源_汲極區可能沒 有預定的深度。因為氟存在時摻雜物擴散速度的改變，當 閘氧化膜卞的氟擴散到半導體基板中，此氟可能加速源— 汲極區域中植入的摻雜物的擴散而改變擴散深度。特別當 氟摻雜施行於基板的整個表面時’該問題就變得重要。 再者’當該源-汲極區域形成於氟摻雜後，本發明的
第10頁 4 4 5 6 5 Ο 五、發明說明（8) ----—»— 效果如抑制負偏麼溫度不穩定效應，+一定能得到 效果’且有時甚至元件特性也可能衰$。若氟係經 摻雜，用以形成源-汲極之熱處理必須在氟摻雜之後施 打。此例子中，若在有利於形成源—汲極的條件下施 處理，原已掺雜其中之氟可能從基板中或閘極中 且”紛 出外面，另言之，容易產生一種稱之為向外擴散、且射 (〇Ut-dif fusion)。此會減少存在閘極中氟的總數且 的Si-F鍵可能不足夠β近年來，從改進製程效率的觀點， 高溫下快速回火如RTA(快速加熱回火!^“^ Thermal Annealing)等等被廣泛的使用當作形成源—汲極的一種回 火方法。使用此種熱處理方法會使向外擴散現象特別° 並降低存在閘極内氟的總數。 其次’事先施行氟的摻雜之情形，在有些原因下 一 些比例的氟原子並未對形成Si -F鍵的增加有貢獻，因此: 制負偏壓溫度不穩定效應等等的效果無法充分達到，而 且’甚至造成元件特性的退化。當藉由摻雜氟之後施行熱 處理得到之Si-F鍵’以該Si-F鍵取代Si-H鍵與不連結鍵 時’此取代反應的進行程度決定於氟的擴散與形成。"鍵 之間的平衡。因此用以形成Si -F鍵之該熱處理，最適在最 佳化條件下執行’其取決於摻雜氟的總數量與其他條件。 但是當在摻雜氟以後施行該熱處理以形成該源-汲極時， 此熱處理的條件決定氟之擴散與形成Si-F鍵之間的平衡。 因為通常用以形成源-汲極之熱處理係在高溫下進行，該 氟的擴散優先於該Si-F鍵的產生，因此、部分的氟對Si
445650 五、發明說明（9) 鍵產生增加的傾向沒有貢獻。當其發生時，Si-F鍵的生成 率降低且本發明的效果無法完全獲得，且有些情況下，甚 至元件特性可能退化，因為在以後的步驟中發生未鍵結之 氟原子的擴散。舉例而言，在一稍後的步驟中，可能在矽 基板或内層絕緣膜中發生未鍵結之氟原子的熱擴散，並導 致該電晶體退化也有例子如一些未鍵結的氟原子存在於 問極中’導致硼滲透不只發生在形成源-汲極的熱處理步 驟中’也發生在其後的其他熱處理步驟。於是，本發明 中’利用施行第二熱處理以防止未鍵結氟原子的殘留。 考慮以_L幾點’在本發明中，氟摻雜實施於源-汲極 區域形成後。 同時’關於氟摻雜’其在形成源-汲極區域前施行， 已有另外一範例報告，然該範例研究之目的與本發明之目 的不同。在日本專利公開公報第251463/1993號中，其敘 述一具有LDD(輕摻雜汲極Lightly Doped Drain)結構之 FET的製造方法’其中將氟摻雜在閘氧化膜中，係在形成 側壁之前。在形成LDD的結構中，先施行離子植入用以形 成LDJ)，然後形成一側壁，之後利用此側壁當作遮罩，施 行另一離子植入以形成源-汲極區域。簡言之，上述為源一 汲極形成於摻雜氟之後的一種方法，依此次序施行氟摻 雜，上述出版im所揭露的技術試圖達到抑制電壓閥值的改 變與降低載子注入時載子的遷移率。另言之，藉由事先在 閘氧化膜中形成Si -F鍵，以抑制因熱載子注入閘氧化膜中 而造成的電壓閥值改變。但是當氟摻雜係依此次序施行 445650 五、發明說明（ίο) 時，用以形成源-没極之熱處理係在氟存在於閘氧化膜中 之狀態下施行，以至於該硼滲透會變得重要。其次，氟的 向外擴散亦變的重要，而且該氟的擴散比Si-F鍵的生成先 發生，該Si-F鍵並不必然的完全形成於通道區域中且，因 此無法得到抑制負偏壓溫度不穩定效應等等的足夠效果， 而此正是本發明的目的。 如以上所述’該製程中氟掺雜的目的，除了抑制負偏 壓溫度不穩定效應外，已被研究過，雖然此些製程中，該 氟的捧雜是在源- '及極區域形成之前施行。負偏里溫度不 穩定效應之問題幾乎沒有被確認過，因此用以解決此問題 之量測並未多被研究過》根據本發明施行之研究，證實此 問題可有效的解決，藉由施行氟摻雜與，同時安排此氟摻 雜施行於源一汲極區域形成之後。本發明完成對此的基本 認識。 本發明中’氟推雜最好於源一淡極區域形成後施行， 且然後形成氮化矽膜於整個表面上。氮化矽膜的生成，可 防止該氟的向外擴散且，因此該以邛鍵可充分的形成。其 次，隨著氟原子留在閘極或基板中的比例增加，用以摻雜 的氟總數量可以降低至所需之最小量，此為設定製程步驟 之一明顯的優點。在一製程中其氮化矽膜未形成，必須使、 用一相當數量的氟，因為總有不止一定比例的摻雜氟原子 對S〗-F鍵的產生沒有貢獻。當摻雜大量的氟時，除非撤底 的實施回火，否則有時氟氣體會被侷限在一上層中如一内 層絕緣膜或其介面，而導致膜的隆起或剝落。因此，必須
445650
設：ί L 火的時間以使多餘的氟氣體完全移除。此
可能：致製程效率的降低。其次，甚至有些情況：J 難正確的控制氟的殘留量。相反的1氟摻雜施行=化 Ϊ膜ΐΐ之後’製程效率可提升以外，也可防止後面步驟 中可忐發生的氟擴散引起的元件特性退化。再者，此氮化 矽膜可當成後面步驟中形成接觸洞之蝕 防止漏電流的發生，此為其另一優點。职腰因此Ί 較佳實施例之說明 一根據本發明之半導體裝置製造方法中，首先 閘極於矽基板之閘絕緣膜上。舉例而言使用一矽 形成該閘絕緣膜^閘極是由多_、—耐火^ ; 物做成’結構中另一種多層膜也使用此相同材料。至2 成閘極的方法並無特别的限制且，舉例而言一種用以彤， 閉絕緣膜與閘極層的方》，而後利用施行選擇性 1 到圖樣。 件 其次，一給定導電型態的摻雜物導入該閘極中盥矽 板的表面。關於該矽基板，摻雜物通常導入至閘極的兩基 邊》舉例而言，該摻雜係藉由離子植入的方法完成。如 上所述，將摻雜物導入至問極中與矽基板中係在相同二 個步驟中，該製程效率可被提升。 其次，施行第一次熱處理。該熱處理造成矽基板中拖 雜物的擴散且形成一源-汲極區域，—般此熱處理同時、、舌 化閘極内的摻雜物以改善閉極的導電率。該第一次埶處
第14頁 4 4 5 6 5 0 五、發明說明（m 的條件根據摻雜條件做適當的設定„舉例而言，當利用離 子植入方法施行摻雜時，此熱處理的條件決定係根據於， 該植入種類、該加速電壓、劑量等等。其次、若上述之熱 處理是藉由R Τ A完成，該掺雜物可在短時間内被被活化， 在摻雜物擴散層中摻雜物的分佈或基板中元件的配置的相 反效果可被很好的控制。特別是當形成一淺擴散層時，以 RTA做熱處理是有效的。利用RTa時，該熱處理的溫度通常 設在90 0 至 11〇〇 X：。 其次’若有需要，在氮化矽膜形成之後，摻雜最少量 氣至閉極令’然後施行第二次熱處理。關於該氟的摻雜， 不同的方法’包括離子植入和熱擴散均可使用，其次，考 慮其製程效率’該基板的整個平面取代該閘極施行摻雜。 當使用離子植入法時’劑量較佳為lxl〇13cm_2_lxl〇I6cm_2， 更佳是5xl014cnr2-3xl〇〗5cnr2。該加速電壓較佳為5_3〇 KeV 且更佳為5-2OKeV。採用此離子植入的條件，該氟可被充 分的植入而不會對基板造成任何損害。 在使用熱擴散方法進行摻雜的情況時，舉例而言，一 ，處理的方法係在一含氟如NFs等等的氣體中施行。該熱 理的溫度為，例如700 -95(TC，而較佳為75〇_9⑽。c。若 二處理的溫度設太咼，源—汲極區域中摻雜物的分佈會受 ，響且，在pMOS中，甚至會發生硼滲透。另一方面，若熱 處理溫度設定太低’氟可能無法充分的掺雜至其中。 在氤的穆雜後施行第二次熱處理使氟可擴散與遷移至 閑絕緣膜的區域’以有效的將該區域中石夕的末端取代成
445650 五、發明說明（13)
Si-F鍵。該第二次熱處理的溫度較佳為500至900 °C，或最 佳為600至800 °C。若熱處理的溫度設定過高，氟向外擴散 變得明顯或氟的擴散會在Si-F鍵形成之前發生，導致S i -F 鍵形成不完全>另外，可能發生硼滲透，且其次源-汲極 區域中摻雜物濃度的輪廓也可能改變。另一方面，若熱處 理的溫度設定過低，氟可能無法完全地導入其中。當第二 次熱處理在上述之溫度範圍内施行時，該氟原子導入其中 且有效的取代Si-F鍵與通道區之矽的不連結鍵等等，而形 成Si-F鍵’使得負偏壓溫度不穩定效應與熱電子效應可更 有效的被抑制。其次，可降低部分的氟原子對鍵結沒有貢 獻的情況’因此’氟造成的元件特性退化可被很好的抑 制。 本發明中，若氮化矽膜形成於氟之摻雜前，較適使用 LP(低壓）的CVD方法以形成該膜。運用此方法，該膜的稠 密性質可改善’且使得氟的向外擴散被有效防止。至於該 膜的形成條件’較適的溫度設定為6 00至750 °C且生成時間 卜7小時。此條件下該膜的稠密性質可進一步改善β 本發明應用在閘極寬度為〇, 2um或更小的MOSFET或閘 絕緣膜厚度4nm或以下的MOSFET特別有效，因為，負偏壓 溫度不穩定效應引起的電壓閥值改變，或熱電子效應對 FETs造成的很大影響均已事先微小化了。 ·
本發明應用於pMOS時，特別是一具有p-型電極的表面 通道型pMOS，其負偏壓溫度不穩定效應問題可非常有效的 解決。其解釋基於以下原因：pM〇s中汲極飽和電流比nMOS
第16頁 445 65 0 五、發明說明（14) 中小，因此其中的負偏壓溫度不穩定效應變得重要。特別 是在表面通道型態的pMOS中，除此之外’該通道區域窄， 所以使得負偏壓溫度不穩定效應亦更顯著。因此’，本發明 可有效的解決負偏壓溫度不穩定效應的問題，更有效為利 用硼當摻雜物的情況時，此外，其應用在一半導體製程， 其中具有一淺接面之源-汲極區域係利用離子植入方法形 成，其加速電壓為8KeV或更小。 其次，當本發明應用於nMOS時，解決熱電子效應比抑 制負偏壓溫度不穩定效應要有效。其原因為，在nMOS中， 其汲極飽和電流比pMOS中大，所以熱電子效應明顯。此狀 況下，砷、磷、銻或類似物被使用當做源-汲極區域之摻 雜物。 第一實施例 本實施例說明一應用本發明於製造CM0S(互補式M0S， Comp 1 ementary M0S) 的例子。參照圖1 -圖4，本實施例詳 述如下。 首先，如圖1(a)所示，利用STI(淺溝渠隔離）的方法 形成元件隔離膜2於矽基板1以後，在nMOS形成區形成阻遮 罩（resist mask)3，且在pMOS形成區中以離子植入磷，因 此形成η型井。接著，利用已形成之阻遮罩3，注入砷當作 通道播雜物以調整其電壓閥值β該離子植入的條件為加速 電壓 lOOKeV 與劑量7xl012cnr2 β 其次如圖1 (b)所示，在pMOS形成區形成阻遮罩5，且
第17頁 445650
五、發明說明¢15) 在nMOS形成區中以離子植入柳 m 利用已形成之阻遮罩5，注入侧A此形成P型井。接著， 電壓閥值。該離子植入的條件二作；^道摻雜物以調整其 8xl()12cnr2。 件為加速電壓3〇KeV與劑量 而溫氧化，在活化區表面形 隨後，藉由在850 °C施行 成一厚度4nm的閘氧化膜7 ,且其 ^ u _ ^ i再後沉積厚度150nm的多晶 碎膜8於其上。此二層膜藉由選埋地 吗避擇性的蝕刻 1(c))。各別閘極的閘長度為〇. 18 um。 ❿执_保、國 其次，如圖2(a)所示，在nM〇s形成區形成阻遮罩 12，且在pMOS形成區中施行離子植入，因此形成高密度摻 雜的源-汲延長區域13。此處之離子種類為BFz，加速電壓 為5KeV與劑量1χ10%ιη-ι接著利用已形成之阻遮罩12，施 行離子植入形成口袋區1 4 ^此離子植入係利用旋轉植入的 方法，以注入角度25度施行。使用石申當作離子種類，加速 電壓設為7OKeV與劑量2χ 1 013cnr2 其次’如圖2(b)所示’在PM0S形成區形成阻遮罩 15，且在nMOS形成區中施行離子植入，因此形成高密度掺 雜的源-汲延長區域16。此處之離子種類為砷，加速電壓 1 0 K e V與劑量為4 X1 014 c nr2。接著利用已形成之阻遮罩1 5， 施行離子植入形成口袋區17。此離子植入係利用旋轉植入 的方法，以注入角度25度施行。使用BF2當作離子種類， 加速電壓設為30KeV與濃度4xl〇13cnr2。 其次，利用熟知方法形成側壁1 8與1 9，完成閘極2 〇與 閘極2H圖2(c))。接著以離子植入硼於pMOS形成區中。藉
t 445 65 0 五、發明說明（16) 此可同時得到源-汲極區域2 2的形成與閘極20中之摻雜 (圖2(d))。硼之植入條件為加速電壓5 KeV與劑量4x1 015 cnT2 〇 接著以離子植入砷於nMOS形成區中。藉此可同時得到 源-汲極區域23的形成與閘極21中之摻雜（圖2(d))。植入 條件為加速電壓50KeV與劑量6x1 015 cm-2。然後，在氮氣的 環境中，施行RTA處理其溫度1 05 0 °C、施行10秒，在源-沒 極區域中與閘極中之摻雜物被活化。圖2(d)表示完成以 上步驟後之狀態。 其次，如圖3(a)所示’將所有的表面施行離子植入i 24。該植入條件為加速電壓l〇KeV與劑量3xl015cnr2。此條 件下施行離子植入時，氟停留的範圍在閘極中與石夕基板表 面的附近區域。在氮氣的環境下摻雜氟以後，如圖3(b) 所示’在700 °C下進行熱處理20分鐘。根據此步驟，閘極 中的氟經由熱擴散到達直接位在閘絕緣膜7下方的通道區 26。組成通道區域26中的石夕末端，如圖5(a)所示，為與氫 原子鍵結或維持未鍵結的形式，但是，不論何種形式，其 很容易的被氟原子取代形成如圖5(b)之形式。也就是，組 成該通道區26之矽的Si-H鍵與不連結鍵被氟原子有效的取 代。 接著，利用藏鍵方法形成钻膜之後，經由熱處理形 成矽化鈷27(圖4(a))。矽化鈷27形成於閘極與源-汲極區 域，如圖所示。該矽化鈷膜27厚度大概為35nm。 其次，一爛磷石夕玻璃（BPSG, Boro-Phospho Silicate
第19頁 445650 五、發明說明（17) "
Glass)膜28形成在該整個表面上以當作内層絕緣膜，之後 形成接觸洞而後利用熟知之CMP(化學機械研磨法）（圖 4(b))形成鎢插塞29之後，利用熟知方法形成上層内連線 等等，因此完成一CMOS。 針對依該以上方法製造之pM〇s包含於CM〇s中對其負 偏壓溫度不穩定效應電阻的特性做一評估。此外，亦針' 對其他用以上相同方法製造但具不同的氟摻雜數量之pM〇s 做評估。個別樣品之氟摻雜數量總結於表丨。該上述範例 之pMOSs為樣品編號2。樣品編號4為一習知之pM〇s其令無 氟摻雜。 .、’' [表1] 編號 _氟摻雜劑量（cm·2) 氟摻雜時之加速電壓（keV) 1 6xlOIJ ------- 10 2 3xl015 10 3 5xlOu 10 4 None --- 該評估係測量該樣品在大氣中溫度2 〇 〇它時電壓閥值 的改變。當處於如此之高溫時’該閘絕緣膜與該通道區域 中之不連結鍵容易產生。當此情況發生，會加速產生負偏 壓溫度不穩定效應與增加該電壓閥值之改變。換言之， 本實施例之評估方法相當於該負偏壓溫度不穩定效應電阻 特性之加速測試。該評估結果表示於圖6。顯然可見的在 依據該本發明之方法製造之樣品編號1 -3中，顯示該電壓
第20頁 445650 五、發明說明（18) 閥值（Δν^)的改變比習知方法之樣品編號4的改變較小， 其指出負偏壓溫度不穩定效應在樣品編號1 - 3被較好的 抑制。 以上所述顯示本實施例能改善CMOS中該pMOS負偏壓溫 度不穩定效應電阻的特性。對一nMOS而言，本實施例亦有 抑制熱電子導致之電壓閥值改變的效果，雖未被表示。 第二實施例 一 CMOS係利用與第一實施例相同之方法製造（樣品編 號2)，除了離子植入氟施行於氮化矽膜形成之後，且未 施行氟植入後之熱處理*參照該圖示，本實施例之製造製 程描述如下。 第一，施行如第一實施例之圖1 - 2中說明之相同步 驟。 其次，利用濺鍍方法形成一鈷膜後，利用熱處理（圖 7(a))形成矽化鈷27 β該碎化鈷27膜厚度大概為35nni。 其次，利用低座-化學氣相沈積（LP〜CVD)方法於該整 個表面（圖7(b))形成一氮化矽膜30 (膜厚度50 nm)。該成 長溫度設定為630 °C ° 其次，如圖7 (c )所顯示，該整個表面實施離子植入 氟24。該植入條件為加速電壓10 keV與劑量5 X l〇】4Cnr2。 摻雜氟之後未施行熱處理。 其次，硼磷矽玻璃膜28形成於該整個表面以當作内層 絕緣膜（圖8(a)) ’之後在其上形成阻遮罩31 (囷8(b))、 然後形成接觸洞3 2 (圖8 ( c ))。該乾韻刻之施行，係使用一
445650 一 " - 五、發明說明（19) — ^氣體，為加一氧化碳與氧氣至c，8中。因該蝕刻氣體 對氧化矽膜比該氮化矽膜具有高蝕刻選擇率，氧化矽膜 可被選擇性的蝕刻 因此，該硼磷矽玻璃膜2 8之蝕刻，如 圖8(C)顯示，在該氮化矽膜3〇之上即會停止。該硼磷矽玻 璃膜厚度為1 〇〇nm或相當厚使得以上蝕刻時必須施行一定 璁數的過蝕刻。因此，至此有時該摻雜物擴散層也被蝕 刻’由此，引起接觸插塞形成不完美形狀。對照於此， 本發明中，利用氮化矽膜當作蝕刻阻絕膜則可防止此類問 題。 該硼磷矽玻璃膜28被蝕刻之後，經由乾蝕刻移除該氮 化矽膜30。此處使用之蝕刻氣體為—包含CHF^與％之氣 體。因為此姓刻氣體選擇性的钱刻該梦化鈷2 7上的氮化 矽膜30，該上述的乾蝕刻被阻絕在該矽化鈷27(圖g(a))之 上。沒有該矽化鈷2 7，該源-汲極區域可能被触刻，而可 能導致漏電流。 該銀刻完成後，除去該阻遮罩3 1，然後依序形成一鈦 膜34 (膜厚度l〇nm)與一氮化鈦膜35(膜厚度5〇nm)。之 後’在氮氣環境中施行回火處理，藉由RTA方法、溫度690 C、施行30秒。此時’摻雜的氟擴散至該閘極中而到達直 接位於閘絕緣膜7下方的通道區域26。於是，該Si-H鍵與 構成該通道區域26之矽的不連結鍵被氟原子有效的取代。 接著’利用錢鍵方法沉積鎮3 6於該整個表面之後，利 用熟知之CMP形成鎢插塞。而後，利用一熟知方法形成上 層内連線等等，因此完成一 CMOS。
第22頁 445650 五、發明說明（20) 依該以上方法製造之含於CMOS内的pMOS，做一關於負 偏壓溫度不穩定效應電阻特性的評估β該評估之FETs總結 於表2。樣品編號1係依以上方法製造之pM〇s ^此外，亦評 估其他無氟摻雜其中的pMOSs (樣品編號2，3)。樣品編號 2為一習知之CMOS其中沒有氮化矽膜形成且與樣品表1中 之編號4類似。樣品編號3為一CMOS其中形成氮化矽膜立其 製造方法與樣品編號1相同除了未施行如圖7(c)中顯示摻 雜氟之步驟外。 [表2]
No 氟摻雜劑量 (cm-2) 氟摻雜時之加速 電壓（keV) 沉積氮化矽 1 5xl014 10 Yes 2 None —-— No 3 None --- Yes 該評估係在大氣中溫度200 °C下進行測量該樣品電壓 閥值的改變。當樣品在此高溫度下’在該閘絕緣膜與該通 道區域中易產生不連結鍵。當此現象發生，會加速負偏壓 溫度不穩定效應產生且該電壓閥值改變增加。換言之，本 實施例之評估方法相當於負偏壓溫度不穩定效應電阻特性 的加速測試。該評估結果表示於圖1 〇。顯然可見，依本發 明之方法製造之樣品編號1顯示其比樣品編號2- 3在電壓閥 值有較小的改變，其指出樣品編號1中負偏壓溫度不穩定 效應被較好的抑制。再者，與第一實施例之製造製程相 比較’本實施例製程能降低氟摻雜的總數量且另外，其有
第23頁 4 4 5 6 5 0 五、發明說明（21) 一優點為該氟摻雜後之熱處理亦可用以當作其另一步驟之 熱處理（本實施例中，其當作鈦/氮化鈦膜形成後之回火步 驟的熱處理）。 以上所述顯示本實施例能改善CMOS中pMOS之負偏壓溫 度不穩定效.應電阻特性。對nMOS而言，本實施例也有抑制 因熱電子造成之電壓閥值改變的效果，雖未被表示。 再者，以上範例中，本發明係描述使用一製程以形成 CMOS ’但該了解為本發明能應用在該其他裝置中之電晶體 的形成如DRAM (動態隨機存取記憶體）。 誠如上述’本發明中，形成源-汲極區域之後，施行 離子植入氟，然後經過熱處理使得該通道區域中矽的末端 有效的被氟原子取代。此能抑制負偏壓溫度不穩定效應並 改善該該電晶體長時間可靠度。再者此能有效的防止該電 壓閥值的改變與因熱電子效應引起的相互導電率‘的退 化。 m 本專利申請案係根據曰本專利申請案第平丨1〇7〇723 號，於此將該日本專利申請案内容併入供作參考。
445650 圖式簡單說明 圖1表示一系列之示意剖面圖，說明根據本發明之半 導體裝置製造方法之步驟。 圖2表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置製造方法之進一步的步驟。 圖3表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置製造方法之進一步的步驟。 圖4表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置製造方法之進一步的步驟" 圖5為一組圖示，解釋矽之末端的結構。 圖6為一圖示，解釋根據本發明之應用而獲得之負偏 壓溫度不穩定效應之改善效果。 圖7表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置另一製造方法之步驟。 圖8表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置製造方法之進一步的步驟。 圖9表示一系列之示意剖面圖，說明根據本發明之該 半導體裝置製造方法之進一步的步驟" 圖10為一圖示，解釋根據本發明之應用而獲得之負偏 壓溫度不穩定效應之改善效果。 〔符號之說明〕 1 矽基板 2 元件隔離膜 3 阻遮罩
第25頁 e 445650 圖式簡單說明 5 阻遮罩 7 閘絕緣膜 8 多晶矽膜 12 阻遮罩 13 源-汲延長區域 14 口袋區 15 阻遮罩 16 源-汲延長區域 17 口袋區 18 側壁 19 側壁 20 閘極 21 閉極 22 源-ί及極區域 23 源-汲極區域 24 氟 26 通道區 27 矽化鈷 28 硼磷矽玻璃膜 29 鎢插塞 30 氮化矽膜 31 阻遮罩 32 接觸洞 34 鈦膜
第26頁 445650 圖式簡單說明 3 5 氮化飲膜 3 6 鎢 △ Vth電壓閥值 11·Ι 第27頁

Claims (1)

  1. 4 4 5 6 5 Ο
    f種半導體裝置的製造方法，包含以下步鄉： 形成一閘極於矽基板之閉絕緣膜上； 導入一給定導電型態之摻雜物至該閘極中與該矽基板 /包订第一次熱處理以使得該矽基板中之該摻雜物擴散 並形成源-汲極區域；及 摻雜最少量的氟至該閘極中，然後施行第二次熱處 之半導體裝置之製造方法 之半導體裝置之製造方法 2. 如申請專利範圍第1項 其中3玄摻雜物為蝴。 3, 如申請專利範圍第1項 其中該摻雜物為砷、磷或銻。 4=.如申請專利範圍第丨項之半導體裝置之製造方法， 其中該摻雜氟至該閘極中之步驟係以離子植入方法施行 之’使用劑董為1 X l〇13cm-2 至 1 X l〇16cm-2。 5. 如申請專利範圍第1項之半導體裝置之製造方法， 其中施行該第二次熱處理之處理溫度為5 0 0至9 0 (TC。 6. 種半導體裝置的製造方法’包含以下步驟： 形成一閘極其位於矽基板之閘絕緣膜之上； 導入一給定導電型態之摻雜物至該閘極中與該矽基板 的表面； 細《行第一次熱處理以使得該矽基板中之該摻雜物擴散 並形成源-汲極區域； 形成一氮化矽膜於該整個表面上；及
    第28頁 445650 六'申請專利範圍 摻雜最少量氟至該閘極中，之後施行第二次熱處理。 7. 如申請專利範圍第6項之半導體裝置之製造方法， 其中該摻雜物為硼。 8. 如申請專利範圍第6項之半導體裝置之製造方法， 其中該摻雜物為砷、磷或銻。 9. 如申請專利範圍第6項之半導體裝置之製造方法， 其中該掺雜氟至該閘極中以離子植入方法施行之，使用劑 量為 1 X 1013cm_2 至 1 X 1016cnr2。 · 10. 如申請專利範圍第6項之半導體裝置之製造方 法，其中施行該第二次熱處理之處理溫度為5 0 0至9 0 0 °C。
    第29頁
TW089104468A 1999-03-16 2000-03-10 Manufacturing method of semiconductor device TW445650B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11070723A JP2000269492A (ja) 1999-03-16 1999-03-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW445650B true TW445650B (en) 2001-07-11

Family

ID=13439768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104468A TW445650B (en) 1999-03-16 2000-03-10 Manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US6261889B1 (zh)
JP (1) JP2000269492A (zh)
KR (1) KR20000076854A (zh)
TW (1) TW445650B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523151B2 (ja) * 1999-09-17 2004-04-26 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタの製造方法
JP3687776B2 (ja) * 1999-12-14 2005-08-24 旭化成マイクロシステム株式会社 半導体装置の製造方法
KR20010066122A (ko) * 1999-12-31 2001-07-11 박종섭 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법
US6380021B1 (en) * 2000-06-20 2002-04-30 Taiwan Semiconductor Manufacturing Company Ultra-shallow junction formation by novel process sequence for PMOSFET
KR100368310B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6921743B2 (en) * 2001-04-02 2005-07-26 The Procter & Gamble Company Automatic dishwashing compositions containing a halogen dioxide salt and methods for use with electrochemical cells and/or electrolytic devices
US6780730B2 (en) 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
US6657454B2 (en) 2002-03-15 2003-12-02 Solid State Measurements, Inc. High speed threshold voltage and average surface doping measurements
US6709932B1 (en) 2002-08-30 2004-03-23 Texas Instruments Incorporated Method for improving gate oxide integrity and interface quality in a multi-gate oxidation process
US20040073412A1 (en) * 2002-10-04 2004-04-15 Walker John De Quincey Negative bias temperature instability effect modeling
CN1253929C (zh) * 2003-03-04 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
JP2004289125A (ja) * 2003-03-04 2004-10-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
WO2005076331A1 (en) * 2004-02-02 2005-08-18 Koninklijke Philips Electronics N.V. Method of fabricating metal-oxide semiconductor integrated circuit devices.
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7491616B2 (en) * 2004-03-15 2009-02-17 Nxp B.V. Method of manufacturing a semiconductor device including dopant introduction
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US7119012B2 (en) * 2004-05-04 2006-10-10 International Business Machines Corporation Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation
DE102004031453B4 (de) * 2004-06-29 2009-01-29 Qimonda Ag Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
KR100674943B1 (ko) * 2005-01-15 2007-01-26 삼성전자주식회사 Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4313822B2 (ja) * 2007-02-16 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5153164B2 (ja) * 2007-03-07 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008262956A (ja) 2007-04-10 2008-10-30 Elpida Memory Inc 半導体装置及びその製造方法
JP2008263006A (ja) * 2007-04-11 2008-10-30 Elpida Memory Inc 半導体装置及びその製造方法
JP5406479B2 (ja) * 2008-08-01 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
CN102891084A (zh) * 2011-07-19 2013-01-23 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制造方法
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
US9502307B1 (en) 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
US10438951B2 (en) 2017-03-24 2019-10-08 Asahi Kasei Microdevices Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842491B2 (ja) 1992-03-06 1999-01-06 日本電気株式会社 半導体装置の製造方法
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US5571734A (en) * 1994-10-03 1996-11-05 Motorola, Inc. Method for forming a fluorinated nitrogen containing dielectric
JPH08330441A (ja) 1995-05-31 1996-12-13 Sony Corp Ｍｏｓトランジスタの製造方法
JP3220645B2 (ja) * 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
EP0908947A3 (en) * 1997-09-29 2000-08-16 Matsushita Electronics Corporation Method for fabricating semiconductor device with pMIS transistor

Also Published As

Publication number Publication date
JP2000269492A (ja) 2000-09-29
US6261889B1 (en) 2001-07-17
KR20000076854A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
TW445650B (en) Manufacturing method of semiconductor device
JP3523151B2 (ja) Ｍｏｓトランジスタの製造方法
US20030141560A1 (en) Incorporating TCS-SiN barrier layer in dual gate CMOS devices
KR100223992B1 (ko) 상보형 mos 전계효과 트랜지스터 및 그 제조방법
JPH10313114A (ja) 半導体装置の製造方法
US20030151098A1 (en) Semiconductor device having dual-gate structure and method of manufacturing the same
US8304333B2 (en) Method of forming a high-k gate dielectric layer
US7358128B2 (en) Method for manufacturing a transistor
US5981347A (en) Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance
US6124187A (en) Method of fabricating semiconductor device
JP2018170332A (ja) 半導体装置及びその製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JP3293567B2 (ja) 半導体装置の製造方法
KR100453950B1 (ko) 모스형 트랜지스터의 게이트전극 형성방법
JP2865045B2 (ja) 半導体装置の製造方法
JP4615755B2 (ja) 半導体装置の製造方法
JP2001284580A (ja) 半導体装置およびその製造方法
US7081419B2 (en) Gate dielectric structure for reducing boron penetration and current leakage
JPH05226593A (ja) 半導体装置の製造方法
US6864141B1 (en) Method of incorporating nitrogen into metal silicate based dielectrics by energized nitrogen ion beams
KR100532953B1 (ko) 피모스 소자의 제조방법
Bourdelle et al. The effect of fluorine from BF 2 source/drain extension implants on performance of PMOS transistors with thin gate oxides
JP2002289846A (ja) 半導体装置およびその製造方法
JPH09219515A (ja) 半導体基板とその製造方法および半導体装置とその製造方法
JPH11204783A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent