KR100368310B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100368310B1
KR100368310B1 KR10-2000-0085454A KR20000085454A KR100368310B1 KR 100368310 B1 KR100368310 B1 KR 100368310B1 KR 20000085454 A KR20000085454 A KR 20000085454A KR 100368310 B1 KR100368310 B1 KR 100368310B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
ions
salicide layer
source
Prior art date
Application number
KR10-2000-0085454A
Other languages
English (en)
Other versions
KR20020056145A (ko
Inventor
심현숙
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085454A priority Critical patent/KR100368310B1/ko
Publication of KR20020056145A publication Critical patent/KR20020056145A/ko
Application granted granted Critical
Publication of KR100368310B1 publication Critical patent/KR100368310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 소자의 제조 공정중 자기정렬 실리사이드 공정으로 형성되는 살리사이드층을 적용함에 있어, 살리사이드층 상에 산화막을 증착할 때 살리사이드층의 하부층에 주입된 불순물 이온의 종류에 따라 산화막의 이상 산화 현상이 일어나는 것을 개선시키기 위하여, 산화 속도를 빠르게 하는 종류의 불순물 이온이 주입된 부분에 불소 이온을 추가로 주입한 후 살리사이드층을 형성하는 반도체 소자의 제조 방법에 관하여 기술된다.

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 자기정렬 실리사이드(Self-Aligned Siicide; 일명 Salicide) 공정으로 형성되는 살리사이드층의 상부에 산화막을 증착할 때 살리사이드층의 하부층에 주입된 불순물 이온의 종류에 따라 이상 산화 현상을 일으키는 것을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 소자의 디자인 룰(design rule)이 감소 될수록 얕은 접합부(shallow junction)의 기생 저항은 증가되고, 또한 소자의 포화 전류(saturation current)의 저하 등으로 인하여 소자의 안정적인 작동을 저해하므로, 이를 개선하기 위하여 자기정렬 실리사이드 공정이 필요하다. 즉, 자기정렬 실리사이드 공정으로 살리사이드층을 형성하여 소자의 전기적 특성을 향상시킨다.
살리사이드층이 적용되는 종래 반도체 소자의 제조 방법을 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(11) 상에 게이트 산화막(12) 및 게이트 전극(13)을 형성하고, LDD 이온 주입 공정을 실시한다. 산화물이나 질화물 계통의 절연물질을 증착한 후, 건식 식각을 통해 게이트 전극(13)의 측면에 스페이서 절연막(14)을 형성한다. 이후, NMOS 영역에는 N-타입의 불순물 이온 예를 들어, As 이온을 고농도로 주입하고, PMOS 영역에는 P-타입의 불순물 이온 예를 들어, BF2이온을 주입하여 소오스/드레인 접합부(15)를 형성한다.
도 1b를 참조하면, 자기정렬 실리사이드 공정으로 NMOS 영역 및 PMOS 영역에 형성된 소오스/드레인 접합부(15)의 표면에 살리사이드층(16)을 형성한다.
상기에서, 살리사이드층(16)은 게이트 전극(13) 및 소오스/드레인 접합부(15)가 형성된 전체 구조 상에 금속 물질 예를 들어, Co-Ti 물질을 증착한 후, 급속 열공정(RTP)을 실시하므로, 소오스/드레인 접합부(15) 상에만 형성된다. 이후, 급속 열공정 동안 스페이서 절연막(14) 등과 같이 절연 물질층상에서 반응되지 않고 남아있는 Co-Ti를 제거한다.
도 1c를 참조하면, 소자를 보호하면서 이웃하는 소자와의 전기적 절연을 위해 단층 또는 다층 구조의 층간 절연막을 형성하는데, 기본적으로 HLD 산화막이나 HTO 산화막과 같은 막질이 우수한 산화막(17)을 게이트 전극(13) 및 소오스/드레인 접합부(15)를 포함한 전체 구조상에 형성한다. 이후, 층간 절연막의 표면 평탄화를 평탄화 산화막을 증착한다.
그런데, 살리사이드층(16) 상에 산화막(17)을 증착할 때, 살리사이드층(16)의 하부층인 소오스/드레인 접합부(15)에 어떠한 종류의 불순물 이온이 주입되어 있느냐에 따라 산화막(17)의 증착 속도가 달라진다. 상기한 종래 방법에서, NMOS 영역의 소오스/드레인 접합부(15)에는 As 이온이 주입되고, PMOS 영역의 소오스/드레인 접합부(15)에는 BF2이온이 주입되어 있는데, 산화막(17)의 증착 속도는 주입된 불순물 이온의 확산에 의해 결정된다. 즉, NMOS 영역의 소오스/드레인 접합부(15)에서는 As 원자가 살리사이드층(16)의 그레인 바운더리(grain boundary)를 따라 이동하여 산화 반응에 기여하게 되고, 반면에 PMOS 영역의 소오스/드레인접합부(15)에서는 BF2이온에 함유되어 있는 F 원자가 살리사이드층(16)의 그레인 바운더리에 분결(segregation)되어 B 원자의 이동을 억제시켜 산화 반응에 기여하지 못하게 한다. 따라서, 도 1c에 도시된 바와 같이, NMOS 영역의 소오스/드레인 접합부(15)의 살리사이드층(16) 상에 형성된 산화막(17)의 두께 'T1'이 PMOS 영역의 소오스/드레인 접합부(15)의 살리사이드층(16) 상에 형성된 산화막(17)의 두께 'T2'보다 훨씬 두껍게 된다. 예를 들어, 산화막(16)의 모니터 웨이퍼 타겟을 100Å 의 두께로 진행할 때, PMOS 영역의 산화막(16) 두께는 약 100Å의 두께로 증착되는 반면, NMOS 영역의 산화막(16) 두께는 약 400Å의 두께로 증착된다.
이와 같이, 이상 산화 현상으로 인하여 산화막(16)의 두께가 달라지게되면 후속 콘택홀 형성 공정시에 산화막(16)의 두꺼운 부분에서 산화막(16)이 제거되지 않아 결국 소자의 전기적 특성 및 신뢰성 저하를 초래하게 된다.
따라서, 본 발명은 자기정렬 실리사이드 공정으로 형성되는 살리사이드층의 상부에 산화막을 증착할 때 살리사이드층의 하부층에 주입된 불순물 이온의 종류에 따라 이상 산화 현상을 일으키는 것을 개선시킬 수 있는 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판에 N-타입 및 P-타입의 불순물 이온을 주입하여 N-타입 및 P-타입 소오스/드레인 접합부를 각각 형성하는 단계; 상기 N-타입 소오스/드레인 접합부에 F 이온을 주입하는 단계; 상기 N-타입 및 P-타입 소오스/드레인 접합부 각각의 상부에 살리사이드층을 형성하는 단계; 및 상기 살리사이드층을 포함한 반도체 기판 전체 구조 상에 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12, 22: 게이트 산화막
13, 23: 게이트 전극 14, 24: 스페이서 절연막
15, 25: 소오스/드레인 접합부 16, 26: 살리사이드층
17, 27: 산화막
본 발명은 반도체 소자의 디자인 룰이 감소 될수록 얕은 접합부의 기생 저항은 증가되고, 또한 소자의 포화 전류의 저하 등으로 인하여 소자의 안정적인 작동을 저해하므로, 이를 개선하기 위하여 자기정렬 실리사이드 공정으로 형성되는 살리사이드층을 적용함에 있어, 산화 속도를 빠르게 하는 종류의 불순물 이온이 주입된 부분에 불소 이온을 추가로 주입한 후 살리사이드층을 형성하므로 살리사이드층의 하부층에 주입된 불순물 이온의 종류에 관계없이 살리사이드층 상에 형성되는 산화막의 두께가 균일하게 된다. 즉, 본 발명은 살리사이드층 상에 산화막을 증착할 때 살리사이드층의 하부층에 주입된 불순물 이온의 종류에 따라 산화막의 이상 산화 현상이 일어나는 것을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 살리사이드층이 적용되는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, NMOS 영역과 PMOS 영역 각각의 반도체 기판(21) 상에 게이트 산화막(22) 및 게이트 전극(23)을 형성하고, LDD 이온 주입 공정을 실시한다. 산화물이나 질화물 계통의 절연물질을 증착한 후, 건식 식각을 통해 게이트 전극(23)의 측면에 스페이서 절연막(24)을 형성한다. 이후, NMOS 영역에는 N-타입의 불순물 이온 예를 들어, As 이온을 고농도로 주입하고, PMOS 영역에는 P-타입의 불순물 이온 예를 들어, BF2이온을 주입하여 소오스/드레인 접합부(25)를 형성한다.
상기에서, 소오스/드레인 접합부(25)를 형성하기 위해 주입되는 As 이온이나 BF2이온은 1E15 ions/cm2이상의 고농도로 주입한다.
도 2b를 참조하면, As 이온이 주입된 NMOS 영역의 소오스/드레인 접합부(25)에만 F 이온을 주입한다.
상기에서, F 이온은 1E15 내지 1E16 ions/cm2의 농도로 주입한다.
도 2c를 참조하면, 자기정렬 실리사이드 공정으로 NMOS 영역 및 PMOS 영역에 형성된 소오스/드레인 접합부(25)의 표면에 살리사이드층(26)을 형성한다.
상기에서, 살리사이드층(26)은 게이트 전극(23) 및 소오스/드레인 접합부(25)가 형성된 전체 구조 상에 금속 물질 예를 들어, Co-Ti 물질을 증착한 후, 급속 열공정(RTP)을 실시하므로, 소오스/드레인 접합부(25) 상에만 형성된다.이후, 급속 열공정 동안 스페이서 절연막(24) 등과 같이 절연 물질층상에서 반응되지 않고 남아있는 Co-Ti를 제거한다.
도 2d를 참조하면, 소자를 보호하면서 이웃하는 소자와의 전기적 절연을 위해 단층 또는 다층 구조의 층간 절연막을 형성하는데, 기본적으로 HLD 산화막이나 HTO 산화막과 같은 막질이 우수한 산화막(27)을 게이트 전극(23) 및 소오스/드레인 접합부(25)를 포함한 전체 구조상에 형성한다. 이후, 층간 절연막의 표면 평탄화를 평탄화 산화막을 증착한다.
상기한 본 발명에 의하면, As 이온이 주입된 소오스/드레인 접합부(25)에 F 이온을 주입하여 F 원자가 살리사이드층(26)의 그레인 바운더리에 분결되도록 하므로 As 이온의 이동을 억제시킨다. 즉, BF2이온 주입된 PMOS에서는 F의 영향으로 산화막(27) 증착시 히트 사이클(Heat cycle)에 의해서 이상산화가 억제 되어 산화막(27)의 두께 변화가 없었고, 또한 NMOS에서는 이상 산화가 발생하였으므로 NMOS 영역의 소오스/드레인 이온 주입시 F을 추가 이온 주입하므로 산화막(27)의 이상 산화 발생을 억제 할 수 있다.
상술한 바와 같이, 본 발명은 산화 속도를 빠르게 하는 종류의 불순물 이온이 주입된 부분에 불소 이온을 추가로 주입한 후 살리사이드층을 형성하므로, 산화막의 이상 산화 현상을 방지할 수 있다. 이와 같이 살리사이드층 상에 형성되는 산화막의 두께가 균일하게 되어 후속 공정으로 형성되는 콘택홀의 형상(profile)을 양호하게 할 수 있어 결국 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판에 N-타입 및 P-타입의 불순물 이온을 주입하여 N-타입 및 P-타입 소오스/드레인 접합부를 각각 형성하는 단계;
    상기 N-타입 소오스/드레인 접합부에 F 이온을 주입하는 단계;
    상기 N-타입 및 P-타입 소오스/드레인 접합부 각각의 상부에 살리사이드층을 형성하는 단계; 및
    상기 살리사이드층을 포함한 반도체 기판 전체 구조 상에 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 N-타입 불순물은 As 이온인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 P-타입 불순물은 BF2이온인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 F 이온은 1E15 내지 1E16 ions/cm2의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 산화막은 HLD 산화막이나 HTO 산화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-2000-0085454A 2000-12-29 2000-12-29 반도체 소자의 제조 방법 KR100368310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085454A KR100368310B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085454A KR100368310B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020056145A KR20020056145A (ko) 2002-07-10
KR100368310B1 true KR100368310B1 (ko) 2003-01-24

Family

ID=27688651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085454A KR100368310B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100368310B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221044A (ja) * 1994-02-08 1995-08-18 Nec Corp 半導体装置の製造方法
JPH098297A (ja) * 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
KR19990011232A (ko) * 1997-07-22 1999-02-18 문정환 반도체장치의 제조방법
KR19990070036A (ko) * 1998-02-16 1999-09-06 구본준 반도체 소자의 제조방법
KR19990073847A (ko) * 1998-03-04 1999-10-05 김규현 반도체 제조 공정에서 실리사이드 형성방법
KR20000039157A (ko) * 1998-12-11 2000-07-05 김영환 반도체소자의 제조방법
JP2000269492A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221044A (ja) * 1994-02-08 1995-08-18 Nec Corp 半導体装置の製造方法
JPH098297A (ja) * 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
KR19990011232A (ko) * 1997-07-22 1999-02-18 문정환 반도체장치의 제조방법
KR19990070036A (ko) * 1998-02-16 1999-09-06 구본준 반도체 소자의 제조방법
KR19990073847A (ko) * 1998-03-04 1999-10-05 김규현 반도체 제조 공정에서 실리사이드 형성방법
KR20000039157A (ko) * 1998-12-11 2000-07-05 김영환 반도체소자의 제조방법
JP2000269492A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020056145A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US7288470B2 (en) Semiconductor device comprising buried channel region and method for manufacturing the same
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
US8026134B2 (en) Recessed drain and source areas in combination with advanced silicide formation in transistors
JPH1079506A (ja) 半導体装置およびその製造方法
US20040104442A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
US7449403B2 (en) Method for manufacturing semiconductor device
KR100273273B1 (ko) 반도체소자의배선,반도체소자및그제조방법
KR100574172B1 (ko) 반도체 소자의 제조방법
US6200862B1 (en) Mask for asymmetrical transistor formation with paired transistors
US20060258074A1 (en) Methods that mitigate excessive source/drain silicidation in full gate silicidation metal gate flows
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
US6313020B1 (en) Semiconductor device and method for fabricating the same
KR100368310B1 (ko) 반도체 소자의 제조 방법
US6887759B2 (en) LDD-type miniaturized MOS transistors
KR100906499B1 (ko) 반도체소자의 게이트 제조방법
US11342417B2 (en) Semiconductor structure of trench transistors and manufacturing method thereof
KR101131965B1 (ko) 반도체 장치 제조방법
KR101009350B1 (ko) 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법
KR100255008B1 (ko) 반도체장치의 제조방법
KR100481381B1 (ko) 반도체 소자 제조 방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR100271801B1 (ko) 반도체장치의 제조방법
KR100598284B1 (ko) 반도체 소자 제조방법
KR100800777B1 (ko) 반도체 소자의 제조방법
KR100728995B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee